JPS63263748A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS63263748A
JPS63263748A JP9740187A JP9740187A JPS63263748A JP S63263748 A JPS63263748 A JP S63263748A JP 9740187 A JP9740187 A JP 9740187A JP 9740187 A JP9740187 A JP 9740187A JP S63263748 A JPS63263748 A JP S63263748A
Authority
JP
Japan
Prior art keywords
semiconductor chip
tape
chip
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9740187A
Other languages
English (en)
Inventor
Kiyoshi Yoshida
清 吉田
Nobuo Murakami
村上 伸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP9740187A priority Critical patent/JPS63263748A/ja
Publication of JPS63263748A publication Critical patent/JPS63263748A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置及びその製造方法に関り、主面にリ
ード脚を有するフィルム状テープに半導体チップをボン
ディングする。いわゆるテープキャリアと呼ばれる半導
体装置であって、前記半導体チップの種類を識別できる
ような記号を有する半導体装置に適用して有効な技術で
ある。
〔従来の技術〕
従来、テープキャリアは特開昭57−122559に示
された様な技術により製造されているが、その半導体チ
ップを識別できるような記号、いわゆる型番な付けるよ
うな技術は十分に開発されていない。従来提案されてい
るマーク付は方法は、テープキャリアの半導体チップの
素子形成面側に樹脂を摘下し封止することに眼をつげ、
この封止樹脂上に、他のトランスファモールドによる半
導体装置のマーク付は装置と同じようにゴム印等を使用
してマーク付けを行なおうというようなものである。
〔発明が解決しようとする問題点〕
上に述べたような技術に於いては、テープキャリアに、
それぞれの種類を識別するような記号及び文字をマーク
付けする場合は、上記滴下後、硬化した封止樹脂上に行
われる。しかし、前記封止樹脂は滴下により行われるた
め、表面上に凹凸を有しており、ゴム印等により、記号
や文字を付した場合、十分に印字することができず、外
観不良が多(発生した。また、薄い凹凸のある樹脂上が
ずれないように印字するためにはゴム印の押しつけ圧を
強くする必要があり、テップ尭面部の素子を破損させて
し飯5おそれもあった。
本発明の目的は上記半導体装置の種類を識別するような
記号及び文字のマーク付けを罹災に行・う・ことである
、またそのマーク付は時に与えるチップ表面部の素子の
ダメージを無(そうとするものである。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、テープキャリアの場合には、チップの裏面は
かならずしも樹脂により封止しなくとも良いという点に
着目し、この部分に、前記テップの種類を識別するよう
な記号、及び文字等を印字しようとするものである。
さらに他の実施例の概要は下記の通りである。
すなわち、テープキャリアにおいては、ポリイミド系の
透明なフィルム状テープが使用され、かつ前記チップ周
囲にテープ枠が残ることに目をつけ半導体チップ周囲の
テープ枠に、前記半導体チップの種類を示す文字または
記号等を予めマーク付げしようとするものである。
〔作 用〕 マーク形成を半導体チップの平坦な裏面に行うことによ
り、適確にマークを形成することができる。
半導体チップ裏面には、素子が形成されていないために
、半導体チップ表面上素子に与えるダメージを減少させ
ることができる。
また半導体チップ裏面に適確にマークの形成された半導
体装置を提供できる。
半導体チップ周囲のテープ枠に予めマーク形成を行うこ
とにより、罹災なマークを形成できる。
半導体チップのテープ枠にマークが形成されているため
、マーク不良及び半導体チップ表面上の素子に影響のな
い半導体装置を提供できる。
〔実施例1〕 以下、本発明を実施例に基づいて詳細に説明する。第1
図、第2図は本発明による実施例である。
本発明に使用する半導体テップ1の裏面に、前記チップ
1の種類を識別するための識別番号3が形成されている
。銅箔より成るリードfIM2はテープ枠部分4上に一
部形成され、内方、外方に向って伸びており、その表面
にはSnメッキが施されている。上記チップ電極は上記
枠内においてリード線と接続されている。封止樹脂5は
前記チップ−l上表面に滴下され、前記チップ、l上の
表面と、前記チップと前記テープ枠部分4との隙間を埋
めるように封止している。そのとき封止は、上記テープ
枠部分の上下面に薄く広がっている。なお第1図は2方
向にリードが導出している例であり、第2図は4方向か
らリードが導出されている例であり、その他は同一であ
る。
以下本発明の半導体装置の製造工程を次に示す。
第5図は本発明に使用するウェハAの共面である。
本発明に使用するウェハAは、一般のテープキャリアに
使用するウェハと同じように前工程を経て、ウェハ表面
に複数のICを形成する。その後、夫々のICに対応し
たlk面に、そのICを識別するtこめの識別番号3を
エツチングまたはレーザーで形成する。点lIMLは個
々のチップに対応するダイシングラインを理解し易いよ
うに示したもので、実際は裏面には存在しない。この後
は通常の工程と同じように前記ウェハAをダイシングに
より、チップ毎に分離する。
第3図は本発明に使用するポリイミド系のフィルム状テ
ープ6を用意する。本発明に使用されるフィルム状テー
プ6中夫には半導体チップを位置させるべく、テープ枠
4が前記テープ枠な吊る部分8によって支持されるよう
に形成されている。
また主面にはリード線2が複数形成されている。
穴部8はフィルム状テープを送るために使用するもので
ある。
次にこのフィルム状テープ6に前記半導体チップ1上に
形成されたバンプ電極と前記リード線2が電気的に接続
するようにボンディングを行う。
次に、前記ボンディングされた半導体チップ1表面に樹
脂を滴下し、前記チップ表面及びその周辺を封止する。
しかる後テープ枠部分4と、その周辺のリード1fM2
を残し他の部分を切断し第1図。
第2図に示した半導体装置を得る。
実施例1の効果については、 (1)予め半導体チップ裏面に種類を識別するための識
別番号を形成しておくため、後工程でのマーキングが不
要となる。
(2)予め半導体チップ裏面に種類を識別するための識
別番号を形成しておくため、半導体チップを取り違える
ことはない。
〔実施例2〕 第5図に示された半導体装置は第1図に示された実施例
と1種類を識別するための識別記号が半導体テップ異面
ではなくテープ枠4に形成されているという魚身外は同
様な半導体装置である。
以下第5図に示した実施例の製造工程を第6図a −f
に基づいて説明する。
第6図aに示した透明なフィルム状テープ6はポリイミ
ド等の材質で形成されたものであり、図示しないが連続
している。このようなフィルム状テープ6を用意した後
、第6図すに示したように打ち抜きにより前記テープ7
の両端にテープ送り用の穴部8を中央部にはテープ枠4
と前記テープ枠4を吊るテープ部分8を形成する。次に
第6図Cに示したよう銅箔9を前記テープ7の穴部7と
その周辺を残し貼り付ける。その後、リード線2を形成
するために、前記鋼箔9主面にホトレジストを塗布し、
第6図りのようにパター72aを焼き付ける。この時、
同時に半導体チップ1の種類を識別するだめの識別番号
3を前記テープ枠4上゛に焼き付ける。次に、前記パタ
ー72mをマスクとして銅箔9をエツチングし、リード
t512のパターンを形成すると同時に3aをマスクと
して識別番号を形成する。その後、前記リード線2の露
出部分に対しSnメッキを施し、第6図Eに示したよう
なリード線を有するフィルム状テープを得る。
この後は、通常のテープキャリアと同様にチップボンデ
ィングを行い、半導体チップ上のバンプ電極と、前記リ
ードi2を接続し、前記チップ上に封止樹脂5を滴下し
封止を行う。しかる後テープ枠4と該テープ枠周囲のリ
ード線2を残し、他の部分を切断し、第5図に示したよ
うな半導体装置を得る。
実施例2の効果については、 (1)予め、テープ枠部分に種類を識別するための識別
番号を形成しておくので、後工程でのマーキングが必要
なくなる。
(2)リード線形成とともに種類を識別するための識別
番号を形成できるので、リード線のパターンを焼きつけ
るマスクを少し変更するだけで、すぐに実施できる。
(3)半導体チップ表面を封止する樹脂に較ベテープ枠
部上にまわりこむ樹脂5aは薄いので、種類を識別する
識別番号を覆ってしまっても透けて見ることができる。
以上本願発明者によって成された発明を実施例に基づき
説明したが1本願発明は上記実施例に限定されるもので
はないことは言うまでもなく、その要旨を逸脱しない範
囲で種々変更できろ。例えは識別番号を形成する工程は
、半導体チップ裏面にゴム印等によるものでも良く、ま
たウェハ状態。
テープ状態または分離した後でも良い。テープ状態、ま
たは分離した状態ならば、従来の後工程の工程内の装置
に応用して実施することができる。
もちろん半導体チップ裏面に行うのであるから封止前、
封止後どちらに行ってもよい。
また、テープ枠に行う識別番号形成は、穴部7、テープ
枠4、テープ枠を吊るテープ部分8を形成するのと同時
に打ち抜きにより形成してもかまわない。更に上記マー
ク技術を組合せ実施しても良〜)。
〔発明の効果〕
半導体チップ表面にゴム印等で抑圧する必要が無くなり
、素子のダメージのない半導体装置が得られる。
凹凸部のない平面上に識別番号を形成するために確実な
マーク形成ができる。
【図面の簡単な説明】
第1図は本発明の半導体装置の実施例の図で半導体チッ
プ1kIflかも見た正面図と側面断面図、第2図は本
発明の半導体装置の実施例で四方向にリード線を有して
いる半導体装置の例で半導体チップa面から見た正面図
と側面断面図、第3図は本発明の11X1図の実施例に
使用するフィルム状テープ、 第5図は第1図、第2図に示した本発明の実施例に使用
する半導体チップをウェハかも分離する前の図。 第5図は本発明の半導体装置の他の実施例な半工程図で
ある。 1・・・半導体チップ、2・・・リード線、2a・・・
リード測ハターン、3・・・職別番号、4・・・テープ
枠部分、5・・・樹脂、6・・・フィルム状テープ、7
・・・穴部、8・・・テープ枠を吊る部分。 代理人 弁理士  小 川 勝 男 第  1  図 第  2  図 第  4  図 Z 第  5  図 6図 り

Claims (1)

  1. 【特許請求の範囲】 1、(a)裏面に種類を識別できるような記号を形成し
    た半導体チップ、 (b)前記半導体チップと電気的に接続するリード線お
    よび、 (c)前記半導体チップ主面を封止する封止樹脂、 から成ることを特徴とする半導体装置。 2、(a)主面にリード線を形成したフィルム状テープ
    を準備する工程、 (b)半導体チップ裏面に前記チップを識別できるよう
    な記号を形成する工程、 (c)前記半導体チップと前記フィルム状テープ主面に
    形成したリード線が電気的に接続するように、前記半導
    体チップと前記フィルム状テープにボンディングする工
    程、 (d)前記半導体チップ主面を樹脂で封止する工程およ
    び、 (e)前記チップを接続されたリード線とともに前記フ
    ィルム状テープより分離する工程、から成ことを特徴と
    する半導体装置の製造方法。 3、上記半導体チップ裏面に前記半導体チップの種類を
    識別できるような記号を形成する工程は、前記半導体チ
    ップがウェハ状態である時に行われることを特徴とする
    特許請求の範囲第2項記載の半導体装置の製造方法。 4、(a)半導体チップ (b)前記半導体チップと電気的に接続するリード線、 (c)前記半導体チップの周囲に一部前記リード線と接
    して位置し、前記チップの種類を識別できるような記号
    を有するテープ枠および、 (d)前記半導体チップの主面を封止する封止樹脂、 からなることを特徴とする半導体装置。 5、(a)フィルム状テープ中央部分に半導体チップを
    位置させるべくテープ枠を形成し、かつ前記テープ枠の
    周囲に接続し、前記テープ枠を吊るテープ部分を残すよ
    うに形成する工程、 (b)前記フィルム状テープ主面にリード線を形成する
    工程、 (c)前記テープ枠に半導体チップを識別できるような
    記号を形成する工程、 (d)前記テープ枠中央部に半導体チップが位置し、か
    つ前記リード線と電気的に接続するように、前記半導体
    チップを前記フィルム状テープにボンディングする工程
    、 (e)前記半導体チップ主面を樹脂で封止する工程およ
    び、 (f)前記半導体チップを接続された前記リード線およ
    び前記テープ枠とともに前記フィルム状テープより分離
    する工程、 から成ることを特徴とする半導体装置の製造方法。 6、前記テープ枠に半導体チップを識別できるような記
    号を形成する工程は、フィルム状テープ主面にリード線
    を形成する工程と同時に行うことを特徴とする特許請求
    の範囲第5項記載の半導体装置の製造方法。
JP9740187A 1987-04-22 1987-04-22 半導体装置及びその製造方法 Pending JPS63263748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9740187A JPS63263748A (ja) 1987-04-22 1987-04-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9740187A JPS63263748A (ja) 1987-04-22 1987-04-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS63263748A true JPS63263748A (ja) 1988-10-31

Family

ID=14191492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9740187A Pending JPS63263748A (ja) 1987-04-22 1987-04-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63263748A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5518957A (en) * 1991-10-10 1996-05-21 Samsung Electronics Co., Ltd. Method for making a thin profile semiconductor package
JP2009070866A (ja) * 2007-09-11 2009-04-02 Rohm Co Ltd 半導体装置
CN110641841A (zh) * 2018-06-27 2020-01-03 家登精密工业股份有限公司 晶圆框架载具

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5518957A (en) * 1991-10-10 1996-05-21 Samsung Electronics Co., Ltd. Method for making a thin profile semiconductor package
JP2009070866A (ja) * 2007-09-11 2009-04-02 Rohm Co Ltd 半導体装置
CN110641841A (zh) * 2018-06-27 2020-01-03 家登精密工业股份有限公司 晶圆框架载具
CN110641841B (zh) * 2018-06-27 2021-04-20 家登精密工业股份有限公司 晶圆框架载具

Similar Documents

Publication Publication Date Title
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
US5776799A (en) Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
KR960705361A (ko) 미세한 피치 리드 프레임 및 그 제조방법(a fine pitch lead frame and method for manufacturing same)
GB2072423A (en) Hermetic tape packaging semiconductor devices
JPH11186468A (ja) 半導体装置
US6680220B2 (en) Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package
JP2003332513A (ja) 半導体装置およびその製造方法
JPH10233468A (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
KR19990031914A (ko) 칩 스케일 패키지
JP2936769B2 (ja) 半導体装置用リードフレーム
JPS63263748A (ja) 半導体装置及びその製造方法
JP2001077235A (ja) 半導体素子搭載用基板
KR100345165B1 (ko) 반도체 패키지의 절단 방법
JP3869693B2 (ja) 半導体装置の製造方法
JPH05291260A (ja) バンプ形成方法
TWI706482B (zh) 引線框架的製造方法及引線框架
JP2671683B2 (ja) 半導体装置の製造方法
JPS6164132A (ja) 半導体装置
JP3783648B2 (ja) 配線板及びそれを用いた半導体装置の製造方法
JPH118275A (ja) 半導体装置の製造方法
JPH05211187A (ja) Icパッケージ用のモールド金型
JP3830640B2 (ja) リードフレームとその製造方法およびそのリードフレームを使用した半導体装置
JP2002314025A (ja) 半導体装置の製造方法
JPH0895504A (ja) 表示装置