KR100345165B1 - 반도체 패키지의 절단 방법 - Google Patents

반도체 패키지의 절단 방법 Download PDF

Info

Publication number
KR100345165B1
KR100345165B1 KR1020000045487A KR20000045487A KR100345165B1 KR 100345165 B1 KR100345165 B1 KR 100345165B1 KR 1020000045487 A KR1020000045487 A KR 1020000045487A KR 20000045487 A KR20000045487 A KR 20000045487A KR 100345165 B1 KR100345165 B1 KR 100345165B1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
photoresist pattern
paddle
encapsulant
Prior art date
Application number
KR1020000045487A
Other languages
English (en)
Other versions
KR20020012060A (ko
Inventor
유성수
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020000045487A priority Critical patent/KR100345165B1/ko
Publication of KR20020012060A publication Critical patent/KR20020012060A/ko
Application granted granted Critical
Publication of KR100345165B1 publication Critical patent/KR100345165B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 절단 방법을 개시한다. 개시된 본 발명은, 리드 프레임의 각 패들상에는 복수개의 반도체 칩이 접착되어, 그의 본드 패드가 패들로부터 연장된 리드와 와이어 본딩되고, 와이어 본딩 영역이 봉지제로 몰딩된 상태이다. 몰딩되지 않은 리드 프레임의 밑면 전체에 포토레지스트를 도포한 후 이를 패터닝하여, 절단 부위인 각 리드 사이 부분만을 노출시키는 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 식각 마스크로 하여, 노출된 리드 부분을 식각하여 제거한다. 그런 다음, 제거된 리드 상부에 위치한 봉지제 부분만을 절단하여 개개의 반도체 칩으로 분리한다. 또는, 반도체 칩 접착 전에, 미리 포토레지스트 패턴을 형성할 수도 있다.

Description

반도체 패키지의 절단 방법{SAWING METHOD OF SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 절단 방법에 관한 것으로서, 보다 구체적으로는 패키징 공정중 몰딩 후 개개의 반도체 칩으로 분리하기 위한 절단 방법에 관한 것이다.
웨이퍼에 각종 공정에 의해 복수개의 반도체 칩이 구성되면, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하게 된다. 분리된 개개의 반도체 칩에 대해서 보드 실장을 위한 패키징 공정이 실시된다.
이러한 패키징 공정은 리드 프레임의 패들에 반도체 칩을 접착한 후, 리드 프레임의 패들로부터 연장된 리드와 반도체 칩의 본드 패드를 전기적으로 연결하는 와이어 본딩 공정을 포함한다. 한편, 개개의 반도체 칩이 개별 패들과 리드에 탑재되는 것은 아니고, 복수개의 패들과 리드로 이루어진 리드 프레임상에 복수개의 반도체 칩이 탑재된 상태에서, 상기된 와이어 본딩 공정이 실시된다. 이어서, 와이어 본딩 영역을 보호하기 위한 트랜스퍼 몰딩 공정을 실시한다. 트랜스퍼 몰딩 공정을 거치면, 리드 프레임의 리드 밑면만이 외부로 노출되어서 직접 외부 접속 단자로서의 기능을 하거나 또는 그 밑면에 솔더 볼이 마운트된다. 최종적으로, 각 리드의 연결 부위를 블레이드로 절단하는 공정, 즉 소잉(sawing) 공정이 실시되므로써, 몰딩 공정을 통해 일체화되었던 각 반도체 칩들이 개개로 분리된다.
도 1 및 도 2는 종래의 절단 공정을 순차적으로 도시한 단면도이다. 도 1에 도시된 바와 같이, 리드 프레임(2)은 반도체 칩(1)이 접착제(3)를 매개로 접착되는 중앙 패들(2a)과, 패들(2a)로부터 연장된 리드(2b)로 이루어져 있다. 또한,리드(2b)의 밑면에는 그의 절반 두께 정도가 부분 식각되어 볼 랜드가 되는 돌출부(2c)가 형성되어 있다. 이러한 리드 프레임(2)의 패들(2a)에 접착된 반도체 칩(1)의 본드 패드와 리드(2b)의 표면을 금속 와이어(4)로 전기적으로 연결시킨다. 이어서, 돌출부(2c)의 밑면만이 노출되도록, 리드 프레임(2)의 상부, 즉 와이어 본딩 영역 전체를 봉지제(5)로 몰딩하는 트랜스퍼 몰딩 공정을 실시한다. 마지막으로, 도 2와 같이, 서로 연결된 리드(2b)간의 중앙 부위를 블레이드(6)로 절단하는 소잉 공정을 실시하여, 개개의 반도체 칩(1)으로 분리한다.
그러나, 종래의 절단 방법은 두꺼운 금속, 대부분 구리 재질의 리드 프레임의 전체 두께를 블레이드로 직접 절단하는 방식이다. 두꺼운 리드 프레임을 블레이드로 절단하는 관계로, 블레이드의 마모율이 높아서 자주 교체해주어야 하는 문제점이 있었다.
따라서, 본 발명은 종래의 절단 방법이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 절단전에 미리 절단선에 위치한 리드 프레임 부분만을 제거시켜서, 블레이드로는 오직 금속이 아닌 봉지제만을 절단하도록 하므로써, 블레이드의 마모율을 낮출 수 있는 반도체 패키지의 절단 방법을 제공하는데 목적이 있다.
도 1 내지 도 3은 종래 기술에 따른 절단 방법을 순차적으로 나타낸 단면도.
도 3 내지 도 11은 본 발명의 실시예 1에 따른 절단 방법을 순차적으로 나타낸 단면도.
도 12 내지 도 14는 본 발명의 실시예 1에 따른 절단 방법을 순차적으로 나타낸 단면도.
도 15 내지 도 17은 본 발명의 실시예 1에 따른 절단 방법을 순차적으로 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 20 ; 리드 프레임
21 ; 패들 22 ; 리드
23 ; 돌출부 24 ; 절단 부위
25,26 ; 식각홈 30 ; 포토레지스트
31 ; 포토레지스트 패턴 50 ; 금속 와이어
60 ; 봉지제 70 ; 블레이드
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 절단 방법은 다음과 같은 단계로 이루어진다.
리드 프레임의 각 패들상에는 복수개의 반도체 칩이 접착되어, 그의 본드 패드가 패들로부터 연장된 리드와 와이어 본딩되고, 와이어 본딩 영역이 봉지제로 몰딩된 상태이다. 몰딩되지 않은 리드 프레임의 밑면 전체에 포토레지스트를 도포한 후 이를 패터닝하여, 절단 부위인 각 리드 사이 부분만을 노출시키는 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 식각 마스크로 하여, 노출된 리드 부분을 식각하여 제거한다. 그런 다음, 제거된 리드 상부에 위치한 봉지제 부분만을 절단하여 개개의 반도체 칩으로 분리한다.
한편, 절단 부위에 위치한 리드 부분이 그의 절반 정도의 두께가 미리 부분 식각된 리드 프레임을 사용하게 되면, 상기된 식각 공정에서 나머지 절반 정도의 리드 부분만을 식각할 수도 있다.
상기된 본 발명의 구성에 의하면, 블레이드로 절단하기 전에, 미리 절단 부위에 위치한 리드 부분을 식각하여 제거하므로써, 블레이드가 금속 재질의 리드와 접촉하지 않게 되어, 블레이드의 마모율이 낮아지게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 3 내지 도 11은 본 발명의 실시예 1에 따른 절단 방법을 순차적으로 나타낸 단면도이다.
먼저, 도 3에 도시된 리드 프레임(20)을 준비한다. 리드 프레임(20)은 패들(21)과, 패들(21)의 측면으로부터 연장된 리드(22)를 포함한다. 이웃하는 리드(22)들은 하나로 연결된 상태이고, 그의 내측 밑면이 부분 식각되어 돌출부(23)가 형성된다. 서로 연결된 리드(22)의 중간 부위가 최종적으로 절단되는부위(24)가 된다.
이러한 리드 프레임(20)의 전체 밑면에 도 4와 같이 포토레지스트(30)를 도포, 또는 필름 형태일 경우에는 접착한다. 여하튼, 포토레지스트 패턴(30)을 패터닝하여, 도 5에 도시된 바와 같이, 리드(22)의 절단 부위(24)만을 노출시키는 포토레지스트 패턴(31)을 형성한다. 즉, 포토레지스트 패턴(31)이 갖는 식각홈(32)을 통해서 오직 리드(22)의 절단 부위(24)만이 노출된다. 특히, 식각홈(32)의 폭은 절단 부위(24)의 폭과 동일하거나 또는 그보다는 짧은 것이 바람직한데, 그 이유는 후술한다.
이러한 상태에서, 일반적인 어태치 공정과 와이어 본딩 공정 및 트랜스퍼 몰딩 공정을 실시한다. 부연하면, 도 6과 같이, 반도체 칩(10)을 패들(21)상에 접착제(40)를 매개로 접착한다. 이어서, 반도체 칩(10)의 본드 패드와 리드(22)의 표면을 금속 와이어(50)로 전기적으로 연결시킨다.
그런 다음, 도 7과 같이, 리드 프레임(20)의 상부 영역 전체를 봉지제(60)로 몰딩하는 트랜스퍼 몰딩 공정을 실시한다. 여기서, 리드 프레임(20)의 전체 밑면에는 포토레지스트 패턴(31)이 배치되어 있으므로, 봉지제(60)로 리드 프레임(20) 밑면, 특히 볼 랜드가 되는 돌출부(23)의 밑면으로 스며들어가서 몰드 플래스로 형성되는 현상이 방지된다. 또한, 상기된 폭의 제한적 설정 이유는, 트랜스퍼 몰딩시 봉지제가 식각홈(32)을 매울 소지가 높은데, 만일 식각홈(32)의 폭이 절단 부위(24)의 폭보다 길면, 이후에 포토레지스트 패턴(31) 제거 후 절단 공정후에도 리드 프레임(20)의 밑면에 봉지제(60)가 부분적으로 남을 우려가 있기 때문이다.그러나, 본 실시예에서와 같이, 식각홈(32)의 폭이 절단 부위(24)의 폭보다 항시 짧게 되면, 식각홈(32)을 통해 스며들어온 봉지제(60)는 오직 절단 부위(24)의 밑면에만 위치하게 되므로, 후속 절단 공정에 의해 완벽하게 제거될 수가 있게 된다.
이러한 조건을 전제로 하여, 도 8과 같이 포토레지스트 패턴(31)을 식각 마스크로 하여 식각 공정을 실시하게 되면, 식각홈(32)을 통해 노출된 리드(22)의 절단 부위(24)가 완벽하게 제거된다. 따라서, 도 9와 같이, 포토레지스트 패턴(31)을 제거, 통상적으로 스트립하면, 절단 부위에는 금속 재질의 리드(22)는 존재하지 않고 오직 봉지제(60)만이 존재하게 된다.
이와같은 조건이 되면, 도 10과 같이 위로부터 블레이드(70)를 진입시켜, 절단 부위에 위치한 봉지제(60)만을 블레이드(70)로 절단하여, 개개의 반도체 칩(10)으로 분리한다. 블레이드(70)는 금속의 리드(22)에는 접촉하지 않고 오직 봉지제(60)에만 접촉하게 되므로, 그의 마모율이 낮아지게 된다. 물론, 도 11과 같이, 블레이드(70)를 아래로부터 진입시켜 절단할 수도 있다.
[실시예 2]
도 12 내지 도 14는 본 발명의 실시예 2에 따른 절단 방법을 순차적으로 나타낸 단면도이다. 도 12에 도시된 바와 같이, 리드(22)의 절단 부위(24) 밑면이 미리 절반 정도의 두께가 부분 식각되어 식각홈(25)이 형성된 상태이다. 이러한 식각홈(25)을 갖는 리드 프레임(20)을 이용하게 되면, 도 13 및 도 14에서와 같이, 실시예 1에서는 리드(22)의 절단 부위(24) 전체 두께를 식각하였으나, 본 실시예 2에서는 도 13 및 도 14와 같이 절반 정도의 두께만을 식각하게 되므로, 식각 효율의향상이 기대된다.
[실시예 3]
도 15 내지 도 17은 본 발명의 실시예 3에 따른 절단 방법을 순차적으로 나타낸 단면도로서, 실시예 2와 다른 점은 다만 식각홈(26)이 리드(22)의 절단 부위(24) 표면에 형성되어 있다는 것이다. 다른 공정은 실시예 1 및 2와 동일하므로, 반복 설명은 생략한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 리드 프레임의 절단 부위가 미리 식각 공정을 통해서 제거되므로써, 블레이드는 금속의 리드와 접촉하지 않게 되고 오직 봉지제에만 접촉하게 되므로, 블레이드의 마모율이 낮아지게 되어 수명이 연장된다.
이상에서는 본 발명에 의한 절단 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 패들로부터 연장된 리드를 갖는 리드 프레임의 밑면 전체에 포토레지스트를 도포한 후 이를 패터닝하여, 상기 리드간의 연결 부위인 절단 부위만을 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 리드 프레임의 패들상에 반도체 칩을 접착하고, 상기 반도체 칩과 리드를 와이어 본딩한 후, 상기 와이어 본딩 영역을 봉지제로 몰딩하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 하여, 노출된 리드의 절단 부위를 식각하여 제거하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 제거된 리드의 절단 부위선상에 위치한 봉지제 부분만을 절단하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 절단 방법.
  2. 제 1 항에 있어서, 상기 리드의 절단 부위를 노출시키는 포토레지스트 패턴이 갖는 식각홈의 폭을 리드의 절단 부위의 폭보다 동일하거나 또는 적어도 짧게 형성하는 것을 특징으로 하는 반도체 패키지의 절단 방법.
  3. 패들로부터 연장된 리드를 갖고, 상기 리드간의 연결 부위인 절단 부위의 표면 또는 밑면에 식각홈이 형성된 리드 프레임의 밑면 전체에 포토레지스트를 도포한 후 이를 패터닝하여, 상기 리드의 절단 부위만을 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 리드 프레임의 패들상에 반도체 칩을 접착하고, 상기 반도체 칩과 리드를 와이어 본딩한 후, 상기 와이어 본딩 영역을 봉지제로 몰딩하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 하여, 노출된 리드의 절단 부위를 식각하여 제거하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 제거된 리드의 절단 부위선상에 위치한 봉지제 부분만을 절단하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 절단 방법.
KR1020000045487A 2000-08-05 2000-08-05 반도체 패키지의 절단 방법 KR100345165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000045487A KR100345165B1 (ko) 2000-08-05 2000-08-05 반도체 패키지의 절단 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000045487A KR100345165B1 (ko) 2000-08-05 2000-08-05 반도체 패키지의 절단 방법

Publications (2)

Publication Number Publication Date
KR20020012060A KR20020012060A (ko) 2002-02-15
KR100345165B1 true KR100345165B1 (ko) 2002-07-24

Family

ID=19681927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045487A KR100345165B1 (ko) 2000-08-05 2000-08-05 반도체 패키지의 절단 방법

Country Status (1)

Country Link
KR (1) KR100345165B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400778A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封无源器件三维系统级金属线路板结构及工艺方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011952A (ko) * 2002-07-31 2004-02-11 (주)칩트론 반도체 제조공정
KR20040011951A (ko) * 2002-07-31 2004-02-11 (주)칩트론 매핑 타입으로 몰딩된 반도체의 식각소잉공정
KR20100071485A (ko) 2008-12-19 2010-06-29 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
CN103035545B (zh) * 2011-10-10 2017-10-17 马克西姆综合产品公司 使用引线框架的晶圆级封装方法
CN109256367B (zh) * 2018-10-24 2024-03-22 嘉盛半导体(苏州)有限公司 预塑封引线框架、半导体封装结构及其单元、封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400778A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封无源器件三维系统级金属线路板结构及工艺方法

Also Published As

Publication number Publication date
KR20020012060A (ko) 2002-02-15

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
KR100366735B1 (ko) 반도체 장치의 제조방법
US7129116B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR100344833B1 (ko) 반도체 패키지 및 그의 제조방법
US8857047B2 (en) Thin foil semiconductor package
US5275958A (en) Method for producing semiconductor chips
KR20010061849A (ko) 웨이퍼 레벨 패키지
KR20050007350A (ko) 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
KR100345165B1 (ko) 반도체 패키지의 절단 방법
JP2001176898A (ja) 半導体パッケージの製造方法
US7384805B2 (en) Transfer mold semiconductor packaging processes
US5897333A (en) Method for forming integrated composite semiconductor devices
KR100691942B1 (ko) 반도체 패키지 및 그 제조 방법
JP2003338589A (ja) Bgaパッケージ及びその製造方法
KR100370479B1 (ko) 반도체 패키지의 리드 프레임
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR20010061801A (ko) 웨이퍼 레벨 패키지의 제조 방법
KR100587031B1 (ko) 웨이퍼 레벨 패키지
KR20020012053A (ko) 볼 그리드 어레이 패키지
CN111435654A (zh) 用于半导体封装的衬底
KR100345167B1 (ko) 반도체 패키지의 기판 제조 방법
KR20020012054A (ko) 반도체 패키지용 리드 프레임의 볼 랜드 형성 방법
KR20010068592A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2002050719A (ja) 半導体装置および基板
KR19990049171A (ko) 마이크로 볼 그리드 어레이 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140704

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 18