KR100366735B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100366735B1
KR100366735B1 KR10-1998-0041733A KR19980041733A KR100366735B1 KR 100366735 B1 KR100366735 B1 KR 100366735B1 KR 19980041733 A KR19980041733 A KR 19980041733A KR 100366735 B1 KR100366735 B1 KR 100366735B1
Authority
KR
South Korea
Prior art keywords
wafer
sealing resin
forming
protruding electrode
resin
Prior art date
Application number
KR10-1998-0041733A
Other languages
English (en)
Other versions
KR19990036876A (ko
Inventor
요시카즈 타카하시
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19990036876A publication Critical patent/KR19990036876A/ko
Application granted granted Critical
Publication of KR100366735B1 publication Critical patent/KR100366735B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다. 웨이퍼를 다이아몬드 블레이드를 사용하여 개개의 단편으로 분할한 후에, 각 단편 사이의 간격을 포함시킨 웨이퍼의 표면 전체를 수지로 밀봉하고, 다른 다이아몬드 블레이드보다도 폭이 좁은 다이아몬드 블레이드를 사용하여 웨이퍼를 다시 개개의 단편으로 분할함으로써, 칩의 1개의 측면 상에 수지를 남긴 상태의 칩 사이즈 패키지를 얻을 수 있다. 또한, 상술한 방법에 따르면, 칩 측면이 수지로 밀봉된 상태의 칩 사이즈 패키지를 용이하게 제조할 수 있다.

Description

반도체 장치의 제조방법
본 발명은 수지 밀봉된 반도체소자, 특히 LSI 칩과 실질적으로 동일한 사이즈의 칩 사이즈 패키지에 관한 것이다.
이러한 분야에 사용된 기술로서는, 지금까지 반도체소자 상에 리이드가 형성되고, 이 리이드의 일부 상에 각각 범프가 형성되며, 반도체소자의 이면을 노출시킨 상태로 반도체소자가 수지 밀봉 또는 몰드되는 것이 있었다. 이러한 기술은 특개평 8-306853호 공보에 개시되어 있다.
본 발명의 목적은 칩 사이즈 패키지가 칩으로 분할될 때 각각의 칩으로 정확하게 분할될 수 있는 칩 사이즈 패키지의 제조방법을 제공하는 데에 있다.
본 발명의 다른 목적은 칩의 표면 및 측면이 수지로 덮혀 있는 칩 사이즈 패키지를 용이하게 제조할 수 있는 방법을 제공하는 데에 있다.
도 1은 본 발명의 제 1 실시예를 나타낸 칩의 단면도,
도 2는 본 발명의 제조방법을 나타낸 제 1 실시예의 제조공정도,
도 3은 본 발명의 제조방법을 나타낸 제 2 실시예의 제조공정도,
도 4는 본 발명의 제조방법의 제 2 실시예의 변형예를 나타낸 도면,
도 5는 본 발명의 제조방법의 제 2 실시예의 다른 변형예를 나타낸 도면,
도 6은 본 발명의 제조방법의 제 3 실시예를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1 : LSI 칩 2 : 범프전극
2' : 스터드 범프 전극 3 : 에폭시 수지
4 : 땜납 볼 5 : 웨이퍼
7 : 스크라이브 시트 8 : 스크라이브 링
9 : 다이아몬드 블레이드 10 : 몰딩 다이
11 : 게이트 12 : 수지
14 : 다이아몬드 블레이드 15 : 스테이지
16 : 툴 17 : 상부 다이
18 : 돌기부 19 : 오목부
본 발명의 일 관점에 따라, 상기 목적을 달성하기 위해, 반도체소자의 표면으로부터 돌출되는 전극을 갖는 반도체소자와, 반도체소자의 표면 및 반도체소자의 측면을 덮는 밀봉 수지와, 밀봉 수지로부터 노출된 전극에 접속된 볼 전극을 구비한 반도체 장치를 제공한다.
본 발명의 제 2 관점에 따라, 복수의 소자영역이 표면 상에 형성된 웨이퍼의복수의 소자영역 내부에 돌출 전극을 형성하는 공정과, 돌출 전극의 표면이 노출된 상태로 웨이퍼 표면 상에 복수의 소자영역 중에서 경계를 한정하는 오목부가 설치된 밀봉수지를 형성하는 공정과, 밀봉 수지로부터 노출된 돌출 전극 상에 각각 볼 전극을 형성하는 공정과, 오목부를 기준으로 하여 복수의 소자영역을 개개의 소자로 분할하는 공정을 구비한 반도체 장치의 제조방법을 제공한다.
본 출원의 다양한 발명 중에서 일반적인 것을 간략히 도시했다. 그러나, 본 출원의 다양한 발명 및 이들 발명의 특정 구성은 이하의 설명으로부터 이해할 수 있을 것이다.
본 명세서는 특히 본 발명이라고 간주되는 발명의 요지를 나타내고, 분명히 주장하는 청구범위로써 마무리하고, 본 발명, 본 발명의 목적, 특징 및 이점은 첨부도면을 참조하여 얻은 이하의 설명으로부터 보다 분명히 이해할 수 있을 것이라고 생각한다.
이하, 본 발명의 바람직한 실시예에 대해서 첨부도면을 참조하여 설명한다. 도 1은 본 발명의 제 1 실시예를 설명하기 위한 단면도이다. 참조번호(1)는 LSI 칩을 나타낸다. 참조번호(2)는 그것의 1개의 측면이 50㎛ ∼100㎛의 범위에 있고, 그것의 높이가 대략 15㎛인 금도금 등으로 형성된 범프 전극을 각각 나타낸다. 참조번호(3)는 LSI 칩(1)의 표면 보호를 위해 사용되고, LSI 칩(1)의 표면과 측면을 덮은 에폭시 수지를 나타낸다. 또한, 에폭시 수지(3)의 표면은 각 범프 전극(2)의 표면과 동일한 높이이다. 참조번호(4)는 외부 기판과 전기 접속하기 위해 사용되는 땜납 볼이고, 그것의 각각은 직경이 300㎛∼500㎛의 범위에 있는 구형으로 형성되어 있다.
여기서는, 그러한 반도체 장치 또는 소자를 제조하는 방법을 나타낸 제 1 실시예에 대하여 도 2a 내지 도 2h를 참조하여 설명한다.
우선, 도 2a에 도시한 바와 같이 범프 전극(2)은 회로 소자가 그 위에 형성된 웨이퍼(5) 상의 도시하지 않은 알루미늄 전극 상에 금도금 등에 의해 형성된다. 각 범프 전극(2)의 직경에 대해서, 그것의 1개의 측면은 대략 50㎛∼100㎛의 범위에 있고, 높이는 약 15㎛로 한정되도록 형성된다.
다음에, 도 2b에 도시한 바와 같이, 웨이퍼(5)의 이면을 스크라이브 시트(scribe sheet)(7)를 사용하여 스크라이브 링(scribe ring)(8)에 부착하고, 다이아몬드 블레이드 9등으로 도 2c에 도시한 바와 같이 웨이퍼(5)를 조각 또는 단편으로 분할한다. 여기서, 다이아몬드 블레이드 9의 폭은 약 60㎛정도의 것을 사용한다.
다음에, 도 2d에 도시한 바와 같이, 스크라이브 시트(7)에 의해 지지되어 있는 단편으로 이미 분할되어 있는 웨이퍼(5)를 스크라이브 링(8)과 스크라이브 시트(7)와 함께 몰딩 다이(10) 내부에 삽입한다. 상하 다이 사이에 웨이퍼(5)가 삽입되는 경우에, 상부 다이는 범프마다 약 50gf 정도의 압력 하에서 프레스되고, 약 180℃의 몰딩온도 하에서 프레스되어, 범프 전극(12)의 표면 높이가 정렬되거나 균일하게 된다. 그 후, 게이트(11)를 통해서 수지(12)가 주입된다. 도 2e는 도 2d에서 게이트(11)를 통해서 수지(12)를 주입한 후에, 몰딩 다이(10)를 제거한 상태를 나타낸다. 이 도면에 도시한 바와 같이, 범프 전극(2)의 상면이 노출된 상태로 수지(12)가 형성된다.
그 후, 도 2f에 도시한 바와 같이, 범프 전극(2)의 표면 상에 땜납 볼(4)을 탑재하거나 설치한다. 땜납 볼(4)을 그 위에 탑재하는 방법은 아래와 같다. 즉, 범프 전극(2) 상에 융제를 도포하고, 그 위에 땜납 볼(4)을 탑재한 후, 200℃∼250℃로 가열하여, 땜납 볼(4)과 범프전극(2)을 결합함으로써, 범프전극(2)의 표면 상에 땜납 볼(4)을 탑재할 수 있다. 땜납 볼(4)을 범프전극(2) 상에 탑재한 후에, 도 2g에 도시한 바와 같이, 분할된 간격 내에 수지가 주입되어 있는 웨이퍼를 다이아몬드 블레이드 14 등을 이용하여 개개의 칩으로 다시 분할한다. 그 결과, 도 2h에 도시한 바와 같이, LSI 칩(1)의 측면도 수지로 덮혀 있는 칩 사이즈 패키지를 얻을 수 있다. 여기서, 다이아몬드 블레이드 14의 폭은 약 40㎛ 정도이다. 다이아몬드 블레이드 9의 폭보다 작은 것을 사용하기 때문에, LSI 칩(1)의 측면 상에 수지를 남긴 상태로 개개의 칩으로 웨이퍼(5)를 용이하게 분할할 수 있다.
도 2b에 있어서, 다이아몬드 블레이드 9의 폭을 도 2g에 도시한 다이아몬드 블레이드 14의 폭의 약 2배로 설정하면, 도 2h에 도시한 LSI 칩(1)의 각 측면 상의 수지의 두께를 충분히 확보할 수 있고, 측면에 도포된 수지의 벗겨짐에 대해 높은 저항력을 얻을 수 있다.
다음에 본 발명에 따른 제조방법의 제 2 실시예에 관해서 도 3a∼도 3h를 참조하여 설명한다. 도 2에 도시한 구성요소에 대응하는 것에는 동일한 참조번호를 부착하고, 그 상세한 설명은 생략한다.
제 2 실시예에서, 우선, 회로소자가 그 위에 형성된 웨이퍼(5) 상의 도시하지않은 알루미늄 전극 상에 범프전극(2)을 금도금 등으로 형성한다.
다음에, 도 3b에 도시한 바와 같이 다이아몬드 블레이드 14를 사용하여 웨이퍼(5)를 조각 또는 단편으로 분할한다. 본 실시예에 사용된 다이아몬드 블레이드 14로서, 제 1 실시예의 도 2g에 나타낸 폭이 좁은 것을 사용한다.
다음에, 도 3c에 도시한 바와 같이 스크라이브 시트(7)를 연장하여, 단편으로 분할된 인접하는 웨이퍼 사이의 공간 또는 간격을 개구하거나 확장한다. 여기서, 웨이퍼 사이의 간격은 약 100㎛라고 간주한다.
다음에, 제 1 실시예와 같이 다이(10)를 사용하여 각 LSI 칩 사이의 간격 또는 공간을 포함시킨 LSI 칩의 표면 전체를 수지로 밀봉한다.
다음에, 도 3f에 도시한 바와 같이 땜납 볼(4)을 그들 대응하는 범프전극(2) 상에 탑재한다.
땜납 볼(4)을 범프전극(2) 상에 탑재한 후에, 도 3g에 도시한 바와 같이, 다이아몬드 블레이드 14를 사용하여 그것의 간격이 수지로 충전된 인접하는 LSI 칩 사이를 다시 분할한다. 따라서, 도 3h에 도시한 바와 같이 LSI 칩(1)의 측면도 수지로 덮혀 있는 칩 사이즈 패키지를 얻을 수 있다.
이 제 2 실시예로 나타낸 제조방법에 의하면, 웨이퍼를 최초로 분할할 때 다이아몬드 블레이드의 폭을 얇게 할 수 있기 때문에, 다이아몬드 블레이드에 의해 절단되는 부분이 감소되고, 웨이퍼면 내에 획득되는 칩의 수가 증가한다. 또한, 2회의 분할공정에서 동일한 다이아몬드 블레이드를 사용할 수 있기 때문에, 제조장치를 간략화할 수 있다.
상술한 제조방법에 있어서, 도 4에 도시한 바와 같이, 반도체 웨이퍼(5)의 도시하지 않은 전극패드 상에 와이어 본딩방식에 따라 스터드(stud) 범프 전극(2')을 형성할 수도 있다. 이 경우에, 웨이퍼의 종류에 따라서 포토리소 마스크를 작성할 필요가 없어, 부재 비용을 삭감할 수 있다. 일반적으로, 포토리소 도금방식으로 범프를 형성하는 경우에는 다액의 설비투자가 필요하다. 그러나, 스터드 범프방식에 대해서는 와이어 본더가 충분하기 때문에, 종래 공정에서 사용된 설비를 사용할 수 있고, 설비 비용도 감소시킬 수 있다.
도 5에 도시한 바와 같이, 반도체 웨이퍼(5) 상의 범프전극(2) 또는 스터드 범프전극(2')의 표면의 높이를 툴(16)을 사용하여 정렬하거나 균일하게 할 수도 있다. 이 경우에, 반도체 웨이퍼(5)를 스테이지(15) 상에 탑재하고, 온도가 100℃이고 하중이 약 50gf 범프인 상태 하에서, 툴(16)을 범프전극에 대항하여 프레스한다. 이와 같이, 툴(16)을 사용하여 범프전극의 표면 높이를 균일하게 하는 경우에, 처리되는 웨이퍼의 두께가 변화하더라도, 범프전극을 적절한 높이로 균일하게 할 수 있다.
또한, 단편으로 분할된 LSI 칩의 이면 상에 수지를 형성할 수도 있다. LSI 칩을 다시 단편으로 분할한 후에, 이면 상에 수지를 도포한다. 선택적으로, 회로소자가 그 위에 형성된 웨이퍼(5) 상에 범프전극(2)을 형성한 후, 웨이퍼 이면 상에 스핀코트법에 따라 수지를 도포함으로써 각 칩이 형성된다. 이 경우에, 각 칩의 이면 상에 결합이 발생되는 것을 방지할 수 있어, 신뢰성이 높은 칩 사이즈 패키지를 제공할 수 있다.
다음에, 도 6a∼6f를 참조하여 본 발명에 따른 제조방법의 제 3 실시예를 설명한다. 도 2 및 도 3에 나타낸 구성요소와 관련된 것에는 동일한 부호를 부착하고, 그 상세한 설명은 생략한다.
도 6a에 도시한 바와 같이, 회로소자가 그 위에 형성된 웨이퍼(5) 상의 도시하지 않은 알루미늄 전극 상에 범프전극(2)을 금도금 등으로 형성한다. 각 범프전극(2)의 치수에 대해, 그것의 1개의 측면을 약 50㎛∼100㎛의 범위에 있도록 규정하고, 그것의 높이를 약 15㎛으로 규정한다.
다음에, 도 6b에 도시한 바와 같이, 이 범프전극이 그 위에 형성된 웨이퍼(5)를 다이 내부에 삽입한다. 상부 다이와 하부 다이 사이에 웨이퍼(5)가 삽입되면, 상부 다이는 범프마다 약 50gf 정도의 압력 하에서 프레스되고, 약 180℃의 몰딩온도 하에서 프레스되어, 범프전극(2)의 표면 높이가 균일하게 된다. 상부 다이(17)의 표면에는 웨이퍼(5)를 단편 칩으로 분할할 때에 대응하는 위치에 돌기부(18)가 설치된다. 그 후, 게이트(11)를 통해서 상부 다이와 하부 다이 사이에 수지가 주입된다.
도 6c에 도시한 바와 같이, 그렇게 주입된 수지(12)가 단편으로 분할되고 상부 다이(17)의 돌기부(18)에 대응하는 위치 내부에 오목부(19)가 각각 형성된다.
다음에, 도 6d에 도시한 바와 같이, 땜납 볼(4)은 범프전극(2)의 그들 대응하는 상면 상에 탑재된다.
다음에, 도 6e에 도시한 바와 같이, 수지(12)의 표면 내에 형성된 오목부(19)를 안표(mark)로서 웨이퍼(5)를 다이아몬드 블레이드 14에 의해 개개의칩으로 분할한다. 그 결과, 도 6f에 나타낸 칩 사이즈 패키지를 얻을 수 있다.
이 제 3 실시예에 의하면, 통상 불투명한 수지(12)의 분할된 위치에 오목부가 설치되어 있기 때문에, 개개의 칩으로 웨이퍼를 절단할 때에 오목부가 안표로서 기능하므로, 작업효율을 향상시킨다. 또한, 오목부를 따라서 수지를 절단하기 때문에, 절단될 수지의 두께가 얇게 되고, 다이아몬드 블레이드 14의 소모량도 감소될 수 있다.
또한, 상술한 도 6b에 나타낸 공정에서는, 범프전극(2)의 표면으로부터 소정 간격만큼 이격된 배출부와, 웨이퍼(5)의 표면 근방까지 연장되는 볼록부를 갖는 다이 내부에 수지가 주입될 수도 있다. 그 경우, 웨이퍼(5) 상에 형성된 밀봉수지로부터 어떠한 범프전극도 노출되지 않기 때문에, 범프전극을 연마 등에 의해 노출시킨다. 그렇게 하면, 다이 또는 몰드의 클리어런스(clearances)를 여유를 가지고 설계할 수 있고, 몰드의 제조비용을 감소시킬 수 있다. 또한, 처리될 각 웨이퍼의 두께 및 각 범프전극의 높이가 다소 변하더라도, 그것을 수용할 수 있다.
상술한 각 실시예에서는 범프전극의 재질로서 금을 사용하고 있지만, 땜납을 그 대체용으로서 사용할 수도 있다. 땜납을 사용한 경우에, 그 사용 후에 형성되는 땜납 볼과 양립할 수 있어, 땜납 볼에 대한 밀착강도가 향상된다. 또한, 땜납은 염가이기 때문에, 재료비용을 감소시킬 수 있다.
본 발명은 예시한 실시예를 참조하여 설명되었지만, 이 설명은 한정된 의미로 해석해서는 안된다. 본 발명의 따른 실시예뿐만 아니라 예시한 실시예의 다양한 변형은 이 설명을 참조하면서 본 발명이 속하는 기술분야의 당업자에게서 분명해질것이다. 따라서, 그러한 변형 또는 실시예는 본 발명의 참된 범주에 속하므로, 첨부된 청구범위는 어떠한 변형 또는 실시예도 포괄할 것이다.
본 발명에 관한 반도체 장치 및 그 제조방법에 의하면, LSI 칩의 측면 또는 이면에 수지가 형성되기 때문에, 칩의 결함을 방지할 수 있어, 신뢰성이 높은 칩 사이즈 패키지를 용이하게 제조할 수 있다.
또한, LSI 칩을 단편으로 분할할 때에 절단부분을 나타내는 오목부를, 웨이퍼 표면에 형성된 수지에 설치하였기 때문에, 오목부가 단편으로 분할될 때에 안표로 기능하여, 정확히 분할할 수 있다.

Claims (11)

  1. 복수의 소자영역이 표면 위에 형성된 웨이퍼의 상기 복수의 소자영역내에 돌출 전극을 형성하는 공정과.
    상기 돌출 전극의 표면을 노출시킨 상태로, 상기 복수의 소자영역중에서 경계를 한정하는 오목부를 갖는 밀봉수지를 상기 웨이퍼 표면 위에 형성하는 공정과,
    상기 밀봉수지로부터 노출된 돌출 전극 위에 볼 전극을 각각 형성하는 공정과, 그리고
    상기 오목부를 기준으로 하여 상기 복수의 소자영역을 개개의 소자로 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 돌출 전극의 표면은 상기 돌출 전극의 형성 후에 높이를 균일하게 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 밀봉수지 형성공정은 상기 오목부에 대응하는 볼록부를 갖는 몰드를 사용하여 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 돌출 전극의 표면의 높이는 상기 소자가 몰드에 의해 수지밀봉하기 전에 상기 몰드에 의해 균일하게 만드는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 각 돌출전극은 도금에 의해 형성된 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 오목부는 상기 복수의 소자로 분할될 상기 복수의 소자영역을 따라 형성된 홈인 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 복수의 소자영역이 표면 위에 형성된 웨이퍼의 상기 복수의 소자영역내에 돌출 전극을 형성하는 공정과,
    상기 돌출 전극의 표면을 포함하는 상기 웨이퍼의 표면 위에 설치되고, 상기 웨이퍼의 표면 근방까지 연장되며 상기 복수의 소자영역중에서 경계를 한정하는 오목부를 갖는 밀봉수지를 형성하는 공정과,
    상기 돌출전극의 표면이 노출될 때까지 밀봉수지를 연마하는 공정과,
    상기 밀봉수지로부터 노출된 돌출 전극 위에 볼 전극을 각각 형성하는 공정과, 그리고
    상기 오목부를 기준으로 하여 상기 복수의 소자영역을 개개의 소자로 분할하는 공정을 포함한 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 복수의 소자영역이 표면 위에 설치된 웨이퍼의 상기 복수의 소자영역내에 돌출 전극을 각각 형성하는 공정과,
    상기 웨이퍼를 스크라이브 시트에 부착한 후에, 상기 복수의 소자 영역을 개개의 소자로 분할하는 공정과,
    상기 돌출 전극을 노출시킨 상태로 상기 인접하는 각 분할된 소자 사이의 간격을 포함하는 상기 웨이퍼 표면 위에 밀봉수지를 형성하는 공정과,
    밀봉수지로부터 노출된 돌출전극 위에 볼 전극을 형성하는 공정과, 그리고
    각 소자 사이의 간격 내부에 형성된 밀봉수지 중에서, 각 소자 측면상의 수지를 남겨 둔 상태로 상기 소자를 개개의 단편으로 분할하는 공정을 포함한 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 밀봉수지를 형성하기 전의 상기 분할공정은 비교적 폭이 넓은 제 1 블레이드에 의해 수행되고, 밀봉수지를 형성한 후의 상기 분할공정은 비교적 폭이 좁은 제 2 블레이드에 의해 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 제 1 블레이드의 폭 f 은 실질적으로 상기 제 2 블레이드의 폭의 2배인 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 복수의 소자영역이 표면 위에 설치된 웨이퍼의 상기 복수의 소자영역 내에 돌출전극을 각각 형성하는 공정과,
    상기 웨이퍼를 스크라이브 시트에 부착한 후에, 상기 복수의 소자영역을 소자로 분할하는 공정과,
    상기 스크라이브 시트를 상기 각 분할된 소자 사이의 넓혀진 간격까지 연장하는 공정과,
    상기 돌출전극을 노출시킨 상태로 상기 각 넓혀진 소자 사이의 간격을 포함하는 상기 웨이퍼 표면 위에 밀봉수지를 형성하는 공정과,
    밀봉수지로부터 노출된 돌출전극 위에 볼 전극을 형성하는 공정과, 그리고
    인접한 소자 사이의 간격 내부에 형성된 밀봉수지 중에서 각 소자 측면상의 수지를 남겨 둔 상태로 소자를 개개의 단편으로 분할하는 공정을 포함한 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-1998-0041733A 1997-10-08 1998-10-02 반도체 장치의 제조방법 KR100366735B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP275964 1997-10-08
JP27596497A JP3526731B2 (ja) 1997-10-08 1997-10-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR19990036876A KR19990036876A (ko) 1999-05-25
KR100366735B1 true KR100366735B1 (ko) 2003-03-26

Family

ID=17562881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0041733A KR100366735B1 (ko) 1997-10-08 1998-10-02 반도체 장치의 제조방법

Country Status (3)

Country Link
US (1) US5989982A (ko)
JP (1) JP3526731B2 (ko)
KR (1) KR100366735B1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
KR100390897B1 (ko) * 1997-12-29 2003-08-19 주식회사 하이닉스반도체 칩 크기 패키지의 제조방법
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6323062B1 (en) * 1998-04-27 2001-11-27 Alpha Metals, Inc. Wafer coating method for flip chips
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
US6219910B1 (en) * 1999-03-05 2001-04-24 Intel Corporation Method for cutting integrated circuit dies from a wafer which contains a plurality of solder bumps
JP3128548B2 (ja) 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
JP3455762B2 (ja) 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
JP2001196328A (ja) * 2000-01-12 2001-07-19 Disco Abrasive Syst Ltd Ｃｓｐ基板の分割方法
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2001230222A (ja) * 2000-02-15 2001-08-24 Rohm Co Ltd 半導体チップの製造方法
JP3456462B2 (ja) 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
EP1154475A1 (en) * 2000-05-10 2001-11-14 Oki Electric Industry Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US6876052B1 (en) * 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US7214566B1 (en) * 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
JPWO2002050891A1 (ja) * 2000-12-21 2004-04-22 株式会社ルネサステクノロジ 半導体装置の製造方法
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP2004520717A (ja) * 2001-04-26 2004-07-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイス製造方法、本製造方法により得られる半導体デバイス、および、本半導体デバイスに適した支持プレート
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
JP3844196B2 (ja) * 2001-06-12 2006-11-08 シチズン電子株式会社 発光ダイオードの製造方法
US6878573B2 (en) * 2001-06-19 2005-04-12 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device
JP2003007652A (ja) 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10149689A1 (de) 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
JP2003249465A (ja) 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7244664B2 (en) * 2003-10-30 2007-07-17 Texas Instruments Incorporated Method for dicing and singulating substrates
JP2004111987A (ja) * 2003-11-04 2004-04-08 Oki Electric Ind Co Ltd 半導体装置
JP4165467B2 (ja) * 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
DE102005026098B3 (de) 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
TWI293201B (en) * 2006-03-24 2008-02-01 Advanced Semiconductor Eng Manufacturing method of a package structure
JP5348848B2 (ja) * 2007-03-28 2013-11-20 東京エレクトロン株式会社 プラズマ処理装置
CN101477956B (zh) * 2008-01-04 2012-05-16 南茂科技股份有限公司 小片重新配置的封装结构及封装方法
CN101488462B (zh) * 2008-01-15 2010-12-08 南茂科技股份有限公司 模块化的多晶粒封装结构及其方法
JP2009176978A (ja) * 2008-01-25 2009-08-06 Rohm Co Ltd 半導体装置
TWI357138B (en) * 2008-03-11 2012-01-21 Advanced Semiconductor Eng Chip structure and stacked chip package as well as
CN101567322B (zh) * 2008-04-21 2010-11-17 南茂科技股份有限公司 芯片的封装结构及其封装方法
US8242616B1 (en) * 2008-08-29 2012-08-14 Renesas Electronics Corporation Method for manufacturing semiconductor device and molded structure
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
CN103534822A (zh) 2011-04-20 2014-01-22 株式会社Elm 发光装置及其制造方法
JP5352639B2 (ja) * 2011-08-05 2013-11-27 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5271402B2 (ja) * 2011-10-31 2013-08-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2014007228A (ja) * 2012-06-22 2014-01-16 Ps4 Luxco S A R L 半導体装置及びその製造方法
KR101843621B1 (ko) * 2015-12-04 2018-03-29 앰코테크놀로지코리아(주) 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
CN107331627A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455455A (en) * 1992-09-14 1995-10-03 Badehi; Peirre Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3313547B2 (ja) * 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
KR100253116B1 (ko) * 1997-07-07 2000-04-15 윤덕용 Le방법을 이용한 칩사이즈 패키지의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ

Also Published As

Publication number Publication date
JP3526731B2 (ja) 2004-05-17
JPH11121507A (ja) 1999-04-30
KR19990036876A (ko) 1999-05-25
US5989982A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
KR100366735B1 (ko) 반도체 장치의 제조방법
US7056771B2 (en) Method of forming an array of semiconductor packages
US6841414B1 (en) Saw and etch singulation method for a chip package
US6376278B1 (en) Methods for making a plurality of flip chip packages with a wafer scale resin sealing step
US9859197B2 (en) Integrated circuit package fabrication
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
KR101160694B1 (ko) 반도체장치의 제조 방법
KR100309965B1 (ko) 수지성형반도체장치및반도체패키지의제조방법
US6538317B1 (en) Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
EP3440697B1 (en) Flat no-leads package with improved contact leads
US6573612B1 (en) Resin-encapsulated semiconductor device including resin extending beyond edge of substrate
KR20040100997A (ko) 반도체 장치 및 그 제조 방법
JP2001176898A (ja) 半導体パッケージの製造方法
JP3660854B2 (ja) 半導体装置の製造方法
JP4002220B2 (ja) 半導体装置の製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
KR100881394B1 (ko) 웨이퍼 레벨 패키지의 제조 방법
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법
JP2004111987A (ja) 半導体装置
KR19990049171A (ko) 마이크로 볼 그리드 어레이 패키지의 제조방법
KR20020044988A (ko) 칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지제조방법
JP2002246403A (ja) 半導体装置の製造装置及びその製造方法
KR20020008585A (ko) 볼 그리드 어레이 칩 사이즈 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091210

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee