KR100361640B1 - 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법 - Google Patents

도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법 Download PDF

Info

Publication number
KR100361640B1
KR100361640B1 KR1019990036355A KR19990036355A KR100361640B1 KR 100361640 B1 KR100361640 B1 KR 100361640B1 KR 1019990036355 A KR1019990036355 A KR 1019990036355A KR 19990036355 A KR19990036355 A KR 19990036355A KR 100361640 B1 KR100361640 B1 KR 100361640B1
Authority
KR
South Korea
Prior art keywords
wafer
anisotropic conductive
flip chip
conductive adhesive
aca
Prior art date
Application number
KR1019990036355A
Other languages
English (en)
Other versions
KR20010019770A (ko
Inventor
임명진
백경욱
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1019990036355A priority Critical patent/KR100361640B1/ko
Publication of KR20010019770A publication Critical patent/KR20010019770A/ko
Application granted granted Critical
Publication of KR100361640B1 publication Critical patent/KR100361640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Abstract

저가형 플립 칩 또는 칩 크기 패키징(CSP; Chip Size Packaging)을 기존의 패키징 라인을 이용하여 실현하기 위해 우선 반도체 공정을 통해 얻어진 웨이퍼의 각 칩 I/O에 저가형 비솔더 범프, 즉 금 stud 범프, 무전해 니켈/금 범프 등을 형성한다. 이렇게 웨이퍼 레벨에서 저가형 비솔더 플립 칩 범프를 형성하고 이방성 전도 접착제 (Anisotropic Conductive Adhesives)를 웨이퍼 위에 용액 또는 필름 상태로 라미네이션 방법으로 도포한 후 다이싱하여 개별 칩으로 패키지화시킨다. 제조된 패키지를 기판에 접속시킬 때는 패키지를 기판 위에 정렬시킨 후, 열과 압력을 동시에 가하여 ACF를 사용하여 전기적 및 기계적 접속을 이루게 하여 패키지 접속을 마친다. 즉, 본 발명은 웨이퍼에 도포된 이방성 전도 접착제 (Anisotropic Conductive Adhesives) 기술을 이용하여 높은 생산성과 간단한 접속 공정 및 재료 사용을 통한 저가형 웨이퍼 상태 패키지를 제조하는 방법이다.

Description

도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법 {Fabrication method of wafer-level flip chip packages using pre-coated Anisotropic Conductive Adhesives}
본 발명은 도포된 이방성 전도 접착제 (Anisotropic Conductive Adhesives)를 이용한 웨이퍼형 플립 칩 패키지 제조방법에 관한 것이다.
전자 패키지 기술은 반도체 소자에서부터 최종제품까지의 모든 단계를 포함하는 매우 광범위하고 다양한 시스템 제조기술로서 최근 급속히 발전하는 반도체기술은 이미 백만 개 이상의 셀(cell) 집적, 비메모리 소자의 경우 I/O 핀 개수의 다수화, 다이 크기의 대형화, 대량의 열 방출, 고전기적 성능 등의 경향으로 발전하고 있다. 그러나 상대적으로 이런 소자를 패키지하기 위한 전자 패키징 기술은 급속한 반도체 발전을 따라가지 못하고 있다.
전자 패키지기술은 최종전자 제품의 성능, 크기, 가격 및 신뢰성 등을 결정하는 매우 중요한 기술이다. 특히 고전기적 성능, 극소형/고밀도, 저 전력, 다기능, 초고속 신호 처리, 영구적 신뢰성을 추구하는 최근의 전자제품에 있어 극소형패키지 부품은 컴퓨터, 정보통신, 이동 통신, 고급 가전제품 등의 필수 부품으로서, 이 중 칩을 기판에 실장하는 기술 중의 하나인 플립 칩(Flip Chip) 기술은 현재 스마트 카드(Smart Cards), LCD, PDP 등의 디스플레이 패키징(Display Packaging), 컴퓨터, 휴대용 전화기, 통신시스템 등에 그 활용 범위를 넓혀 가고 있다. 이러한 플립칩 기술은 기존의 솔더를 이용한 복잡한 접속공정, 즉 솔더 플럭스 도포, 칩/기판 정렬, 솔더 범프 리플로우, 플럭스 제거, 언더필 충진 및 경화 등의 공정을 거치게 됨으로 인하여 공정의 복잡성 및 원가상승의 문제점이 있다.
따라서 최근에는 이러한 복잡한 공정을 줄이기 위해 웨이퍼 상태에서 플럭스와 언더필의 기능을 갖는 폴리머 재료를 도포하여 가공하는 웨이퍼 차원 패키지 기술에 많은 관심을 가지고 있다. 또한 최근에는 일반적인 솔더 플립 칩에 비해 저가이며 극미세의 전극 피치가 가능하고 리드 프리(lead free), 환경친화적인 플럭스리스(fluxless) 공정, 저온 공정 등의 장점을 가지는 전도성 접착제를 이용한 플립 칩 접속 기술개발이 진행되고 있다.
전도성 접착제는 크게 이방성 도전 접착제/필름(Anisotropic Conductive Adhesive/Flim), 등방성 도전 접착제(Isotropic Conductive Adhesive) 등의 형태가 있으며 기본적으로 니켈, 금/폴리머, 은(Ni, Au/polymer, Ag) 등의 도전성 입자들과 열경화성, 열가소성의 절연수지(insulating resin)로 구성되어 있다. 저가의 접착제 제조공정과 이러한 접착제를 이용한 저가의 플립 칩 공정개발을 위하여 경화가 빠른 열경화성 에폭시 레진을 이용한 ACA의 개발이 필요하게 되었다. ACA도 필름 형태(Anisotropic Conductive Adhesive Film; ACAF)와 페이스트(AnisotropicConductive Adhesive Paste; ACAP) 형태로 구분할 수 있으며, 접속공정과 접착제의 제조공정의 간편성을 위해 최근 페이스트 형태의 접착제가 개발되고 있다.
이러한 환경 친화적인 이방성 전도성 필름이나 페이스트를 접속 재료로 하는 플립 칩 기술에 대한 기술적인 연구가 활발히 이루어져 왔지만, ACA용 플립 칩 형태의 패키지를 위한 칩의 설계 및 범프 형성 공정, 접속재료의 대량생산 및 접속 공정의 자동화에 소요되는 모든 공정은 많은 공정 단계를 거치게 되며 결과적으로 고가의 기술이 되어 그 범용성에 한계가 있었다.
본 발명과 관련된 종래기술로서, 미국특허 5,323,051(Semiconductor wafer level package, 6/21/1994)는 웨이퍼 상태에서 또 다른 cap wafer를 유리 접착제로 접착시킨 후 웨이퍼를 각각의 칩으로 절단하는 기술로서 본 발명의 ACA를 도포하여 이를 패키지 접속용으로 사용하는 것과는 매우 다른 특허이다. 또 다른 미국특허 5,918,113(Process for producing a semiconductor device using anisotropic conductive adhesive, 6/29/1999)은 ACA를 기판에 부착시킨 후 반도체 칩을 열과 압력으로 기판에 접촉시킴으로 전기적으로 연결시키는 방법이나, 본 발명은 ACA를 웨이퍼 상태에서 비솔더 범프 형성된 칩에 미리 도포하는 면에서 매우 다른 기술 방법이다. 문헌으로서는 시(S.H.Shi, T. Yamashita and C.P.Wong. "Development of the Wafer Level Compressive-Flow Underfill Process and Its Required Materials" 1999 ECTC, pp.961-966)등이 발표한 솔더 범프가 형성된 웨이퍼 위에 솔더 플럭스 기능을 포함한 언더필 재료를 도포한 뒤 각 칩을 다이싱한 후 기존의 SMT 어셈브리(assembly) 장치를 이용하여 기판에 정열한다. 이로 말미암아 기존의솔더 리플로우 접속 후 언더필 재료를 칩과 기판 사이에 넣는 공정을 간소화한 방법을 소개한 내용이다. 그러나 기존의 솔더범프가 아닌 전해 또는 스터드(Stud) 금 범프, 무전해 니켈 또는 구리 범프 등의 비솔더 범프가 형성된 웨이퍼 위에 이방성 전도 접착제를 용액 또는 필름으로 도포한 후 웨이퍼 상태에서 각 칩을 다이싱한 후 바로 기판에 열과 압력으로 도포한 이방성 전도 접착제를 사용하여 접착함으로써 기존의 솔더와 언더필 재료를 사용한 접속 공정보다 매우 간단하고 가장 저렴한 공정이다.
상기한 바와 같이 전자 패키징 기술은 사용재료의 선택, 공정개발 및 환경 친화적인 제품의 경향에 발맞추어 기존의 솔더 접속을 대체할 수 있는 전도성 접착제의 활용을 앞 당겨야 할 것이다.
본 발명은 웨이퍼형의 비솔더 범프 플립 칩 패키지를 제조하여 종래의 솔더 범프 플립 칩 패키지 제조 후 기판 접속 시 발생되는 후속공정인 솔더 플럭스 도포, 플립 칩/기판 정렬, 솔더 리플로우, 플럭스 청정, 언더필 충진 및 경화 등의 공정을 단순화시켜 저가형 웨이퍼형 플립 칩 기술을 제공하는 데 있다.
도 1a는 반도체 웨이퍼.
도 1b는 도 1a의 A-A' 단면도이다.
도 2a는 저가형 비솔더 범프 형성 공정 중 한가지인 무전해 니켈/금 도금방법을 통해 범프를 형성시킨 후의 웨이퍼.
도 2b는 도 2a의 A-A' 단면도이다.
도 3a는 이방성 도전성 접착제를 범프가 형성된 웨이퍼 위에 용액으로 도포하거나 또는 필름상태로 라미네이션 방법으로 도포한 후의 웨이퍼.
도 3b는 도 3a의 A-A' 단면도이다.
도 4a는 웨이퍼 다이싱 공정을 나타낸다.
도 4b는 웨이퍼 다이싱 공정 후의 칩의 단면도이다.
도 5는 상기에서 제조된 개별 칩을 기판 위에 정렬한 후 열과 압력을 가해 칩과 기판을 전기적으로 연결시키는 플립칩 제조공정을 나타낸다.
도 6은 플립칩 사진이다.
< 도면의 주요부분에 대한 부호의 설명 >
1: 웨이퍼 2: I/O 패드
3: 패시베이션층 4: 무전해도금 니켈/금 범프
5: 보호층 6: ACA
7: 다이싱 처리된 칩
본 발명은 종래의 솔더 범프 플립 칩 패키지 제조 후 기판 접속 시 발생되는 후속공정인 솔더 플럭스 도포, 플립 칩/기판 정렬, 솔더 리플로우, 플럭스 청정,언더필 충진 및 경화 등의 공정을 단순화시켜 저가의 웨이퍼형 플립 칩 기술을 완성하였다. 특히 비솔더 범프 기술인 금 스터드(stud) 범프, 무전해 Ni/Au 범프 등을 사용한 웨이퍼형 플립 칩 패키지 기술을 개발하고, 저가형 비솔더 범프 기술과 이방성 전도 접착제 재료기술을 사용하여 웨이퍼 상에서 가공함으로써 새로운 웨이퍼 차원 플립 칩 패키지 기술을 구현한다. 또한 웨이퍼 상태에서 다이싱된 칩을 기판에 정렬시킨 후 열과 압력만을 가함으로써 이방성 전도 접착제 내의 도전 입자들을 통해 전기적으로 접속되며 폴리머 수지를 통해 기계적으로 접속시키며 저가형 비솔더 범프 기술과 이방성 전도 접착제를 웨이퍼 상태에서 구현하여 새로운 웨이퍼형 패키지를 제조한다. 이하 실시예를 통하여 보다 상세히 설명하고 자 한다.
< 실시예 >
일반적인 반도체 공정을 통해 제조된 웨이퍼는 도 1에 나타난 바와 같이 많은 칩들이 있고 각 칩 마다 신호의 연결을 위한 입출력단자(I/O pad)들이 있으며 각 칩의 단면을 보면 Al I/O 패드와 표면안정화(passivation) 층을 볼 수 있다. 이 웨이퍼의 각 칩의 I/O 위에 저가형 비솔더 범프를 형성한다.
* 비솔더 범프 형성공정
도 2에서는 웨이퍼의 각 칩의 I/O 위에 저가형 비솔더 범프를 형성하기 위하여 무전해 니켈/금 도금방법 또는 금 스터드 범프, 동 범프 등도 형성이 가능함을 알 수 있다. 일반적인 Almetallization이 사용되는 반도체 제조공정에 의해 제조된 웨이퍼는 Al I/O를 가지고 있다.
웨이퍼에 형성된 저가형 비솔더 범프는 금 스터드 범프의 경우, 금 본딩 와이어(bonding wire) 본더를 사용하여 금 범프를 형성하고,무전해 니켈/금 도금방법을 사용한 경우는 니켈도금 전에 Al을 활성화시키기 위하여 징케이트로 처리한다. 니켈도금은 90℃에서 20~30 분 정도 도금을 하여 10~15 ㎛의 높이를 갖도록 하고, 금 도금은 60℃에서 30분간 도금을 하여 니켈의 산화를 방지한다.
* 이방성 도전성 접착제 도포공정
도 3과 같이 범프가 형성된 웨이퍼 위에ACA를 용액으로 스프레이, 닥터 블레이드(doctor blade), 메니스커스(meniscus) 방법 등을 사용하여 도포할 수도 있으나 본 발명에서는 ACAF의 경우를 고려하여 라미네이션 방법으로 이방성 도전성 접착 필름을 두께 약 20~25 ㎛으로 도포한다. 저가형 비솔더 범프가 형성된 웨이퍼를 진공상태에 70℃~80℃에서 5~10 초간 1~2 kgf/㎤의 압력으로 ACF를 만들기 위해 보이드(void)가 없도록 웨이퍼 전체에 20~25 ㎛ 두께가 되도록 라미네이션 방법으로 도포한다. 이때 ACA의 레진은 50% 정도의 경화가 된 반경화 상태를 유지한다. ACA는 니켈 또는 금이 코팅된 폴리머 볼(Au-coated polymer ball)을 2~15 wt% 섞은 에폭시 레진과 솔벤트, 이미다졸(imidazole)계의 경화제를 에폭시 100g 당 7∼10 g을 섞은 혼합물을 웨이퍼보다 큰 이형지 필름 위에 닥터 블레이딩 방법으로 필름을 형성한 후 오븐을 이용하여 80℃에서 1∼2분간 솔벤트를 제거하여 웨이퍼 레벨 패키지에 적합한 형태의 ACF로 제조한다. 이 ACF는 150℃에서 5분내에 경화가 가능한경화특성을 갖는다. 라미네이션 후 각 범프 주위에 보이드가 생기는 현상 (shadowing)을 일으키지 않도록 라미네이션 장비와 필름의 특성을 조절하는 것이 필요하며 라미네이션은 진공 중에서 가압할 수 있도록 설계하였다. 라미네이터에서 웨이퍼를 꺼내 이형지 필름을 제거하여 다이싱 공정으로 보낸다.
* 웨이퍼 다이싱 공정
웨이퍼 다이싱 머신에 ACA가 미리 부착된 웨이퍼를 장착시켜 웨이퍼의 스크라이브 라인을 확인한 후 다이싱 머신을 통해 개별 칩을 얻기 위해 다이싱을 시행한다. ACA를 도포한 후 웨이퍼를 다이싱하고 개별 칩을 플립 칩 공정을 하여 기판과 정렬시키기 위해서는 ACA를 통해서 스크라이빙 라인 및 정렬 패드를 인식할 수 있도록 ACA는 투명해야한다. 이때 웨이퍼에 도포된 이방성 전도 접착제는 다이싱 공정에서 분리(delamination)되지 않도록 웨이퍼와 높은 접착력을 가져야 하며 다이싱 공정과 본딩 공정시 스크라이빙 라인 (scribing line) 검사 및 기판과의 정렬이 가능할 정도의 투명성을 갖기위하여 ACA 내에 도전입자로 니켈 또는 금 코팅된 폴리머 입자의 양은 2~15 wt%를 첨가한다. 다이싱 후의 각 칩은 하나의 플립 칩 패키지로서 사용될 수 있다.
* ACA가 한 면에 부착된 칩의 플립 칩 접속공정
다이싱한 개별 칩은 이미 ACA가 도포되어 있으므로 기판에 정렬한 후 열과 압력을 가해 경화됨으로서 기계적, 전기적 조립이 일어나도록 한다. 도 5는 보존층을 제거한 후 ACA가 부착되어 있는 칩을 여러 가지 형태의 기판 위에 전극과 정렬시킨 후 플립 칩 본더를 사용하여 150℃, 5분에 경화되도록 열압착시킨다.
본 발명의 이방성 전도성 접착제를 이용한 웨이퍼형 플립 칩 패키지 기술은 공정이 간단하여 경제적이고 기술적 파급효과가 크며 부가가치가 높다. 또한 환경친화적인 공정을 채택하고 있으므로 실용성이 높은 기술이다.

Claims (6)

  1. 웨이퍼의 각 칩의 I/O 위에 저가형 비솔더 범프를 형성하는 공정과, 범프가 형성된 웨이퍼 위에 이방성 도전성 접착제(ACA)를 도포하는 공정과, ACA가 미리 부착된 웨이퍼를 개별 칩으로 다이싱하는 공정과, ACA가 부착된 개별 칩의 플립칩 접속공정으로 구성됨을 특징으로 하는 이방성 전도접착제를 이용한 웨이퍼형 플립칩 패키지 제조방법.
  2. 제 1항에 있어서, 웨이퍼에 형성된 저가형 비솔더 범프 형성공정은 금 본딩 와이어를 사용하여 금 스터드 범프를 형성하거나, 또는 무전해 니켈/금 도금방법을 사용하여 90℃에서 20~30 분간 니켈 도금하고, 60℃에서 30분간 금 도금하여 10~15 ㎛의 높이를 갖도록 하는 것을 특징으로 하는 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법.
  3. 제 1항에 있어서, 이방성 도전성 접착제 도포공정은 저가형 비솔더 범프가 형성된 웨이퍼를 진공상태에 70℃~ 80℃에서 5~10 초간 1~2 kgf/㎤의 압력으로 ACA를 두께 약 20~25 ㎛으로 도포하는 것을 특징으로 하는 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법.
  4. 제 1항에 있어서, 이방성 도전성 접착제 도포방법은 ACAP의 경우에는 용액으로 스프레이, 닥터 블레이드 또는 메니스커스 방법으로 도포하고, ACAF의 경우에는 라미네이션 방법으로 도포하는 것을 특징으로 하는 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법.
  5. 제 5항에 있어서, ACA의 레진은 50% 정도의 반경화 상태로서 니켈 또는 금이 코팅된 폴리머 볼을 2~15 wt% 섞은 에폭시 레진, 톨루엔과 MEK가 3:1vol%로 혼합된 솔벤트, 이미다졸계의 경화제를 에폭시 100g 당 7∼10 g을 섞은 혼합물을 사용하여 웨이퍼보다 큰 이형지 필름 위에 닥터 블레이딩 방법으로 필름을 형성한 후 오븐을 이용하여 80℃에서 1∼2분간 솔벤트를 제거하여 웨이퍼 레벨 패키지 형태의 ACA로 제조하는 것을 특징으로 하는 이방성 전도성 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법.
  6. 제 1항에 있어서, 웨이퍼 다이싱 공정은 ACA 내에 도전입자로 평균 5 ㎛의 니켈 분말이나, 금 코팅된 폴리머 입자를 2 ~ 15 wt%를 첨가하여 웨이퍼 다이싱머신에서 다이싱하고 개별 칩을 플립 칩으로 접착하는 것을 특징으로 하는 이방성 전도성 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법.
KR1019990036355A 1999-08-30 1999-08-30 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법 KR100361640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990036355A KR100361640B1 (ko) 1999-08-30 1999-08-30 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036355A KR100361640B1 (ko) 1999-08-30 1999-08-30 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20010019770A KR20010019770A (ko) 2001-03-15
KR100361640B1 true KR100361640B1 (ko) 2002-11-18

Family

ID=19609267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036355A KR100361640B1 (ko) 1999-08-30 1999-08-30 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100361640B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008017569A1 (de) 2007-08-06 2009-02-19 Korea Advanced Institute Of Science And Technology Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398314B1 (ko) * 2001-07-19 2003-09-19 한국과학기술원 고접착력 3층 구조 ａｃａ 필름
KR100833937B1 (ko) * 2002-03-28 2008-05-30 삼성테크윈 주식회사 이방성 도전 접착제
KR100842921B1 (ko) 2007-06-18 2008-07-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
KR100821962B1 (ko) * 2007-06-19 2008-04-15 한국과학기술원 Ａｃｆ／ｎｃｆ 용액을 이용한 웨이퍼 레벨의 플립칩패키지 제조방법
KR100838647B1 (ko) * 2007-07-23 2008-06-16 한국과학기술원 Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
US7595226B2 (en) * 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
KR101156177B1 (ko) * 2010-06-16 2012-06-18 한국생산기술연구원 전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지
KR101666711B1 (ko) * 2014-05-09 2016-10-14 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR101677323B1 (ko) * 2014-05-09 2016-11-17 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04292803A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 異方導電性フィルム
JPH08316177A (ja) * 1995-05-17 1996-11-29 Nitto Denko Corp 半導体チップの製造方法
KR970073941A (ko) * 1996-05-16 1997-12-10 김광호 이방성 전도막을 이용한 칩 스케일 패키지(Chip Scale Package)
JPH11121507A (ja) * 1997-10-08 1999-04-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH11191569A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp フリップチップ実装方法および半導体装置
KR19990056739A (ko) * 1997-12-29 1999-07-15 김영환 반도체 칩의 실장방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04292803A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 異方導電性フィルム
JPH08316177A (ja) * 1995-05-17 1996-11-29 Nitto Denko Corp 半導体チップの製造方法
KR970073941A (ko) * 1996-05-16 1997-12-10 김광호 이방성 전도막을 이용한 칩 스케일 패키지(Chip Scale Package)
JPH11121507A (ja) * 1997-10-08 1999-04-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH11191569A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp フリップチップ実装方法および半導体装置
KR19990056739A (ko) * 1997-12-29 1999-07-15 김영환 반도체 칩의 실장방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008017569A1 (de) 2007-08-06 2009-02-19 Korea Advanced Institute Of Science And Technology Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE102008017569B4 (de) * 2007-08-06 2010-11-11 Korea Advanced Institute Of Science And Technology Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips

Also Published As

Publication number Publication date
KR20010019770A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
KR100838647B1 (ko) Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
JP6013705B2 (ja) 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
US8034659B2 (en) Production method of semiconductor device and bonding film
TWI581345B (zh) 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法
JP5952523B2 (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
JP5465942B2 (ja) 半導体装置およびその製造方法
KR20010069223A (ko) 반도체 장치 및 그 제조 방법
JP2004507089A (ja) 非半田フリップチップボンディング用の高信頼性、非伝導性の接着剤及びこれを用いたフリップチップボンディング方法
JP2625654B2 (ja) 半導体装置およびその製造方法
KR100361640B1 (ko) 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
CN112769411A (zh) 一种声表面波芯片的晶圆级封装方法及装置
US6400034B1 (en) Semiconductor device
US20030124769A1 (en) Semiconductor device, packaging method thereof, and package product thereof
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
US20100167466A1 (en) Semiconductor package substrate with metal bumps
JP3836349B2 (ja) 半導体装置およびその製造方法
CN115775742A (zh) 半导体器件以及在lab期间控制翘曲的方法
KR20080086178A (ko) 스택 패키지 제조 방법
JP2004253529A (ja) 半導体装置及びその製造方法
CN114649226B (zh) 使用具有尖牙设计的预成形掩模的选择性emi屏蔽
CN217590771U (zh) 芯片封装结构
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
US20220344246A1 (en) Electronic assembly and method for manufacturing a semiconductor device package
JPH11204573A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee