KR101677323B1 - 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 - Google Patents

반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 Download PDF

Info

Publication number
KR101677323B1
KR101677323B1 KR1020140055232A KR20140055232A KR101677323B1 KR 101677323 B1 KR101677323 B1 KR 101677323B1 KR 1020140055232 A KR1020140055232 A KR 1020140055232A KR 20140055232 A KR20140055232 A KR 20140055232A KR 101677323 B1 KR101677323 B1 KR 101677323B1
Authority
KR
South Korea
Prior art keywords
packaging
module
layers
flexible substrate
heat
Prior art date
Application number
KR1020140055232A
Other languages
English (en)
Other versions
KR20150128213A (ko
Inventor
김준일
김성진
김학모
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020140055232A priority Critical patent/KR101677323B1/ko
Priority to PCT/KR2014/007513 priority patent/WO2015170800A1/ko
Priority to US14/496,374 priority patent/US20150325461A1/en
Priority to TW103142703A priority patent/TWI555097B/zh
Priority to CN201410756578.XA priority patent/CN105097560B/zh
Publication of KR20150128213A publication Critical patent/KR20150128213A/ko
Application granted granted Critical
Publication of KR101677323B1 publication Critical patent/KR101677323B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

길게 연장하는 테이프 형태를 갖고 연장 방향으로 배열된 패키징 영역들을 포함하는 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법에 있어서, 상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하고, 상기 빈 영역이 검출된 경우 상기 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들 상에 방열 도료를 도포하여 제1 방열층들을 형성한다. 상기 빈 영역이 검출되지 않은 경우 상기 패키징 영역들 상에 탑재된 반도체 소자들 상에 상기 방열 도료를 도포하여 제2 방열층들을 형성한다. 상기 제1 방열층들은 포팅 공정에 의해 형성되며, 상기 제2 방열층들은 스크린 프린팅 공정에 의해 형성된다.

Description

반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치{Method of packaging semiconductor devices and apparatus for performing the same}
본 발명의 실시예들은 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치에 관한 것이다. 보다 상사하게는, COF(Chip On Film) 테이프, TCP(Tape Carrier Package) 테이프 등과 같은 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치에 관한 것이다.
일반적으로, LCD(Liquid Crystal Display)와 같은 디스플레이 장치는 액정표시패널과 상기 액정표시패널의 후면에 배치된 백라이트 유닛을 포함할 수 있다. 상기 액정표시패널의 구동을 위하여 드라이버(Driver) IC 등과 같은 반도체 소자들이 사용될 수 있으며, 상기 반도체 소자들은 COF, TCP, COG(Chip On Glass) 등과 같은 패키징 기술을 이용하여 상기 액정표시패널과 접속될 수 있다.
특히, 씨오에프형(이하 ‘COF형’이라 한다) 반도체 패키지의 경우 고해상도를 갖는 디스플레이 장치를 구현하기 위하여 반도체 소자의 구동 부하가 상승될 수 있으며 이에 의해 상기 반도체 소자의 발열 문제가 심각하게 대두되고 있다.
상기와 같은 반도체 소자의 발열 문제를 해결하기 위하여 대한민국 공개특허공보 제10-2009-0110206호에는 플렉서블 기판과, 상기 플렉서블 기판의 상부면에 장착된 반도체 소자 및 상기 플렉서블 기판의 하부면에 접착 부재를 이용하여 장착된 방열 부재를 포함하는 COF형 반도체 패키지가 개시되어 있다.
그러나, 상기와 같이 플렉서블 기판의 하부면에 방열 부재를 장착하는 경우, 상기 플렉서블 기판의 열전도율이 상대적으로 낮기 때문에 방열 효율이 충분하지 않을 수 있다. 또한, 상기 방열 부재가 알루미늄 등의 금속으로 이루어진 플레이트 형태를 가지므로 상기 COF형 반도체 패키지의 유연성을 저하시키는 원인으로 작용할 수 있으며, 아울러 상기 방열 부재가 상기 플렉서블 기판으로부터 분리되는 문제점이 발생될 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 실시예들은 반도체 소자들의 방열 효율을 충분히 향상시킬 수 있는 패키징 방법과 이를 수행하는데 적합한 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 길게 연장하는 테이프 형태를 갖고 연장 방향으로 배열된 패키징 영역들을 포함하는 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법에 있어서, 상기 방법은, 상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하는 단계와, 상기 빈 영역이 검출된 경우 상기 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들 상에 방열 도료를 도포하여 제1 방열층들을 형성하는 단계와, 상기 빈 영역이 검출되지 않은 경우 상기 패키징 영역들 상에 탑재된 반도체 소자들 상에 상기 방열 도료를 도포하여 제2 방열층들을 형성하는 단계를 포함할 수 있다. 이때, 상기 제1 방열층들은 포팅 공정에 의해 형성될 수 있으며, 상기 제2 방열층들은 스크린 프린팅 공정에 의해 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 플렉서블 기판은 상기 포팅 공정을 수행하기 위한 제1 패키징 모듈과 상기 스크린 프린팅 공정을 수행하기 위한 제2 패키징 모듈을 통해 이송될 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들 중에서 상기 빈 영역이 검출된 경우 상기 제1 패키징 모듈의 공정 영역 내에 위치된 상기 빈 영역을 제외한 나머지 패키징 영역들에 대한 포팅 공정이 동시에 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들 중에서 상기 빈 영역이 검출되지 않은 경우 상기 제1 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들을 상기 제2 패키징 모듈로 이송할 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들에 대한 스크린 프린팅 공정이 동시에 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 빈 영역이 검출된 경우 상기 제1 방열층들을 경화시키는 단계와, 상기 빈 영역이 검출되지 않은 경우 상기 제2 방열층들을 경화시키는 단계가 더 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 플렉서블 기판은 경화 모듈을 통해 이송될 수 있으며, 상기 경화 모듈 내에 배치된 히터들에 의해 상기 제1 방열층들 및 제2 방열층들이 경화될 수 있다.
본 발명의 실시예들에 따르면, 상기 플렉서블 기판과 상기 반도체 소자들 사이의 공간을 채우는 언더필층들을 형성하는 단계가 더 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 언더필층들을 형성하는 단계는, 상기 플렉서블 기판을 언더필 모듈을 통해 이송하는 단계와, 상기 언더필 모듈의 공정 영역 내에 위치된 상기 플렉서블 기판의 패키징 영역들과 상기 반도체 소자들 사이에 상기 언더필층들을 형성하는 단계를 포함할 수 있다. 이때, 상기 빈 영역에 대한 언더필 공정은 생략할 수 있다.
본 발명의 실시예들에 따르면, 상기 언더필층들을 경화시키는 단계가 더 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열 도료는, 에피클로로하이드린 비스페놀 A 수지 약 1 내지 5 중량%, 변성 에폭시 수지 약 1 내지 5 중량%, 경화제 약 1 내지 10 중량%, 경화 촉진제 약 1 내지 5 중량% 및 나머지 방열 충전제를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 변성 에폭시 수지로는, CTBN 변성 에폭시 수지, ATBN 변성 에폭시 수지, NBR 변성 에폭시 수지, 우레탄 변성 에폭시 수지 또는 실리콘 변성 에폭시 수지 등이 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 경화제로는 노볼락 타입 페놀 수지가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 경화 촉진제로는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열 충전제는 약 0.01 내지 50 ㎛의 입자 크기를 갖는 알루미늄 산화물을 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 길게 연장하는 테이프 형태를 갖고, 연장 방향으로 배열된 패키징 영역들을 포함하며, 기 설정된 개수의 패키징 영역들로 이루어진 복수의 패키징 그룹들이 정의된 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법에 있어서, 상기 방법은, 상기 반도체 소자들 상에 제1 방열층들을 형성하기 위하여 포팅 공정을 수행하는 제1 패키징 모듈과 상기 반도체 소자들 상에 제2 방열층들을 형성하기 위하여 스크린 프린팅 공정을 수행하는 제2 패키징 모듈을 통하여 상기 플렉서블 기판을 이송하는 단계와, 상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하는 단계와, 상기 빈 영역이 검출된 패키징 그룹에 대하여 상기 빈 영역을 제외한 나머지 패키징 영역들에 탑재된 반도체 소자들 상에 상기 제1 방열층들을 형성하기 위하여 방열 도료를 도포하는 단계와, 상기 빈 영역이 검출되지 않은 패키징 그룹에 포함된 패키징 영역들 상에 탑재된 반도체 소자들 상에 제2 방열층들을 형성하기 위하여 상기 방열 도료를 도포하는 단계를 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 길게 연장하는 테이프 형태를 갖고 연장 방향으로 배열된 패키징 영역들을 포함하는 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 장치에 있어서, 상기 장치는, 상기 플렉서블 기판을 공급하는 언와인더 모듈과, 상기 플렉서블 기판을 회수하는 리와인더 모듈과, 상기 언와인더 모듈과 상기 리와인더 모듈 사이에 배치되고, 상기 반도체 소자들을 패키징하는 제1 방열층들을 형성하기 위하여 포팅 공정을 이용하여 상기 반도체 소자들 상에 방열 도료를 도포하는 제1 패키징 모듈과, 상기 제1 패키징 모듈과 상기 리와인더 모듈 사이에 배치되고, 상기 반도체 소자들을 패키징하는 제2 방열층들을 형성하기 위하여 스크린 프린팅 공정을 이용하여 상기 반도체 소자들 상에 방열 도료를 도포하는 제2 패키징 모듈과, 상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하고, 상기 빈 영역이 검출된 경우 상기 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들 상에 상기 제1 방열층들을 형성하기 위하여 상기 제1 패키징 모듈의 동작을 제어하며, 상기 빈 영역이 검출되지 않은 경우 상기 제2 방열층들을 형성하기 위하여 상기 제2 패키징 모듈의 동작을 제어하는 제어부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 빈 영역이 검출된 경우 상기 제1 방열층들을 경화시키고 상기 빈 영역이 검출되지 않은 경우 상기 제2 방열층들을 경화시키는 경화 모듈이 더 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 플렉서블 기판과 상기 반도체 소자들 사이에 언더필층들을 형성하기 위한 언더필 모듈이 더 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 언더필층들을 경화시키기 위한 선-경화 모듈이 더 구비될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 플렉서블 기판과 반도체 소자들 상에는 상기 반도체 소자들로부터 발생된 열을 방출하기 위한 제1 방열층들 또는 제2 방열층들이 형성될 수 있으며, 상기 반도체 소자들은 상기 제1 방열층들 또는 제2 방열층들에 의해 패키징될 수 있다.
특히, 기 설정된 개수의 패키징 영역들로 이루어진 패키징 그룹들을 정의하고, 각각의 패키징 그룹들에 빈 영역이 존재하는지 여부에 따라 제1 또는 제2 패키징 공정을 선택적으로 수행함으로써 상기 반도체 패키지들의 생산성을 크게 향상시킬 수 있다.
또한, 상기 제1 방열층 및 제2 방열층은 에피클로로하이드린 비스페놀 A 수지 및 변성 에폭시 수지에 의해 유연성과 접착성이 개선될 수 있으며, 방열 충전제에 의해 상대적으로 높은 열전도도를 가질 수 있다. 따라서, 종래 기술에 비하여 상기 제1 방열층 또는 제2 방열층에 의해 상기 반도체 소자로부터의 방열 효율이 크게 향상될 수 있다. 특히, 상기 제1 방열층 및 제2 방열층이 개선된 유연성과 접착성을 가지므로 상기 플렉서블 기판 및 상기 반도체 소자로부터 상기 제1 방열층 또는 제2 방열층의 분리가 충분히 방지될 수 있으며, 아울러 상기 플렉서블 기판의 유연성을 안정적으로 유지시킬 수 있다.
추가적으로, 상기 플렉서블 기판과 상기 반도체 소자 사이에 개선된 열전도도를 갖는 언더필층을 형성함으로써 상기 반도체 소자로부터의 방열 효율이 더욱 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자들을 패키징하는 방법을 수행하는데 적합한 장치를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 플렉서블 기판을 설명하기 위한 개략적인 구성도이다.
도 3은 도 1에 도시된 제1 패키징 모듈을 설명하기 위한 개략적인 구성도이다.
도 4 내지 도 6은 도 1에 도시된 스크린 프린팅 유닛을 설명하기 위한 개략적인 측면도들이다.
도 7 및 도 8은 도 1에 도시된 패키징 모듈의 동작을 설명하기 위한 개략적인 정면도들이다.
도 9 내지 도 13은 본 발명의 일 실시예에 따른 반도체 소자들을 패키징하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 14는 본 발명의 다른 실시예에 따른 반도체 소자들을 패키징하는 방법을 수행하는데 적합한 장치를 설명하기 위한 개략적인 구성도이다.
도 15 내지 도 19는 본 발명의 다른 실시예에 따른 반도체 소자들을 패키징하는 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전송하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자들을 패키징하는 방법을 수행하는데 적합한 장치를 설명하기 위한 개략적인 구성도이고, 도 2는 도 1에 도시된 플렉서블 기판을 설명하기 위한 개략적인 구성도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자들(120)을 패키징하는 장치(10)는 유연성을 갖는 플렉서블 기판(110) 상에 탑재된 반도체 소자들(120)을 패키징하기 위하여 사용될 수 있다. 특히, 상기 플렉서블 기판(110)으로는 COF형 반도체 패키지를 제조하기 위한 COF형 테이프가 사용될 수 있다. 다른 예로서, 상기 플렉서블 기판(110)으로는 TCP 테이프, BGA(Ball Grid Array) 테이프, ASIC(Application Specific Integrated Circuit) 테이프 등이 사용될 수도 있다.
상기 플렉서블 기판(110)은 길게 연장하는 테이프 형태를 가질 수 있다. 특히, 도 2에 도시된 바와 같이 상기 플렉서블 기판(110)은 연장 방향을 따라 배열된 복수의 패키징 영역들(110A)을 포함할 수 있으며, 상기 패키징 영역들(110A) 상에는 각각 반도체 소자(120)가 각각 다이 본딩 공정을 통해 탑재될 수 있다.
한편, 상기 다이 본딩 공정을 수행한 후 상기 플렉서블 기판(110) 상에 탑재된 반도체 소자들(120)에 대한 검사 공정이 수행될 수 있으며, 검사 결과 불량으로 판단된 반도체 소자(120)는 상기 플렉서블 기판(110)으로부터 제거될 수 있다. 예를 들면, 상기 불량으로 판단된 반도체 소자(120)는 펀칭 공정을 통해 상기 플렉서블 기판(110)으로부터 제거될 수 있다. 결과적으로, 상기 플렉서블 기판(110)은 도 2에 도시된 바와 같이 상기 반도체 소자(120)가 탑재되지 않은 빈 영역(110B)을 가질 수 있으며, 상기 빈 영역(110B)에는 상기 펀칭 공정에 의해 펀치홀(110C)이 형성될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 플렉서블 기판(110)에는 복수의 패키징 그룹들(110D)이 정의될 수 있으며, 각각의 패키징 그룹들(110D)은 기 설정된 개수의 패키징 영역들(110A)로 이루어질 수 있다. 예를 들면, 상기 각각의 패키징 그룹들(110D)은 6개의 패키징 영역들(110A)로 이루어질 수 있다. 그러나, 상기 각각의 패키징 그룹들(110D)에 포함된 상기 패키징 영역들(110A)의 개수는 다양하게 변경 가능하므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다.
다시 도 1을 참조하면, 상기 패키징 장치(10)는 테이프 형태를 갖는 플렉서블 기판(110)을 공급하기 위한 언와인더 모듈(20)과 상기 플렉서블 기판(110)을 회수하기 위한 리와인더 모듈(25)을 포함할 수 있다. 상기 언와인더 모듈(20)과 리와인더 모듈(25)은 각각 상기 플렉서블 기판(110)의 공급 및 회수를 위한 공급 릴(22)과 회수 릴(27)을 포함할 수 있으며, 또한 도시되지는 않았으나 상기 공급 릴(22)과 회수 릴(27)을 회전시키기 위한 구동부를 각각 포함할 수 있다.
상기 언와인더 모듈(20)과 상기 리와인더 모듈(25) 사이에는 상기 반도체 소자들(120)에 대한 패키징 공정을 수행하기 위한 제1 패키징 모듈(30)과 제2 패키징 모듈(40)이 배치될 수 있다.
도 3은 도 1에 도시된 제1 패키징 모듈을 설명하기 위한 개략적인 구성도이다.
도 3을 참조하면, 상기 제1 패키징 모듈(30)은 제1 패키징 챔버(32)를 구비할 수 있으며, 상기 플렉서블 기판(110)은 상기 제1 패키징 챔버(32)를 통해 수평 방향으로 이송될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 패키징 챔버(32) 내에 위치된 반도체 소자들(120) 상에는 방열 도료가 도포될 수 있으며, 이에 의해 상기 반도체 소자들(120)을 패키징하는 제1 방열층들(130; 도 11 참조)이 상기 반도체 소자들(120) 상에 형성될 수 있다. 이때, 상기 제1 방열층들(130)은 포팅 공정에 의해 형성될 수 있다. 일 예로서, 상기 제1 패키징 챔버(32) 내에는 상기 반도체 소자들(120) 상에 방열 도료를 도포하기 위한 포팅 유닛들(34)이 배치될 수 있다. 예를 들면, 상기 제1 패키징 챔버(32) 내에는 하나의 패키징 그룹(110D)을 구성하는 패키징 영역들(110A)과 대응하도록 6개의 포팅 유닛들(34)이 배치될 수 있다.
상기 포팅 유닛들(34)은 제1 패키징 구동부(36)에 의해 수직 및 수평 방향으로 이동 가능하게 구성될 수 있다. 예를 들면, 상세히 도시되지는 않았으나, 상기 제1 패키징 구동부(36)는 직교 좌표 로봇 형태를 가질 수 있으며, 상기 포팅 유닛들(34)을 수직 및 수평 방향으로 이동시킬 수 있다.
상기 제1 패키징 챔버(32) 내에는 상기 플렉서블 기판(110)을 지지하기 위한 서포트 부재(38)가 배치될 수 있다. 상기 서포트 부재(38)는 평탄한 상부면을 가질 수 있으며, 도시된 바와 같이 상기 포팅 유닛들(34)의 하부에 위치된 플렉서블 기판(110)을 부분적으로 지지할 수 있다. 특히, 도시되지는 않았으나, 상기 서포트 부재(38)는 복수의 진공홀들(미도시)을 가질 수 있으며, 상기 서포트 부재(38) 상에 위치된 플렉서블 기판(110) 부위를 진공을 이용하여 흡착 및 고정시킬 수 있다. 또한, 상기 서포트 부재(38)는 상세히 도시되지는 않았으나 상기 플렉서블 기판(110)을 지지하기 위하여 수직 방향으로 이동 가능하게 구성될 수 있다.
상기 제1 패키징 챔버(32) 내에는 도 3에 도시된 바와 같이 상기 제1 방열층들(130)을 형성하기 위한 포팅 공정이 수행되는 제1 공정 영역(30A)이 정의될 수 있다. 상기 제1 공정 영역(30A)은 상기 포팅 유닛들(34)과 상기 서포트 부재(38) 사이에서 정의될 수 있으며, 상기 포팅 유닛들(34)은 상기 제1 공정 영역(30A) 내에 위치된 반도체 소자들(120) 즉 상기 제1 공정 영역 내에 위치된 패키징 그룹(110D)에 대한 제1 패키징 공정을 수행할 수 있다.
특히, 상기 공정 영역(30A) 내에 위치된 패키징 영역들(110A) 중에서 빈 영역(110B)이 있는 경우 상기 제1 패키징 공정은 상기 빈 영역(110B)을 제외한 나머지 패키징 영역들(110A) 상에 탑재된 반도체 소자들(120)에 대하여 동시에 수행될 수 있다.
구체적으로, 도 3에 도시된 바와 같이 상기 제1 패키징 구동부(36)는 상기 빈 영역(110B)의 상부에 위치된 포팅 유닛(34)을 제외한 나머지 포팅 유닛들(34)을 상기 반도체 소자들(120)에 인접하도록 하강시킬 수 있으며, 또한 상기 반도체 소자들(120)에 대한 제1 패키징 공정이 동시에 수행될 수 있도록 상기 포팅 유닛들(34)을 수평 방향으로 이동시킬 수 있다. 이때, 상기 나머지 포팅 유닛들(34)에 의해 상기 반도체 소자들(120) 상에 방열 도료가 도포될 수 있으며, 이에 의해 상기 반도체 소자들(120)이 상기 방열 도료에 의해 패키징될 수 있다.
본 발명의 일 실시예에 따르면, 상기 패키징 장치(10)는 상기 빈 영역(110B)을 검출하기 위한 카메라(62) 및 상기 빈 영역(110B)에 대한 제1 패키징 공정이 생략되도록 상기 제1 패키징 구동부(36)와 상기 포팅 유닛들(34)의 동작을 제어하는 제어부(60)를 포함할 수 있다. 특히, 상기 카메라(62)는 상기 제1 패키징 챔버(32) 내에 배치될 수 있으며, 상기 제1 공정 영역(30A)으로 이송되는 패키징 그룹(110D)에 상기 빈 영역(110C)이 포함되어 있는지 여부를 확인하기 위하여 사용될 수 있다.
한편, 상기 빈 영역(110B)에 대한 정보는 상기 제어부(60)로 미리 제공될 수도 있다. 즉, 상기 반도체 소자들(120)에 대한 검사 공정 및 펀칭 공정의 결과 데이터가 상기 제어부(60)로 미리 제공될 수 있으며, 상기 제어부(60)는 상기 제공된 데이터와 상기 카메라(62)에 의한 검출 데이터를 이용하여 상기 제1 패키징 구동부(36)와 상기 포팅 유닛들(34)의 동작을 제어할 수 있다.
본 발명의 일 실시예에 따르면, 상기 패키징 영역들(110A) 중에서 상기 빈 영역(110B)이 검출되지 않은 경우 상기 제1 패키징 공정이 생략되고, 상기 패키징 영역들(110A)은 제2 패키징 모듈로 이송될 수 있다.
다시 도 1을 참조하면, 상기 제2 패키징 모듈(40)은 제2 패키징 챔버(42)를 구비할 수 있으며, 상기 플렉서블 기판(110)은 상기 제2 패키징 챔버(42)를 통해 수평 방향으로 이송될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 패키징 챔버(42) 내에 위치된 반도체 소자들(120) 상에는 방열 도료가 도포될 수 있으며, 이에 의해 상기 반도체 소자들(120)을 패키징하는 제2 방열층들(140; 도 13 참조)이 상기 반도체 소자들(120) 상에 형성될 수 있다. 이때, 상기 제2 방열층들(140)은 스크린 프린팅 공정에 의해 동시에 형성될 수 있다. 일 예로서, 상기 제2 패키징 챔버(42) 내에는 상기 반도체 소자들(120) 상에 방열 도료를 도포하기 위한 스크린 프린팅 유닛(44)이 배치될 수 있다.
도 4 내지 도 6은 도 1에 도시된 스크린 프린팅 유닛을 설명하기 위한 개략적인 측면도들이다.
도 4 내지 도 6을 참조하면, 스크린 프린팅 유닛(44)은 반도체 소자들(120) 상에 상기 방열 도료를 도포하기 위한 개구들(46A)을 갖는 마스크(46)와, 상기 마스크(46) 상에 상기 방열 도료를 공급하기 위한 노즐(48)과, 상기 개구들(46A) 내부를 상기 방열 도료로 채우기 위한 스퀴지(50; squeegee)를 포함할 수 있다.
또한, 상기 제2 패키징 모듈(40)은 상기 스크린 프린팅 유닛(44)을 상기 플렉서블 기판(110) 상에 위치시키기 위하여 상기 스크린 프린팅 유닛(44)을 수직 방향으로 이동시키고, 상기 개구들(46A) 내부를 상기 방열 도료로 채우기 위하여 상기 스퀴지(50)를 수평 방향으로 이동시키는 제2 패키징 구동부(54)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 마스크(46)는 하나의 패키징 그룹(110D)에 포함된 반도체 소자들(120)에 대응하는 복수의 개구들(46A)을 가질 수 있다. 예를 들면, 상기 마스크(46)는 6개의 개구들(46A)을 가질 수 있다. 또한, 상기 마스크(46)는 사각 링 형태를 갖는 프레임(52)의 하부에 장착될 수 있다. 상기 프레임(52)은 상기 마스크(46) 상에 공급된 방열 도료가 외부로 누설되지 않도록 소정의 두께를 가질 수 있으며, 상기 패키징 구동부(54)와 연결될 수 있다.
한편, 각각의 개구들(46A)은 상기 반도체 소자(120)와 상기 반도체 소자(120)에 인접하는 상기 플렉서블 기판(110)의 상부면 부위를 노출시킬 수 있다.
상기 제2 패키징 구동부(54)는 상기 스크린 프린팅 유닛(44)을 수직 방향으로 이동시키기 위한 제1 수직 구동부(54A)와, 상기 노즐(48)을 이동시키기 위한 노즐 구동부(54B), 상기 스퀴지(50)를 수평 방향으로 이동시키기 위한 수평 구동부(54C) 및 상기 스퀴지(50)를 수직 방향으로 이동시키기 위한 제2 수직 구동부(54D)를 포함할 수 있다.
상기 제1 수직 구동부(54A)는 상기 프레임(52)과 연결될 수 있으며 상기 마스크(46)가 상기 플렉서블 기판(110) 상에 밀착되도록 상기 스크린 프린팅 유닛(44)을 하강시킬 수 있으며, 상기 노즐 구동부(54B)는 상기 방열 도료를 상기 마스크(46) 상의 기 설정된 위치에 공급하기 위하여 상기 노즐(48)을 이동시킬 수 있다. 특히, 상기 노즐 구동부(54B)는 상기 스퀴지(50)와 상기 노즐(48)이 서로 간섭되지 않도록 상기 노즐(48)을 이동시킬 수 있다.
본 발명의 일 실시예에 따르면, 상기 스크린 프린팅 유닛(44)은 상기 개구들(46A) 내부를 상기 방열 도료로 채우기 위한 제1 스퀴지(50A)와 제2 스퀴지(50B)를 포함할 수 있다.
상기 제1 스퀴지(50A)는 도 5에 도시된 바와 같이 상기 마스크(46)로부터 상방으로 소정 간격 이격될 수 있으며 이어서 상기 수평 구동부(54C)에 의해 제1 수평 방향으로 이동될 수 있다. 결과적으로, 상기 방열 도료가 상기 개구들(46A) 내에 충분히 채워질 수 있으며, 이에 의해 상기 반도체 소자들(120)을 패키징하는 제2 방열층들(140)이 상기 개구들(46A) 내에 형성될 수 있다.
상기 제2 스퀴지(50B)는 상기 마스크(46) 상에 잔류하는 잉여 방열 도료를 제거하기 위하여 도 6에 도시된 바와 같이 상기 제1 수평 방향에 대향하는 제2 수평 방향으로 이동될 수 있다. 이때, 상기 제2 스퀴지(50B)는 상기 제2 수직 구동부(54D)에 의해 상기 마스크(46)의 상부면 상에 밀착될 수 있다.
본 발명의 다른 실시예에 따르면, 도시되지는 않았으나, 하나의 스퀴지를 이용하여 상기 스크린 프린팅 공정이 수행될 수도 있다. 이 경우, 상기 제2 수직 구동부(54D)는 상기 스퀴지의 높이를 조절할 수 있다. 예를 들면, 상기 제1 수평 방향으로 상기 스퀴지를 이동시키는 경우 상기 스퀴지는 상기 마스크(46)의 상부면으로부터 소정 간격 이격될 수 있으며, 상기 제2 수평 방향으로 상기 스퀴지를 이동시키는 경우 상기 스퀴지는 상기 마스크(46)의 상부면에 밀착될 수 있다.
도 7 및 도 8은 도 1에 도시된 패키징 모듈의 동작을 설명하기 위한 개략적인 정면도들이다.
도 7 및 도 8을 참조하면, 상기 제2 패키징 챔버(42) 내에는 상기 플렉서블 기판(110)을 지지하기 위한 서포트 부재(56)가 배치될 수 있다. 상기 서포트 부재(56)는 평탄한 상부면을 가질 수 있으며, 도시된 바와 같이 상기 스크린 프린팅 유닛(44)의 하부에 위치된 플렉서블 기판(110)을 부분적으로 지지할 수 있다. 특히, 도시되지는 않았으나, 상기 서포트 부재(56)는 복수의 진공홀들(미도시)을 가질 수 있으며, 상기 서포트 부재(56) 상에 위치된 플렉서블 기판(110) 부위를 진공을 이용하여 흡착 및 고정시킬 수 있다. 또한, 상기 서포트 부재(56)는 상세히 도시되지는 않았으나 상기 플렉서블 기판(110)을 지지하기 위하여 수직 방향으로 이동 가능하게 구성될 수 있다.
상기 제2 패키징 챔버(42) 내에는 도 7에 도시된 바와 같이 제2 패키징 공정 즉 스크린 프린팅 공정이 수행되는 제2 공정 영역(40A)이 정의될 수 있다. 상기 제2 공정 영역(40A)은 상기 스크린 프린팅 유닛(44)과 상기 서포트 부재(56) 사이에서 정의될 수 있으며, 상기 스크린 프린팅 유닛(44)은 상기 제2 공정 영역(40A) 내에 위치된 반도체 소자들(120)에 대한 제2 패키징 공정을 수행할 수 있다. 예를 들면, 상기 제2 공정 영역(40A) 내에는 하나의 패키징 그룹(110D)이 위치될 수 있으며, 상기 패키징 그룹(110D)에 포함된 반도체 소자들(120), 예를 들면, 6개의 반도체 소자들(120)에 대한 제2 패키징 공정이 동시에 수행될 수 있다.
한편, 상기 제2 패키징 모듈(40)의 동작은 상기 제어부(60)에 의해 제어될 수 있다. 또한, 상기 제2 패키징 챔버(42) 내에는 상기 제2 공정 영역(40A)으로 이송되는 패키징 그룹(110D)을 검사하기 위한 카메라(64)가 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 패키징 공정과 상기 제2 패키징 공정은 상기 패키징 그룹들(110D)에 대하여 선택적으로 수행될 수 있다. 예를 들면, 상기 제1 패키징 공정과 제2 패키징 공정은 상기 패키징 그룹들(110D)에 상기 빈 영역(110B)이 포함되어 있는지 여부에 따라 선택될 수 있다.
특히, 제1 패키징 그룹이 상기 빈 영역(110B)을 포함하고 제2 패키징 그룹이 상기 빈 영역(110B)을 포함하지 않는 경우, 상기 제1 패키징 그룹에 대하여는 제1 패키징 공정이 수행될 수 있으며, 상기 제2 패키징 그룹에 대하여는 제2 패키징 공정이 수행될 수 있다.
한편, 상기 제1 패키징 그룹에 대하여 상기 제2 패키징 공정을 수행하는 경우 상기 마스크(46) 상에 공급된 방열 도료가 상기 빈 영역(110B)의 펀치홀(110C) 내부로 공급되는 문제점이 발생될 수 있다. 따라서, 상기 제1 패키징 그룹에 대하여는 상기 제1 패키징 공정을 수행하는 것이 바람직하다.
또한, 상기 제2 패키징 공정 즉 상기 스크린 프린팅 공정에 소요되는 시간이 상기 제1 패키징 공정 즉 상기 포팅 공정에 소요되는 시간에 비하여 상대적으로 짧기 때문에, 상기 빈 영역(110B)을 포함하지 않는 제2 패키징 그룹에 대하여는 제2 패키징 공정을 수행하는 것이 바람직하다.
다시 도 1을 참조하면, 상기 패키징 장치(10)는 상기 반도체 소자들(120) 상에 형성된 제1 방열층들(130) 또는 제2 방열층들(140)을 경화시키기 위한 경화 모듈(70)을 포함할 수 있다.
상기 경화 모듈(70)은 경화 챔버(72)를 포함할 수 있으며, 상기 플렉서블 기판(110)은 상기 경화 챔버(72)를 통해 이송될 수 있다. 상기 경화 챔버(72) 내에는 상기 플렉서블 기판(110)의 이송 경로를 따라 배치된 복수의 히터들(74)이 구비될 수 있으며, 또한 상기 플렉서블 기판(110)의 이송 거리를 조절하기 위한 롤러들(76)이 배치될 수 있다. 예를 들면, 상기 플렉서블 기판(110)은 상기 경화 챔버(72) 내에서 사행 구조를 갖는 이송 경로를 따라 이송될 수 있으며, 상기 반도체 소자들(120) 상의 제1 방열층들(130) 또는 제2 방열층들(140)은 상기 히터들(74)에 의해 경화될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 반도체 소자들(120)의 패키징 방법을 상세하게 설명한다.
도 9 내지 도 13은 본 발명의 일 실시예에 따른 반도체 소자들을 패키징하는 방법을 설명하기 위한 개략적인 단면도들이다.
먼저, 도 1에 도시된 바와 같이 유연성을 갖는 플렉서블 기판(110)이 언와인더 모듈(20)과 리와인더 모듈(25) 사이에서 제1 패키징 모듈(30), 제2 패키징 모듈(40) 및 경화 모듈(70)을 통해 이송될 수 있다.
예를 들면, 도 9에 도시된 바와 같이 상기 플렉서블 기판(110) 상에는 도전성 패턴들과 같은 신호 라인들(112)이 배치될 수 있으며, 또한 상기 신호 라인들(112)을 보호하기 위한 절연층(114)이 배치될 수 있다. 상기 반도체 소자들(120)은 골드 범프들 또는 솔더 범프들(122)을 통해 상기 신호 라인들(112)과 연결되도록 상기 플렉서블 기판(110) 상에 본딩될 수 있다. 예를 들면, 상기 신호 라인들(112)은 구리 등의 도전성 물질로 이루어질 수 있으며, 상기 절연층(114)은 SR층(Surface Resist layer) 또는 솔더 레지스트층(Solder Resist layer)일 수 있다.
일 예로서, 상기 빈 영역(110B)을 포함하는 제1 패키징 그룹이 상기 제1 패키징 모듈(30)로 이송되는 동안 상기 빈 영역(110B)은 상기 카메라(62)에 의해 검출될 수 있다. 상기 제1 패키징 그룹이 상기 제1 공정 영역(30A) 내에 위치된 후 상기 제1 패키징 그룹의 반도체 소자들(120) 상에 제1 방열층들(130)이 형성될 수 있다. 이때, 상기 제어부(60)는 상기 빈 영역(110B)에 대한 제1 패키징 공정이 생략될 수 있도록 상기 패키징 모듈(30)의 동작을 제어할 수 있다.
상기 제1 패키징 모듈(30)의 제1 공정 영역(30A) 내에서 상기 반도체 소자들(120) 상으로 상기 포팅 유닛들(34)에 의해 방열 도료가 도포될 수 있으며 이에 의해 상기 반도체 소자들(120) 상에는 각각 제1 방열층(130)이 형성될 수 있다.
본 발명의 일 실시예에 따르면, 도 10에 도시된 바와 같이, 상기 반도체 소자(120)의 측면들 및 상기 반도체 소자(120)의 측면들과 인접한 상기 플렉서블 기판(110)의 상부면 부위 상에 방열 도료를 도포하여 측면 방열층(132)을 형성하고, 이어서 도 11에 도시된 바와 같이, 상기 반도체 소자(120)의 상부면 상에 상기 방열 도료를 도포하여 상부 방열층(134)을 형성할 수 있다.
상기 제1 패키징 구동부(36)는 상기 빈 영역(110B)을 제외한 나머지 패키징 영역들(110A) 상의 반도체 소자들(120)에 인접하도록 상기 포팅 유닛들(34)을 하강시킬 수 있으며, 이어서 상기 측면 방열층(132)을 형성하기 위하여 상기 반도체 소자들(120)의 측면들을 따라 상기 포팅 유닛들(34)을 수평 방향으로 이동시키고, 상기 상부 방열층(134)을 형성하기 위하여 상기 포팅 유닛들(34)을 상기 반도체 소자들(120)의 상부에서 수평 방향으로 이동시킬 수 있다.
다른 예로서, 상기 빈 영역(110B)을 포함하지 않는 제2 패키징 그룹이 상기 제1 패키징 모듈(30)로 이송되는 경우, 상기 제어부(60)는 상기 제2 패키징 그룹이 상기 제1 패키징 모듈(30)을 통과하여 상기 제2 패키징 모듈(40)로 이송되도록 상기 언와인더 모듈(20)과 상기 리와인더 모듈(25)의 동작을 제어할 수 있다.
도 12를 참조하면, 상기 제2 패키징 모듈(40)의 공정 영역(40A)으로 이송된 제2 패키징 그룹의 반도체 소자들(120)에 대한 제2 패키징 공정 즉 스크린 프린팅 공정이 수행될 수 있다. 예를 들면, 상기 개구들(46A)이 형성된 마스크(46)가 상기 플렉서블 기판(110) 상에 위치될 수 있으며, 상기 노즐(48)을 통해 방열 도료가 상기 마스크(46) 상으로 공급될 수 있다. 이어서, 상기 스퀴지(50)를 이용하여 상기 개구들(46A) 내부를 상기 방열 도료로 채울 수 있다.
상기 스크린 프린팅 공정이 수행된 후 상기 마스크(46)가 상기 플렉서블 기판(110)으로부터 제거될 수 있으며, 이에 따라 도 13에 도시된 바와 같이 상기 플렉서블 기판(110) 상에는 상기 반도체 소자들(120)을 패키징하는 제2 방열층들(140)이 형성될 수 있다.
한편, 상기 제1 패키징 공정 또는 제2 패키징 공정을 수행하는 동안 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이의 공간으로 침투될 수 있다. 그러나, 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이의 공간으로 충분히 침투되지 않는 경우 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이에는 도시된 바와 같이 공기층들이 형성될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이의 공간으로 충분히 침투될 수 있도록 상기 방열 도료의 점도를 조절할 수 있다. 이 경우, 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이에는 상기 방열 도료의 침투에 의해 언더필층들이 형성될 수 있다.
상기와 같이 제1 방열층들(130) 또는 제2 방열층들(140)을 형성한 후 상기 플렉서블 기판(110)은 상기 경화 챔버(72) 내부로 이송될 수 있으며, 상기 경화 챔버(72)를 통해 이송되는 동안 상기 반도체 소자들(120) 상의 제1 방열층들(130) 또는 제2 방열층들(140)이 충분히 경화될 수 있다. 상기 제1 방열층들(130) 또는 제2 방열층들(140)은 약 140 내지 160℃, 예를 들면, 약 150℃ 정도의 온도에서 경화될 수 있으며, 이에 따라 개선된 방열 특성과 유연성을 갖는 반도체 패키지들(100)이 완성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 방열 도료는 에피클로로하이드린(epichlorohydrin) 비스페놀 A 수지, 변성 에폭시 수지, 경화제, 경화 촉진제 및 방열 충전제를 포함할 수 있다. 특히, 상기 방열 도료는 에피클로로하이드린 비스페놀 A 수지 약 1 내지 5 중량%, 변성 에폭시 수지 약 1 내지 5 중량%, 경화제 약 1 내지 10 중량%, 경화 촉진제 약 1 내지 5 중량% 및 나머지 방열 충전제를 포함할 수 있다.
상기 에피클로로하이드린 비스페놀 A 수지는 상기 방열 도료의 접착력을 향상시키기 위하여 사용될 수 있으며, 상기 변성 에폭시 수지는 상기 경화된 방열층(130)의 유연성 및 탄성을 개선하기 위하여 사용될 수 있다. 특히, 상기 변성 에폭시 수지로는 카르복실-말단화된 부타디엔 아크릴로니트릴(CTBN; Carboxyl Terminated Butadiene Acrylonitrile) 변성 에폭시 수지, 아민-말단화된 부타디엔 아크릴로니트릴(ATBN; Amine Terminated Butadiene Acrylronitril) 변성 에폭시 수지, 니트릴-부타디엔 고무(NBR; nitrile Butadiene Rubber) 변성 에폭시 수지, 아크릴 고무 변성 에폭시 수지(ARMER: Acrylic Rubber Modified Epoxy Resin), 우레탄 변성 에폭시 수지, 실리콘 변성 에폭시 수지 등이 사용될 수 있다.
상기 경화제로는 노볼락 타입 페놀 수지(Novolac type phenolic resin)가 사용될 수 있다. 예를 들면, 페놀, 크레졸, 비스페놀 A 중 어느 하나와 포름알데히드를 반응시켜 수득되는 노볼락 타입 페놀 수지가 사용될 수 있다.
상기 경화 촉진제로는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제가 사용될 수 있다. 예를 들면, 상기 이미다졸계 경화 촉진제로는 이미다졸, 이소이미다졸, 2-메틸 이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디메틸이미다졸, 부틸이미다졸, 2-메틸이미다졸, 2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-프로필-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 페닐이미다졸, 벤질이미다졸, 등이 사용될 수 있다.
상기 아민계 경화 촉진제로는 지방족 아민, 변형된 지방족 아민, 방향족 아민, 제2급 아민, 제3급 아민 등이 사용될 수 있다. 예를 들면, 상기 아민계 경화 촉진제로는 벤질디메틸아민, 트리에탄올아민, 트리에틸렌 테트라민, 디에틸렌트리아민, 트리에틸렌아민, 디메틸아미노에탄올, m-크실렌디아민, 이소포론디아민 등이 사용될 수 있다.
상기 방열 충전제로는 약 0.01 내지 50 ㎛ 정도, 바람직하게는, 약 0.01 내지 20 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물이 사용될 수 있다. 상기 방열 충전제는 상기 경화된 제1 방열층(130) 및 제2 방열층(140)의 열전도도를 향상시키기 위하여 사용될 수 있다. 특히, 상기 방열 도료는 전체 중량에 대하여 약 75 내지 95 중량% 정도의 방열 충전제를 포함할 수 있으며, 이에 의해 상기 제1 방열층(130) 및 제2 방열층(140)의 열전도도는 약 2.0 내지 3.0 W/mK 정도의 범위에서 조절될 수 있다. 한편, 상기 제1 방열층(130) 및 제2 방열층(140)의 접착력은 상기 에피클로로하이드린 비스페놀 A 수지와 상기 변성 에폭시 수지에 의해 약 8 내지 12 MPa 정도로 조절될 수 있다.
한편, 상기 방열 도료의 점도는 약 100 내지 200 Pas 정도의 범위에서 조절될 수 있으며, 약 140 내지 160℃ 정도의 온도 범위에서 경화될 수 있다. 상기 방열 도료의 점도는 B형 회전 점도계를 이용하여 측정된 것으로, 보다 상세하게는 20 rpm의 로터 회전 속도와 23℃의 온도에서 측정될 수 있다.
상술한 바와 같은 본 발명의 일 실시예에 따르면, 상기 제1 방열층(130) 또는 제2 방열층(140)은 상기 반도체 소자(120)의 상부면 및 측면들 상에 직접 형성되므로 상기 반도체 소자(120)로부터의 방열 효율이 크게 향상될 수 있다. 또한, 상기 제1 방열층(130) 및 제2 방열층(140)은 향상된 유연성과 접착성을 가질 수 있으므로 상기 플렉서블 기판(110) 및 상기 반도체 소자(120)로부터 쉽게 분리되지 않을 수 있으며 아울러 반도체 패키지(100)의 유연성이 종래 기술에 비하여 크게 개선될 수 있다.
특히, 기 설정된 개수의 패키징 영역들(110A)로 이루어진 패키징 그룹들(110D)을 정의하고, 각각의 패키징 그룹들(110D)에 빈 영역(110B)이 존재하는지 여부에 따라 제1 또는 제2 패키징 공정을 선택적으로 수행함으로써 상기 반도체 패키지들(100)의 생산성을 크게 향상시킬 수 있다.
도 14는 본 발명의 다른 실시예에 따른 반도체 소자들을 패키징하는 방법을 수행하는데 적합한 장치를 설명하기 위한 개략적인 구성도이고, 도 15 내지 도 19는 본 발명의 다른 실시예에 따른 반도체 소자들을 패키징하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 14를 참조하면, 반도체 소자들(120)을 패키징하기 위한 장치(10)는 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이에 언더필층들(150; 도 15 참조)을 형성하기 위한 언더필 모듈(80) 및 상기 언더필층들(150)을 경화시키기 위한 선-경화(pre-curing) 모듈(90)을 포함할 수 있다. 상기 언더필 모듈(80)과 선-경화 모듈(90)은 상기 언와인더 모듈(20)과 상기 제1 패키징 모듈(30) 사이에 배치될 수 있으며, 상기 플렉서블 기판(110)은 상기 언더필 모듈(80)과 선-경화 모듈(90)을 통해 상기 제1 패키징 모듈(30)로 이송될 수 있다.
상기 언더필 모듈(80)은 언더필 챔버(82)를 포함할 수 있으며, 상기 플렉서블 기판(110)은 상기 언더필 챔버(82) 내에서 수평 방향으로 이송될 수 있다. 상기 언더필 챔버(82) 내에는 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이에 언더필 수지를 주입하기 위한 포팅 유닛들(84)이 배치될 수 있다. 상기 포팅 유닛들(84)은 언더필 구동부(86)에 의해 수직 및 수평 방향으로 이동 가능하게 구성될 수 있다.
또한, 상기 언더필 챔버(82) 내에는 상기 플렉서블 기판(110)을 지지하기 위한 서포트 부재(88)가 배치될 수 있으며, 도시되지는 않았으나, 상기 서포트 부재(88)는 상기 플렉서블 기판(110)을 흡착 고정시키기 위한 진공홀들을 가질 수 있다. 또한, 상기 언더필 챔버(82) 내에는 상기 언더필 공정이 수행되는 제3 공정 영역(미도시)이 정의될 수 있다. 상기 제3 공정 영역은 상기 포팅 유닛들(84)과 상기 서포트 부재(88) 사이에서 정의될 수 있으며, 상기 제3 공정 영역 내에 위치된 반도체 소자들(120)에 대하여 언더필 공정이 동시에 수행될 수 있다.
한편, 상기 언더필 모듈(80)은 하나의 패키징 그룹(110D)에 포함된 패키징 영역들(110A)에 대응하는 복수의 포팅 유닛들(84), 예를 들면, 6개의 포팅 유닛들(84)을 포함할 수 있다. 또한, 상기 언더필 챔버(82) 내에는 상기 플렉서블 기판(110)의 패키징 영역들(110A) 중 빈 영역(110B)을 검출하기 위한 카메라(66)가 배치될 수 있다. 상기 언더필 구동부(86)와 포팅 유닛들(84)의 동작은 제어부(60)에 의해 제어될 수 있으며, 특히 상기 빈 영역(110B)에 대한 언더필 공정이 생략되도록 제어될 수 있다.
구체적으로, 상기 언더필 모듈(80)로 이송된 패키징 그룹(110D)에 상기 빈 영역(110B)이 포함되어 있는 경우, 상기 언더필 구동부(86)는 상기 빈 영역(110B)의 상부에 위치된 포팅 유닛(84)을 제외한 나머지 포팅 유닛들(84)을 상기 반도체 소자들(120)에 인접하도록 하강시킬 수 있으며, 또한 상기 반도체 소자들(120)에 대한 언더필 공정이 동시에 수행될 수 있도록 상기 포팅 유닛들(84)을 수평 방향으로 이동시킬 수 있다. 이때, 상기 빈 영역(110B)의 상부에 위치된 포팅 유닛(84)은 상기 빈 영역(110B)의 펀치홀(110C)에 상기 언더필 수지가 공급되는 것을 방지하기 위하여 동작되지 않을 수 있다.
상기 언더필 모듈(80)에 의해 언더필 공정이 수행된 후 상기 플렉서블 기판(110)은 상기 선-경화 모듈(90)을 통해 상기 제1 패키징 모듈(30)로 이송될 수 있으며, 상기 선-경화 모듈(90)은 상기 언더필층들(150)을 경화시키기 위한 히터(92)를 포함할 수 있다.
도 15를 참조하면, 상기 포팅 유닛들(84)은 상기 반도체 소자들(120)의 측면들과 인접한 상기 플렉서블 기판(110)의 상부면 부위에 상기 언더필 수지를 포팅할 수 있으며, 상기 언더필 수지는 표면 장력에 의해 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이의 공간으로 침투될 수 있다. 상기와 같이 플렉서블 기판(110)과 반도체 소자들(120) 사이에 형성된 언더필층들(150)은 상기 선-경화 모듈(90)을 통과하는 동안 약 150℃ 정도의 온도에서 경화될 수 있다.
상기 언더필 수지는 에폭시 수지, 경화제, 경화 촉진제 및 무기물 충전제를 포함할 수 있다. 상기 에폭시 수지로는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 나프탈렌 타입 에폭시 수지, 페놀 노볼락 타입 에폭시 수지, 크레졸 노볼락 에폭시 수지 등이 사용될 수 있으며, 상기 경화제 및 경화 촉진제로는 아민계 경화제 및 이미다졸계 경화 촉진제가 각각 사용될 수 있다.
또한, 상기 무기물 충전제로는 상기 언더필층(140)의 열전도도를 향상시키기 위하여 약 0.01 내지 20 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물이 사용될 수 있다.
도 16 내지 도 19를 참조하면, 상기와 같이 언더필층들(150)을 형성한 후 상기 반도체 소자들(120) 및 상기 플렉서블 기판(110) 상에 제1 방열층들(130) 또는 제2 방열층들(140)을 형성할 수 있다. 상기 제1 방열층들(130) 또는 제2 방열층들(140)을 형성하는 방법은 도 9 내지 도 13을 참조하여 기 설명된 바와 실질적으로 동일하므로 이에 대한 추가적인 상세 설명은 생략한다.
한편, 상기 언더필 수지를 이용하는 언더필 공정은 상기 반도체 소자들(120)을 상기 플렉서블 기판(110) 상에 탑재하는 다이 본딩 공정 이후에 수행될 수도 있다. 이 경우, 상기 반도체 소자들(120)은 도 1 내지 도 13을 참조하여 기 설명된 패키징 장치 및 방법을 이용하여 패키징될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 플렉서블 기판(110)과 반도체 소자들(120) 상에는 상기 반도체 소자들(120)로부터 발생된 열을 방출하기 위한 제1 방열층들(130) 또는 제2 방열층들(140)이 형성될 수 있으며, 상기 반도체 소자들(120)은 상기 제1 방열층들(130) 또는 제2 방열층들(140)에 의해 패키징될 수 있다.
특히, 기 설정된 개수의 패키징 영역들(110A)로 이루어진 패키징 그룹들(110D)을 정의하고, 각각의 패키징 그룹들(110D)에 빈 영역(110B)이 존재하는지 여부에 따라 제1 또는 제2 패키징 공정을 선택적으로 수행함으로써 상기 반도체 패키지들(100)의 생산성을 크게 향상시킬 수 있다.
또한, 상기 제1 방열층(130) 및 제2 방열층(140)은 에피클로로하이드린 비스페놀 A 수지 및 변성 에폭시 수지에 의해 유연성과 접착성이 개선될 수 있으며, 방열 충전제에 의해 상대적으로 높은 열전도도를 가질 수 있다. 따라서, 종래 기술에 비하여 상기 제1 방열층(130) 또는 제2 방열층(140)에 의해 상기 반도체 소자(120)로부터의 방열 효율이 크게 향상될 수 있다. 특히, 상기 제1 방열층(130) 및 제2 방열층(140)이 개선된 유연성과 접착성을 가지므로 상기 플렉서블 기판(110) 및 상기 반도체 소자(120)로부터 상기 제1 방열층(130) 또는 제2 방열층(140)의 분리가 충분히 방지될 수 있으며, 아울러 상기 플렉서블 기판(110)의 유연성을 안정적으로 유지시킬 수 있다.
추가적으로, 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이에 개선된 열전도도를 갖는 언더필층(150)을 형성함으로써 상기 반도체 소자(120)로부터의 방열 효율이 더욱 향상될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 반도체 소자 패키징 장치 20 : 언와인더 모듈
25 : 리와인더 모듈 30 : 제1 패키징 모듈
32 : 제1 패키징 챔버 34 : 포팅 유닛
36 : 제1 패키징 구동부 40 : 제2 패키징 모듈
42 : 제2 패키징 챔버 44 : 스크린 프린팅 유닛
46 : 마스크 46A : 개구
48 : 노즐 50 : 스퀴지
52 : 프레임 54 : 제2 패키징 구동부
60 : 제어부 62, 64, 66 : 카메라
70 : 경화 모듈 74 : 히터
80 : 언더필 모듈 90 : 선-경화 모듈
100 : 반도체 패키지 110 : 플렉서블 기판
110A : 패키징 영역 110B : 빈 영역
110C : 펀치홀 110D : 패키징 그룹
112 : 신호 라인 114 : 절연층
120 : 반도체 소자 122 : 솔더 범프
130 : 제1 방열층 140 : 제2 방열층
150 : 언더필층

Claims (20)

  1. 길게 연장하는 테이프 형태를 갖고 연장 방향으로 배열된 패키징 영역들을 포함하는 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법에 있어서,
    상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하는 단계;
    상기 빈 영역이 검출된 경우 상기 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들 상에 방열 도료를 도포하여 제1 방열층들을 형성하는 단계; 및
    상기 빈 영역이 검출되지 않은 경우 상기 패키징 영역들 상에 탑재된 반도체 소자들 상에 상기 방열 도료를 도포하여 제2 방열층들을 형성하는 단계를 포함하되,
    상기 제1 방열층들은 포팅 공정에 의해 형성되며, 상기 제2 방열층들은 스크린 프린팅 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  2. 제1항에 있어서, 상기 플렉서블 기판은 상기 포팅 공정을 수행하기 위한 제1 패키징 모듈과 상기 스크린 프린팅 공정을 수행하기 위한 제2 패키징 모듈을 통해 이송되는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  3. 제2항에 있어서, 상기 제1 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들 중에서 상기 빈 영역이 검출된 경우 상기 제1 패키징 모듈의 공정 영역 내에 위치된 상기 빈 영역을 제외한 나머지 패키징 영역들에 대한 포팅 공정이 동시에 수행되는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  4. 제2항에 있어서, 상기 제1 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들 중에서 상기 빈 영역이 검출되지 않은 경우 상기 제1 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들을 상기 제2 패키징 모듈로 이송하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  5. 제2항에 있어서, 상기 제2 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들에 대한 스크린 프린팅 공정이 동시에 수행되는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  6. 제1항에 있어서, 상기 빈 영역이 검출된 경우 상기 제1 방열층들을 경화시키는 단계; 및
    상기 빈 영역이 검출되지 않은 경우 상기 제2 방열층들을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  7. 제6항에 있어서, 상기 플렉서블 기판은 경화 모듈을 통해 이송되며, 상기 경화 모듈 내에 배치된 히터들에 의해 상기 제1 방열층들 및 제2 방열층들이 경화되는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  8. 제1항에 있어서,
    상기 플렉서블 기판과 상기 반도체 소자들 사이의 공간을 채우는 언더필층들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  9. 제8항에 있어서,
    상기 언더필층을 형성하는 단계는,
    상기 플렉서블 기판을 언더필 모듈을 통해 이송하는 단계; 및
    상기 언더필 모듈의 공정 영역 내에 위치된 상기 플렉서블 기판의 패키징 영역들과 상기 반도체 소자들 사이에 상기 언더필층들을 형성하는 단계를 포함하되, 상기 빈 영역에 대한 언더필 공정은 생략하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  10. 제8항에 있어서,
    상기 언더필층들을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  11. 제1항에 있어서,
    상기 방열 도료는, 에피클로로하이드린 비스페놀 A 수지 1 내지 5 중량%, 변성 에폭시 수지 1 내지 5 중량%, 경화제 1 내지 10 중량%, 경화 촉진제 1 내지 5 중량% 및 나머지 방열 충전제를 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  12. 제11항에 있어서,
    상기 변성 에폭시 수지는, CTBN 변성 에폭시 수지, ATBN 변성 에폭시 수지, NBR 변성 에폭시 수지, 우레탄 변성 에폭시 수지 또는 실리콘 변성 에폭시 수지인 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  13. 제11항에 있어서,
    상기 경화제는 노볼락 타입 페놀 수지인 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  14. 제11항에 있어서,
    상기 경화 촉진제는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제인 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  15. 제11항에 있어서,
    상기 방열 충전제는 0.01 내지 50 ㎛의 입자 크기를 갖는 알루미늄 산화물을 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  16. 길게 연장하는 테이프 형태를 갖고, 연장 방향으로 배열된 패키징 영역들을 포함하며, 기 설정된 개수의 패키징 영역들로 이루어진 복수의 패키징 그룹들이 정의된 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법에 있어서,
    상기 반도체 소자들 상에 제1 방열층들을 형성하기 위하여 포팅 공정을 수행하는 제1 패키징 모듈과 상기 반도체 소자들 상에 제2 방열층들을 형성하기 위하여 스크린 프린팅 공정을 수행하는 제2 패키징 모듈을 통하여 상기 플렉서블 기판을 이송하는 단계;
    상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하는 단계;
    상기 빈 영역이 검출된 패키징 그룹에 대하여 상기 빈 영역을 제외한 나머지 패키징 영역들에 탑재된 반도체 소자들 상에 상기 제1 방열층들을 형성하기 위하여 방열 도료를 도포하는 단계; 및
    상기 빈 영역이 검출되지 않은 패키징 그룹에 포함된 패키징 영역들 상에 탑재된 반도체 소자들 상에 제2 방열층들을 형성하기 위하여 상기 방열 도료를 도포하는 단계를 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  17. 길게 연장하는 테이프 형태를 갖고 연장 방향으로 배열된 패키징 영역들을 포함하는 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 장치에 있어서,
    상기 플렉서블 기판을 공급하는 언와인더 모듈;
    상기 플렉서블 기판을 회수하는 리와인더 모듈;
    상기 언와인더 모듈과 상기 리와인더 모듈 사이에 배치되고, 상기 반도체 소자들을 패키징하는 제1 방열층들을 형성하기 위하여 포팅 공정을 이용하여 상기 반도체 소자들 상에 방열 도료를 도포하는 제1 패키징 모듈;
    상기 제1 패키징 모듈과 상기 리와인더 모듈 사이에 배치되고, 상기 반도체 소자들을 패키징하는 제2 방열층들을 형성하기 위하여 스크린 프린팅 공정을 이용하여 상기 반도체 소자들 상에 방열 도료를 도포하는 제2 패키징 모듈; 및
    상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하고, 상기 빈 영역이 검출된 경우 상기 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들 상에 상기 제1 방열층들을 형성하기 위하여 상기 제1 패키징 모듈의 동작을 제어하며, 상기 빈 영역이 검출되지 않은 경우 상기 제2 방열층들을 형성하기 위하여 상기 제2 패키징 모듈의 동작을 제어하는 제어부를 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
  18. 제17항에 있어서,
    상기 빈 영역이 검출된 경우 상기 제1 방열층들을 경화시키고 상기 빈 영역이 검출되지 않은 경우 상기 제2 방열층들을 경화시키는 경화 모듈을 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
  19. 제17항에 있어서,
    상기 플렉서블 기판과 상기 반도체 소자들 사이에 언더필층들을 형성하기 위한 언더필 모듈을 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
  20. 제19항에 있어서,
    상기 언더필층들을 경화시키기 위한 선-경화 모듈을 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
KR1020140055232A 2014-05-09 2014-05-09 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 KR101677323B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140055232A KR101677323B1 (ko) 2014-05-09 2014-05-09 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
PCT/KR2014/007513 WO2015170800A1 (ko) 2014-05-09 2014-08-13 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
US14/496,374 US20150325461A1 (en) 2014-05-09 2014-09-25 Method of Packaging Semiconductor Devices and Apparatus for Performing the Same
TW103142703A TWI555097B (zh) 2014-05-09 2014-12-09 半導體器件之封裝方法與實施該方法之設備
CN201410756578.XA CN105097560B (zh) 2014-05-09 2014-12-10 封装半导体器件的方法和用于执行所述方法的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140055232A KR101677323B1 (ko) 2014-05-09 2014-05-09 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치

Publications (2)

Publication Number Publication Date
KR20150128213A KR20150128213A (ko) 2015-11-18
KR101677323B1 true KR101677323B1 (ko) 2016-11-17

Family

ID=54368483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140055232A KR101677323B1 (ko) 2014-05-09 2014-05-09 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치

Country Status (5)

Country Link
US (1) US20150325461A1 (ko)
KR (1) KR101677323B1 (ko)
CN (1) CN105097560B (ko)
TW (1) TWI555097B (ko)
WO (1) WO2015170800A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11540386B2 (en) 2018-09-14 2022-12-27 Samsung Display Co., Ltd. Flexible film, flexible film package and method for manufacturing flexible film

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300879B (zh) * 2018-09-18 2020-12-29 惠科股份有限公司 驱动芯片封装结构及其分离方法、分离设备
TWI810887B (zh) * 2022-04-12 2023-08-01 南茂科技股份有限公司 內引腳接合裝置及內引腳接合方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
JP2001217286A (ja) * 2000-02-02 2001-08-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法
US6543505B1 (en) * 2000-04-21 2003-04-08 Koch Equipment, Llc Empty package detector for labeling apparatus
JP2003007937A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd 電子部品実装モジュール及びその製造方法
JP4216515B2 (ja) * 2002-03-15 2009-01-28 株式会社日立ハイテクインスツルメンツ ダイピックアップ装置
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
NL1025155C2 (nl) * 2003-12-30 2005-07-04 Draka Fibre Technology Bv Inrichting voor het uitvoeren van PCVD, alsmede werkwijze voor het vervaardigen van een voorvorm.
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
KR101493869B1 (ko) * 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
KR101038717B1 (ko) * 2008-07-07 2011-06-02 엘지이노텍 주식회사 반도체 패키징 방법
KR101214292B1 (ko) * 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11540386B2 (en) 2018-09-14 2022-12-27 Samsung Display Co., Ltd. Flexible film, flexible film package and method for manufacturing flexible film

Also Published As

Publication number Publication date
CN105097560B (zh) 2018-04-20
TW201543585A (zh) 2015-11-16
KR20150128213A (ko) 2015-11-18
WO2015170800A1 (ko) 2015-11-12
US20150325461A1 (en) 2015-11-12
TWI555097B (zh) 2016-10-21
CN105097560A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
KR101474690B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR101677322B1 (ko) 반도체 패키지 및 이를 제조하는 방법
KR101666711B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
JP5890960B2 (ja) フリップチップ実装方法
US7985621B2 (en) Method and apparatus for making semiconductor packages
KR101677323B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
JP2015073033A (ja) 電極形成装置、電極形成システム、及び電極形成方法
KR102403569B1 (ko) 열압착 본더, 열압착 본더 작동 방법, 및 미세 피치의 플립 칩 조립체 상호 접속 방법
TW201521165A (zh) Cof型半導體封裝及其製造方法
KR20160045628A (ko) 반도체용 접착제
KR102186384B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
US20040214370A1 (en) Method for efficient capillary underfill
US9508566B2 (en) Wafer level overmold for three dimensional surfaces
CN104871300A (zh) 电子零件安装装置以及电子零件的制造方法
KR101585756B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR101537451B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
JP2006233200A (ja) 異方性導電性接着フィルム
US9583366B2 (en) Thermally-enhanced provision of underfill to electronic devices using a stencil
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
KR20150099992A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 4