TW201543585A - 半導體器件之封裝方法與實施該方法之設備 - Google Patents

半導體器件之封裝方法與實施該方法之設備 Download PDF

Info

Publication number
TW201543585A
TW201543585A TW103142703A TW103142703A TW201543585A TW 201543585 A TW201543585 A TW 201543585A TW 103142703 A TW103142703 A TW 103142703A TW 103142703 A TW103142703 A TW 103142703A TW 201543585 A TW201543585 A TW 201543585A
Authority
TW
Taiwan
Prior art keywords
package
semiconductor device
heat dissipation
module
flexible substrate
Prior art date
Application number
TW103142703A
Other languages
English (en)
Other versions
TWI555097B (zh
Inventor
Jun-Il Kim
Sung-Jin Kim
Hag-Mo Kim
Original Assignee
Dongbu Hitek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Hitek Co Ltd filed Critical Dongbu Hitek Co Ltd
Publication of TW201543585A publication Critical patent/TW201543585A/zh
Application granted granted Critical
Publication of TWI555097B publication Critical patent/TWI555097B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供對安裝在撓性基板上的半導體器件進行封裝之方法，其中該撓性基板係具有縱向延伸的條帶形狀，並且包括沿其延伸方向排列的封裝區域。從該封裝區域上檢測出未安裝半導體器件的空白區域。當檢測到該空白區域時，將散熱塗料組合物施加在除該空白區域以外的安裝於剩餘封裝區域上的該半導體器件上以形成第一散熱層。當未檢測到該空白區域時，將該散熱塗料組合物施加在安裝於該封裝區域上的該半導體器件上以形成第二散熱層。於此處，該第一散熱層係藉由灌封製程來形成，而該第二散熱層係藉由網版印刷製程來形成。

Description

半導體器件之封裝方法與實施該方法之設備
本發明關於一種封裝半導體器件的方法及一種實施該方法的設備；更具體地來說，本發明係關於一種封裝安裝在撓性基板上的半導體器件的方法，例如覆晶薄膜(COF)條帶、捲帶式載體封裝(TCP)條帶等；及一種實施該方法的設備。
通常，例如液晶顯示器(LCD)的顯示設備係可以包括液晶面板和設置在該液晶面板的背面上的背光單元。例如驅動器積體電路(IC)的半導體器件係可以用於驅動該液晶面板。這些半導體器件係可以使用例如COF、TCP、晶粒玻璃接合(COG)等的封裝技術而連接到該液晶面板。
高解析度顯示設備可能需要由該半導體器件提供增加的驅動負載。尤其是在COF型半導體封裝的特定例子中，該增加的驅動負載可能導致熱生成量的增加，進而導致需要增加的散熱量之相關問題。
為了解決對增加散熱的需求，已經開發了一些涉及使用黏著構件增加散熱片之先前技藝方法。例如，韓國公開特許公報第10-2009-0110206號公開了COF型半導體封裝，其係包括撓性基板、安裝在該撓性基板的頂表面上的半導體器件和藉由使用黏著構件安裝在該撓性基板的底表面上的散熱片。
然而，由於撓性基板的相對較低之熱傳導性，可能導致安裝在撓性基板的底表面上的散熱片不夠充分。此外，此類散熱片通常係具有使用例如鋁的金屬製成的板形狀，從而可能會降低COF型半導體封裝的可撓性。此外，隨著時間經過及經由正常使用，散熱片可能會從撓性基板上分離開來。
本發明係提供一種能夠充分地改善半導體器件的散熱效率的封裝方法、及一種實施該封裝方法的設備。
根據示範實施例，一種對於安裝在具有縱向延伸條帶形狀且包括沿著延伸方向排列的封裝區域之撓性基板上的半導體器件進行封裝之方法，其係可以包括：從封裝區域上檢測出未安裝半導體器件的空白區域。該方法亦可以包括：於檢測到該空白區域時，據以在除該空白區域以外的安裝於剩餘封裝區域上的半導體器件上，施加散熱塗料組合物以形成第一散熱層。該方法亦可以包括：於未檢測到該空白區域時，據以在安裝於封裝區域上的半導體器件上，施加散熱塗料組合物以形成第二散熱層。第一散熱層係藉由灌封製程來形成，並且第二散熱層係藉由網版印刷製程來形成。
在一些示範實施例中，撓性基板可以是被傳送通過第一封裝模組以實施灌封製程，並且通過第二封裝模組以實施網版印刷製程。
在一些示範實施例中，當在位於第一封裝模組的處理區域中的封裝區域中檢測到空白區域時，可以在位於第一封裝模組的處理區域中，除該空白區域以外的剩餘封裝區域上同時進行灌封製程。在一些示範實施例中，當未在位於第一封裝模組的處理區域中的封裝區域中檢測到空白區域時，可以將位於第一封裝模組的處理區域中的封裝區域傳輸到第二封裝模組中。
在一些示範實施例中，可以在位於第二封裝模組的處理區域中的封裝區域上同時進行網版印刷製程。
在一些示範實施例中，該方法係可以進一步包括對該第一或第二散熱層進行固化。
在一些示範實施例中，撓性基板可以是被傳送通過固化模組，並且該第一或第二散熱層係可以藉由設置在該固化模組中的加熱器來進行固化。
在一些示範實施例中，該方法可以是進一步包括形成填充於該撓性基板與該半導體器件之間所界定的空間的底部填充層。
在一些示範實施例中，該底部填充層的形成係可以包括將撓性基板傳送通過底部填充模組，並在位於該底部填充模組的處理區域中的該撓性基板的封裝區域與該半導體器件之間形成底部填充層。在該空白區域上係可以省略底部填充製程。
在一些示範實施例中，該方法係可以進一步包括對該底部填充層進行固化。
在一些示範實施例中，該散熱塗料組合物係可以包含約1wt%到約5wt%的環氧氯丙烷雙酚A樹脂、約1wt%到約5wt%的改性環氧樹脂、約1wt%到約10wt%的固化劑、約1wt%到約5wt%的固化促進劑、及剩餘量的散熱填料。
在一些示範實施例中，該改性環氧樹脂可以是端羧基丁腈橡膠(CTBN)改性環氧樹脂、端胺基丁腈橡膠(ATBN)改性環氧樹脂、丁腈橡膠(NBR)改性環氧樹脂、丙烯酸橡膠改性環氧樹脂(ARMER)、聚胺酯改性環氧樹脂、或矽改性環氧樹脂。
在一些示範實施例中，該固化劑可以是酚醛清漆型酚醛樹脂。
在一些示範實施例中，該固化促進劑可以是咪唑系的固化促進劑、或胺系固化促進劑。
在一些示範實施例中，該散熱填料可以是包括粒徑為約0.01 μm到約50 μm的氧化鋁。
另外，其他的示範實施例係可以包括：對安裝在撓性基板上的半導體器件進行封裝之方法，其中該撓性基板具有縱向延伸的條帶形狀，並包括沿著其延伸方向排列的封裝區域，且在其上界定複數個封裝組，該封裝組係由預定數量的封裝區域所構成。該方法係可以包括將撓性基板傳送通過第一封裝模組和第二封裝模組，在該第一封裝模組中實施灌封製程以在半導體器件上形成第一散熱層，在該第二封裝模組中實施網版印刷製程以在半導體器件上形成第二散熱層。該方法亦可以包括從封裝區域上檢測出未安裝半導體器件的空白區域。該方法係包括：於檢測到該空白區域時，據以在除該空白區域以外的安裝於封裝組的剩餘封裝區域上的半導體器件上，施加散熱塗料組合物以形成第一散熱層。該方法亦包括：於未檢測到該空白區域時，在安裝於封裝組的封裝區域上的半導體器件上，施加散熱塗料組合物以形成第二散熱層。
另外的示範實施例係包括對安裝在撓性基板上的半導體器件進行封裝的設備，該撓性基板係具有縱向延伸的條帶形狀並且包括沿著其延伸方向排列的封裝區域。該設備係可以包括構成為供給該撓性基板的展開機模組、構成為回收該撓性基板的收卷機模組、及設置在該展開機模組與該收卷機模組之間，以便藉由使用灌封製程在該半導體器件上施加散熱塗料組合物的第一封裝模組。該第一封裝模組係構成為形成封裝該半導體器件的第一散熱層。該設備亦包括設置在該第一封裝模組與該收卷機模組之間，以使用網版印刷製程在該半導體器件上施加散熱塗料組合物的第二封裝模組。該第二封裝模組係構成為形成封裝該半導體器件的第二散熱層。該設備係進一步包括控制單元，其構成為從封裝區域中檢測出未安裝半導體器件的空白區域；控制第一封裝模組的操作，以在檢測到空白區域時，於除該空白區域以外的剩餘封裝區域上安裝的半導體器件上形成第一散熱層；並且控制第二封裝模組的操作，以在未檢測到空白區域時，在半導體器件上形成第二散熱層。
在一些示範實施例中，該設備係可以進一步包括構成為固化該第一或第二散熱層的固化模組。
在一些示範實施例中，該設備係可以進一步包括構成為在該撓性基板與該半導體器件之間形成底部填充層的底部填充模組。
在一些示範實施例中，該設備係可以進一步包括構成為固化該底部填充層的預固化模組。
以上所提供的總結要旨僅為對於某一些例示性實施例要點之摘錄，用以對於本發明之某些觀點提供基本的認識。因此，上述之實施例僅為範例而已，不應以任何方式而解釋成用來限縮本發明之範圍或主旨。應當理解的是：在本發明之範圍除了此處之總結要旨以外，尚應包括許多潛在性實施例，其中的某些部分將在以下進一步說明。
以下，配合參考附圖而詳細地敘述特定的實施例。然而，本發明係可以不同形式來實施，不應被解釋為限制於此處所列舉之實施例的內容而已。更確切地說，這些實施例是提供用來使本揭露臻至徹底及完整，並且向本領域技術人員完整傳達本發明的範圍。
此外，亦應該理解的是，當一層、一薄膜、一區域、一板等物被引述為於另一層、另一薄膜、另一區域、另一板「之上」時，其可以是直接於位於後者的上方，亦可以存在有一個或更多個的中間層、薄膜、區域、板。另一方面，應該理解的是：當一元件被引述為直接在另一元件之上或連接於其他的元件時，則其間沒有存在另外之其他的元件。再者，雖然如第一、第二、及第三等順序編號係使用來敘述在本發明之不同的實施例中之各種不同的元件、成分、區域、及/或層，這些用語於僅為了方便對特定的元件、成分、區域、層及/或部分進行引用及/或做為先行詞之基礎。因此，除非有明確的說明，這些用語不應被解釋為用以敘述或隱喻元件、成分、區域、及/或層之特定序列或順序。
在以下的敘述中，所使用的技術用語，其目的僅為敘述特定示範實施例，並非是有意圖性地限定本發明概念。除非另有定義，否則此處使用的所有用語，包含技術及科學用語，皆為本發明概念所屬技藝領域具有通常知識者所能共同理解的同樣含義。另外，應當進一步理解的是，本文中所記載之用語，例如那些具有已被通用字典所定義的用語，彼等皆應被解釋為具有與在相關技藝領域的含義一致之義涵，而且除非另有定義，否則不應以理想化或過度形式化的方式來加以解釋。
此處，參考理想的示範實施例之示意圖，來說明一些示範實施例。諸如製造工藝及/或公差所導致的與附圖不同之尺寸與形狀上的變異，皆為可以預料。此外，這些示意圖並未按比例繪製。因此，示例性實施例不應被解釋為用以限制此處圖示的特定區域的尺寸或形狀。例如，由於例如使用特定的製造方法及/或製程或附隨元件的設計公差，因而導致示例性形狀之偏差，這是可預料得到的。因此，應理解的是：圖式中所描繪的區域並非意圖性地描繪裝置、設備、區域或區塊的區域之實際大小或形狀，並且亦非意圖限制本發明概念或申請專利範圍之範圍。
圖1描繪了根據一些示範實施例之適用於實施半導體器件的封裝方法的設備的示意圖，並且圖2描繪了如圖1中所描繪的撓性基板的示意圖。
參考圖1和圖2，封裝半導體器件120用之設備10係可以用於封裝安裝在撓性基板110上的半導體器件120。具體地，撓性基板110可以是用於製造覆晶薄膜(COF)型半導體封裝的COF型條帶。另外或替代地，撓性基板110係可以實現為TCP條帶、球柵陣列(BGA)條帶或特定用途積體電路(ASIC)條帶。
撓性基板110可以是具有縱向延伸的條帶形狀，並且如圖2中所示，撓性基板110可以包括複數個沿其長度延伸的封裝區域110A。半導體器件120可以藉由例如片結(Die Bonding)製程安裝在封裝區域110A上。
在實施片結製程後，安裝在撓性基板上的半導體器件120係可以藉由檢查製程進行檢查。該檢查製程可以檢測出半導體器件120中具有缺陷的半導體器件。這些有缺陷的半導體器件可以從撓性基板110移除。例如，有缺陷的半導體器件120可以通過“衝孔”方法從撓性基板110移除。因此，撓性基板110可以包括一個或多個空白區域110B，由於在檢查製程期間移除了且有缺陷的半導體器件，因而在其上未安裝半導體器件120，如圖2中所示。由於“衝孔”製程，可以在空白區域110B中形成衝孔110C。
根據一些示範實施例，複數個封裝組110D係可以限定在撓性基板110上。各封裝組110D可以包括預定數量的封裝區域110A。例如，各封裝組110D可以包括6個封裝區域110A。然而，應瞭解的是：在封裝組110D內界定的封裝區域110A的數量是可以改變的。例如，給定的封裝組係可以包括多於6個或少於6個封裝區域110A。在一些實施例中，不同的封裝組可以是包括不同數量的封裝區域。
再次參考圖1，封裝設備10可以是包括用於供給撓性基板110的展開機模組20、及用於回收撓性基板110的收卷機模組25。展開機模組20和收卷機模組25可以是分別包括用於供給撓性基板110的供給卷軸22和用於回收撓性基板110的回收卷軸27。此外，雖未顯示，但展開機模組20及收卷機模組25各自可以是包括分別用於旋轉供給卷軸22及回收卷軸27的驅動單元。
第一封裝模組30和第二封裝模組40可以是設置在展開機模組20與收卷機模組25之間。第一封裝模組30和第二封裝模組40可以是在半導體器件120上實施封裝製程。
圖3描繪了圖1的第一封裝模組的示意圖。第一封裝模組30可以包括第一封裝室32。撓性基板110可以被縱向傳送通過第一封裝室32。
根據一些示範實施例，散熱塗料組合物可以是被施加在位於封裝室32中的半導體器件120上。用於封裝半導體器件120的第一散熱層(參考例如圖11的元件130)可以是形成於半導體器件120上。在本示例性實施例中，第一散熱層130可以藉由灌封製程形成。例如，用於在半導體器件120上施加散熱塗料組合物的灌封單元34可以設置於封裝室32中。例如，對應於封裝區域110A的6個灌封單元34可以是設置在第一封裝室32中。封裝區域110A可以構成單一封裝組110D。
灌封單元34可以藉由第一封裝驅動單元36沿垂直和水平軸移動。例如，雖未詳細顯示，但第一封裝驅動單元36可以是包括構成為沿著垂直和水平軸移動灌封單元34的笛卡兒座標式機械手。
封裝室32也可以是容納用於支撐撓性基板110的支撐構件38。支撐構件38可以具有平坦的頂表面。如圖式中所示，支撐構件38可以是部分地支撐設置在灌封單元34下方的撓性基板110。在一些實施例中，支撐構件38可以是具有多個真空孔(未顯示)，以藉由使用真空將撓性基板110的一部分吸附和固定到支撐構件38。此外，雖未詳細顯示，但支撐構件38可以在垂直方向上移動，以支撐撓性基板110。
如圖3中所示，第一處理區域30A可以限定在封裝室32中。第一處理區域30A可以限定實施用於形成第一散熱層130的灌封製程的區域。第一處理區域30A可以限定在灌封單元34與支撐構件38之間。灌封單元34可以是對設置在第一處理區域30A中的半導體器件，即設置在第一處理區域30A中的封裝組110D實施第一封裝製程。
如果在位於第一處理區域30A中的封裝區域110A中存在空白區域110B，則可以在對應於除空白區域110B以外的各封裝區域110A的半導體器件120上實施封裝製程。在封裝區域110A上可以同時進行封裝製程。
如圖3中所示，第一封裝驅動單元36可以使各灌封單元34下降，以使灌封單元34靠近半導體器件120。然而，第一封裝驅動單元36也可以配置成阻止設置在空白區域(例如空白區域110B)上方的任何灌封單元下降。另外，第一封裝驅動單元36可以配置成水平移動灌封單元34，以便在半導體器件120上同時實施第一封裝製程。可以藉由剩餘灌封單元34將散熱塗料組合物施加在半導體器件120上。因此，半導體器件120可以由該散熱塗料組合物來進行封裝。
根據一些示範實施例，封裝設備10可以包括用於檢測空白區域110B的照相機62及用於控制第一封裝驅動單元36和灌封單元34的操作的控制單元60。該控制單元可以控制第一封裝驅動單元36和灌封單元34，以使在空白區域110B上不實施第一封裝製程。照相機62可以位於第一封裝室32中，並且可以配置成檢查在位於第一處理區域30A中的封裝組110D中是否包括空白區域110B。
另外或替代地，可以獲得指示存在有空白區域110B的資訊並在封裝製程之前提供給控制單元60。也就是說，可以將從對半導體器件120的檢查製程和衝孔製程產生的資料提供給控制單元60，以構成或配合協助封裝製程。控制單元60可以藉由使用先前提供的資料及由照相機62檢測的資料控制第一封裝驅動單元36和灌封單元34的操作。
根據一些示範實施例，如果未在封裝區域110A中檢測到空白區域110B，則可以省略第一封裝製程，並可以將封裝區域110A傳送到第二封裝模組中。
再次參考圖1，第二封裝模組40可以是包括第二封裝室42。撓性基板110可以水平地被傳送通過第二封裝室42。
根據示範實施例，可以將散熱塗料組合物施加在位於第二封裝室42中的半導體器件120上。因此，用於封裝半導體器件120的第二散熱層(參考圖13的元件140)可以形成於半導體器件120上。第二散熱層140係可以藉由網版印刷製程而同時形成。例如，用於在半導體器件120上施加散熱塗料組合物的網版印刷單元44可以設置在第二封裝室42中。
圖4至圖6是圖1的網版印刷單元的示意側視圖。參考圖4至圖6，網版印刷單元44可以是包括遮罩46、噴嘴48和刮板50。遮罩46係可以限定開口46A，該散熱塗料組合物經由該開口46A被施加在半導體器件120上。噴嘴48可以在遮罩46上供給散熱塗料組合物。刮板50可以將散熱塗料組合物填充於開口46A。
第二封裝模組40可以包括第二封裝驅動單元54，其用於垂直移動網版印刷單元44，以將遮罩46放置在撓性基板110上，並且水平移動刮板50，以用散熱塗料組合物填充開口46A。
根據一些示範實施例，遮罩46可以限定對應於包含在一個封裝組110D中的半導體器件120的多個開口46A。例如，遮罩46可以具有6個開口46A。遮罩46可以安裝在具有方環形狀的框架52的底表面上。框架52可以具有預定厚度(例如，1 mm、3 mm、5 mm或1 cm)，以防止供給在遮罩46上的散熱塗料組合物洩漏出遮罩。框架52可以連接到第二封裝驅動單元54。
各開口46A係可以使半導體器件120及撓性基板110的頂表面的與半導體器件120鄰接的部分暴露。
第二封裝驅動單元54可以包括用於垂直移動網版印刷單元44的第一驅動單元54A、用於移動噴嘴48的噴嘴驅動單元54B、用於水平移動刮板50的水平驅動單元54C、及用於垂直移動刮板50的第二垂直驅動單元54D。
第一驅動單元54A可以連接到框架52，以使網版印刷單元44下降，由此遮罩46與撓性基板110緊密接觸。噴嘴驅動單元54B可以移動噴嘴48，以便將散熱塗料組合物供給到遮罩46上的預定位置。噴嘴驅動單元54B可以移動噴嘴48，以使刮板50與噴嘴48不相互干擾。
根據一些示範實施例，網版印刷單元44可以是包括用於將散熱塗料組合物填充於開口46A的第一刮板50A和第二刮板50B。
第一刮板50A可以是如圖5中所示與遮罩46向上間隔預定距離。第一刮板係可以藉由水平驅動單元54C在第一水平方向上移動。第一刮板的水平移動可以使散熱塗料組合物填充到開口46A中。因此，可以在開口46A中形成用於封裝半導體器件120的第二散熱層140。
第二刮板50B可以在與第一水平方向相對的第二水平方向上移動，以移除殘留在遮罩46上的多餘的散熱塗料組合物，如圖6中所示。此處可以藉由第二垂直驅動單元54D使第二刮板50B與遮罩46的頂表面緊密接觸。
根據一些示範實施例，網版印刷製程係可以藉由使用單一刮板實施。在這種情況下，第二垂直驅動單元54D可以調節刮板的高度。例如，當在第一水平方向上移動刮板時，該刮板可以與遮罩46的頂表面間隔預定的距離。當在第二水平方向上移動刮板時，可以使該刮板與遮罩46的頂表面緊密接觸。
圖7和圖8描繪了顯示圖1的第二封裝模組的操作之示意前視圖。參考圖7，用於支撐撓性基板110的支撐構件56係可以設置在第二封裝室42中。支撐構件56可以具有平坦的頂表面。如圖式中所示，支撐構件56可以部分地支撐設置在網版印刷單元44下方的撓性基板110。支撐構件56可以具有多個真空孔(未顯示)，以藉由使用真空將設置在支撐構件56上的撓性基板110的一部分吸附和固定到支撐構件56。此外，儘管未詳細顯示，但支撐構件56可以垂直移動，以支撐撓性基板110。
如圖7中所示，實施第二封裝製程的第二處理區域40A可以限定在第二封裝室42中。第二處理區域40A可以限定在網版印刷單元44與支撐構件56之間。因此，網版印刷單元44可以對設置在第二處理區域40A中的半導體器件120實施第二封裝製程。例如，一個封裝組110D可以設置在第二處理區域40A中。可以對特定封裝組110D內的各半導體器件120同時實施第二封裝製程。例如，可以在封裝組110D的6個半導體器件120中的每一者上實施封裝製程。
第二封裝模組40的操作可以藉由控制單元60來控制。第二封裝室也可以包括配置成檢查傳送到第二處理區域40A中的封裝組110D的照相機64。
根據一些示範實施例，可以選擇性地對封裝組110D實施第一封裝製程和第二封裝製程。例如，可以根據空白區域110B是否位於封裝組110D中對第一封裝製程和第二封裝製程來加以選擇。
例如，當第一封裝組為包括空白區域110B、且第二封裝組不包括空白區域110B時，可以對第一封裝組實施第一封裝製程，並且可以對第二封裝組實施第二封裝製程。
如果對第一封裝組實施第二封裝製程，則供給到遮罩46上的散熱塗料組合物可能被供給到空白區域110B的衝孔110C中。因此，理想上是：對第一封裝組實施第一封裝製程，並對第二封裝組實施第二封裝製程。
由於第二封裝製程，即網版印刷製程所需要的時間少於第一封裝製程，即灌封製程所需要的時間，因此，理想上是：對不包括空白區域110B的第二封裝組實施第二封裝製程。
再次參考圖1，封裝設備10可以包括用於固化形成在半導體器件120上的第一散熱層130或第二散熱層140的固化模組70。固化模組70可以包括固化室72。撓性基板110可以被傳送通過固化室72。多個加熱器74可以沿撓性基板110的傳送路徑設置在固化室72內。固化室72亦可以包括用於調節撓性基板110的傳送距離的輥輪76。例如，撓性基板110可以沿具有蛇形形狀的傳送路徑傳送。第一散熱層130或第二散熱層140可以藉由加熱器74進行固化。
在下文中，將參考圖式，來說明根據示範實施例封裝半導體器件120的方法。圖9-圖13描繪了顯示根據示範實施例封裝半導體器件的方法之示意斷面圖。
如圖1中所示，撓性基板110係可以在展開機模組20與收卷機模組25之間被傳送通過第一封裝模組30、第二封裝模組40和固化模組70。
如圖9中所示，訊號線112，例如導電圖案可以設置在撓性基板110上。此外，用於保護訊號線112的絕緣層114也可以設置在撓性基板110上。半導體器件120可以接合到撓性基板110，以使半導體器件120透過金凸塊和/或焊料凸塊122連接到訊號線112。例如，各訊號線112可以由例如銅的導電材料形成。絕緣層114可以是表面抗蝕劑(SR)層或阻焊層。
例如，當將包括空白區域110B的第一封裝組傳送到第一封裝模組30中時，可以藉由照相機62來檢測空白區域110B。可以在該第一封裝組位於第一處理區域30A中以後，再於第一封裝組的半導體器件120上形成第一散熱層130。於此，控制單元60可以控制第一封裝模組30的操作，以使在空白區域110B上第一封裝製程被省略。
在第一處理區域30A中，散熱塗料組合物係可以藉由灌封單元34施加在半導體器件120上。因此，第一散熱層130可以形成於半導體器件120上。
根據一些示範實施例，如圖10中所示，散熱塗料組合物可以施加到半導體器件120的側表面及撓性基板110的頂表面的與半導體器件120的側表面鄰接的部分上，以形成側面散熱層132。然後，如圖11中所示，散熱塗料組合物可以施加到半導體器件120的頂表面上，以形成上部散熱層134。
第一封裝驅動單元36可以使灌封單元34下降，以使灌封單元34置於靠近除空白區域110B以外的剩餘封裝區域110A上的半導體器件120。然後，為形成側面散熱層132，灌封單元34可以沿半導體器件120的側表面水平移動。灌封單元34可以水平移動跨過半導體器件120，以形成上部散熱層134。
根據另一個實例，當將不包括空白區域110B的第二封裝組傳送到第一封裝模組30中時，控制單元60可以控制展開機模組20和收卷機模組25的操作，以使第二封裝組首先通過第一封裝模組30，然後進入第二封裝模組40中。
參考圖12，可以對傳送到第二封裝模組40的第二處理區域40A中的第二封裝組的半導體器件120，實施第二封裝製程，即網版印刷製程。例如，界定開口46A的遮罩46可以設置在撓性基板110上，並且散熱塗料組合物可以通過噴嘴48供給到遮罩46上。然後，可以藉由使用刮板50用散熱塗料組合物填充各開口46A的內部。
在實施網版印刷製程之後，可以將遮罩46從撓性基板110移除。因此，如圖13中所示，可以在撓性基板110上形成用於封裝半導體器件120的第二散熱層。
在實施第一或第二封裝製程時，散熱塗料組合物會滲入到撓性基板110與半導體器件120之間的空間中。然而，如果散熱塗料組合物未充分地滲入到撓性基板110與半導體器件120之間的空間中，則可以如圖式中所示在撓性基板110與半導體器件120之間形成空氣層。
根據一些示範實施例，可以調節散熱塗料組合物的黏滯度，以確保散熱塗料組合物充分地滲入到撓性基板110與半導體器件120之間的空間中。在此類情況下，可以通過散熱塗料組合物的滲入在撓性基板110與半導體器件120之間形成一個或多個底部填充層。
在形成第一散熱層130或第二散熱層140後，可以將撓性基板110傳送到固化室72中。在撓性基板110被傳送通過固化室72時，半導體器件120上的第一散熱層130或第二散熱層140可以被固化。第一散熱層130或第二散熱層140可以在約140℃到約160℃的溫度下固化。例如，散熱層130可以在約150℃的溫度下進行固化。使散熱層130固化可以完成封裝製程，從而提供具有改善的散熱特性和可撓性的半導體封裝100。
根據一些示例性實施例，散熱塗料組合物可以是包含環氧氯丙烷雙酚A樹脂、改性環氧樹脂、固化劑、固化促進劑、散熱填料、及/或其組合。具體地，在一些示範實施例中，該散熱塗料組合物可以是包含約1wt%到約5wt%的環氧氯丙烷A樹脂、約1wt%到約5wt%的改性環氧樹脂、約1wt%到約10wt%的固化劑、約1wt%到約5wt%的固化促進劑、及剩餘量的散熱填料。
使用環氧氯丙烷雙酚A樹脂可以改善散熱塗料組合物的黏著性，並且使用改性環氧樹脂可以改善固化製程期間和之後散熱層的可撓性和伸縮性。具體地，該改性環氧樹脂可以包括端羧基丁腈橡膠(CTBN)改性環氧樹脂、端胺基丁腈橡膠(ATBN)改性環氧樹脂、丁腈橡膠(NBR)改性環氧樹脂、丙烯酸橡膠改性環氧樹脂(ARMER)、聚胺酯改性環氧樹脂、矽改性環氧樹脂等。
該固化劑可以是包括酚醛清漆型酚醛樹脂。例如，可以使用藉由使苯酚、甲酚和雙酚A中的一種與甲醛反應所獲得的酚醛清漆型酚醛樹脂。
該固化促進劑可以是包括咪唑系固化促進劑、或胺系固化促進劑。例如，該咪唑系固化促進劑可以包括咪唑、異咪唑、2-甲咪唑、2-乙基-4-甲咪唑、2,4-二甲咪唑、丁基咪唑、2-甲咪唑、2-苯咪唑、1-苄基-2-甲咪唑、1-丙基-2-甲咪唑、1-氰乙基-2-甲咪唑、1-氰乙基-2-乙基-4-甲咪唑、苯咪唑、苄咪唑等、及其他類似者；及其其組合。
該胺系固化促進劑可以是包括脂族胺、改性脂族胺、芳香胺、二級胺、三級胺等、及其類似者；及其組合。例如，該胺系固化促進劑可以包括苄基二甲基胺、三乙醇胺、三亞乙基四胺、二亞乙基三胺、三乙胺、二甲基氨基乙醇、間二甲苯二胺、異佛爾酮二胺等、及其類似者；及其組合。
該散熱填料可以是包括粒徑為約0.01 μm到約50 μm，較佳約為0.01 μm到約20 μm的氧化鋁。該散熱填料可以用來改善固化的散熱層130的熱傳導性。具體地，基於該散熱塗料組合物的總量計，該散熱塗料組合物可以是包含約75wt%到約95wt%的該散熱填料。散熱層130的熱傳導性可以調節到約2.0 W/mK到約3.0 W/mK的範圍內。此外，散熱層130的黏著性可以用環氧氯丙烷雙酚A樹脂和改性環氧樹脂調節到約8 MPa到約12 MPa的範圍內。
該散熱塗料組合物的黏滯度可以調節到約100 Pas到約200 Pas的範圍內，並且該散熱塗料組合物可以在約140℃到約160℃的溫度範圍內固化。該散熱塗料組合物的黏滯度可以藉由使用B型旋轉黏滯度計測定，並且具體地可以在約20 rpm的轉子旋轉速度下在約23℃的溫度下測定。
根據一些示範實施例，散熱層130可以是直接形成於半導體器件120的頂表面和側表面上，進而改善半導體器件120的散熱效率。由於散熱層130具有改善的可撓性和黏著性，因此，散熱層130從撓性基板110和半導體器件120分離的可能性可以降低。此外，與傳統的封裝和散熱技術相比，半導體封裝100的可撓性可以大幅改善。
透過使用封裝組，例如封裝組110D可以提高半導體封裝製程的生產率。這些包括多個封裝區域110A的封裝組，有利於基於在封裝組內是否限定有空白區域來選擇第一封裝製程或第二封裝製程。以這種方式選擇性地使用封裝製程，可以藉由允許在組中不含空白空間的情況下使用更有效的製程而提供顯著增加的封裝製程生產率。
圖14描繪了根據一些示範實施例之適用於實施半導體器件的封裝方法的設備的示意圖；並且圖15至圖19描繪了顯示根據一些示範實施例封裝半導體器件的方法之示意斷面圖。
參考圖14，用於封裝半導體器件120的設備10可以包括底部填充模組80，其用於在撓性基板110與半導體器件120之間形成底部填充層(參考例如圖15的元件150)，及用於固化底部填充層150的預固化模組80。底部填充模組80和預固化模組90可以設置在展開機模組20與第一封裝模組30之間。撓性基板110可以被傳送通過底部填充模組80和預固化模組90到第一封裝模組30中。
底部填充模組80可以包括底部填充室82。撓性基板110可以水平被傳送通過底部填充室82。底部填充模組80還可以包括灌封單元84，其用於在設置於底部填充室82中的撓性基板110與半導體器件120之間注入底部填充樹脂。灌封單元84可以藉由底部填充驅動單元86在垂直和水平方向上移動。
此外，還可以在底部填充室82內提供用於支撐撓性基板110的支撐構件88。儘管未顯示，但支撐構件88可以限定用於將撓性基板110吸附和固定到支撐構件88的真空孔。此外，實施底部填充製程的第三處理區域(未顯示)可以限定在底部填充室82中。該第三處理區域可以限定在灌封單元84與支撐構件88之間。該底部填充製程可以同時對設置在第三處理區域中的半導體器件120實施。
底部填充模組80可以是包括複數個對應於包括在一個封裝組110D中的封裝區域110A的灌封單元84。例如，底部填充模組80可以是包括6個灌封單元84。底部填充模組80亦可以包括照相機66，其用於檢測底部填充室82內的撓性基板110的封裝區域119A中的空白區域110B。底部填充驅動單元86和灌封單元84的操作可以藉由控制單元60來控制。具體地，該控制單元可以控制底部填充驅動單元76和灌封單元84，以省略在空白區域110B上的底部填充製程。
當在封裝組110D中具有空白區域110B並傳送到底部填充模組80中時，底部填充驅動單元86可以使其餘的灌封單元84下降，以使灌封單元鄰近半導體器件。可以阻止與一個或多個與空白區域110B對應的灌封單元下降。另外，底部填充驅動單元86可以水平移動灌封單元84，以便對各半導體器件120同時實施底部填充製程。設置在空白區域110B上方的灌封單元84可以不操作，以阻止底部填充樹脂供給到空白區域110B的衝孔110C中。
在藉由底部填充模組80實施底部填充製程後，撓性基板110可以被傳送通過預固化模組90到第一封裝模組30中。預固化模組90可以包括用於固化底部填充層150的加熱器92。
參考圖15，灌封單元84可以向撓性基板110頂表面中，與半導體器件120的側表面鄰接的部分供給底部填充樹脂。該底部填充樹脂可以藉由表面張力滲入到撓性基板110與半導體器件120之間的空間中。如上所述，在撓性基板110與半導體器件120之間形成的底部填充層150可以在約150℃的溫度下在通過預固化模組90時固化。
該底部填充樹脂係可以包含環氧樹脂、固化劑、固化促進劑、無機填料、及它們的組合。該環氧樹脂係可以包括雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、萘型環氧樹脂、苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂等、及其類似者；及其組合。胺系固化劑和咪唑系固化促進劑可以分別用作固化劑和固化促進劑。
可以使用氧化鋁做為無機填料來提高底部填充層140的熱傳導性。氧化鋁的粒徑可以是在約0.01 μm到約20 μm的範圍內。
參考圖16和圖19，在形成底部填充層150後，可以在半導體器件120和撓性基板110上形成第一散熱層130或第二散熱層140。由於形成第一散熱層130或第二散熱層140的方法的實例基本上類似於先前上文參考圖9至圖13所述的實例，因此，省略了這個示例性方法的冗長詳細敘述。
或者，使用底部填充樹脂的底部填充製程可以在將半導體器件120安裝在撓性基板110上的片結製程之後實施。在這種情況下，半導體器件120可以藉由使用先前上文參考圖1至圖13所述的封裝設備和方法進行封裝。
根據示範實施例，第一散熱層130或第二散熱層140可以形成在撓性基板110和半導體器件120上，並且半導體器件120可以由第一散熱層130或第二散熱層140封裝。
具體地，由於限定了封裝組111D，並且根據空白區域110B是否存在於各封裝組110D中選擇性地實施第一或第二封裝製程，因此對於半導體封裝100，封裝製程的生產率可以顯著提高。
散熱層130可以由於環氧氯丙烷雙酚A樹脂和改性環氧樹脂而改善可撓性和黏著性，並且可以由於散熱填料而具有相對較高的熱傳導性。因此，散熱層130可以大幅提高半導體器件120的散熱效率。具體地，由於散熱層130具有改善的可撓性和黏著性，因此，在保持撓性基板110的可撓性的同時，散熱層130從撓性基板110和半導體器件120分離的可能性可以降低。
另外，可以在撓性基板110與半導體器件120之間形成具有改善的熱傳導性的底部填充層140，由此更增加半導體器件120的散熱效率。
對於熟習本項技藝者而言，顯然能夠對於本發明進行各種的修改和變更。因此，有關本發明的這些修改和變更，只要它們是在附錄的申請專利範圍及其等效物的範圍以內，則皆屬本發明所意欲涵蓋者。
10‧‧‧設備
20‧‧‧展開機模組
22‧‧‧供給卷軸
25‧‧‧收卷機模組
27‧‧‧回收卷軸
30‧‧‧第一封裝模組
30A‧‧‧第一處理區域
32‧‧‧第一封裝室
34‧‧‧灌封單元
36‧‧‧第一封裝驅動單元
38‧‧‧支撐構件
40‧‧‧第二封裝模組
40A‧‧‧第二處理區域
42‧‧‧第二封裝室
44‧‧‧網版印刷單元
46‧‧‧遮罩
46A‧‧‧開口
48‧‧‧噴嘴
50‧‧‧刮板
50A‧‧‧第一刮板
50B‧‧‧第二刮板
52‧‧‧框架
54‧‧‧第二封裝驅動單元
54A‧‧‧第一驅動單元
54B‧‧‧噴嘴驅動單元
54C‧‧‧水平驅動單元
54D‧‧‧第二垂直驅動單元
56‧‧‧支撐構件
60‧‧‧控制單元
62‧‧‧照相機
64‧‧‧照相機
66‧‧‧照相機
70‧‧‧固化模組
72‧‧‧固化室
74‧‧‧加熱器
76‧‧‧輥輪
80‧‧‧底部填充模組
82‧‧‧底部填充室
84‧‧‧灌封單元
86‧‧‧底部填充驅動單元
88‧‧‧支撐構件
90‧‧‧預固化模組
92‧‧‧加熱器
100‧‧‧半導體封裝
110‧‧‧撓性基板
110A‧‧‧封裝區域
110B‧‧‧空白區域
110C‧‧‧衝孔
110D‧‧‧封裝組
112‧‧‧訊號線
114‧‧‧絕緣層
120‧‧‧半導體器件
122‧‧‧凸塊
130‧‧‧第一散熱層
132‧‧‧側面散熱層
134‧‧‧上部散熱層
140‧‧‧第二散熱層
150‧‧‧底部填充層
示範實施例係可經由配合附圖與以下的說明而得以更詳細地理解；其中該附圖係包括： 圖1描繪了根據一些示範實施例之適用於實施半導體器件的封裝方法的設備的示意圖； 圖2描繪了根據一些示範實施例之圖1的撓性基板的示意圖； 圖3描繪了根據一些示範實施例之圖1的第一封裝模組的示意圖； 圖4至圖6描繪了根據一些示範實施例之圖1的網版印刷單元的示意側視圖； 圖7和圖8描繪了顯示根據一些示範實施例之圖1的第二封裝模組的操作之示意前視圖； 圖9至圖13描繪了顯示根據一些示範實施例之半導體器件的封裝方法之示意斷面圖； 圖14描繪了根據一些示範實施例之適用於實施半導體器件的封裝方法的設備的示意圖；及 圖15至圖19描繪了顯示根據一些示範實施例之半導體器件的封裝方法之示意斷面圖。
10‧‧‧設備
20‧‧‧展開機模組
22‧‧‧供給卷軸
25‧‧‧收卷機模組
27‧‧‧回收卷軸
30‧‧‧第一封裝模組
32‧‧‧第一封裝室
34‧‧‧灌封單元
36‧‧‧第一封裝驅動單元
38‧‧‧支撐構件
40‧‧‧第二封裝模組
42‧‧‧第二封裝室
44‧‧‧網版印刷單元
54‧‧‧第二封裝驅動單元
56‧‧‧支撐構件
62‧‧‧照相機
64‧‧‧照相機
70‧‧‧固化模組
72‧‧‧固化室
74‧‧‧加熱器
76‧‧‧輥輪
110‧‧‧撓性基板

Claims (20)

  1. 一種對安裝於撓性基板上的半導體器件進行封裝之方法，其中該撓性基板具有縱向延伸之條帶，並且包括沿其延伸方向排列的複數個封裝區域；該方法係包括： 判斷在該封裝區域中是否存在未安裝半導體器件的空白區域； 於判斷存在該空白區域時，據以在除了該空白區域以外的安裝於該封裝區域上的該半導體器件上，施加散熱塗料組合物以形成第一散熱層；及 於判斷不存在該空白區域時，據以在安裝於該封裝區域上的該半導體器件上，施加該散熱塗料組合物以形成第二散熱層， 其中該第一散熱層係藉由灌封製程來形成，並且該第二散熱層係藉由網版印刷製程來形成。
  2. 如請求項1所記載之方法，其中將該撓性基板傳送通過第一封裝模組以實施該灌封製程，並且傳送通過第二封裝模組以實施該網版印刷製程。
  3. 如請求項2所記載之方法，其係於判斷存在該空白區域時，在位於該第一封裝模組的處理區域中的除該空白區域以外的剩餘封裝區域上，同時實施該灌封製程。
  4. 如請求項2所記載之方法，其係於判斷在該封裝區域中不存在該空白區域時，將位於該第一封裝模組的該處理區域中的該封裝區域傳送到該第二封裝模組中。
  5. 如請求項2所記載之方法，其係在位於該第二封裝模組的處理區域中的該封裝區域上，同時實施該網版印刷製程。
  6. 如請求項1所記載之方法，其係進一步包括對該第一散熱層或第二散熱層進行固化。
  7. 如請求項6所記載之方法，其係將該撓性基板傳送通過固化模組，並且藉由設置在該固化模組中的加熱器，對於該第一散熱層或第二散熱層進行固化。
  8. 如請求項1所記載之方法，其係進一步包括形成用以填充於該撓性基板與該半導體器件之間所界定的至少一個空間的底部填充層。
  9. 如請求項8所記載之方法，其中該底部填充層之形成係包括： 將該撓性基板傳送通過底部填充模組；及 在位於該底部填充模組的處理區域中的該撓性基板的該封裝區域與該半導體器件之間，形成該底部填充層，其中在該空白區域上省略底部填充製程。
  10. 如請求項8所記載之方法，其係進一步包括對該底部填充層進行固化。
  11. 如請求項1所記載之方法，其中該散熱塗料組合物係包含約1wt%到約5wt%的環氧氯丙烷雙酚A樹脂、約1wt%到約5wt%的改性環氧樹脂、約1wt%到約10wt%的固化劑、約1wt%到約5wt%的固化促進劑、及剩餘量的散熱填料。
  12. 如請求項11所記載之方法，其中該改性環氧樹脂是端羧基丁腈橡膠(CTBN)改性環氧樹脂、端胺基丁腈橡膠(ATBN)改性環氧樹脂、丁腈橡膠(NBR)改性環氧樹脂、丙烯酸橡膠改性環氧樹脂(ARMER)、聚胺酯改性環氧樹脂、或矽改性環氧樹脂。
  13. 如請求項11所記載之方法，其中該固化劑是酚醛清漆型酚醛樹脂。
  14. 如請求項11所記載之方法，其中該固化促進劑是咪唑系固化促進劑或胺系固化促進劑。
  15. 如請求項11所記載之方法，其中該散熱填料係包括粒徑為約0.01 μm到約50 μm的氧化鋁。
  16. 一種對安裝在撓性基板上的半導體器件進行封裝之方法，其中該撓性基板具有縱向延伸的條帶形狀、並包括沿著其延伸方向排列的封裝區域，且在其上界定有複數個封裝組，該封裝組係由預定數量的封裝區域所構成；該方法係包括： 將該撓性基板傳送通過第一封裝模組和第二封裝模組，在該第一封裝模組中實施灌封製程以在該半導體器件上形成第一散熱層，在該第二封裝模組中實施網版印刷製程以在該半導體器件上形成第二散熱層； 判斷在該封裝區域中是否存在未安裝半導體器件的空白區域； 於判斷存在該空白區域時，據以在除該空白區域以外的安裝於剩餘封裝區域上的該半導體器件上，施加散熱塗料組合物以形成該第一散熱層；及 於判斷不存在該空白區域時，據以在安裝於封裝組的該封裝區域上的該半導體器件上，施加該散熱塗料組合物以形成該第二散熱層。
  17. 一種用於對安裝在撓性基板上的半導體器件進行封裝之設備，該撓性基板係具有縱向延伸的條帶形狀，並且包括沿其延伸方向排列的複數個封裝區域，該設備係包括： 一展開機模組，其構成為供給該撓性基板； 一收卷機模組，其構成為收回該撓性基板； 一第一封裝模組，其設置在該展開機模組與該收卷機模組之間，以便藉由使用灌封製程將散熱塗料組合物施加在該半導體器件上，藉此形成構成為封裝該半導體器件的第一散熱層； 一第二封裝模組，其設置在該第一封裝模組與該收卷機模組之間，以便藉由使用網版印刷製程將該散熱塗料組合物施加在該半導體器件上，藉此形成構成為封裝該半導體器件的第二散熱層；及 一控制單元，其構成為從該封裝區域上檢測出未安裝半導體器件的空白區域；於檢測到該空白區域時，據以控制該第一封裝模組的操作，在除該空白區域以外的安裝於剩餘封裝區域上的該半導體器件上形成該第一散熱層；及於未檢測到該空白區域時，據以控制該第二封裝模組的操作，在該半導體器件上形成該第二散熱層。
  18. 如請求項17所記載之設備，其係進一步包括構成為固化該第一散熱層或第二散熱層的固化模組。
  19. 如請求項17所記載之設備，其係進一步包括構成為在該撓性基板與該半導體器件之間，形成底部填充層的底部填充模組。
  20. 如請求項19所記載之設備，其係進一步包括構成為固化該底部填充層的預固化模組。
TW103142703A 2014-05-09 2014-12-09 半導體器件之封裝方法與實施該方法之設備 TWI555097B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140055232A KR101677323B1 (ko) 2014-05-09 2014-05-09 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치

Publications (2)

Publication Number Publication Date
TW201543585A true TW201543585A (zh) 2015-11-16
TWI555097B TWI555097B (zh) 2016-10-21

Family

ID=54368483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142703A TWI555097B (zh) 2014-05-09 2014-12-09 半導體器件之封裝方法與實施該方法之設備

Country Status (5)

Country Link
US (1) US20150325461A1 (zh)
KR (1) KR101677323B1 (zh)
CN (1) CN105097560B (zh)
TW (1) TWI555097B (zh)
WO (1) WO2015170800A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810887B (zh) * 2022-04-12 2023-08-01 南茂科技股份有限公司 內引腳接合裝置及內引腳接合方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102552431B1 (ko) 2018-09-14 2023-07-07 삼성디스플레이 주식회사 연성 필름, 연성 필름 패키지 및 연성 필름의 제조 방법
CN109300879B (zh) * 2018-09-18 2020-12-29 惠科股份有限公司 驱动芯片封装结构及其分离方法、分离设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
JP2001217286A (ja) * 2000-02-02 2001-08-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法
US6543505B1 (en) * 2000-04-21 2003-04-08 Koch Equipment, Llc Empty package detector for labeling apparatus
JP2003007937A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd 電子部品実装モジュール及びその製造方法
JP4216515B2 (ja) * 2002-03-15 2009-01-28 株式会社日立ハイテクインスツルメンツ ダイピックアップ装置
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
NL1025155C2 (nl) * 2003-12-30 2005-07-04 Draka Fibre Technology Bv Inrichting voor het uitvoeren van PCVD, alsmede werkwijze voor het vervaardigen van een voorvorm.
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
KR101493869B1 (ko) * 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
KR101038717B1 (ko) * 2008-07-07 2011-06-02 엘지이노텍 주식회사 반도체 패키징 방법
KR101214292B1 (ko) * 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810887B (zh) * 2022-04-12 2023-08-01 南茂科技股份有限公司 內引腳接合裝置及內引腳接合方法

Also Published As

Publication number Publication date
US20150325461A1 (en) 2015-11-12
KR20150128213A (ko) 2015-11-18
TWI555097B (zh) 2016-10-21
KR101677323B1 (ko) 2016-11-17
CN105097560A (zh) 2015-11-25
CN105097560B (zh) 2018-04-20
WO2015170800A1 (ko) 2015-11-12

Similar Documents

Publication Publication Date Title
KR101474690B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
US7791209B2 (en) Method of underfill air vent for flipchip BGA
KR101677322B1 (ko) 반도체 패키지 및 이를 제조하는 방법
TWI578415B (zh) 半導體器件之封裝方法與實施該方法之設備
JP2023165871A (ja) 電子部品装置の製造方法及び電子部品装置
CN105575996B (zh) 封装膜及其制造方法以及使用封装膜的有机发光显示设备
US20170053854A1 (en) Packaged Device with Additive Substrate Surface Modification
TWI555097B (zh) 半導體器件之封裝方法與實施該方法之設備
TW201521165A (zh) Cof型半導體封裝及其製造方法
KR20200033335A (ko) 반도체 제조 장치
KR20160031572A (ko) 방열 반도체 소자 패키지 및 그 제조 방법
JP7018338B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR20120038723A (ko) 발광소자 패키지의 제조방법
US20040214370A1 (en) Method for efficient capillary underfill
US8348132B2 (en) Mask frame apparatus for mounting solder balls
KR101537451B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
JP3484633B2 (ja) 電子部品の製造方法
US9583366B2 (en) Thermally-enhanced provision of underfill to electronic devices using a stencil
TWI296146B (en) Flip-chip integrated circuit packaging process and structure thereof
US8716108B2 (en) Integrated circuit packaging system with ultra-thin chip and method of manufacture thereof
KR20090009978U (ko) 반도체 패키지 제조용 장치
KR20150099992A (ko) 반도체 패키지 및 그 제조 방법