KR20150099992A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20150099992A
KR20150099992A KR1020140021241A KR20140021241A KR20150099992A KR 20150099992 A KR20150099992 A KR 20150099992A KR 1020140021241 A KR1020140021241 A KR 1020140021241A KR 20140021241 A KR20140021241 A KR 20140021241A KR 20150099992 A KR20150099992 A KR 20150099992A
Authority
KR
South Korea
Prior art keywords
semiconductor element
electrode pattern
conductive pad
semiconductor
thin film
Prior art date
Application number
KR1020140021241A
Other languages
English (en)
Inventor
김준일
김성진
김학모
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020140021241A priority Critical patent/KR20150099992A/ko
Priority to PCT/KR2014/002812 priority patent/WO2015125998A1/ko
Publication of KR20150099992A publication Critical patent/KR20150099992A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133382—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell
    • G02F1/133385—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell with cooling means, e.g. fans
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 실시예의 반도체 패키지는, 베이스 기판과, 상기 베이스 기판 상에 형성되는 복수의 전극 패턴과, 상기 전극 패턴과 전기적으로 연결되는 전도성 패드와, 상기 전도성 패드를 통하여 상기 전극 패턴과 전기적으로 연결되고, 상기 전극 패턴 상에 장착되는 반도체 소자와, 상기 전도성 패드 및 반도체 소자를 밀폐시키고, 상기 전극 패턴 상에 형성되는 제 1 보호층을 포함하고, 상기 제 1 보호층은 상기 반도체 소자의 측면부에 형성되는 사이드 필과, 상기 반도체 소자의 하측에 형성되는 언더 필을 포함한다.

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for manufacturing thereof}
본 발명은 반도체 패키지에 대한 것으로서, 수십 마이크로미터의 두께를 갖는 플렉서블 PCB 뿐만 아니라 수백 마이크로미터의 두께를 갖는 PCB 상에 제조되는 반도체 패키지를 외부의 충격으로부터 효과적으로 보호하면서, 반도체 패키지에서 발생되는 열을 효과적으로 방열시킬 수 있는 구조에 대한 것이다.
일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절하여 화상을 표시하는 기기이다. 이러한 화상 표시를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널을 구동시키기 위한 구동 회로를 포함한다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비전이나 랩탑형 퍼스널 컴퓨터 등의 표시기기로 널리 활용되고 있다.
액정표시장치의 액정 패널을 구동시키기 위하여 데이터 드라이버와 게이트 드라이버가 요구되며, 이러한 데이터 드라이버와 게이트 드라이버는 다수개의 집적 회로(Integrated Circuit:IC)로 집적화된다. 집적화된 데이터 구동 IC와 게이트 구동 IC 각각은 테이프 캐리어 패키지(Tape Carrier Package : TCP) 상에 실장되고, 탭(TAB : Tape Automated Bonding) 방식으로 액정 패널에 접속되거나, COG(Chip On Glass) 방식으로 액정 패널 상에 실장된다.
특히, 고해상도를 구현하는 디스플레이 기기의 등장과, 원가 절감을 위한 고집적도의 IC가 요구되고 있는 현재의 상황에서는, 디스플레이 기기에 반드시 필요한 집적 회로의 방열 문제는 더욱더 심각하게 대두되고 있다. 이러한 발열 문제는 회로의 안정성에 영향을 미칠 뿐만 아니라 연성의 베이스 필름의 내열 온도를 위협할 수도 있다. 또한, 최근의 FHD나 UHD TV의 초고해상도 디스플레이 기기에서는 집적 회로의 발열 문제 때문에 TV의 외관을 형성하는 프레임 역시 내열성을 반드시 고려하여야만 하는 상황이 되었다.
집적 회로에서 발생되는 열을 충분히 방열시킬 수 있다면, 집적 회로가 사용되는 다양한 디스플레이 기기의 디자인이나 재질 등에 대한 문제를 보다 쉽게 해결할 수 있게 될 것이다.
본 발명은 상기와 같은 현재의 기술적 문제에 해결 방법을 제안하는 것으로서, 특히, 액정 패널이나 프린트 기판 등에 사용되는 반도체 소자로서, 플렉서블 필름이나 두꺼운 두께를 갖는 PCB 상에 반도체 소자를 탑재시키는 경우에, 상기 반도체 소자의 안정적인 발열을 도모하면서, 상기 반도체 소자를 외부의 충격으로부터 보호할 수 있는 발열 구조를 제안하고자 한다.
본 실시예의 반도체 패키지는, 베이스 기판과, 상기 베이스 기판 상에 형성되는 복수의 전극 패턴과, 상기 전극 패턴과 전기적으로 연결되는 전도성 패드와, 상기 전도성 패드를 통하여 상기 전극 패턴과 전기적으로 연결되고, 상기 전극 패턴 상에 장착되는 반도체 소자와, 상기 전도성 패드 및 반도체 소자를 밀폐시키고, 상기 전극 패턴 상에 형성되는 제 1 보호층을 포함하고, 상기 제 1 보호층은 상기 반도체 소자의 측면부에 형성되는 사이드 필과, 상기 반도체 소자의 하측에 형성되는 언더 필을 포함한다.
또한, 본 실시예의 반도체 패키지 제조 방법은, 베이스 기판 상에 기설정된 간격만큼 이격되도록 전극 패턴을 형성하는 단계와, 상기 전극 패턴과 전기적으로 연결되는 전도성 패드와, 상기 전도성 패드 상에 반도체 소자를 장착하는 단계와, 상기 전도성 패드 및 상기 반도체 소자를 밀폐시키는 제 1 보호층을 상기 전극 패턴 상에 형성하는 단계를 포함하고, 상기 제 1 보호층을 형성하는 단계는, 상기 반도체 소자의 측면부에 방열 도료를 도포 또는 증착하는 제 1 박막 형성공정에 의하여 수행되고, 상기 제 1 박막 형성공정은 상기 방열 도료가 상기 반도체 소자의 측면부와 접하도록 형성되는 사이드 필과, 상기 방열 도료가 상기 전도성 패드들 사이의 공간을 통하여 상기 반도체 소자의 하부에 형성되는 언더 필을 형성하는 것을 특징으로 한다.
제안되는 바와 같은 반도체 패키지는 다양한 전자 기기의 IC로 동작될 수 있으며, 특히, 반도체 소자에서 고열이 발생되는 경우에 효과적으로 외부로 방열시킬 수 있는 장점이 있다.
도 1은 본 실시예의 반도체 패키지들이 PCB의 베이스 기판 상에서 제조되는 모습을 보여주는 도면이다.
도 2 내지 도 5는 일 실시예의 반도체 패키지를 제조하는 방법을 설명하기 위한 도면이다.
도 6은 다른 실시예의 반도체 패키지의 구성을 보여주는 도면이다.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경 등의 실시변형을 포함한다고 할 것이다.
도 1은 본 실시예의 반도체 패키지들이 PCB의 베이스 기판 상에서 제조되는 모습을 보여주는 도면이다.
본 발명의 사상이 적용되는 반도체 패키지는, LCD, PDP, OLED. LED 및 RFID 등과 같은 반도체 소자가 채용되는 디스플레이 기기 패널 본체의 가장자리에 설치되는 TCP(Tape Carrier Package) 또는 씨오에프에 탑재되는 드라이버 IC가 될 수 있다. 그리고, 본 발명의 사상은 탄성을 갖는 필름 재질의 플렉서블 PCB 뿐만 아니라, 수백 마이크로미터의 두께를 갖는 일반 PCB 에도 적용될 수 있으며, 이것은 결국 베이스 기판(110)의 종류에 관계없이 본 발명의 사상이 적용가능하다고 볼 수 있다.
도 1을 참조하면, 실시예의 반도체 패키지들(101,102)은 베이스 기판(110) 상에 제조되고, 이들 반도체 패키지들은 앞서 설명한 드라이버 IC로 사용되거나, 파워 또는 튜너용 IC 등으로 사용될 수 있다.
이러한 반도체 패키지들에는 신호 처리를 위한 반도체 소자(140)가 각각 마련되며, 이러한 반도체 소자의 동작시에 발생되는 열을 효과적으로 방출하기 위한 공정이 본 실시예에 따라 수행될 수 있다. 즉, 베이스 기판(110) 상에 다수의 전극 패턴들과 반도체 소자(140)를 형성한 다음에는, 본 실시예에 따라 상기 반도체 소자(140)의 네 측면을 방열 도료로 도포하는 공정이 수행되고, 그 다음, 각각의 반도체 패키지들을 분리하기 위한 절단 공정이 수행될 수 있다.
도 2 내지 도 5를 참조하여 본 실시예의 반도체 패키지를 제조하는 방법을 설명하여 본다.
먼저, 도 2를 참조하면, 베이스 필름(110) 상에 적용될 드라이버 IC 소자로 동작하기 위한 다수의 전극 패턴들(120)을 형성하며, 상기 전극 패턴(120)은 반도체 소자(140)의 크기를 고려하여 소정 간격 이격되도록 형성된다.
그리고, 상기 전극 패턴(120)은 반도체 소자와 전기적으로 연결되는 구성으로서, 반도체 소자를 대향하는 부위를 인너 리드(121), 반대측으로 향하는 부위를 아우터 리드(122)라고 구분할 수도 있다.
그 다음, 도 3을 참조하면, 상기 반도체 소자(140) 상에 금속 재질의 전도성 패드(141)를 형성하고, 상기 전도성 패드(141)를 통하여 상기 전극 패턴(120)과 전기적으로 연결되도록 하기 위하여 상기 반도체 소자(140)를 상기 전극 패턴(120)상에 장착한다.
그리고, 상기 전도성 패드(141)는 상기 반도체 소자(140)에 장착되고, 숄더 범프(solder bump) 또는 골드 범프(gold bump)로 형성될 수 있다.
상기 전극 패턴(120) 상에는 상기 전도성 패드(141)와 소정 간격을 두고 배치되는 제 2 보호층(130)을 형성한다. 상기 제 2 보호층(130)은 절연물질로 이루어지며, 필요에 따라서는, 상기 전극 패턴(120) 상에 상기 제 2 보호층(130)을 형성하지 않는 것도 가능하다.
그 다음, 도 4 및 도 5를 참조하면, 상기 반도체 소자(140)의 주변부에 방열 도료를 도포 또는 증착하는 박막 형성공정을 수행한다. 여기서, 방열 도료는 상기 반도체 소자(140)의 주변부 둘레에 모두 형성되고, 상기 형성된 방열 도료는 추후의 경화 공정을 거치면서 상기 반도체 소자(140)의 방열을 돕고, 외부의 충격으로부터 상기 반도체 소자(140)를 보호하기 위한 제 1 보호층(150)이 된다.
상기 제 1 보호층(150)은 그 형성 위치에 따라, 상기 반도체 소자(140)의 측면부에 형성되는 사이드 필(152)과, 상기 반도체 소자(140)의 하측에 형성되는 언더 필(151)로 구성될 수 있다. 도 6과 함께 다른 실시예에서도 설명하겠지만, 본 실시예의 방열 도료가 상기 반도체 소자(140)의 상부면을 덮도록 형성될 수 있으며, 이 경우 상기 제 1 보호층(150)은 어퍼 필도 포함할 수 있다.
한편, 제 1 보호층(150)은 상기 전도성 패드(141)와 제 2 보호층(130) 사이의 공간에 충진되면서 상기 반도체 소자(140)의 측면부와 접하도록 형성되는 사이드 필(152)과, 방열 도료를 상기 반도체 소자(140)의 측면부를 향하여 도포 또는 증착시키는 때에 전도성 패드들 사이의 공간을 통하여 반도체 소자(140) 하부로 흘러들어감으로써 형성되는 언더 필(151)을 포함한다. 상기 언더 필(151) 역시 상기 반도체 소자(140)의 하부면과 접할 수 있도록, 방열 도료의 도포 또는 증착시에 그 방열 도료의 양을 조절할 필요가 있다.
도면에 도시된 바와 같이, 상기 사이드 필(152)은 노출되어 있는 전극 패턴(120) 상부면에도 형성된다.
방열 도료를 도포 또는 증착하는 박막 형성공정은, X축과 Y축의 평면 이동이 가능한 도포장치에 의하여 수행될 수 있으며, 이러한 도포장치는 z축 방향으로의 상하 방향 이동도 가능한 경우에는 반도체 소자(140)의 측면으로 떨어지는 방열 도료의 양 또는 속도를 제어하는 것 역시 가능하다.
이러한 도포장치를 이용하여 상기 사이드 필(152)을 형성하는 때에는, 상기 반도체 소자(140)의 주변부를 따라 도포장치가 이동하며, 도포장치의 배출구를 통하여 방열 물질과 접착 물질이 혼합된 방열 도료가 배출되는 것에 의하여 상기 사이드 필(152)이 형성되고, 반도체 소자 하측으로 흘러들어간 방열 도료에 의해서는 언더 필(151)이 형성된다.
상세히, 상기 제 1 보호층(150)의 구성물질이 되는 방열 도료는 방열을 위한 물질과 함께, 인접한 다른 구성요소와의 접착력을 향상시키기 위한 물질이 포함되어 있다. 이로 인하여, 상기 제 1 보호층(150)을 구성하는 상기 사이드 필(152)과 상기 언더 필(151)은 상기 반도체 소자(140)에서 발생되는 열을 효과적으로 방열시키는 역할 뿐만 아니라 접촉된 다른 구성요소의 위치를 견고하게 고정시킬 수 있는 역할도 수행한다.
상기 사이드 필(152)의 경우, 상기 전극 패턴(120) 상에 위치하면서, 상기 전도성 패드(141)와 제 2 보호층(130)의 위치를 고정시키는 역할을 하며, 특히, 상기 반도체 소자(140)를 지지하는 전도성 패드(141)는 외부의 열이나 습도 또는 충격으로 인하여 전극이 오픈 또는 쇼트되는 현상을 방지하는 역할을 수행한다.
도면에서는, 상기 전극 패턴(120) 상에 제 2 보호층(130)이 형성되고, 상기 사이드 필(152)은 상기 전극 패턴(120) 상에서 전도성 패드(141)와 제 2 보호층(130) 사이의 공간에 형성되는 것으로 도시되어 있다. 그러나, 실시예에 따라서는, 상기 제 2 보호층(130)을 형성하지 않는 것도 가능하다. 이 경우, 상기 사이드 필(152)은 상기 전극 패턴(120) 상부와, 상기 전도성 패드(141) 측면에 형성된다.
이러한 특성을 갖는 제 1 보호층을 구성하는 방열 도료에 대해서 좀 더 자세히 설명하여 본다.
제 1 보호층을 형성하는 방열 도료는 미립 입자들로 이루어진 방열 물질과, 상기 방열 물질을 함유하면서 방열 도료의 접착성을 향상시키는 접착 물질을 포함한다.
그리고, 방열 도료는 색을 결정하게 하는 염색 물질을 더 포함할 수 있다. 예를 들어, 상기 방열 물질과 접착 물질 이외에 흑연의 염색 물질을 더 첨가하는 경우에는, 반도체 패키지에 형성된 방열층이 검은색으로 구현될 수 있다.
방열 도료를 구성하는 제 1 물질인 상기 방열 물질은, 산화알루미늄, 산화철 등의 금속산화물이 포함된 열전도성 물질이 사용될 수 있으며, 제 2 물질인 접착 물질은은 에폭시 수지와 이미다졸(Imidazole)이 포함된 레진 구성물로 이루어지거나 에폭시 수지와 아민(Amine)이 포함된 레진 구성물로 이루어질 수 있다.
여기서, 산화알루미늄은 80~90중량% 범위로 함유되고, 상기 레진 구성물은 1~10중량%범위로 함유될 수 있으며, 그 외에는 염색 물질이나, 경화제 등을 더 첨가할 수 있다. 상기 산화알루미늄의 비율이 제안되는 범위 미만이 되는 경우에는 방열 효과가 떨어지게 되고, 제안되는 범위를 초과하여 포함되는 경우에는 반도체 소자 상에서의 접착력이 약화될 수 있다. 그리고, 상기 산화알루미늄의 입자들이 서로 연결되는 경우에 도면과 같이 방열 루트가 형성되고, 반도체 소자에서 발생되는 열은 이러한 방열 루트를 따라 쉽게 외부로 방열될 수 있다.
이러한 방열 특성과, 소정의 탄성력으로 외부의 충격을 완충시킬 수 있는 방열 도료를 이용하여, 반도체 소자(140)의 일부분을 덮는 보호층이 형성되는 경우에, 액정 패널의 드라이버 IC로 사용되더라도, 고해상도의 TV, 모니터에서 발생하는 고열을 사이드 필과 언더 필이 효과적으로 방열시킬 수 있다.
이하에서는, 실시예의 제 1 보호층이 사이드 필 및 언더 필 이외에, 반도체 소자(140) 상부면을 덮는 어퍼 필도 포함하도록 형성되는 경우를 설명하여 본다.
도 6은 다른 실시예의 반도체 패키지의 구성을 보여주는 도면이다.
도 6에 도시되는 다른 실시예의 반도체 패키지는, 본 실시예의 방열 도료로 이루어진 제 1 보호층(150)이 반도체 소자(140)의 측면에 위치하는 사이드 필(152)과, 상기 반도체 소자(140)의 하측에 위치하는 언더 필(151)과, 상기 반도체 소자(140)의 상부면에 위치하는 어퍼 필(153)로 구성되는 것을 특징으로 한다.
상기 사이드 필(152) 및 언더 필(151) 형성을 위한 박막 형성공정과, 상기 어퍼필(153) 형성을 위한 박막 형성공정이 각각 수행된 다음에는, 방열 도료를 경화시키기 위한 공정들이 수행될 수 있으며, 이러한 경화 공정은 각각의 박막 형성공정 다음에 수행되거나, 상기 어퍼 필(153)까지 형성한 다음에 1회만 수행되는 것도 가능하다.
한편, 상기 사이드 필(152) 및 어퍼필(153)을 각각 별개의 박막 형성공정으로 형성하지 않고, 동일한 박막 형성공정으로 형성될 수도 있다. 또한, 상기 제 2 보호층(130)을 형성하지 않을 수 있으며, 이때 어퍼 필(153)은 상기 반도체 소자(140), 사이드 필(152) 및 전극 패턴(120) 상에 형성될 수 있다.
그리고, 상기 어퍼필(153)의 경우, 상기 반도체 소자(140)와, 사이드 필(152)과, 제 2 보호층(130) 상에 도포되어, 이들 구성요소들의 위치를 고정시키는 것과 함께, 상기 반도체 소자(140)를 외부의 충격으로부터 보호한다. 결국, 제 1 보호층(150)이 상기 반도체 소자(140)의 상부면 뿐만 아니라 반도체 소자(140)의 측면과, 전도성 패드(141)의 측면에 도포되는 것에 의하여, 보다 견고히 접촉된 구성요소들을 보호할 수 있다.
이러한 구조를 갖는 반도체 패키지는 반도체 소자에서 발생되는 고열을 효과적으로 외부로 방열시킬 수 있으며, 이것은 초고해상도의 TV나 모니터 등에서 액정 패널 외의 외관을 형성하는 베젤이나 샤시들의 재질 변화를 가져올 수 있다. 예를 들면, 초고해상도의 TV의 경우, 보다 슬림화한 디자인을 구현하기 위하여 베젤과 샤시 부분을 축소시켜야 하는데, IC에서 발생되는 고열에 견디기 위하여 알루미늄 등의 소재가 사용되었으나, 본 실시예에 따라 효과적으로 IC의 발열을 줄일 수 있게 되면, TV의 베젤과 샤시를 플라스틱 소재로 형성하는 것도 가능하며, 이것은 제품의 경량화를 가능하게 하고, 기기의 폭을 줄일 수 있으며, 당연히 생산비용의 절감 효과를 가져올 수 있다.

Claims (11)

  1. 베이스 기판과,
    상기 베이스 기판 상에 형성되는 복수의 전극 패턴과,
    상기 전극 패턴과 전기적으로 연결되는 전도성 패드와,
    상기 전도성 패드를 통하여 상기 전극 패턴과 전기적으로 연결되고, 상기 전극 패턴 상에 장착되는 반도체 소자와,
    상기 전도성 패드 및 반도체 소자를 밀폐시키고, 상기 전극 패턴 상에 형성되는 제 1 보호층을 포함하고,
    상기 제 1 보호층은 상기 반도체 소자의 측면부에 형성되는 사이드 필과, 상기 반도체 소자의 하측에 형성되는 언더 필을 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 보호층은 상기 반도체 소자의 상부면을 덮도록 형성되는 어퍼 필을 더 포함하는 반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 보호층은 상기 반도체 소자로부터 발생되는 열을 방열시키기 위한 열전도성 물질을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 제 1 보호층은 상기 열전도성 물질과 함께 상기 전극 패턴, 전도성 패드 및 반도체 소자와 접착되게 하는 접착 물질을 더 포함하여 이루어진 방열 도료인 것을 특징으로 하는 반도체 패키지.
  5. 제 3 항에 있어서,
    상기 열전도성 물질은 산화알루미늄 또는 산화철로 이루어지고,
    상기 접착 물질은 에폭시 수지와 이미다졸(Imidazole)이 포함된 레진 구성물 또는 에폭시 수지와 아민(Amine)이 포함된 레진 구성물로 이루어지는 것을 특징으로 하는 반도체 패키지.
  6. 베이스 기판 상에 기설정된 간격만큼 이격되도록 전극 패턴을 형성하는 단계와,
    상기 전극 패턴과 전기적으로 연결되는 전도성 패드와, 상기 전도성 패드 상에 반도체 소자를 장착하는 단계와,
    상기 전도성 패드 및 상기 반도체 소자를 밀폐시키는 제 1 보호층을 상기 전극 패턴 상에 형성하는 단계를 포함하고,
    상기 제 1 보호층을 형성하는 단계는, 상기 반도체 소자의 측면부에 방열 도료를 도포 또는 증착하는 제 1 박막 형성공정에 의하여 수행되고,
    상기 제 1 박막 형성공정은 상기 방열 도료가 상기 반도체 소자의 측면부와 접하도록 형성되는 사이드 필과, 상기 방열 도료가 상기 전도성 패드들 사이의 공간을 통하여 상기 반도체 소자의 하부에 형성되는 언더 필을 형성하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 1 박막 형성공정 후, 상기 반도체 소자 상부면에 상기 방열 도료를 도포 또는 증착하기 위한 제 2 박막 형성공정을 더 수행하고,
    상기 제 2 박막 형성공정에 의하여 상기 사이드 필과 연결되는 어퍼 필이 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 방열 도료는 상기 반도체 소자로부터 발생되는 열을 방열시키기 위한 열전도성 물질을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  9. 제 8 항에 있어서,
    상기 방열 도료는 상기 열전도성 물질과 함께 상기 전극 패턴, 전도성 패드 및 반도체 소자와 접착되게 하는 접착 물질을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 제 8 항에 있어서,
    상기 열전도성 물질은 산화알루미늄 또는 산화철로 이루어지고,
    상기 접착 물질은 에폭시 수지와 이미다졸이 포함된 레진 구성물 또는 에폭시 수지와 아민이 포함된 레진 구성물로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  11. 제 10 항에 있어서,
    상기 열전도성 물질은 80~90중량%가 함유되고, 상기 접착 물질은 1~10중량%가 함유되는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020140021241A 2014-02-24 2014-02-24 반도체 패키지 및 그 제조 방법 KR20150099992A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140021241A KR20150099992A (ko) 2014-02-24 2014-02-24 반도체 패키지 및 그 제조 방법
PCT/KR2014/002812 WO2015125998A1 (ko) 2014-02-24 2014-04-02 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140021241A KR20150099992A (ko) 2014-02-24 2014-02-24 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150099992A true KR20150099992A (ko) 2015-09-02

Family

ID=53878490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140021241A KR20150099992A (ko) 2014-02-24 2014-02-24 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20150099992A (ko)
WO (1) WO2015125998A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119650A (ja) * 2002-09-26 2004-04-15 Nec Kansai Ltd 半導体装置
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
KR101214292B1 (ko) * 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
JP5549568B2 (ja) * 2009-12-15 2014-07-16 信越化学工業株式会社 光半導体素子封止用樹脂組成物及び当該組成物で封止した光半導体装置
KR101183184B1 (ko) * 2010-10-19 2012-09-14 엘지이노텍 주식회사 칩 온 필름 패키지 및 그 제조방법

Also Published As

Publication number Publication date
WO2015125998A1 (ko) 2015-08-27

Similar Documents

Publication Publication Date Title
TWI541955B (zh) Cof型半導體封裝及其製造方法
US7915727B2 (en) Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
US9831190B2 (en) Semiconductor device package with warpage control structure
US20080258290A1 (en) Semiconductor device and method for manufacturing the same
KR102313698B1 (ko) 유연성 있는 반도체 패키지 및 이의 제조 방법
US20050206016A1 (en) Semiconductor device and manufacturing method thereof, and liquid crystal module and semiconductor module having the same
KR101566593B1 (ko) 반도체 패키지
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
CN101692443B (zh) 薄膜覆晶型半导体封装及显示装置
US20110267320A1 (en) Flexible device and fabricating method thereof
US9406583B2 (en) COF type semiconductor package and method of manufacturing the same
KR101677322B1 (ko) 반도체 패키지 및 이를 제조하는 방법
KR20180121058A (ko) 플렉서블 반도체 패키지
KR101666711B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR101585756B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
US20190287931A1 (en) Chip on film package
TWI556366B (zh) 薄膜覆晶封裝結構及其可撓性線路載板
CN105097560B (zh) 封装半导体器件的方法和用于执行所述方法的设备
KR20100029629A (ko) 방열용 접착층을 구비하는 테이프 패키지 및 이를 구비하는디스플레이 장치
KR101537451B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR20150099992A (ko) 반도체 패키지 및 그 제조 방법
KR20150062429A (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
TWM610924U (zh) 撓性半導體封裝構造
KR102250825B1 (ko) Ｃｏｆ 패키지
KR102485002B1 (ko) 반도체 방열 패키지 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application