TWI541955B - Cof型半導體封裝及其製造方法 - Google Patents

Cof型半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI541955B
TWI541955B TW103106293A TW103106293A TWI541955B TW I541955 B TWI541955 B TW I541955B TW 103106293 A TW103106293 A TW 103106293A TW 103106293 A TW103106293 A TW 103106293A TW I541955 B TWI541955 B TW I541955B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
heat
electrode pattern
protective layer
weight
Prior art date
Application number
TW103106293A
Other languages
English (en)
Other versions
TW201521165A (zh
Inventor
金成振
金俊一
金學模
Original Assignee
東部高科股份有限公司
金成振
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130142046A external-priority patent/KR101537451B1/ko
Priority claimed from KR1020130147066A external-priority patent/KR20150062429A/ko
Application filed by 東部高科股份有限公司, 金成振 filed Critical 東部高科股份有限公司
Publication of TW201521165A publication Critical patent/TW201521165A/zh
Application granted granted Critical
Publication of TWI541955B publication Critical patent/TWI541955B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

COF型半導體封裝及其製造方法
本發明有關於一種COF型半導體封裝，有效地保護製造於柔韌膜PCB之上的COF型半導體封裝遭受外部衝擊的同時，可有效地釋放由半導體封裝產生的熱量的結構。
一般的液晶顯示裝置是利用電場調節液晶的透光率來顯示影像的設備。為顯示這種影像，液晶顯示裝置包括液晶單元排列成矩陣形態的液晶面板，與用於驅動液晶面板的驅動電路。這種液晶顯示裝置相較於陰極射線管可小型化，進而廣泛的用於可擕式電視機或可擕式個人電腦等的顯示裝置。
為驅動液晶顯示裝置的液晶面板需要資料驅動器與閘極驅動器，這種資料驅動器與閘極驅動器被多個積體電路(Integrated Circuit：IC)實現整合化，已整合化的資料驅動IC與閘極驅動IC分別安裝於帶式載體封裝(Tape Carrier Package：TCP)上，以卷帶自動接合(TAB：Tape Automated Bonding)方式連接於液晶面板，或者以玻璃覆晶COG(Chip On Glass)方式安裝於液晶面板上。
尤其，現在體現高解析度的顯示裝置的出現，以及對可降低成本的高整合度IC有需求的情況下，顯示裝置必需的積體電路的散熱問題越來越備受關注。這種發熱問題不僅會影響到電路的穩定性，更能威脅到軟性基膜的耐熱溫度。而且，最近全高清(FHD)或者超高清(UHD)電視機的超高解析度顯示裝置因積體電路的發熱問題，對形成電視機外觀的框架也必須要考慮到耐熱性的情況。
若能夠充分釋放由積體電路產生的熱量，則會更容易解決使用積體電路的多種顯示裝置的外觀設計或材質等問題。
。本發明是對如上所述的習知的技術性問題提出了解決方法，尤其，提出了作為用於液晶面板或者印刷基板等的半導體元件，半導體元件裝載於柔韌膜之上的結構的覆晶薄膜(COF，Chip On Film)半導體元件封裝的發熱結構。
並且，欲提供在形成於柔韌膜之上的半導體元件上形成散熱塗料，進而不僅固定半導體元件的位置，而且易於從外部保護半導體元件的結構。
實施例的COF型半導體封裝是用於顯示裝置的驅動IC用半導體封裝，其包括：柔韌膜；形成於柔韌膜之上的電極圖案；與電極圖案電連接的導電板；藉由導電板電連接於電極圖案，裝配於電極圖案上的半導體元件；及密封導電板及半導體元件，形成於電極圖案之上的第一保護層，且第一保護層包括為釋放由半導體元件產生的熱量的導熱物質。
而且，實施例的COF型半導體封裝的製造方法作為包括裝載於COF的半導體元件的半導體封裝的製造方法，其中包括：在柔韌膜上按已設定的距離間隔形成電極圖案的階段；將與電極圖案電連接的半導體元件裝配於電極圖案之上的階段；將與電極圖案及半導體元件電連接的導電板形成於半導體元件的階段；及將密封導電板及半導體元件的第一保護層形成於電極圖案上的階段，且第一保護層包括為釋放半導體元件產生的熱量的導熱物質。
如上所提出的COF型半導體封裝能夠有效地向外部釋放由半導體元件產生的高熱量，其可致使在超高解析度的電視機或者顯示幕上形成除液晶面板之外的外觀的邊框或者底架的材質發生變化。例如，超高解析度的電視機，為體現更加纖細的外觀設計應該縮小邊框與底架部分，為耐於由IC產生的 高熱量，雖使用了鋁等素材，但如果根據本實施例能夠有效地減少IC的發熱，電視機的邊框與底架也可用塑膠作為素材，這能夠帶來產品的輕量化，減少生產費用的效果。
10‧‧‧散熱塗料
100‧‧‧半導體封裝
11‧‧‧散熱物質
110‧‧‧基膜
12‧‧‧黏貼物質
120‧‧‧電極圖案
130‧‧‧第二保護層
140‧‧‧半導體元件
141‧‧‧導電板
150‧‧‧第一保護層
151‧‧‧底部填充膠
152‧‧‧上部填充膠
200‧‧‧灌封機
20‧‧‧灌封腔
21、22、23、24‧‧‧半導體封裝
30‧‧‧塗布腔
31‧‧‧塗布裝置
311‧‧‧噴射噴嘴
312‧‧‧攝像機
313‧‧‧噴射口
314‧‧‧噴嘴支撐框架
315‧‧‧驅動部
40‧‧‧硬化腔
41‧‧‧第一引導卷軸
42‧‧‧第二卷軸
50‧‧‧回收腔
51‧‧‧回收卷軸
52‧‧‧輔助卷軸
第1圖是表示本實施例的COF型半導體封裝的構成的示意圖。
第2至5圖是說明實施例的半導體封裝的製造方法的示意圖。
第6圖是放大表示實施例的散熱塗料的示意圖。
第7圖是表示根據實施例為製造COF型半導體封裝的各個腔的構成的示意圖。
第8圖是對用於塗布實施例的散熱塗料的灌封機進行舉例說明的示意圖。
第9圖是說明備於實施例的塗布腔內的塗布裝置的構成的示意圖。
第10圖是根據實施例將底部填充膠薄膜形成後，執行硬化步驟及為形成上部填充膠的薄膜形成步驟時的系統示例圖。
第11圖是表示根據另一實施例的半導體封裝的構成的示意圖。
第12圖是表示根據再一實施例的半導體封裝的構成的示意圖。
第13圖是表示根據再一實施例的半導體封裝的構成的示意圖。
第1圖是表示本實施例的COF型半導體封裝的構成的示意圖。
首先，本發明可用設置於採用如液晶顯示幕(LCD)、等離子顯示板(PDP)、有機發光二極體(OLED)、發光二極體(LED)及無線射頻識 別(RFID)等半導體元件的顯示裝置面板本體邊沿的帶式載體封裝TCP(Tape Carrier Package)或者裝載於COF的驅動IC實施。
參照第1圖，實施例的半導體封裝100包括柔韌膜素材的基膜110，與形成於基膜110之上的電極圖案120，與電極圖案120電連接的導電板141，與位於導電板141之上的半導體元件140，與形成於電極圖案120之上並且與導電板141隔有預定間距而形成的第二保護層130，及形成於半導體元件140與第二保護層130之上的第一保護層150。
其中，導電板141裝配於半導體元件140，可由焊接凸點(solder bump)或者金凸塊(gold bump)形成。作為另一實施例，導電板141可與半導體元件140形成一體，這時，形成電極圖案120以後，藉由把形成於半導體元件140下部的導電板141固定於電極圖案120上部面的步驟，可將導電板141與半導體元件140一起放置。
尤其，第一保護層150形成於第二保護層130及半導體元件140之上，其利用散熱塗料，致使半導體元件140被密封。
具體地，第一保護層150藉由塗布或者蒸鍍等薄膜形成方法形成於在基膜110之上露於外部的半導體元件140的全部表面與第二保護層130之上。如此形成的第一保護層150不僅保護包括於半導體封裝的構成要素遭受外部衝擊，而且有效地釋放所產生的熱量。
並且，第一保護層150根據其形成的位置，可區分為底部填充膠151與上部填充膠152。底部填充膠151形成於半導體元件140與第二保護層130之間的空間，上部填充膠152是由底部填充膠151被擴張的形狀，形成於半導體元件140、底部填充膠151及第二保護層130之上。其中，上部填充膠152密封露於基膜110之上的半導體元件140及底部填充膠151的全部表面，密封至少一部分的第二保護層130。
作為第一保護層150的構成物質的散熱塗料包含有為了散熱的物質與為了提高相鄰的不同構成要素的黏貼力的物質。由此，構成第一保護層150的底部填充膠151與上部填充膠152不僅對半導體元件140產生的熱量有效地執行散熱，而且能夠堅固地固定接觸到的不同構成要素的位置。
若是底部填充膠151，其位於電極圖案120之上，起到固定導電板141與第二保護層130的位置的作用，尤其，支撐半導體元件140的導電板141執行防止由外部的熱量或濕度或衝擊而引起電極開路或短路現象的作用。
而且，若是上部填充膠152，其塗布於半導體元件140，與底部填充膠151，與第二保護層130之上，固定其構成要素的位置，且保護半導體元件140遭受外部衝擊。終歸，因第一保護層150不僅塗布於半導體元件140的上部面，而且塗布於半導體元件140的側面與導電板141的側面，進而能夠保護更加堅固接觸的構成要素。
在本實施例中，為了形成第一保護層150，可分別執行為了形成底部填充膠151的鍍層，蒸鍍等薄膜形成步驟，與為了形成上部填充膠152的鍍層，蒸鍍等薄膜形成步驟。另外，不如此分別形成底部填充膠151及上部填充膠152，而利用同一薄膜形成步驟可一併形成。此時，分別形成底部填充膠151及上部填充膠152時，底部填充膠151能夠更加緊貼地形成於導電板141上。
在圖式中示出，在電極圖案120之上形成有第二保護層130，在電極圖案120之上，在導電板141與第二保護層130之間的空間形成有底部填充膠151。但是，根據實施例，也有可能不形成第二保護層130。此時，底部填充膠151形成於電極圖案120上部，與導電板141的側面。另外，如上所述不形成上述第二保護層130時，不個別形成底部填充膠151及上部填充膠152，而可以一體形成底部填充膠151及上部填充膠152。對於這些實施例，參考圖式將在後文敘述。
另外，第一保護層150，即對構成底部填充膠151與上部填充膠152的散熱塗料進行詳細的說明。
第6圖是放大表示實施例的散熱塗料的示意圖。
參照第6圖，實施例的散熱塗料10包括由微粒子構成的散熱物質11，與含有散熱物質11，並且提高散熱塗料的黏貼性的黏貼物質12。
而且，更可以包括決定散熱塗料10顏色的染色物質。例如，除散熱物質11與黏貼物質12外，再添加石墨的染色物質時，形成於半導體封裝的散熱層可體現為黑色。
作為構成散熱塗料10的第一物質的散熱物質11，可使用包括氧化鋁，氧化鐵等金屬氧化物的導熱物質，作為第二物質的黏貼物質12，可由包含環氧樹脂與咪唑(Imidazole)的樹脂組成物構成或者由包含環氧樹脂與胺(Amine)的樹脂組成物構成。
其中，金屬化合物的含量範圍是80至90重量%，樹脂組成物的含量範圍可以是1至10重量%，此外更可添加染色物質或者硬化劑等。金屬化合物的比例未達到所提出的範圍時，會降低散熱效果，包含超過提出的範圍時，半導體元件上的黏貼力可能會被減弱。並且，金屬氧化物的粒子相互連接時，如圖式所示形成散熱管道，隨著這種散熱管道，能夠易於釋放半導體元件產生的熱量。
另外，電極圖案120隔有預定間距地配置於基膜110之上，形成於導電板141之上的半導體元件140的下側因電極圖案120之間的空間形成空的空間。
具有這種結構的COF型半導體封裝用作液晶面板的驅動IC，底部填充膠151及上部填充膠152可有效地釋放由高解析度的電視機，顯示幕產生的高熱量。
下面，對實施例的半導體封裝的製造方法進行說明。作為參考，參照第2至5圖，以一個半導體封裝為中心說明其製造方法，參照第7至10圖，對用卷對卷(Reel to Reel)方式製造多個半導體封裝的一系列過程進行說明。
首先，參照第2至5圖，說明單元的半導體封裝的形成過程。
參照第2圖，作為柔韌膜的基膜110之上形成電極圖案120，考慮到半導體元件140的大小，以預定間距間隔形成電極圖案120。即，致使電極圖案120與半導體元件140的一部分重疊，以預定間距間隔形成。
之後，參照第3圖，在半導體元件140之上形成金屬材質的導電板141。為了使半導體元件140藉由導電板141電連接於電極圖案120，導電板141與電極圖案120電連接地形成。作為一實施例，導電板141位於半導體元件140及電極圖案120之間，與半導體元件140及電極圖案120進行接觸，進而電連接於半導體元件140及電極圖案120。
並且，在電極圖案120之上形成與導電板141隔有預定間距配置的第二保護層130。第二保護層130由絕緣物質構成，根據需要，在電極圖案120之上也有可能不形成第二保護層130。
之後，參照第4圖，在半導體元件140的周邊部執行對散熱塗料10進行塗布或者蒸鍍的第一薄膜形成步驟。其中，在半導體元件140的周邊部的周圍均形成有散熱塗料10，已形成的散熱塗料10填充於導電板141與第二保護層130之間的空間便成為底部填充膠151。如圖所示，底部填充膠151更形成於露出的電極圖案120的上部面。
塗布或者蒸鍍散熱塗料10的薄膜形成步驟，可由第8圖示出的灌封機200執行，灌封機200沿Z軸方向的上下方向移動的同時，也可以沿X軸及Y軸方向平面移動。
雖未圖示，但更可以備有利用灌封機200提供散熱塗料10的裝置，也可以備有分別貯存有構成散熱塗料10的散熱物質，與黏貼物質的罐。
利用這種灌封機200形成底部填充膠151時，灌封機200沿半導體元件140的周邊部移動，根據混合有散熱物質與黏貼物質的散熱塗料10藉由灌封機200的排出口排出而形成底部填充膠151。
另外，形成底部填充膠151以後，藉由擴張底部填充膠151，在半導體元件140及第二保護層130之上也執行塗布或者蒸鍍散熱塗料的第二薄膜形成步驟。參照第5圖，藉由塗布散熱塗料10，在半導體元件140，第二保護層130及底部填充膠151之上形成上部填充膠152，進而密封半導體元件140。塗布或者蒸鍍為了形成上部填充膠152的散熱塗料10，也能夠由灌封機200來執行。
分別執行為了形成底部填充膠151的薄膜形成步驟，與為形成上部填充膠152的薄膜形成步驟之後，能夠執行使散熱塗料硬化的步驟，這種硬化步驟可以在各個薄膜形成步驟之後被執行，也可以在形成上部填充膠152之後僅執行一次。
另外，底部填充膠151及上部填充膠152不以個別不同的薄膜形成步驟形成，而可以用同一薄膜形成步驟形成。而且，有可能不形成第二保護層130，此時上部填充膠152可形成於半導體元件140、底部填充膠151及電極圖案120之上。對於其它實施例，參考圖式將在後文敘述。
另外，參照第7至10圖，以形成於柔韌膜之上的半導體元件為中心，說明為了分別形成底部填充膠與上部填充膠的薄膜形成步驟。
在本實施例中，在塑膠材質的柔韌膜之上形成半導體元件後，用卷對卷(Reel to Reel)方式執行為了形成底部填充膠的薄膜形成步驟，與為了形成上部填充膠的薄膜形成步驟。並且，如第7圖，形成於半導體元件140與第二保護層130之間的空間的底部填充膠151，與以在底部填充膠151被擴張的形狀，形成在半導體元件140、底部填充膠151及第二保護層130之上形成的上部填充膠152之後，可執行為了硬化底部填充膠151與上部填充膠152的步驟。而作為另一實施例，形成底部填充膠151後，進行硬化步驟，執行硬化工序後形成上部填充膠152也是有可能的。
詳細地，參照第7圖，卷有形成有半導體元件140的柔韌膜的預卷軸11收容於預燃室10內，卷有預卷軸11的基膜110由至少一個以上的輔助卷軸12 移送至相鄰的灌封腔20。其中，雖說明預卷軸11上卷有基膜110，但此處的基膜110應理解為包括柔韌性形態的基膜110，與形成於基膜110之上的電極圖案120，與形成於電極圖案120之上並由絕緣物質構成的第二保護層130，及與電極圖案導通的導電板141，與形成於導電板141之上的半導體元件140(參照第1圖)。
第3圖示出的圖中，在導電板141之上形成有半導體元件140的狀態下，通過灌封腔20的同時鍍層或塗布作為電路保護用樹脂的散熱塗料，以形成底部填充膠151，根據上述底部填充膠151形成對由導體(例如，銅或者鋁等導電物質)構成的電極圖案120的絕緣及半導體元件140的一次保護。
而且，在作為電路保護用樹脂的散熱塗料被鍍層或塗布的狀態下，藉由塗布腔30的同時在半導體元件140、底部填充膠151及第二保護層130之上進行對散熱塗料的塗布，以形成上部填充膠152。在實施例中，雖舉例說明了散熱塗料在柔韌膜之上被塗布，但作為另一實施例，在柔韌膜之上蒸鍍如散熱塗料等散熱物質，進而也有可能形成如底部填充膠151或者上部填充膠152等散熱層。
再參照第7圖，由預燃室10提供的基膜110移送至塗布電路保護用樹脂的灌封腔20。在灌封腔20中根據灌封機200的電路保護用樹脂塗布於半導體元件的4個側面。作為參考，第7圖的灌封腔20與塗布腔30內的半導體封裝表示為1號至4號的半導體封裝21、22、23、24，這是為了說明塗布的方法，而實際上基膜110上的半導體封裝隔有預定間隔進行配置。
灌封腔20內，如第8圖所示，備有把散熱塗料塗布於半導體元件側面的灌封機200，而灌封機200至少可以按2軸方向進行移動。例如，灌封機200可以沿x軸y軸方向移動，此時就可以在長方形半導體元件140的4個側面塗布散熱塗料。而且，灌封機200可以沿著圖中的z軸方向移動時，可以調節半導體元件140與灌封機200之間的距離，因此也可以調節向半導體元件140的側面掉落的散熱塗料的量。
另外，在灌封腔20內根據至少一個以上的灌封機200執行對於半導體元件140側面的散熱塗料的薄膜形成，其結果，形成第4圖中的底部填充膠151。為使底部填充膠151充滿於半導體元件140的側面與電極圖案120之間的空間則需要設計出灌封機200的位置。
基膜110在灌封腔20內塗布完電路保護用樹脂後，為了在半導體元件140上執行形成上部填充膠的薄膜形成步驟，基膜110移送至塗布腔30。
在塗布腔30內藉由至少一個以上的噴射噴嘴向半導體元件噴射散熱塗料，噴射噴嘴的數量可以根據塗布腔30的大小及形成於基膜110上的半導體元件的數量有多種改變。對備於塗布腔30內的塗布裝置31的構成，可以與第9圖一併參照。
參照第9圖，塗布裝置31包括用噴霧的方式向半導體元件方向噴射散熱塗料的至少一個以上的噴射噴嘴311，在噴射噴嘴311上可以備有能夠拍攝半導體元件上部面的電荷耦合(CCD)攝像機312。操作者或者電腦可以一邊確認藉由攝像機312觀察到的散熱塗料的塗布狀態，一邊控制藉由噴射噴嘴311噴射的散熱塗料的量或者速度。
而且，在噴射噴嘴311上備有決定散熱塗料的噴射方向或者噴射角度的噴射口313。
並且，塗布裝置31更包括為了使支撐噴射噴嘴311的噴嘴支撐框架314進行旋轉或者移動的驅動部315，驅動部315使得噴嘴支撐框架314可以沿y軸方向移動(在圖中前進與後退)，以及沿z軸方向移動(在圖中上升與下降)。如果噴嘴支撐框架314與噴射噴嘴311根據驅動部315的運轉沿y軸(或者x軸)方向移動，藉由噴射口313噴射的散熱塗料則可均勻塗布於半導體元件140、底部填充膠151之上。
在前已有所記載，雖在實施例中舉例說明將散熱塗料塗布於柔韌膜之上時的情況，但將本發明中提出的如散熱塗料等散熱物質蒸鍍於柔韌膜之上，進而形成如底部填充膠等散熱層也是有可能的。
以如上所述的方法在半導體元件140、底部填充膠151及第二保護層130上形成薄膜後的基膜110移送至硬化腔40，在硬化腔40內執行散熱塗料的硬化。
根據在硬化腔40內配置多個引導卷軸(第一引導卷軸41、第二卷軸42)，可以調節基膜110在硬化腔40內停留的時間。在硬化腔40內的硬化，可為熱硬化、UV硬化、常溫硬化，可以使用UV光源及熱硬化用烤箱執行硬化。
決定將基膜110移送至硬化腔40內的方向的引導卷軸雖圖示為第一引導卷軸41與第二卷軸42，但引導卷軸的配置與數量是完全可以變更的。
在硬化腔40中硬化的基膜110移送至回收腔50，基膜110卷於回收腔50內備有的回收卷軸51上。在回收腔50內更可以具有使基膜110移送至回收卷軸51的至少一個以上的輔助卷軸52。
經過如上所述的過程卷於回收卷軸51的基膜110具有如第5圖所示的結構。
如前所述的說明，改變硬化腔的位置，進而形成在半導體元件與第二保護層130之間形成的底部填充膠151後，執行硬化步驟，執行硬化步驟後執行為了形成上部填充膠152的薄膜形成步驟。
第10圖是根據本實施例薄膜形成底部填充膠151後執行硬化步驟及為了形成上部填充膠152的薄膜形成步驟時的系統示例圖。
在第7圖中，將實施例說明為在灌封腔塗布電路保護用樹脂後，在塗布腔塗布散熱塗料，之後執行硬化腔內的硬化步驟。但是，如第10圖，由預燃室10提供的基膜110通過灌封腔20以後，移送至硬化腔40，其後設有為塗布散熱塗料的塗布腔30。
並且，作為另一實施例，不構成塗布腔30時，在半導體元件的側面可以只形成底部填充膠151，相反不構成上述灌封腔20時，在半導體元件的上部面可以只形成上部填充膠152。如此多種實施例的可行性是因為，本實施例的散熱塗料不僅是有保護電路的作用，而且也有釋放半導體元件產生的熱量的作用。
對於根據本實施例可以有多種形成方法的半導體封裝的構成，將與圖式一併進行說明。
第11圖是表示根據另一實施例的半導體封裝的構成的示意圖。
參照第11圖，包括形成於作為柔韌膜的基膜110之上的電極圖案120，與形成於電極圖案120之上的導電板141，與藉由導電板141與電極圖案120電連接的半導體元件140，與密封導電板141及半導體元件140，且形成於電極圖案120之上的保護層。
尤其，第一保護層150直接形成於電極圖案120之上，且包括為了密封半導體元件140、導電板141及電極圖案120的底部填充膠151，與為了密封半導體元件140、底部填充膠151及電極圖案120的上部填充膠152。
即，底部填充膠151形成於電極圖案120的上部面的一部分與半導體元件140及導電板141的側面，上部填充膠152形成於半導體元件140、底部填充膠151及電極圖案120之上。底部填充膠151不形成於半導體元件140側面的全部時，上部填充膠152也形成於半導體元件140的側面。
另外，如上所述，不形成第二保護層130時，不個別形成底部填充膠151及上部填充膠152，可以一體地一次形成底部填充膠151及上部填充膠152。這種實施例圖示於第12圖。
第12圖是表示根據再一實施例的半導體封裝的構成的示意圖。
參照第12圖，圖示出在電極圖案120之上形成半導體元件140與導電板141後，在露出的半導體元件140的全部表面，與電極圖案120之上執行塗布或者蒸鍍散熱塗料的薄膜形成步驟，進而形成單一的第一保護層150時的情況。
這種實施例中的第一保護層150形成於半導體元件140的上部面與側面，導電板141的側面，與電極圖案120的上部面。第一保護層150此時也有釋放半導體元件140所產生的熱量的同時，能夠執行密封半導體元件140、導電板141及電極圖案120的作用。
第13圖是表示根據再一實施例的半導體封裝的構成的示意圖。
參照第13圖，另一實施例的COF型半導體封裝包括：由柔韌性材質形成的基膜110的第一面上的電極圖案120，與電極圖案120上介入導電板141而裝配的半導體元件140，與形成於電極圖案120之上的第二保護層130，以及充填半導體元件140與電極圖案120之間的空間的底部填充膠151。
尤其，在基膜110的第二面上，對為了釋放由半導體元件140產生的熱量的後面散熱層153進行塗布或者薄膜鍍層。
半導體元件140所產生的熱量由底部填充膠151向上側發熱，或者藉由導電板141可傳達至電極圖案120與基膜110，熱量藉由後面散熱層153可輕易地向外部散熱。構成後面散熱層153的物質由如前所述的散熱塗料構成，第7圖或者第10圖的系統中的形成後面散熱層153的步驟中可增加為了顛倒基膜110的上下面的卷軸及腔的構成。
如前所述的根據本發明的實施例的COF型半導體封裝可以有效地向外部釋放由半導體元件產生的高熱量，這會帶來在超高解析度的電視機或者顯示幕上形成除液晶面板以外的外觀的邊框或者底架的材質變化。例如，超高解析度的電視機，為了體現更加纖細的外觀設計應該縮小邊框與底架部分，為了耐於由IC產生的高熱量，雖使用了鋁等素材，但如果根據本實施例能夠有 效地減少IC的發熱，電視機的邊框與底架也可以用塑膠作為素材，其可以使產品輕量化，減小設備的寬幅，必然能夠帶來減少生產費用的效果。
本發明可以適用於COF型半導體封裝的製造，因此具有工業上應用的可能性。
100‧‧‧半導體封裝
110‧‧‧基膜
120‧‧‧電極圖案
130‧‧‧第二保護層
140‧‧‧半導體元件
141‧‧‧導電板
150‧‧‧第一保護層
151‧‧‧底部填充膠
152‧‧‧上部填充膠

Claims (15)

  1. 一種COF型半導體封裝，用於顯示裝置的驅動IC用半導體封裝，其包括：柔韌膜；電極圖案，形成於該柔韌膜之上；導電板，電連接於該電極圖案；半導體元件，其藉由該導電板電連接於該電極圖案，裝配於該電極圖案之上；以及第一保護層，密封該導電板及該半導體元件，釋放半導體元件產生的熱量，形成於該電極圖案的至少一部分，其中，該第一保護層包含含量範圍為80重量%至90重量%的導熱物質，以及含量範圍為1重量%至10重量%的黏貼物質。
  2. 如申請專利範圍第1項所述之COF型半導體封裝，其更包括第二保護層，其在該電極圖案之上與該導電板間隔形成，該第一保護層密封該半導體元件、該導電板及該第二保護層之間的空間。
  3. 如申請專利範圍第2項所述之COF型半導體封裝，其中該第一保護層包括：底部填充膠，形成於該第二保護層及該導電板之間的空間，密封該導電板；以及上部填充膠，形成於該半導體元件、該底部填充膠及該第二保護層之上，密封該半導體元件及該底部填充膠。
  4. 如申請專利範圍第1項所述之COF型半導體封裝，其中該導熱物質包含氧化鋁或氧化鐵，該黏貼物質包括包含環氧樹脂與咪唑的樹脂組成物，或者包含環氧樹脂與胺的樹脂組成物。
  5. 如申請專利範圍第1項所述之COF型半導體封裝，其中該導電板在該半導體元件的下部與該半導體元件形成一體。
  6. 一種COF型半導體封裝，其包括：基膜，由柔韌膜構成；電極圖案，形成於該基膜之上；半導體元件，安裝於電極圖案上，以電連接該電極圖案；保護層，形成於該電極圖案之上，由絕緣物質構成；底部填充膠，充填於該半導體元件與該保護層之間的空間；以及散熱層，其形成於該半導體元件、該底部填充膠及該保護層之上，為釋放由該半導體元件產生的熱量，其中，該散熱層藉由塗布散熱塗料於該半導體元件、該底部填充膠、該保護層而形成，該散熱塗料包含含量範圍為80重量%至90重量%的導熱物質，以及含量範圍為1重量%至10重量%的黏貼物質。
  7. 一種COF型半導體封裝，其包括：基膜，由柔韌膜構成；電極圖案，形成於該基膜的第一面之上；半導體元件，安裝於電極圖案上，以電連接該電極圖案；保護層，形成於該電極圖案之上，由絕緣物質構成；底部填充膠，充填於該半導體元件與該保護層之間的空間；以及散熱層，形成於該基膜的第二面之上，執行釋放由該半導體元件產生的熱量，其中，該散熱層包含含量範圍為80重量%至90重量%的導熱物質，以及含量範圍為1重量%至10重量%的黏貼物質。
  8. 如申請專利範圍第6或7項所述之COF型半導體封裝，其中該底部填充膠與該散熱層是由同一物質構成。
  9. 如申請專利範圍第6或7項所述之COF型半導體封裝，其中該導熱物質包括氧化鋁或者氧化鐵，該黏貼物質包括包含環氧樹脂與咪唑的樹脂組成物或者包含環氧樹脂與胺的樹脂組成物。
  10. 如申請專利範圍第6或7項所述之COF型半導體封裝，其中該底部填充膠充填於位於該半導體元件與該保護層之間區域的該電極圖案的上部面。
  11. 一種COF型半導體封裝的製造方法，其方法包括裝載於COF的半導體元件，其包括：在柔韌膜之上按已設定的距離間隔形成電極圖案的階段；將半導體元件裝配於該電極圖案之上的階段；於該半導體元件以及該電極圖案之間形成導電板，以電連接該半導體元件以及該電極圖案的階段；以及形成第一保護層的階段，該第一保護層密封該導電板以及該半導體元件，並釋放該半導體元件產生的熱量，其中該第一保護層包含含量範圍為80重量%至90重量%的導熱物質，以及含量範圍為1重量%至10重量%的黏貼物質。
  12. 如申請專利範圍第11項所述之COF型半導體封裝的製造方法，其中該第一保護層藉由塗布散熱塗料至該導電板以及該半導體元件而形成，該散熱塗料包含導熱物質以及黏貼物質。
  13. 如申請專利範圍第11項所述之COF型半導體封裝的製造方法，其更包括形成於該電極圖案之上，間隔於該導電板的第二保護層的形成，該第一保護層形成於該第二保護層的至少一部分之上。
  14. 如申請專利範圍第11項所述之COF型半導體封裝的製造方法，其中該導熱物質包括氧化鋁或者氧化鐵，該黏貼物質包括包含環氧樹脂與咪唑的樹脂組成物或者包含環氧樹脂與胺的樹脂組成物。
  15. 一種COF型半導體封裝的製造方法，其方法包括裝載於COF的半導體元件，其包括：半導體元件形成於由柔韌膜構成的基膜之上的狀態下卷於卷軸時，根據該卷軸的運轉開始移送該半導體元件的階段；該半導體元件移送至備有裝滿散熱塗料的灌封機的灌封腔，用該灌封機對該半導體元件的側面區域執行塗布散熱塗料的階段；塗布有該散熱塗料的該半導體元件移送至備有噴射噴嘴的塗布腔，從該噴射噴嘴噴出該散熱塗料，在該半導體元件的上部面的全部區域塗布該散熱塗料的階段；塗布有該散熱塗料的該半導體元件移送至執行熱硬化的硬化腔，在硬化腔內按已設定的時間執行硬化的階段；以及執行完硬化的該半導體元件移送至備有回收卷軸的回收腔，形成有該半導體元件的柔韌膜卷於該回收卷軸的階段，其中，該散熱塗料包含含量範圍為80重量%至90重量%的導熱物質，以及含量範圍為1重量%至10重量%的黏貼物質。
TW103106293A 2013-11-21 2014-02-25 Cof型半導體封裝及其製造方法 TWI541955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130142046A KR101537451B1 (ko) 2013-11-21 2013-11-21 씨오에프형 반도체 패키지 및 그 제조 방법
KR1020130147066A KR20150062429A (ko) 2013-11-29 2013-11-29 씨오에프형 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201521165A TW201521165A (zh) 2015-06-01
TWI541955B true TWI541955B (zh) 2016-07-11

Family

ID=53179708

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106293A TWI541955B (zh) 2013-11-21 2014-02-25 Cof型半導體封裝及其製造方法

Country Status (3)

Country Link
CN (1) CN104823276A (zh)
TW (1) TWI541955B (zh)
WO (1) WO2015076457A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670997B (zh) * 2016-07-20 2019-09-01 斯天克有限公司 軟性電路板及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107735859B (zh) * 2015-08-17 2020-08-14 积水化学工业株式会社 半导体装置以及半导体元件保护用材料
CN108172551B (zh) * 2016-11-29 2022-04-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN109496055B (zh) * 2017-09-13 2023-03-07 中兴通讯股份有限公司 一种电路结构件的装配方法、设备及电路结构件
CN109962173A (zh) * 2017-12-25 2019-07-02 昆山维信诺科技有限公司 一种柔性显示面板及其制造方法
CN113327899A (zh) * 2021-04-22 2021-08-31 成都芯源系统有限公司 倒装芯片封装单元及封装方法
CN114141730B (zh) * 2021-11-15 2022-09-09 绵阳惠科光电科技有限公司 覆晶薄膜、显示装置及覆晶薄膜制作方法
CN115863269B (zh) * 2022-10-27 2024-02-13 遵义筑芯威半导体技术有限公司 一种高散热封装结构及其封装工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119650A (ja) * 2002-09-26 2004-04-15 Nec Kansai Ltd 半導体装置
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
US8508056B2 (en) * 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
KR101214292B1 (ko) * 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
JP5549568B2 (ja) * 2009-12-15 2014-07-16 信越化学工業株式会社 光半導体素子封止用樹脂組成物及び当該組成物で封止した光半導体装置
KR101183184B1 (ko) * 2010-10-19 2012-09-14 엘지이노텍 주식회사 칩 온 필름 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670997B (zh) * 2016-07-20 2019-09-01 斯天克有限公司 軟性電路板及其製造方法

Also Published As

Publication number Publication date
WO2015076457A1 (ko) 2015-05-28
CN104823276A (zh) 2015-08-05
TW201521165A (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
TWI541955B (zh) Cof型半導體封裝及其製造方法
US8508056B2 (en) Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
KR101214292B1 (ko) 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
US10658613B2 (en) Organic light emitting diode encapsulation structure, display apparatus and encapsulation method of organic light emitting diode
KR102313698B1 (ko) 유연성 있는 반도체 패키지 및 이의 제조 방법
US20110267320A1 (en) Flexible device and fabricating method thereof
US9406583B2 (en) COF type semiconductor package and method of manufacturing the same
US11715729B2 (en) Display module and method of manufacturing the same
KR101677322B1 (ko) 반도체 패키지 및 이를 제조하는 방법
US10074821B2 (en) Screen-printing mask, related packaging method, display panel, display apparatus, and method for fabricating the same
KR20160031572A (ko) 방열 반도체 소자 패키지 및 그 제조 방법
KR101537451B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
TW201543587A (zh) 半導體器件之封裝方法與實施該方法之設備
KR101585756B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR102617348B1 (ko) 칩-온-필름 반도체 패키지 및 이를 포함하는 디스플레이 장치
CN105097560A (zh) 封装半导体器件的方法和用于执行所述方法的设备
KR101374015B1 (ko) 합착 장치 및 이를 사용한 유기발광표시장치의 제조 방법
KR20150059139A (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR20150062429A (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
CN1584673A (zh) 电子部件安装体的制造方法
JP5741046B2 (ja) 電気光学装置、電気光学装置の製造方法、および電子機器
KR20150099992A (ko) 반도체 패키지 및 그 제조 방법
US20230108432A1 (en) Display device including a sealant and method of fabricating the same
US20220246530A1 (en) Chip-on-film package and display apparatus including the same
CN108461646A (zh) 有机发光二极管器件的封装方法及封装设备、显示基板