CN1584673A - 电子部件安装体的制造方法 - Google Patents

电子部件安装体的制造方法 Download PDF

Info

Publication number
CN1584673A
CN1584673A CNA2004100641026A CN200410064102A CN1584673A CN 1584673 A CN1584673 A CN 1584673A CN A2004100641026 A CNA2004100641026 A CN A2004100641026A CN 200410064102 A CN200410064102 A CN 200410064102A CN 1584673 A CN1584673 A CN 1584673A
Authority
CN
China
Prior art keywords
thermoplastic resin
resin layer
electronic unit
electronic device
electric conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100641026A
Other languages
English (en)
Other versions
CN100374912C (zh
Inventor
斋藤淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1584673A publication Critical patent/CN1584673A/zh
Application granted granted Critical
Publication of CN100374912C publication Critical patent/CN100374912C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供一种容易、低成本且具有高可靠性、高效制造电子部件安装体的方法，包括：通过将凸块电极(11、12)埋设进热可塑性树脂层(13)内部的方式，将具备凸块电极(11、12)的多个电子部件(10)安装在热可塑性树脂层(13)上的工序；在热可塑性树脂层(13)的与安装了电子部件(10)的面相反一侧的表面上，形成与凸块电极(11、12)导电接触的导电体(15、16)的工序；将热可塑性树脂层(13)按每一个电子部件(10)分割的工序。

Description

电子部件安装体的制造方法
技术领域
本发明涉及一种电子部件安装体的的制造方法。
背景技术
一般在各种电子机器上面，将半导体IC等电子部件安装在电路基板等上来形成电路的一部分。将电子部件安装在电路基板等上面有各种各样的方法。例如：最一般的安装方法是，将电子部件的凸块电极与电路基板上的导电焊盘相接合的状态，在这种状态下，将灌充树脂填充到电子部件与电路基板之间进行密封。
另，在液晶显示装置等方面多采用的安装方法是，将电子部件通过异方性导电膜(ACF：Anisotropic Conductive Film)进行安装的方法。在该方法中，通过在热固化性树脂中分散微细导电性粒子而构成的ACF，一边用加压加热头加热电子部件，一边按压构成电路基板、液晶面板的玻璃基板，从而让电子部件的凸块电极和基板上的端子通过导电性粒子进行导电连接，在该状态下通过热固化性树脂的固化，保持其导电连接状态。
还有，周知有如下的构成电子部件安装体的方法(例如，参照特开2003-124259号公报)：使用在由热可塑性树脂形成的基材的单面上形成的导电焊盘的电路基板，在与该电路基板上的导电焊盘的形成面相反一侧的表面上，通过一边对具备凸块电极的IC芯片加热一边按压，将凸块电极插入电路基板的热可塑性树脂内，其前端在电路基板的内部与导电焊盘进行导电连接并固定。
例如，在将灌充树脂填充在电子部件和电路基板之间的方法中，有时注入灌充树脂是需要费些功夫的。
另，使用ACF的安装方法中，有时端子间的间隔变小的话，导线性粒子也需要变小，造成ACF的价格增高。
而且，在特开2003-124259号公报上记载的方法中，有时IC芯片的凸块电极与电路基板的导电焊盘之间的位置对准比较难。
发明内容
本发明的目的在于提供一种容易、低成本并且具有高可靠性、有效制造电子部件安装体的方法。
(1)有关本发明的电子部件安装体的制造方法，具备：通过将凸块电极埋设进热可塑性树脂层内部的方式，将具备上述凸块电极的多个电子部件安装在上述热可塑性树脂层上的工序；在上述热可塑性树脂层的与安装了上述电子部件的面相反一侧的表面上，形成与上述凸块电极导电连接的导电体的工序；和按每个上述电子部件将上述热可塑性树脂层分割的工序。
依据本发明，通过将多个电子部件安装在一体的热可塑性树脂层上，可以一起形成导电体，因此可以高效进行制造，降低制造成本。此外，作为在本发明中的电子部件，可以举出半导体IC芯片、陶瓷电子部件(陶瓷电容器等)等。
(2)在该电子部件安装体的制造方法中，也可以在安装上述电子部件的工序中，将上述电子部件或上述热可塑性树脂层加热。
通过加热电子部件或热可塑性树脂层，可以使与凸块电极接触的热可塑性树脂层的至少一部分软化或熔化，从而使凸块电极容易且确切地被埋设进热可塑性树脂层内部。
(3)在该电子部件安装体的制造方法中，也可以在安装上述电子部件的工序中，通过让上述凸块电极贯通上述热可塑性树脂层，并露出到上述热可塑性树脂层的与安装了上述电子部件的面相反一侧的表面上的方式，安装电子部件。
这样，因为在部件安装工序中凸块电极从热可塑性树脂层的表面露出，使得导电体形成工序中的导电体对准作业变得容易，同时导电体能够容易且确切地与凸块电极导电连接。
(4)在该电子部件安装体的制造方法中，也可以在安装上述电子部件的工序中，通过让上述凸块电极与导体层导电接触的方式安装电子部件，上述导电层被预先配置在上述热可塑性树脂层的与安装了上述电子部件的面相反一侧的表面上；在形成上述导电体的工序中，通过将上述导体层图案化，形成上述导电体。
这样，在部件安装工序中，通过在热可塑性树脂层的表面上在整个面或者在比凸块电极大的范围内形成导体层，使凸块电极可以确切与导体层导电连接，而且在导体层形成工序中，对导体层图案化，以所希望的形状或用图案可以形成导电体，与在热可塑性树脂层的表面上形成预先图案化后的导电体相比，在部件安装工序中对准作业变得容易。
(5)在该电子部件安装体的制造方法中，也可以在安装上述电子部件的工序之前，具有在上述热可塑性树脂层上形成贯通孔的工序、和在上述贯通孔内配置导电材料的工序；在安装上述电子部件的工序中，将上述凸块电极插入上述贯通孔内，与上述导电材料导电连接。
这样，通过利用贯通孔形成工序在热可塑性树脂层上设置贯通孔，同时在其内部配置导电材料，即使热可塑性树脂层的厚度比凸块电极的突出高度厚，通过导电材料也能够使凸块电极和导电体确切地导电连接，因此，在提高电子部件安装体在结构上的自由度地同时，也可以提高电可靠性。特别是，在热可塑性树脂层的相反侧上配置导电体，为了在该状态下与导电层进行导电连接，而将上述导电材料配置在贯通孔内部，在安装电子部件后，对导电体图案化，形成上述导电体。
(6)在该电子部件安装体的制造方法中，也可以在安装上述电子部件的工序中，通过模具成形，成形热可塑性树脂层，以覆盖上述多个电子部件。
通过利用模具成形，形成热可塑性树脂层，可以高精度确定热可塑性树脂层的形状。例如，凸块电极能够构成为从热可塑性树脂层的与电子部件相反一侧的面确切地露出。这时，例如通过在模具内部配置电子部件的插入成形法可以容易形成热可塑性树脂层。作为模具成形，可以用射出成形法、吹出成形法等。
(7)在该电子部件安装体的制造方法中，也可以在形成上述导电体的工序中，在上述热可塑性树脂层的与安装了上述电子部件的面相反一侧的表面上涂敷流动性材料，通过让上述流动性材料固化，形成上述导电体。
这样，对准变得容易，能够在正确的位置上形成导电体。这里，流动性材料的固化，可以根据流动性材料的特性，通过加热、光照射、干燥、烧结、化学反应等的固化作用。
(8)在该电子部件安装体的制造方法中，形成上述导电体的工序，也可以包含在上述热可塑性树脂层的与安装了上述电子部件的面相反一侧的表面上形成具有图案化后的开口的抗蚀层的工序；在上述热可塑性树脂层上的上述开口的露出部分上形成上述导电体。
这样，可以按照设计，形成导电体。
(9)在该电子部件安装体的制造方法中，也可以在安装上述电子部件的工序中，将上述多个电子部件保持在支撑体的状态下，进行上述模具成形。
这样，通过由支撑体让多个电子部件一体化，处理变得容易，并且对电子部件，可以高精度成形热可塑性树脂层。
(10)在该电子部件安装体的制造方法中，也可以在形成上述导电体的工序中，将上述液状的流动性材料作为液滴喷出。
这样，可以提高流动性材料的涂敷位置及涂敷量的精度。液滴的喷出，例如，可以使用压电体方式或热气泡方式等的喷墨打印机头。
(11)在该电子部件安装体的制造方法中，也可以在形成上述导电体的工序中，印刷浆状的上述流动性材料。
这样，可以低成本、高效率形成导电体。作为印刷方法，可以举出丝网印刷。
(12)在该电子部件安装体的制造方法中，形成上述导电体的工序，也可以包括喷出含有导电性微粒子的溶剂的工序；将上述抗蚀层形成为，让其上端面与上述溶剂的亲和性，比上述热可塑性树脂层的与安装了上述电子部件的面相反一侧的表面还差。
这样，可以更高效率形成导电体。
(13)在该电子部件安装体的制造方法中，也可以在形成上述导电体后，还包括除去上述抗蚀层的工序。
这样，能够制造可靠性高的电子部件安装体。
(14)在该电子部件安装体的制造方法中，上述支撑体也可以是与上述凸块电极导电连接的导电材料；在形成上述导电体的工序中，也可以通过将支撑体图案化，形成上述导电体。
这样，就不必要除去支撑体，只需在有支撑体的状态下进行图案化就可以形成导电体，可以减少工序数量，削减制造成本。
另外，电子部件安装体包括：具备凸块电极的电子部件、在该电子部件的上述凸块电极的形成面上形成的热可塑性树脂层、在该热可塑性树脂层上形成的与上述凸块电极导电连接的导电体。而且，该电子部件安装体也可以用在电光学装置上。更具体讲，有关本发明实施方式的电光学装置具备电光学面板、安装在该电光学面板上的电路基板，有关上述本发明实施方式的电子部件安装体有时也安装在上述电路基板上。另外，有时也具有电光学面板、安装在构成该电光学面板的基板上的有关上述本发明实施方式的电子部件安装体。对于后者，在电子部件安装体上也可以进一步具有导电连接的电路基板。这里，作为电子部件，也可以包括产生驱动电子光学装置的驱动信号的电路。
附图说明
图1A至图1C表示有关适用本发明的第1实施方式的电子部件安装体的制造方法的说明图。
图2A至图2C表示有关适用本发明的第2实施方式的电子部件安装体的制造方法的说明图。
图3A至图3D表示有关适用本发明的第2实施方式的变形例的电子部件安装体的制造方法的说明图。
图4A至图4C表示有关适用本发明的第3实施方式的电子部件安装体的制造方法的说明图。
图5A至图5D表示有关适用本发明的第4实施方式的电子部件安装体的制造方法的说明图。
图6表示有关适用本发明的第2实施方式的电子部件安装体的制造方法的说明图。
图7表示有关适用本发明的第5实施方式的电子部件安装体的制造方法的说明图。
图8A至图8C表示有关适用本发明的第5实施方式的电子部件安装体的制造方法的说明图。
图9表示有关适用本发明的第6实施方式的电光学装置的安装结构的说明图。
图10表示有关适用本发明的第7实施方式的电光学装置的安装结构的说明图。
图11表示有关适用本发明的第8实施方式的电光学装置的安装结构的说明图。
具体实施方式
下面，参照附图说明有关本发明的实施方式。另，在以下的说明中所参照的各图只是本发明各实施方式的结构示意图，其形状、尺寸比例并不是按实际的形状、尺寸比例进行表示。
第1实施方式
首先，参照图1A至图1C，说明有关本发明的第1实施方式。在该实施方式中，如图1A所示，预备多个电子部件10，其具有由半导体结构、导体图案等构成的电子构造区域10A。该电子部件10可以是半导体芯片，其由硅单结晶、化合物半导体单结晶等构成，作为上述电子构造区域10A具有给定电路构造，或者，也可以是陶瓷叠层体(陶瓷基板)，其具有多个陶瓷层和在其中间配置的导体层，作为上述电子构造区域10A以给定导体图案构成上述导体层。电子部件10，例如如果是半导体芯片，厚度在100～800μm左右，如果是陶瓷叠层体，厚度为1～5mm左右。
在电子部件10的安装面10X上，每个电子构造区域10A上都形成有凸块电极(突起电极)11、12。这里，凸块电极11、12的数量是任意的，可以是1个，也可以在3个以上，在图例上每个电子构造区域10A上设有2个凸块电极。凸块电极11、12可以是用导电体构成的，例如Cu、Ni、Au、Ag、Al等金属构成。特别是，凸块电极的结构中，也可以在Cu、Ni、Al等金属层凸出的表面上覆盖有Au、Ag、Sn等薄膜。凸块电极11、12的直径例如是10～30μm左右，形成间隔就是30～50μm左右。突出的高度是10～50μm左右，设定为与后述的热可塑性树脂层的厚度基本同样的高度。
按上述那样构成的电子部件10，安装在一体的热可塑性树脂层13上。该热可塑性树脂层13由聚酯树脂、聚酰胺树脂、芳香族聚酯树脂、芳香族聚酰胺树脂、四氟乙烯、聚酰亚胺树脂等热可塑性树脂构成。在本实施方式中，热可塑性树脂层13的厚度是20～50μm，典型的是30μm左右。另，热可塑性树脂层13，其厚度可以与上述凸块电极11、12的突出高度相同，或者也可以比上述突出高度厚出1～10μm左右。在该热可塑性树脂层13的一方表面上，形成有由Cu、Al、Au等金属或其他的导电体形成的导体层14。该导体层14可以只是载置于热可塑性树脂层13的表面上，也可以固定(密接)在热可塑性树脂层13的表面上。导体层14的厚度，例如是1～20μm，典型的是10μm左右。
电子部件10，以面向其安装面10X的姿势被安装在热可塑性树脂层13上(部件安装工序)。例如，将热可塑性树脂层13和导体层14按压在电子部件10的安装面10X上进行叠层。这时，也可以将电子部件10或热可塑性树脂层13边加热边叠层。例如，让加热头或加热台和与电子部件10的安装面10X相反一侧的面接触，加热电子部件10，或者让加热头或加热台与导体层14接触，加热热可塑性树脂层13。另，也可以用滚柱等将热可塑性树脂层13及导体层14按压在电子部件10上。这时，也可以由滚柱对热可塑性树脂层13加热。这时的加热温度，要在热可塑性树脂层13的软化温度以上，并不到凸块电极11、12的熔融温度或电子部件10的耐热温度。通常，希望在120℃～350℃范围内。此外，图1B表示用过热加压头2将电子部件10一个一个安装在热可塑性树脂层13上面的状态。
如上所述，电子部件10安装在热可塑性树脂层13上时，凸块电极11、12，插入热可塑性树脂层13的内部，最后，当电子部件10的安装面10X与热可塑性树脂层13密接时，成为凸块电极11、12埋设在热可塑性树脂层13内部的状态。然后，当该部件安装工序完成时，如图1B所示，成为凸块电极11、12与导体层14导电接触的状态。这种导电接触状态，通过在电子部件10和导体层14之间施加可以让凸块电极11、12挤入热可塑性树脂层13中所需要的应力以上的应力而实现。另，这时，也可以通过加热，让凸块电极11、12与导体层14合金化。这时的加热温度要看二者的材质而定，可以是200～400℃左右。
其次，通过对上述导体层14实施图案形成处理，如图1C所示，形成与凸块电极11、12导电连接的导电体15、16(导电体形成工序)。作为该图案形成处理，可以举出的方法有：采用通常的光刻法等，用抗蚀剂等形成掩模，再采用掩模对导体层14实施蚀刻。导电体15、16可以只是导电焊盘等的端子，也可以形成为给定图案的布线图案。
最后，如图1C中虚线所示，将热可塑性树脂层13按每个电子部件10进行分割，形成多个电子部件安装体10P(部件分割工序)。该工序的分割法，可以用切割法、激光切断法等。
该电子部件安装体10P包括：含有电子构造区域10A的电子部件10、热可塑性树脂分割层13B、与凸块电极11、12导电连接的导电体15、16。电子部件安装体10P，通过用图中未画出的加压加热头一边加热电子部件10一边将热可塑性树脂分割层13B一侧按压在电路基板等安装对象上，从而使热可塑性树脂分割层13B软化或者熔融，固定在上述安装对象上，采用这样的方法就可以简单进行安装。
在本实施方式中，由于能在安装了多个电子部件10的一体的热可塑性树脂层13上一起形成导电体15、16，可以使制造有效率，制造成本降低。另，为了使热可塑性树脂层13的分割处理容易进行，在导电体15、16形成后，对由热可塑性树脂层13一体化形成的多个电子部件安装体10P整体进行处理，电子部件安装体10P的运输、保管、供给等处理、管理变得容易。例如，对组装电子部件安装体10P的制造生产线，整体供给由热可塑性树脂层13一体化后的安装体，可以在组装位置上一边分割热可塑性树脂层13一边进行电子部件安装体10P的组装。
另，在本实施状态中，在热可塑性树脂层13的单面上预先形成导电层14，将电子部件10安装在热可塑性树脂层13上时，由于是让凸块电极11、12与上述导电体14在热可塑性树脂层13的内部进行导电接触，因此即使不进行对准校正等也能够确切的使凸块电极11、12与导体层14进行导电接触。这时，导体层14可以预先在热可塑性导体层13的单面上全面形成，也可不必全面形成，例如，在凸块电极11、12的形成领域附近某种程度的扩展成岛状，或者，与电子构造区域10A对应形成的岛状。不论哪种情况，包括与凸块电极11、12在平面上重合的领域，覆盖该领域周围的范围形成导体层14，从而使凸块电极11、12与导体层14能够确切的产生导电接触。
第2实施方式
以下，参照图2A至图2C及图6，说明有关本发明的第2实施方式。在该实施方式中，与第1实施方式同样的构成要素采用相同的标号，省略这些说明。在本实施方式中，如图2A所示，将多个电子部件10在热可塑性树脂层13上按与第1实施方式同样的方法安装。只是，在本实施方式中，热可塑性树脂层13的表面上不形成导体层。在该部件安装工序中，如图2B所示，凸块电极11、12的前端从与热可塑性树脂层13的电子部件10相反一侧的表面露出。
然后，如图2C所示，在从热可塑性树脂层13的表面上形成导电体25、26，与露出的凸块电极11、12导电连接。这导电体25、26，可以用与上述第1实施方式同样的方法形成，在本实施方式中，通过在热可塑性树脂层13的表面上涂敷流动性材料、使其固化来形成导电体25、26。在本实施方式的导电体形成工序中使用的导电体25、26的形成方法，如图6所示，是从喷头20喷出液滴S，弹射到热可塑性树脂层13的表面上，来进行液体材料的涂敷。
喷头20，具有和在喷墨打印机中使用的喷头基本同样结构。更具体讲，在喷头20的内部，设计有收藏液状材料的收藏室21、和与该收藏室21连通的喷出室22。收藏室21与液状材料供给线连接。在喷出室22设置由可动作的压电体构成的压电内壁部22b，并且形成有通达外部的喷出口22a。压电内壁部22b构成为根据驱动电压产生变形，如果压电内壁部22b向外侧弯曲，增大喷出室22的容积，液状材料就从收藏室21流入喷出室22，如果压电内壁部22b向内侧弯曲，减小喷出室22的容积，液状材料的液滴S就从喷出口22a喷出。
液状材料，例如，由于是导电性粒子被分散到融媒中的材料，能够由液滴S的喷出数正确设定涂敷量。另，热可塑性树脂层13和喷头20能够相对移动，这样就可以控制喷头20喷出的液滴S的落点位置。从而，通过调整液滴S的喷出数、落点位置，可以在热可塑性树脂层13的表面的任意位置上涂敷任意形状的液状材料M。将液状材料M干燥或烧制使其固化，就可以做成图2C所示的导电体25、26。
在上述导电体形成方法中，不进行图案形成处理就能够正确形成导电体25、26。另，在该方法中，由于以露出的凸块电极11、12为目标可以形成导电体25、26，具有容易进行对准作业的优点。
在上述导电体的形成工序中，作为流动性材料也可以使用导电性浆料，将该导电性浆料用印刷法(例如，丝网印刷法)印刷在热可塑性树脂层13的表面上，然后，通过加热或静置等使其固化。用该方法，通过印刷法可以低价且高效形成导电体25、26。
用本实施方式形成的电子部件安装体10P′，基本上与第1实施方式的电子部件安装体10P具有同样结构、起到同样效果。
另，在该导电体形成工序中，将流动性材料选择性涂敷在热可塑性树脂层13上，作为流动性材料，不止是上述液体、浆料，也能够使用粉状物等。另，作为流动性材料的固化方法，可以根据材料的特性，采用各种方法，例如让溶剂挥发等的干燥处理、通过加热产生融化作用、或者烧结作用的烧制处理、用化学反应使其固化的处理等方法。
变形例
下面，参照附图说明第2实施方式的变形例。图3A至图3D是本变形例的说明图。本变形例中，形成导电体25、26的工序，如图3A所示，包括形成抗蚀层400的工序，该抗蚀层400在与热可塑性树脂层13的电子部件10相反一侧的表面上具有被图案化的开口402。形成抗蚀层400的工序并没有被特别限定，可以采用公知的任一种均可。  例如，也可以在热固化性树脂层13的表面上全面形成抗蚀层后，通过去除其中一部分来形成具有开口402的抗蚀层400。这时，例如可以通过露光工序及显影工序，除去抗蚀剂层的一部分。开口402可以做成沟状。然后，在本变形例中，在热固化性树脂层13中露出开口402的露出部413上形成导电体25、26(参照图3C)。换言之，也可以让导电体25、26形成在开口402内部。这样，导电体25、26就能够按与开口402的宽度相同的宽度形成。即，通过开口402，能够限制导电体25、26的宽度。因此，导电体25、26就能够按照设计形成。
本变形例中，如图3B所示，导电体25、26也可以利用含有导电性微粒子的溶剂405形成。详细讲，含有导电性微粒子的溶剂405可以有选择的喷出，形成导电体25、26。这样，能够更高效形成导电体25、26。这时，如图3B所示，溶剂405也可以从开口402之上喷出。换言之，溶剂405也可以被喷到露出部413上。这样，导电体25、26就能够在露出部413上形成。这里，导电性微粒子可以使用金、银等不易被氧化、电阻低的材料形成。作为含有金的微粒子的溶剂，可以使用真空冶金株式会社的全金(perfect gold)，作为含有银的微粒子的溶剂，可以使用该企业的全银(perfect silver)。另外，微粒子并没有限定其大小，只要是能够和分散剂一起喷出的粒子即可。另，为能够抑制反应，导电性微粒子也可以由覆盖材料覆盖。溶剂405，可以使用不易干燥且具有再溶解性的物质。导电性微粒子也以在溶剂405中均匀的分散。形成导电体25、26的工序，也可以包括喷出溶剂405。含有导电性微粒子的溶剂405的喷出，可以用喷墨法、喷气泡(注册商标)法。或者，用掩膜印刷、丝网印刷或分配器将溶剂405喷出。然后，通过挥发分散剂的工序、将保护导电性微离子的覆盖材料分解的工序，可以形成导电部。而且，通过这些工序，或者通过反复操作这些工序，如图3C所示，可以形成导电体25、26。
另，本变形例中，也可以将抗蚀层400形成为：让上端面404与溶剂405之间的亲和性，比热可塑性树脂层13的与电子部件10相反一侧的表面还差。换言之，也可以将抗蚀层400形成为，让上端面404与溶剂405之间的亲和性，比露出部413还差。这样的话，由于溶剂405容易进入抗蚀层400的开口402里，即使开口402的宽度比溶剂405的液滴的直径还小时，也可以高效制造出导电体25、26。即，能够更有效率的制造出比溶剂405的液滴的直径还窄的导电体。例如，可以使用比构成热可塑性树脂层13的树脂，与溶剂405的亲和性还差的材料，形成抗蚀层400。
在本变形例中，如图3D所示，在形成导电体25、26后，也可以包含去除抗蚀层400的工序。通过去除抗蚀层400，因为能去除抗蚀层400上的导电性微粒子，导电体25、26之间不易发生电短路，能够形成可靠性高的电子部件安装体。
第3实施方式
下面，参照图4A至图4C，说明有关本发明的第3实施方式。在该实施方式中，和第1实施方式或第2实施方式相同的构成要素也采用相同的标号，并省略这些的说明。
在本实施方式中，如图4A所示，多个电子部件10的凸块电极11、12压在金属箔等构成的导体层14上。这里，可以加热电子部件10或导体层14，使凸块电极11、12与导体层14合金化。
下面，通过模具成形，形成热可塑性树脂层以覆盖电子部件10。具体说，如图4B的虚线所示，按电子部件10和导体层14之间构成空腔C的形态，在模具内设置多个电子部件10及导体层14，使用图中未画出的射出成形机等，如箭头所示，将熔融树脂注入空腔C内。然后，通过降低模具内部的温度，使注入的树脂固化，形成如图4C所示的热可塑性树脂层23。
在本实施方式中，由于通过模具成形方式形成热可塑性树脂层23，根据模具的形状可以形成自由形状的热可塑性树脂层23。在图示例中，以将电子部件10全部包入的状态，形成热可塑性树脂层23。只是，在本发明中，热可塑性树脂层23也可以构成为，为将凸块电极11、12完全包入而在电子部件10的安装面10X、和导体层14中与凸块电极11、12导电接触的面之间填充热可塑性树脂。
然后，用和第1实施方式同样的方法，如图4C所示，通过对导体层24进行图案化，形成与凸块电极11、12进行导电性接触的导电体15、16。然后，通过和第1实施方式同样分割热可塑性树脂层23、分割形成具备电子部件10、热可塑性树脂层23B及导电体15、16的电子部件安装体20P。
在该实施方式中，如上所述，用导体层14将多个电子部件10一体化，在该状态下，通过模具成形，形成热可塑性树脂层23，处理容易，可以提高生产效率。
第4实施方式
下面，参照图5A至图5D说明有关本发明的第4实施方式。在该实施方式中，如图5A所示，通过将电子部件10的凸块电极11、12压在支撑体17上，多个电子部件10通过支撑体被支撑成了一体。这里，支撑体17，可以是和第3实施方式的导体层14同样由金属等导体构成，也可以由导体以外的任意材料构成。只是，为了对凸块电极11、12具有良好的固定性，并能在后续工序中被除去，支撑体17也可以由金属(金属板等)构成。
下面，如图5所示，用和第3实施方式同样的方法形成热可塑性树脂23。然后，如图5C所示，用蚀刻等方法除去支撑体17。再后，用和第2实施方式同样的方法，如图5D所示，在热可塑性树脂层23的表面上形成与凸块电极11、12导电接触的导电体25、26。
最后，通过将热可塑性树脂层23沿图5D的虚线分割，形成具备电子部件10、热可塑性树脂分割层23B及导电体25、26的电子部件安装体20P′。
在该实施方式中，通过将多个电子部件10一体化的支撑体17，与后来形成的导电体25、26另外设置，可以减少支撑体17的材质、形状的制约，可以自由选定。
第5实施方式
下面，参照图7及8A至图8C说明有关本发明的第5实施方式。在该实施方式中，特征是在如图8A所示的热可塑性树脂层33上，形成有如图8B所示的贯通孔33a、33b。另外，如图8A所示，将电子部件30的凸块电极31、32的突出高度，设定成比热可塑性树脂层33的厚度小。热可塑性树脂层33的单面上配置有导体层34。该导体层34可以固定在热可塑性树脂层33的单面上。
上述贯通孔33a、33b，如图7所示，利用由激光振荡器35产生的激光35R形成。在该穿孔方法中，通过在热可塑性树脂层33上照射由激光振荡器35产生的激光35R，使热可塑性树脂熔融烧掉。在图示例中，从激光振荡器35发出的激光35R，经过光纤36及光学系统37，照射在热可塑性树脂层33上。贯通孔33a、33b对准凸块电极31、32的形成间隔而形成。贯通孔33a、33b的直径，可以是例如10～50μm左右，也可以是与凸块电极31、32基本相同的直径，也可以也比凸块电极直径小或大。这样形成的贯通孔33a、33b靠近导体层34。
然后，在贯通孔33a、33b的内部配置导电材料N(参照图8C)。该导电材料N，可以使用例如Sn、IN、Zn等低熔点金属的粉状物被加热熔融后的物质、同金属的柱状体、或者金属浆料等那样的分散了导电性粒子后的导电性流动材料固化后形成的物质等。该导电材料N与导电层34成导电连接状态。导体层34与导电材料N，也可以通过加热处理等方法相互进行合金连接。导电材料N没必要将贯通孔33a、33b全部填充满，如果要和导体层34进行导电连接，如图所示，只要达到比与导体层34相反一侧的热可塑性树脂层33的表面低的位置即可。
然后，如图8C所示，将电子部件30安装在热可塑性树脂层33上。这时，凸块电极31、32对准上述贯通孔33a、33b，将电子部件30按压进热可塑性树脂层33内。尤其是，使用加热加压头2一边加热电子部件30一边将凸块电极31、32插入贯通孔33a、33b内部、与导电材料N电连接。特别是，通过加热，使凸块电极31、32与导电材料N合金化。
然后，与第1实施方式同样，将导电体34图案化，形成导电体，进而，把热可塑性树脂层33按每个电子部件30分割，形成电子部件安装体。
在本实施方式中，通过在热可塑性树脂层33上设置的贯通孔33a、33b中配置导电材料N，通过该导电材料N让凸块电极31、32与导电体导电连接，凸块电极31、32的突出高度与热可塑性树脂层33的厚度之间可以确保高度的自由度。
另外，在热可塑性树脂层33上形成贯通孔33a、33b，在该贯通孔33a、33b中插入凸块电极31、32，这样将电子部件30安装在热可塑性树脂层33上后，为与凸块电极31、32进行导电连接，从贯通孔33a、33b的相反侧填充导电材料N，然后，凸块电极31、32与该导电材料N导电连接，形成导电体。
第6实施方式
下面参照图9，说明有关本发明的电光学装置的第6实施方式。在该实施方式中，构成有具备上述各实施方式中制造的电子部件安装体10P的电光学装置100。在下面，将举例说明使用电子部件安装体10P的场合，电子部件10P′、20P′、30P′或者第5实施方式中形成的电子部件安装体也同样能够使用。这里，电子部件安装体10P，可以在其电子构造区域上包含为生成驱动电光学装置的驱动信号的电路(即，液晶驱动用IC芯片的安装体)。
本实施方式的电光学装置100，是液晶显示装置，具备电光学面板(液晶面板)110、和其上安装的电路基板(可挠性布线基板)120。电光学面板110由玻璃、塑料等构成的一对基板111和112通过密封部件113贴合，在2个基板111和112之间封入了液晶等电光学物质114。基板111的内面上，形成有ITO等透明导电体构成的透明电极111a，其上覆盖取向膜111b。而且，在基板112的内面上形成有和上述同样材料构成的透明电极112a，其上覆盖取向膜112b。另外，基板111及112的外面上配置有偏光板115、116。
另一方面，电路基板120，在绝缘基材121的表面(图示下面)上形成有Cu等构成的布线图案121a。绝缘基材121是环氧树脂、聚酰亚胺等热固化树脂、或者是聚酯、聚酰胺、芳香族聚酯、芳香族聚酰胺、四氟乙烯，聚酰亚胺等热可塑性树脂构成。布线图案121a，除了与电光学面板110的连接端子部分121b等端子部分以外，均由保护膜122覆盖。连接端子部分121b是通过各方异性导电膜117，与在基板111表面上的布线111c导电连接。另外，该布线111c与上述透明电极111a、112a导电连接，分别引出到基板扩张部(比基板112的外形向周围扩张出的部分)。
与形成绝缘基材121的布线图案121a的表面相反一侧的表面(图示上面)上，露出了与上述布线图案121a导电连接的连接焊盘123、124、125、126。然后，在这些连接焊盘上安装各种电子部件127、128。连接焊盘123、124上，安装上述电子部件安装体10P。该电子部件安装体10P在由加压加热头加热的状态下按压在电路基板120上。这样，热可塑性树脂分割层13B的一部分软化或者溶解，导电体35、36与连接焊盘123、124的导电连接部分的周围覆盖热可塑性树脂分割层13B，电子部件安装体10P和绝缘基材121之间的间隙完全被密封。这样一来，由于不需要灌充树脂的注入操作，安装作业变得容易，而且能够抑制出现气孔，可以提高安装结构的电可靠性。
特别是，本实施方式的电路基板的绝缘基材121由热可塑性树脂构成，所以与电子部件安装体10P的热可塑性树脂分割层13B的熔接性良好，可以获得充分的持久力及密封性能的安装结构。
第7实施方式
下面，参照图10，说明有关本发明的电光学装置的第7实施方式。该实施方式的电光学装置200包括：与上述第6实施方式的电光学面板110同样的电光学面板210、和第6实施方式的电路基板120大致相同的电路基板220。因此，由于分别对应的构成要素的基板211、212、透明电极211a、212a、布线211c、取向膜211b、212b、密封部件213、电光学物质214、偏光板215、216、绝缘基材221、布线图案221a、保护膜222、连接焊盘部223、225、226、电子部件227、228，和第6实施方式相同，在此省略其说明。
在本实施方式中，电光学面板310的布线211c、与电路基板220的连接焊盘223上安装着电子部件安装体10P，其结果是形成了电路基板220通过电子部件安装体10P，连接到电光学面板210的状态。图示例中，电子部件安装体10P与第6实施方式同样，直接被安装在电路基板220上面。另一方面，电子部件10P通过各方异性导电膜217与布线211c导电连接。但是，电子部件安装体10P的导电体15可以直接与布线211c导电连接。
第8实施方式
最后，参照图11说明有关本发明的另一电光学装置的第8实施方式。该实施方式的电光学装置(液晶显示装置)300具有电光学面板310、安装在其上的电路基板320。电光学面板310，和第6实施方式的电光学面板110具有基本同样的结构，由于基板311、312、透明电极311a、312a、取向膜311b、312b、布线311c、密封部件313、液晶等电光学物质314、偏光板315、316，和第6实施方式说明的相同，在此省略其说明。
另外，由于电路基板320上，绝缘基材321、布线图案321a、连接端子部分321b、保护膜322、连接焊盘部323、324、325、326、电子部件327、328、329和第6实施方式说明的相同，在此省略其说明。
在该实施方式中，构成电光学面板310的一方基板311的表面上直接安装上述电子部件安装体10P″，这一点与第6实施方式不同。另外，电子部件安装体10P″只是在基板311上安装，这一点与第7实施方式不同。和上述同样在基板311的基板扩张部上引出的布线311c，与导电体15、16′导电连接的状态下，将电子部件安装体10P″直接安装在基板311上。基板311由玻璃、塑料等构成，在本实施方式中，将电子部件安装体10P″配置在基板311上，通过加压加热状态，软化或者熔解热可塑性树脂层13B″，从而实现对基板311的密接固定。
另外，在该实施方式中，电路基板320在电子部件安装体10P″上安装，这一点也与上述各实施方式不同。而且，电子部件安装体10P″上，设置有从热可塑性树脂分割层13B″的表面上露出的、与导电体16′电连接的连接焊盘部16E。该连接焊盘部16E上，导电连接电路基板320的连接端子部321b。电子部件安装体10P″，如上所述，由于通过分割热可塑性树脂层13而形成，所以能够自由设定导体图案等，也能够设置导电体16′、连接焊盘部16E等。
在本实施方式中，其优点是：由于在电光学面板310的基板311上直接安装电子部件安装体10P″，在该电子部件安装体10P″上安装电路基板320，所以对电光学面板310的安装可以1次完成。
还有，本发明，不仅限定于上述图示例的范围，只要在不脱离本发明的要旨的范围内显然可以进行各种变更。例如，在上述电光学装置的实施方式中，虽然例示了无源矩阵型的液晶显示装置，本发明不仅是图示的无源矩阵型的液晶显示装置，也可以同样适用于有源矩阵型的液晶显示装置(例如将TFT(薄膜晶体管)、TFD(薄膜二极管)作为开关元件的液晶显示装置)。另外，不仅可以是液晶显示装置，使用电致发光装置、有机电致发光装置、等离子显示装置、电泳动显示装置、采用电子发射元件的装置(Field Emission display及Surface-conduction Electron-Emitter display等)等各种电光学装置，同样可以适用本发明。
另外，本发明不仅限于上述实施方式，可以进行各种变形。例如，本发明包含和实施方式所说明的构成实质上相同的构成(例如，功能、方法及结果相同的构成、或者目的及效果相同的构成)。另外，本发明包括将在实施方式中说明的构成中非本质部分进行置换后的构成。而且，本发明还包括能够起到与实施方式中说明的构成相同的作用效果的构成，或者达到同样目的的构成。另外，本发明包括在实施方式中说明的构成中附加了公知技术后的构成。

Claims (14)

1、一种电子部件安装体的制造方法，其特征在于，具备：
通过将凸块电极埋设进热可塑性树脂层内部的方式，将具备所述凸块电极的多个电子部件安装在所述热可塑性树脂层上的工序；
在所述热可塑性树脂层的与安装了所述电子部件的面相反一侧的表面上，形成与所述凸块电极导电连接的导电体的工序；和
按每个所述电子部件将所述热可塑性树脂层分割的工序。
2、根据权利要求1所述的电子部件安装体的制造方法，其特征在于，在安装所述电子部件的工序中，将所述电子部件或所述热可塑性树脂层加热。
3、根据权利要求1所述的电子部件安装体的制造方法，其特征在于，在安装所述电子部件的工序中，通过让所述凸块电极贯通所述热可塑性树脂层，并露出到所述热可塑性树脂层的与安装了所述电子部件的面相反一侧的表面上的方式，安装电子部件。
4、根据权利要求1所述的电子部件安装体的制造方法，其特征在于，在安装所述电子部件的工序中，通过让所述凸块电极与导体层导电接触的方式安装电子部件，所述导电层被预先配置在所述热可塑性树脂层的与安装了所述电子部件的面相反一侧的表面上；
在形成所述导电体的工序中，通过将所述导体层图案化，形成所述导电体。
5、根据权利要求1所述的电子部件安装体的制造方法，其特征在于，在安装所述电子部件的工序之前，具有在所述热可塑性树脂层上形成贯通孔的工序、和在所述贯通孔内配置导电材料的工序；
在安装所述电子部件的工序中，将所述凸块电极插入所述贯通孔内，与所述导电材料导电连接。
6、根据权利要求1所述的电子部件安装体的制造方法，其特征在于，在安装所述电子部件的工序中，通过模具成形，成形热可塑性树脂层，以覆盖所述多个电子部件。
7、根据权利要求1所述的电子部件安装体的制造方法，其特征在于，在形成所述导电体的工序中，在所述热可塑性树脂层的与安装了所述电子部件的面相反一侧的表面上涂敷流动性材料，通过让所述流动性材料固化，形成所述导电体。
8、根据权利要求1所述的电子部件安装体的制造方法，其特征在于，
形成所述导电体的工序，包含在所述热可塑性树脂层的与安装了所述电子部件的面相反一侧的表面上形成具有图案化后的开口的抗蚀层的工序；
在所述热可塑性树脂层上的所述开口的露出部分上形成所述导电体。
9、根据权利要求6所述的电子部件安装体的制造方法，其特征在于，在安装所述电子部件的工序中，将所述多个电子部件保持在支撑体的状态下，进行所述模具成形。
10、根据权利要求7所述的电子部件安装体的制造方法，其特征在于，在形成所述导电体的工序中，将所述液状的流动性材料作为液滴喷出。
11、根据权利要求7所述的电子部件安装体的制造方法，其特征在于，在形成所述导电体的工序中，采用浆状的所述流动性材料进行印刷。
12、根据权利要求8所述的电子部件安装体的制造方法，其特征在于，形成所述导电体的工序，包括喷出含有导电性微粒子的溶剂的工序；
将所述抗蚀层形成为，让其上端面与所述溶剂的亲和性，比所述热可塑性树脂层的与安装了所述电子部件的面相反一侧的表面还差。
13、根据权利要求8所述的电子部件安装体的制造方法，其特征在于，在形成所述导电体后，还包括除去所述抗蚀层的工序。
14、根据权利要求9所述的电子部件安装体的制造方法，其特征在于，所述支撑体是与所述凸块电极导电连接的导电材料；
在形成所述导电体的工序中，通过将支撑体图案化，形成所述导电体。
CNB2004100641026A 2003-08-21 2004-08-19 电子部件安装体的制造方法 Expired - Fee Related CN100374912C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003297652 2003-08-21
JP2003297652 2003-08-21
JP2004069557A JP2005101507A (ja) 2003-08-21 2004-03-11 電子部品実装体の製造方法及び電気光学装置の製造方法
JP2004069557 2004-03-11

Publications (2)

Publication Number Publication Date
CN1584673A true CN1584673A (zh) 2005-02-23
CN100374912C CN100374912C (zh) 2008-03-12

Family

ID=34380281

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100641026A Expired - Fee Related CN100374912C (zh) 2003-08-21 2004-08-19 电子部件安装体的制造方法

Country Status (4)

Country Link
US (1) US20050070046A1 (zh)
JP (1) JP2005101507A (zh)
KR (1) KR100579540B1 (zh)
CN (1) CN100374912C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900638A (zh) * 2015-05-27 2015-09-09 深圳市华星光电技术有限公司 发光元件组装结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059851A (ja) * 2005-08-26 2007-03-08 Toyota Industries Corp 半導体装置の製造方法
GB0705287D0 (en) * 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components
JP5255577B2 (ja) * 2010-01-13 2013-08-07 古河電気工業株式会社 基板および基板の製造方法
KR102031731B1 (ko) * 2012-12-18 2019-10-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP2017050360A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 導体接続構造及び実装基板
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP3378171B2 (ja) * 1997-06-02 2003-02-17 山一電機株式会社 半導体パッケージの製造方法
JP3417292B2 (ja) * 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001156088A (ja) * 1999-11-26 2001-06-08 Fujikura Ltd 半導体装置およびその製造方法
JP3732378B2 (ja) * 2000-03-03 2006-01-05 新光電気工業株式会社 半導体装置の製造方法
JP2001250887A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004087895A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法
JP2004087894A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900638A (zh) * 2015-05-27 2015-09-09 深圳市华星光电技术有限公司 发光元件组装结构
CN104900638B (zh) * 2015-05-27 2017-10-24 深圳市华星光电技术有限公司 发光元件组装结构

Also Published As

Publication number Publication date
JP2005101507A (ja) 2005-04-14
CN100374912C (zh) 2008-03-12
US20050070046A1 (en) 2005-03-31
KR20050020675A (ko) 2005-03-04
KR100579540B1 (ko) 2006-05-15

Similar Documents

Publication Publication Date Title
CN1162901C (zh) 半导体装置的制造方法
TWI253033B (en) Circuit board, mounting structure of ball grid array, electro-optic device and electronic apparatus
CN1532905A (zh) 电子部件的制造方法、电子部件、电子部件的安装方法和电子装置
CN1273695A (zh) 半导体装置及其制造方法、电路基板和电子装置
TWI541955B (zh) Cof型半導體封裝及其製造方法
US10383214B2 (en) Electronic device, method for producing same, and circuit substrate
KR20190025794A (ko) 유연성 있는 반도체 패키지 및 이의 제조 방법
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
JP6032637B2 (ja) 部品実装基板の製造システム及び製造方法
CN1601713A (zh) 半导体装置的制造方法
CN1584673A (zh) 电子部件安装体的制造方法
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
CN1770957A (zh) 配线图案的形成方法、多层配线基板的制法和电子设备
JP2009191185A (ja) 導電性接着フィルム、導電性接着フィルムの製造方法、導電性接着フィルムを用いた電子機器、導電性接着フィルムを用いた電子機器の製造方法
CN100346452C (zh) 电子零件及其制造方法
JP4455074B2 (ja) 電気光学装置
US10756026B2 (en) Semiconductor device and method of manufacturing the same
JP2005302869A (ja) 電子部品実装体の製造方法、電子部品実装体、及び電気光学装置
JP4247634B2 (ja) 電子部品実装体の製造方法、電気光学装置の製造方法
JP2010177235A (ja) 基板モジュールおよびその製造方法
JP4018845B2 (ja) 電子部品の実装構造体
KR101369298B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR101670392B1 (ko) 방열 반도체 소자 패키지 및 그 방법
KR100515101B1 (ko) 반도체패키지의 제조 방법 및 그 반도체패키지
JP2862662B2 (ja) 半導体封止方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080312

Termination date: 20170819