CN1770957A - 配线图案的形成方法、多层配线基板的制法和电子设备 - Google Patents

配线图案的形成方法、多层配线基板的制法和电子设备 Download PDF

Info

Publication number
CN1770957A
CN1770957A CNA2005101068286A CN200510106828A CN1770957A CN 1770957 A CN1770957 A CN 1770957A CN A2005101068286 A CNA2005101068286 A CN A2005101068286A CN 200510106828 A CN200510106828 A CN 200510106828A CN 1770957 A CN1770957 A CN 1770957A
Authority
CN
China
Prior art keywords
wiring pattern
resin material
formation method
wiring
ejection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101068286A
Other languages
English (en)
Other versions
CN100512598C (zh
Inventor
上原升
新馆刚
樱田和昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1770957A publication Critical patent/CN1770957A/zh
Application granted granted Critical
Publication of CN100512598C publication Critical patent/CN100512598C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种配线图案的形成方法，其是通过在被隔壁划分的区域上配置含有导电性材料的液体材料而形成配线图案的方法，其中包括：在所述配线图案的形成区域周围配置树脂材料的工序；通过对由所述树脂材料划分的划分区域实施亲液化处理，使所述树脂材料在该划分区域侧流动，从而使该划分区域窄化的工序；和将所述树脂材料固化，以形成所述隔壁的工序。

Description

配线图案的形成方法、多层配线基板的制法和电子设备
技术领域
本发明涉及配线图案的形成方法、多层配线基板的制造方法和电子设备。
背景技术
在用于电路或集成电路等中的配线等的制造中，例如采用光刻法。光刻法需要真空装置等大型设备和复杂的工序。而且光刻法，材料使用效率仅为百分之几左右，其材料几乎不得不废弃，制造成本高。因此，作为替代光刻法的工艺，人们研究了直接在基材上喷射含有功能性材料的液体的直接图案化方法(液滴喷出方式)。例如在美国专利第5132248号说明书中，提出了一种采用液滴喷出方式直接在基板上图案涂布分散了导电性微粒的液体，然后进行热处理和激光照射，使其转变成导电膜图案的方法。而且，在特开2004-241514号公报中，提出了一种通过用液滴喷出法依次形成导电图案和绝缘图案，从而形成多层电路基板的方法。此外在特开2004-200563号公报中，提出了利用液滴喷出法形成将配线与配线之间掩埋的绝缘膜的方法。
最近，构成设备的电路的高密度化不断发展，例如对配线图案提出了进一步微细化和细线化的要求。然而，要利用上述液滴喷出方式形成这种微细配线图案的情况下，由于喷出的液滴弹着后在基板上湿润扩展，所以很难正确和稳定地形成微细的配线图案。
发明内容
本发明正是鉴于上述情况而提出的，其目的在于提供一种能以高精度稳定地形成微细的配线图案的方法。另外，其目的还在于提供一种借助于配线图案的微细化、能够实现高密度的多层配线结构的多层配线基板的制造方法。此外，其目的也在于提供一种备有这种多层配线基板的连接可靠性高的电子设备。
为了解决上述课题，本发明的配线图案的形成方法，是通过在被隔壁划分的区域上配置含有导电性材料的液体材料形成配线图案的方法，其特征在于，包括：在所述配线图案的形成区域的周围配置树脂材料的工序；通过对由所述树脂材料划分的划分区域实施亲液化处理，使所述树脂材料在该划分区域侧流动，从而使该划分区域窄化的工序；和将所述树脂材料固化，形成所述隔壁的工序。在此，所述树脂材料优选以未固化或半固化的状态配置。
在本方法中，由于配置了液体材料的区域被隔壁所划分，所以液体材料不会超越此划分区域扩展。因此，与过去相比，能够形成具有微细且宽度均一的配线图案。而且，在本方法中，由于配置在划分区域的树脂材料没有完全固化，所以与完全固化的情况不同，能够利用基板的亲液化处理使其流动。也就是说，通过利用这种流动，从而能使所述划分区域窄化，与本来采用液滴喷出法等有可能实现的配线宽度相比，能够实现更窄的配线宽度。
在本发明的配线图案的形成方法中，所述亲液化处理可以采用对所述划分区域照射激元(excimer，受激准分子)UV光线的方式进行。其中可以采用波长172nm的光线作为所述激元UV光线。
这样，通过采用激元UV光线而可以简便地进行亲液化处理。
在本发明的配线图案的形成方法中，所述树脂材料的配置工序优选采用液滴喷出法进行。
通过采用液滴喷出法，从而能够减少材料的浪费，以更低的成本形成配线图案。其中，在液滴喷出法中虽然只能形成比光刻法更粗的间距的图案，但是在本发明中由于通过在配置树脂材料后进行的亲液化处理，能够调节树脂材料的间距，所以在配置树脂材料的阶段内间距无需那样窄。当然可以说，采用能够缩短制造时间或减低材料成本的本方法的优点还是多的。
本发明的多层配线基板的制造方法，该配线基板具有隔着绝缘膜层叠的多层配线层，介由将所述绝缘膜贯通的导通接线柱，将各配线层的配线图案导通连接而成，其特征在于，构成所述多层配线层中的至少一个配线层的配线图案，是采用上述配线图案的形成方法形成的。
根据该方法，能够提供一种以高密度配置了微细的配线图案的多层配线基板。
本发明的电子设备，其特征在于其中备有利用上述本发明的多层配线基板的制造方法制造出的多层配线基板。
根据这种构成，能够提供一种电连接的可靠性优良的电子设备。
附图说明
图1是COF结构的液晶组件的分解立体图。
图2是实施方式涉及的配线图案的说明图。
图3是实施方式涉及的配线图案形成方法的工序表。
图4是实施方式涉及的配线图案形成方法的说明图。
图5是实施方式涉及的配线图案形成方法的说明图。
图6是实施方式涉及的配线图案形成方法的说明图。
图7是实施方式涉及的配线图案形成方法的说明图。
图8是实施方式涉及的配线图案形成方法的说明图。
图9是实施方式涉及的配线图案形成方法的说明图。
图10是液滴喷出装置的立体图。
图11是液滴喷头的侧剖视图。
图12是作为电子设备一例的移动电话的立体图。
具体实施方式
以下参照附图对本发明的实施方式进行说明。在用于以下说明的各图中，为使各部件的大小能够识别，适当变更了各部件的比例尺度。而且，在本实施方式中，虽然分别将单个电配线作为配线图案看待，但是有时也将多个电配线称为配线图案。
图1是COF(Chip On Film)结构的液晶组件的分解立体图。在本实施方式中，以挠性印刷配线基板(Flexible Printed Circuit，以下简记作“FPC”)30中的配线图案的形成方法为例进行说明。这种挠性印刷配线基板具有隔着绝缘膜层叠的多层配线层，介由将所述绝缘膜贯通的导通接线柱，将各配线层的配线图案导通连接而成，是构成本发明的多层配线基板的一种实施方式。FPC30在具有可挠性的薄膜基板31的表面上形成了电配线39a、39b。其细节将在后面详述，在图1所示的COF结构的液晶模块1中，FPC30被连接在液晶面板2的端部，在FPC30的表面上安装有液晶驱动用的IC100。而且，通过经由FPC30从该液晶驱动用IC100向液晶面板2输出驱动信号，从而在液晶面板2中进行图像显示。
[配线图案]
图2是本实施方式的配线图案的说明图，是FPC配线形成部分的放大图。其中，图2(a)是沿着图2(b)的B-B直线的平面剖视图，图2(b)是沿着图2(a)的A-A直线的平面剖视图。如图2(b)所示，本实施方式的配线图案是，下层的电配线32与上层的电配线36介由层间绝缘膜54层叠而构成。而且，以下的配线图案只不过是一例，本发明也可以用于其以外的配线图案。
如图2(b)所示，FPC30备有由聚酰亚胺等构成的具有可挠性的薄膜基板31。在该薄膜基板31的表面上形成有基底绝缘膜51。该基底绝缘膜51由混合了丙烯等紫外线固化性树脂与环氧树脂等热固性树脂的电绝缘性材料构成。
在该基底绝缘膜51的表面上形成有多条电配线32。该电配线32由银等导电性材料形成为规定的图案。其中在基底绝缘膜51表面上的电配线32的非形成区域上，形成有层内绝缘膜(未图示)。而且，通过采用后述的液滴喷出方式，从而能够将多个配线图案的线宽从过去的50微米微细化至30微米左右，将多个配线图案的间隔宽度从过去的50微米微细化至30微米左右。
以覆盖上述电配线32的方式形成层间绝缘膜54。该层间绝缘膜54，也是由与基底绝缘膜51同样的树脂材料形成的。而且从电配线32的一部分形成相当高度的导通接线柱34，以便将层叠绝缘膜54贯通。该导通接线柱34采用与电配线32相同的银等导电性材料形成为圆柱状。若列举一例，则形成的电配线32厚度为2微米左右，导通接线柱32高度为8微米左右。
在该层间绝缘膜54的表面上形成有上层电配线36。这种上层的电配线36，也和下层电配线32同样，由银等导电性材料构成。其中如图2(a)所示，也可以将上层的电配线36配置为与下层的电配线32交叉。而且，上层电配线36与导通接线柱34的上端部连接，可以确保与下层电配线32的导通。
另外，如图2(b)所示，在层间绝缘膜54表面的电配线36的非形成区域内，形成有层内绝缘膜56。进而，以覆盖电配线36的方式形成有保护膜58。这些层内绝缘膜56和保护膜58也是用与基底绝缘膜51同样的树脂材料构成的。
以上虽然是以备有两层电配线32、36的配线图案为例进行说明的，但是也可以制成备有三层以上电配线的配线图案。这种情况下，与从第一层的电配线32至第二层的电配线36的结构同样，也可以形成从第n层的电配线至第n+1层的电配线。
[配线图案的形成方法]
以下说明实施方式涉及的配线图案的形成方法。
图3是实施方式涉及的配线图案形成方法的工序表。另外，图4是实施方式涉及的配线图案形成方法的说明图。以下按照图3左栏的步骤顺序说明各工序。
首先将图2(b)所示的薄膜基板31的表面洗净(步骤1)。具体讲，用波长172nm的激元UV对薄膜基板31的表面照射30秒钟左右。其中，也可以用水等溶剂将薄膜基板31洗净，或者用超声波洗涤。而且，还可以采用在常压下对薄膜基板31照射等离子体的方式进行洗涤。
接着，作为在薄膜基板31的表面上形成基底绝缘膜51的前提，描绘形成基底绝缘膜51的围堰(步骤2)。这种描绘采用液滴喷出方式(喷墨方式)进行。也就是说，采用后述的液滴喷出装置，沿着基底绝缘膜51形成区域的周边部分喷出作为基底绝缘膜51的形成材料的固化前的树脂材料。
然后使喷出的树脂材料固化(步骤3)。具体讲，照射波长365nm的UV4秒钟左右，使作为基底绝缘膜51形成材料的UV固化性树脂固化。这样可以在基底绝缘膜51形成区域的周边部分形成围堰(堤坝)。
接下来，在所形成的围堰内侧描绘形成基底绝缘膜51(步骤4)。这种描绘也采用液滴喷出方式进行。具体讲，一边使后述的液滴喷出装置的液滴喷头对围堰内侧全体扫描，一边从该液滴喷头喷出作为基底绝缘膜51的形成材料的固化前的树脂材料。在此，被喷出的树脂材料即使流动，由于被周边部分的围堰阻止，所以不会超过基底绝缘膜51的形成区域扩展。
随后使被喷出的树脂材料固化(步骤5)。具体讲，照射波长365nm的UV60秒钟，使作为基底绝缘膜51形成材料的UV固化性树脂固化。这样一来如图4(a)所示，可以在薄膜基板31的表面上形成基底绝缘膜51。
接着形成成为在形成电配线32时的隔壁的层内绝缘膜。在此，作为其前提首先调整基底绝缘膜51表面的接触角(步骤6)。当固化后的基底绝缘膜51的表面表现疏液性后，为了赋予该表面以亲液性而照射波长172nm的激元UV。
然后在可以形成电配线32的区域周围描绘形成层内绝缘膜(步骤7)。这种描绘与基底绝缘膜51的描绘同样也采用液滴喷出装置进行。
图5～图8是表示层内绝缘膜54A及电配线32的形成方法一例的工序图。这些图中，(a)是与图2(a)对应的平面剖视图，(b)是表示(a)的C-C剖面的侧剖视图。
在本工序中，首先如图5所示，用液滴喷出装置20沿着可以形成电配线32的区域(配线形成区域)32E的周围部分喷出液体材料L1。作为液体材料L1，能够采用与形成基底绝缘膜时的液体材料同样的材料。此时，应当调整继续喷出的液滴的重叠程度，以便不会产生液体滞留(凸起)。特别希望采用这样一种喷出方法，即当第一次喷出时以互相不连接的方式分开喷出多个液滴L1，通过第二次以后的喷出将其间掩埋的喷出方法。而且，喷出液体材料L1的量，最好调节得将其干燥得到的树脂膜54B或层内绝缘膜54A的厚度与电配线32具有大体相同的厚度。这样，通过使电配线与层内绝缘膜54A的厚度相等，将基板的被处理面平坦化，从而其后的过程变得容易进行。特别在形成上层侧的电配线36时，很难产生台阶状等不良情况。在本实施方式中，由于这种树脂膜54B的形成采用液滴喷出法，所以可以精确控制喷出的液体材料的量，因而能够使树脂膜54B的厚度与电配线32吻合等的调整容易进行。
利用以上方法能够在基底绝缘膜51的表面上形成液体线54p。
进而，如图6所示，将液体线54p假干燥形成树脂膜54B。
进行这种假干燥，以便至少使液体线54p的表面干燥。具体为，朝着液体线54p喷吹湿度低的空气或惰性气体等干燥气体。干燥气体的温度既可以是常温(大约25℃)，也可以是高温。而且还可以采用红外线灯等对液体线54p照射红外线，以此来代替喷吹干燥气体。在该工序中，树脂膜54B尚未完全固化，仍然处于残留流动性的状态下。也就是说，处于在配线形成区域32E(可以形成配线图案的区域)的周围配置了未固化或半固化状态的树脂材料(树脂膜54B)的状态下。
然后，对被树脂膜54B划分的划分区域(包括配线形成区域32的区域)照射波长172nm的UV，实施亲液处理(步骤8)。这样一来，由于可以将亲液性赋予配线形成区域32，所以树脂膜54B朝着箭头所示的划分区域侧的方向流动，使划分区域狭窄化。
图7是表示树脂膜54B流动后的状态的图。这样，通过利用树脂膜54B流动的情况下，从而能够以比借助于液滴喷出装置20可以实现的间距更窄的间距配置树脂膜54B。
接着，使树脂膜54B固化(步骤9)。具体讲，用波长365nm的UV照射4秒钟左右，使作为树脂膜54B的形成材料的UV固化性树脂固化。这样可以形成层内绝缘膜54A。
接着，在被该层内绝缘膜54A所划分的划分区域上形成电配线32。其中作为其前提，首先调整基底绝缘膜51表面(配线形成区域32的表面)的接触角(步骤10)。像后述那样，喷出含有电配线32形成材料的液滴的情况下，基底绝缘膜51表面的接触角一旦过大，被喷出的液滴就会变成球状，很难在规定位置上形成具有规定形状的电配线。另一方面，一旦基底绝缘膜51表面的接触角过小，被喷出的液滴就会因湿润扩展而难于使电配线微细化。而且，由于固化后的基底绝缘膜51表面显示疏液性，所以通过对其表面照射15秒钟左右的波长172nm的激元UV，从而调整基底绝缘膜51表面的接触角。疏液性的缓和程度虽然能用紫外线的照射时间调整，但是也可以利用紫外线的强度、波长、热处理(加热)等的组合来调整。而且，作为亲液化处理的其他方法，可以举出以氧作为反应气体的等离子体处理，或将基板暴露在臭氧环境中的处理等。
然后如图8所示，在经过前面工序狭窄化的配线形成区域32E上描绘形成作为电配线的液体线32p(步骤11)。这种描绘采用后述的液滴喷出装置的液滴喷出法进行。在此，喷出的是将作为电配线形成材料的导电性微粒分散在分散剂中的分散液L2。作为所述导电性微粒优选采用银。此外除含有金、铜、钯、镍中任何金属的金属微粒之外，还可以采用导电性聚合物或超电导体的微粒等。
导电性微粒，为了提高分散性也可以在表面上涂敷有机物等之后使用。作为在导电性微粒表面上涂敷用的涂敷材料，可以举出例如能够诱发空间位阻或静电排斥一类的聚合物。而且，导电性微粒的粒径优选处于5纳米以上、0.1微米以下。导电性微粒的粒径若大于0.1微米，则容易产生喷嘴堵塞，使液滴喷头20的喷出变得困难。而且若小于5nm，则由于导电性微粒相对涂敷剂的体积比增大，所以在得到的膜中有机物的比例过多。
作为使用的分散剂(或溶剂)，只要能够分散上述导电性微粒而不产生凝聚的就无特别限制。例如，除水之外还可以举出甲醇、乙醇、丙醇、丁醇等醇类，正庚烷、正辛烷、癸烷、甲苯、二甲苯、丙基甲苯、杜烯、茚、二戊烯、四氢萘、十氢萘、环己苯等烃类化合物、或乙二醇二甲醚、乙二醇二乙醚、乙二醇甲基乙醚、二甘醇二甲醚、二甘醇二乙醚、二甘醇甲基乙醚、1，2-二甲氧基乙烷、二(2-甲氧基乙基)醚、p-二噁烷等醚类化合物、进而有丙烯碳酸酯、γ-丁内酯、N-甲基-2-吡咯烷酮、二甲基甲酰胺、二甲基亚砜、环己酮等极性化合物。从微粒的分散性和分散液L2的稳定性以及容易采用液滴喷出法等观点来看，这些化合物中优选水、醇类、烃类化合物、醚类化合物，作为更优选的分散剂可以举出水和烃类化合物。这些分散剂可以单独使用或者两种以上以混合物形式使用。
作为含有导电性微粒的液体L2的分散剂，优选室温下的蒸汽压处于0.001mmHg以上、200mmHg以下(大约0.133Pa以上、26600Pa以下)的。蒸汽压大于200mmHg的情况下，喷出后因分散剂的急剧蒸发而难于形成良好的膜。
而且，分散剂的蒸汽压更优选处于0.001mmHg以上、50mmHg以下(大约0.133Pa以上、6650Pa以下)的。在蒸汽压大于50mmHg的情况下，采用液滴喷出法喷出液滴时容易因干燥引起喷嘴堵塞，难于稳定喷出。另一方面，当室温下的蒸汽压低于0.001mmHg的情况下，因干燥缓慢而容易使分散剂残留在膜中，在后工序的热处理和/或光处理后难于得到品质良好的膜。
将上述导电性微粒分散在分散剂中时的分散体浓度，处于1重量％以上、80重量％以下，可以根据导电膜的所需膜厚进行调整。一旦超过80重量％，就容易产生凝聚，很难得到均一的膜。
上述导电性微粒分散液L2的表面张力，优选处于0.02N/m以上、0.07N/m以下的范围内。用液滴喷出法喷出液体时，表面张力一旦小于0.02N/m，由于油墨组合物对喷嘴的湿润性增大而容易产生飞行弯曲；一旦超过0.07N/m，则因喷嘴尖端的弯月面形状不稳定而使喷出量和喷出时间的控制变得困难。
为了调整表面张力，可以在不会导致基底绝缘膜51的接触角不适当降低的范围内，向上述分散液L2中添加微量含氟、硅酮系、非离子系等的表面张力调节剂。非离子系表面张力调节剂，起着使在基底绝缘膜51上的湿润性提高，改善膜的流平(leveling)性，防止膜产生微小凹凸等作用。上述表面张力调节剂，必要时还可以含有醇类、醚类、酯类、酮类等有机化合物。
上述分散液L2的粘度，优选处于1mPa·s以上、50mPa·s以下。用液滴喷出法喷出时，当粘度小于1mPa·s的情况下，在喷嘴的周边部分容易因油墨的流出而被污染，而当粘度大于50mPa·s的情况下，因喷嘴的堵塞频度增高而难于顺利地喷出液滴的缘故。
在本实施方式中，从液滴喷头喷出上述分散液L2的液滴，滴落在应当形成电配线之处。此时，希望调整继续喷出液滴的重叠程度，以便不会产生液体滞留(凸起)。特别希望采用这样一种喷出方法，即当第一次喷出时以互相不连接的方式分开喷出多个液滴L2，而通过第二次以后的喷出将其间掩埋的喷出方法。被第一次配置的多数个液滴L2，喷出后经过自然干燥或者加热处理干燥，即使与第二次以后配置的液滴L2接触也不会形成凸起。而且，液滴L2由于层内绝缘膜54A变成围堰(堤坝)而使湿润扩展受到限制，所以能够均一地形成极为微细的宽度。
通过以上方式可以在基底绝缘膜51的表面上形成液体线32p。
然后对液体线32p进行烧成(步骤12)。由于这样可以以假干燥状态形成液体线32p，所以将其全体一起烧成。具体讲，通过将形成了液体线32p的薄膜基板31在150℃下的电热板上加热30分钟左右来进行。
这种烧成通常在大气中进行，但是必要时也可以在氮气、氩气、氦气等惰性气体气氛中进行。而且，虽然将本烧成温度定为150℃，但是希望考虑到液体线32p中所含分散剂的沸点(蒸汽压)、气氛气体的种类或压力、微粒的分散性或氧化性等热行为、涂料的有无和含量、基体材料的耐热温度等，适当地设定。
这种烧成处理除采用通常的电热板、电炉等处理之外，还可以采用灯退火方式进行。其中对于灯退火用光源并没有特别限制，可以使用红外线灯、氙灯、YAG激光器、氩激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等激元激光器等作为光源。这些光源一般使用输出功率为10W以上、5000W以下范围内的，但是在本实施方式中，功率处于100W以上、1000W以下范围内就足够了。
通过真烧成，使液体线32p所含的分散剂挥发，可以确保金属微粒间的电接触。这样一来，如图4(b)所示，可以形成电配线32。
以下如图4(c)所示，在烧成后的电配线32的一部分上描绘形成成为导通接线柱的液体状接线柱34p(步骤13)。这种描绘与步骤11的液体线32p的描绘同样，也采用后述的液滴喷出装置的液滴喷出方式进行。这里喷出的是将作为导通接线柱形成材料的导电性微粒分散在分散剂中的分散液L3，具体讲是与液体线32p描绘用的液体L2相同的。也就是说，液体线32p描绘之后，也可以采用同样的液滴喷头20，向导通接线柱形成位置上喷出液体。液体状接线柱34p，采用自然干燥或加热处理的方式将其干燥。
接着，进行液体状接线柱34p的真烧成(步骤14)。如上所述，由于在假干燥状态下形成液体状接线柱34p，所以将其全体一起烧成。具体讲，采用将形成了液体状接线柱34p的薄膜基板31在150℃的电热板上加热30分钟左右的方式进行。
该真烧成通常在大气中进行，但是必要时也可以在氮气、氩气、氦气等惰性气体气氛中进行。其中虽然将真烧成温度定为150℃，但是希望考虑到液体线34p中所含分散剂的沸点(蒸汽压)、气氛气体的种类或压力、微粒的分散性或氧化性等热行为、涂料的有无或含量、基体材料的耐热温度等，而适当地设定。
这种烧成处理，除用通常的电热板、电炉等处理之外，还可以采用灯退火方式进行。其中对于灯退火用光源并没有特别限制，可以使用红外线灯、氙灯、YAG激光器、氩激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等激元激光器等作为光源。这些光源一般使用输出功率为10W以上、5000W以下范围内的，但是在本实施方式中，功率处于100W以上、1000W以下范围内就足够了。
通过这种真烧成，使液体线34p所含的分散剂挥发，可以确保金属微粒间的电接触。这样一来，如图4(d)所示，可以在电配线32的规定位置处形成导通接线柱34。
然后，主要在电配线32的表面上描绘层间绝缘膜54(步骤15)。这种描绘也与基底绝缘膜51的描绘同样，采用液滴喷出装置进行。作为液体材料可以采用与层内绝缘膜54A同样的材料。在这里，希望液体材料在导通接线柱34的周围空出间隙喷出，以便与导通接线柱34不接触(即在导通接线柱34的周围空出间隙来配置层间绝缘膜54)。
接着，将喷出的液体材料干燥，然后使液体材料中的树脂材料固化(步骤16)。具体讲，照射波长365nm的UV60秒钟左右，使作为层间绝缘膜54形成材料的UV固化性树脂固化。这样可以形成图5(d)所示的层间绝缘膜54。
接着，在层间绝缘膜54的表面上形成层内绝缘膜56，进而在由此层内绝缘膜56所划分的区域上形成上层电配线36。其具体形成方法，与形成下层电配线接32用的步骤6乃至步骤12相同。此外，若进行步骤15和步骤16，则能够在上层电配线36的表面上形成层间绝缘膜。
通过这样重复步骤6至步骤16，从而能够层叠配置电配线。而且，也可以采用与步骤15和步骤16同样的方法，在最上层电配线的表面上形成保扩膜58。
通过上述操作可以制造图2所示的本实施方式的多层配线基板。
综上所述，在本实施方式的多层配线基板的制造方法中，由于在电配线或导通接线柱、各种绝缘膜的形成中采用了液滴喷出方式，所以使材料使用效率的提高成为可能，因而能够降低制造成本。此外，电配线的多层化和微细化也成为可能。若列举一例，则能够将多数配线图案的线宽从过去的50微米微细化至30微米左右，将多个配线图案的间隔宽度从过去的50微米微细化至30微米左右。这样一来，将FPC小型化成为可能，采用该FPC的电光学装置或电子设备的小型化也成为可能。
而且，在本实施方式的多层配线基板的制造方法中，形成层内绝缘膜54A时，由于配置在配线形成区域32E周围的树脂膜54B未完全固化，所以与完全固化的情况不同，能够通过基板的亲液化处理而使其流动。也就是说，通过利用这种流动能将配线形成区域32E狭窄化，能够实现比本来采用液滴喷出装置所能实现的配线宽度更窄的配线宽度。
另外，在本实施方式中，虽然是以FPC中的配线图案的形成方法为例加以说明的，但是本发明也适用于硬质基板中的配线图案的形成方法。
而且，在本实施方式中，虽然是就在电配线上形成导通接线柱的情况加以说明的，但是本发明的技术范围也包括在电配线的电极岸面(land)上形成导通接线柱的情况。
(液滴喷出装置)
以下利用图10和图11说明液滴喷出方式中采用的液滴喷出装置。
图10是液滴喷出装置的立体图。在图10中，X方向是基体12的左右方向，Y方向是前后方向，Z方向是上下方向。液滴喷出装置10主要由液滴喷头(以下简称为“喷头”)20、载置基板31的台架46构成。其中液滴喷出装置10的动作，由控制装置23加以控制。
载置基板31的台架46通过第一移动机构能够向Y方向移动和定位，通过马达44可以在θz方向上摇动和定位。另一方面，喷头20借助于第二移动手段可以在X方向上移动和定位，借助于线性马达62可以在Z方向上移动和定位。此外，喷头20可以借助于马达64、66和68分别向在α、β和γ方向上摇动和定位。这样一来，液滴喷出装置10就可以正确控制喷头20的油墨喷出面20P和台架46上的基板31的相对位置和姿态。
在此，参照图11说明喷头20的结构例。图11是液滴喷头的侧剖视图。喷头20是以液滴喷出方式从喷嘴91喷出油墨21的部件。作为液滴喷出方式，可以采用作为压电元件的压电(piezo)元件喷出油墨的压电方式，或通过加热油墨产生气泡(鼓泡)来喷出油墨的方式等各种公知技术。其中压电方式由于不加热，所以具有对材料的组成等不产生影响的优点。
因此，在图11的喷头20中采用上述的压电方式。
在喷头20的喷头主体90上形成容器(reservoir)95和从容器95分支的多个油墨室93。容器95形成向各油墨室93供给油墨用的通路。而且，在喷头主体90的下端面上安装有构成油墨喷出面的喷嘴板。在该喷嘴板上，喷出油墨的多个喷嘴91对应于各油墨室93而开口。另外，从各油墨室向对应的喷嘴91形成有油墨通路。另一方面，在喷头主体90的上端面上安装有振动板94。而且，振动板94构成各油墨室93的壁面。在该振动板94的外侧，与各油墨室93对应地设置有压电元件92。压电元件92被是被一对电极(未图示)夹持了水晶等压电材料的元件。该一对电极与驱动电路99相连。
而且，一旦用驱动电路99向压电元件92施加电压，则压电元件92就会产生膨胀变形或收缩变形。一旦压电元件92收缩变形，油墨室93内的压力就会降低，油墨21就会从容器95向油墨室93内流入。另外，一旦压电元件92膨胀变形，油墨室93内的压力就会增加，就会从喷嘴91中喷出油墨21。而且，通过使施加电压发生变化，从而能够控制压电元件92的变形量。此外，通过使施加电压的频率发生变化，从而能够控制压电元件92的变形速度。也就是说，通过控制压电元件92的施加电压，就能够控制油墨21的喷出条件。
并且，图10所示的压顶单元(capping unit)22，是用于防止喷头20中油墨喷出面20P的干燥，在液滴喷出装置10待机时将油墨喷出面20P盖住用的单元。另外，清洁单元24是为清除喷头20中喷嘴的堵塞，对喷嘴内部产生抽吸作用的单元。其中清洁单元24，还可以用于清除喷头20中油墨喷出面20P的污染，对油墨喷出面20P进行吹扫(wiping)。
[电光学装置]
在本实施方式中，以FPC的配线为例进行了说明。因此，返回到图1，说明作为采用该FPC的电光学装置一例的液晶模块。
图1是COF(Chip On Film)结构的液晶模块的分解立体图。液晶模块1，大体上讲备有彩色显示用的液晶面板2、与液晶面板2连接的FPC30、和被安装在FPC30上的液晶驱动用IC100。而且，必要时还可以将背光灯等照明装置及其他附件安装在液晶面板2上。
液晶面板2具有用密封材料4粘接的一对基板5a及基板5b，在这些基板5b和基板5b之间形成的间隙、所谓单元间隙(cell gap)中封入液晶。换句话说，液晶被基板5a和基板5b夹持着。这些基板5a和基板5b，一般用透光性材料，例如玻璃、合成树脂等形成。在基板5a和基板5b的外表面上粘贴有偏光板6a。
另外，在基板5a的内侧表面上形成电极7a，并在基板5b的内侧表面上形成有电极7b。这些电极7a、7b例如可以用ITO(铟锡氧化物)等透光性材料形成。基板5a具有相对于基板5b伸出的伸出部分，在该伸出部分上形成有多个端子8。这些端子8是在基板5a上形成电极7a时与电极7a同时形成的。因此，在这些端子8中包括从电极7a一体延伸的部分，以及借助于导电材料(未图示)与电极7b连接的部分。
另一方面，利用本实施方式涉及的配线图案的形成方法，在FPC30的表面上形成有配线图案。也就是说，从FPC30的一个短边朝着中央形成输入用配线图案39a，从另一短边向中央形成输出用配线图案39b。在这些输入用配线图案39a和输出用配线图案39b的中央侧端部上形成有电极焊盘(electrode pad)(未图示)。
在该FPC30的表面上安装有液晶驱动用IC100。具体讲，借助于ACF(各方异性导电膜)160，将在液晶驱动用IC100的能动面上形成的多个突起电极，连接在FPC30的表面上形成的多个电极焊盘上。该ACF160通过使多个导电性微粒分散在热塑性或热固性粘着用树脂中而形成。这样，通过将液晶驱动用IC100安装在FPC30的表面上，从而形成所谓的COF结构。
而且，安装了驱动用IC100的FPC30，被连接在液晶面板2的基板5a上。具体讲，介由ACF140将FPC30的输出用配线图案39b，与基板5a的端子8电连接。其中，由于FPC具有可以挠性，所以可以自由折叠，能够实现空间节省化。
在如上述构成的液晶模块1中，介由FPC30的输入用配线图案39a，将信号输入到液晶驱动用IC100。于是，可以介由FPC30的输出用配线图案39b从驱动用IC100向液晶面板2输出驱动信号。这样一来，能够在液晶面板2上进行图像显示。
而且，在本发明的电光学装置中，除了具有利用电场使物质的折射率发生变化、导致光线的透过率变化的电光学效果的装置以外，也包括将电能转变成光能的装置等。也就是说，本发明不仅可以用于液晶显示装置中，而且也可以广泛用于有机EL(电致发光)装置或无机EL装置、等离子体显示装置、电泳显示装置、采用电子释放元件的显示装置(场发射显示器和表面电子传导发射显示器)等发光装置等上。例如，也可以将备有本发明的配线图案的FPC与有机EL面板连接，构成有机EL模块。
[电子设备]
以下用图12说明使用本实施方式的成膜方法制造的电子设备。图12是移动电话的立体图。在图12中，符号1000表示移动电话，符号1001表示显示部分。在该移动电话1000的显示部分1001中，采用了备有本实施方式的配线图案的电光学装置。因此，能够提供一种电连接的可靠性优良的小型移动电话1000。
本发明并不限于上述的移动电话，还可以适用为电子书、个人计算机、数码相机、液晶电视机、探视器型或监视器直视型磁带摄像机、汽车导航装置、寻呼机、电子记事本、台式电子计算机、文字处理机、工作站(EWS)、可视电话、POS终端、触摸面板等电子设备的图像显示机构，无论在哪种情况下都能提供电连接的可靠性优良的小型电子设备。
而且，本发明的技术范围并不限于上述各种实施方式，其中包括在不超出本发明要点的范围内，对上述各种实施方式作出的各种变更。也就是说，在各实施方式中所列举的具体材料或结构只不过是一例，可以作各种变更。

Claims (7)

1、一种配线图案的形成方法，是通过在被隔壁划分的区域上配置含有导电性材料的液体材料而形成配线图案的方法，其特征在于，包括：
在所述配线图案的形成区域的周围配置树脂材料的工序；
通过对由所述树脂材料划分的划分区域实施亲液化处理，使所述树脂材料在该划分区域侧流动，从而使该划分区域窄化的工序；和
将所述树脂材料固化，以形成所述隔壁的工序。
2、根据权利要求1所述的配线图案的形成方法，其中，所述树脂材料以未固化或半固化的状态配置。
3、根据权利要求1或2所述的配线图案的形成方法，其中，所述亲液化处理通过对所述划分区域照射激元UV光线来进行。
4、根据权利要求3所述的配线图案的形成方法，其中，所述激元UV光线是波长172nm的光线。
5、根据权利要求1～4中任一项所述的配线图案的形成方法，其中，所述树脂材料的配置工序采用液滴喷出法来进行。
6、一种多层配线基板的制造方法，其中多层配线基板具有隔着绝缘膜层叠的多层配线层，介由将所述绝缘膜贯通的导通接线柱将各配线层的配线图案导通连接而成，其特征在于，
构成所述多数配线层中的至少一个配线层的配线图案，是采用权利要求1～5中任何一项所述的配线图案的形成方法形成的。
7、一种电子设备，其中备有利用权利要求6所述的方法制造的多层配线基板。
CNB2005101068286A 2004-09-28 2005-09-23 配线图案的形成方法、多层配线基板的制法和电子设备 Active CN100512598C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004282217A JP3841096B2 (ja) 2004-09-28 2004-09-28 配線パターンの形成方法、多層配線基板の製造方法、電子機器
JP2004282217 2004-09-28

Publications (2)

Publication Number Publication Date
CN1770957A true CN1770957A (zh) 2006-05-10
CN100512598C CN100512598C (zh) 2009-07-08

Family

ID=36239950

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101068286A Active CN100512598C (zh) 2004-09-28 2005-09-23 配线图案的形成方法、多层配线基板的制法和电子设备

Country Status (5)

Country Link
US (1) US7316974B2 (zh)
JP (1) JP3841096B2 (zh)
KR (1) KR100691715B1 (zh)
CN (1) CN100512598C (zh)
TW (1) TWI289419B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP5459896B2 (ja) * 2007-03-05 2014-04-02 株式会社半導体エネルギー研究所 配線及び記憶素子の作製方法
KR100968949B1 (ko) 2008-05-19 2010-07-14 삼성전기주식회사 인쇄 회로 패턴 형성 방법, 가이드 형성 방법 및 가이드형성용 잉크
US20100327300A1 (en) 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR101859979B1 (ko) * 2015-06-30 2018-05-24 전자부품연구원 광 소결용 잉크 조성물을 이용한 3차원 배선기판 및 그의 제조 장치
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
KR20210099860A (ko) 2020-02-05 2021-08-13 삼성전자주식회사 반도체 패키지 및 패키지-온-패키지의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
CN1176567C (zh) * 1999-03-03 2004-11-17 株式会社大和工业 制造多层布线板的方法
TW515064B (en) 2000-03-23 2002-12-21 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic machine
JP2002148429A (ja) 2000-11-16 2002-05-22 Canon Inc 光学素子とその製造方法、該光学素子を用いた液晶素子
KR100495958B1 (ko) * 2001-03-28 2005-06-16 가부시키가이샤 노스 다층배선기판, 다층배선기판의 제조방법, 다층배선기판의연마기 및 배선기판형성용 금속판
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
JP2004004722A (ja) 2002-04-25 2004-01-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2004098012A (ja) 2002-09-12 2004-04-02 Seiko Epson Corp 薄膜形成方法、薄膜形成装置、光学素子、有機エレクトロルミネッセンス素子、半導体素子および電子機器
JP4100164B2 (ja) 2002-12-20 2008-06-11 日本ゼオン株式会社 プリント配線板の製造方法
KR100515064B1 (ko) 2003-01-30 2005-09-14 이병희 마이크로캡슐 살충제의 제조방법
JP2004241514A (ja) 2003-02-05 2004-08-26 Mitsui Chemicals Inc 多層回路基板およびその製造方法
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US6919636B1 (en) * 2003-07-31 2005-07-19 Advanced Micro Devices, Inc. Interconnects with a dielectric sealant layer
KR100586231B1 (ko) 2004-05-13 2006-06-07 황윤선 솜의 제조장치 및 방법, 그리고 이 장치 및 방법에 의해제조된 솜
JP4161956B2 (ja) * 2004-05-27 2008-10-08 セイコーエプソン株式会社 カラーフィルタ基板の製造方法、電気光学装置の製造方法、電気光学装置、電子機器
KR100594354B1 (ko) 2006-02-09 2006-06-30 (주)간삼파트너스 종합건축사사무소 건축물 베란다 난간구조

Also Published As

Publication number Publication date
JP2006100396A (ja) 2006-04-13
US7316974B2 (en) 2008-01-08
KR100691715B1 (ko) 2007-03-09
TW200630003A (en) 2006-08-16
TWI289419B (en) 2007-11-01
US20060127567A1 (en) 2006-06-15
CN100512598C (zh) 2009-07-08
JP3841096B2 (ja) 2006-11-01
KR20060051292A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
KR100714820B1 (ko) 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기
CN1784124A (zh) 图案形成系统、图案形成方法以及电子设备
JP2004306015A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
CN1770957A (zh) 配线图案的形成方法、多层配线基板的制法和电子设备
KR100692470B1 (ko) 배선 패턴 형성 방법, 배선 패턴 및 전자 기기
KR100770286B1 (ko) 배선 기판의 제조 방법
CN1531389A (zh) 图形的形成方法和图形形成装置、器件的制造方法、导电膜布线、光电装置及电子机器
JP2004290959A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
JP2009255082A (ja) パターン形成方法、パターン形成システム、並びに電子機器
CN1822748A (zh) 膜图案的形成方法及器件的制造方法、电光学装置及电子机器
JP2006100398A (ja) パターン形成方法、配線基板の製造方法、及び電子機器
CN100415518C (zh) 配线图案的形成方法
JP4462007B2 (ja) パターン形成方法及びパターン形成システム
JP2013048109A (ja) 電気光学装置及び電子機器
JP4524608B2 (ja) 配線パターン形成方法及び配線パターン形成システム
JP2006100397A (ja) 多層配線基板の製造方法、電子機器
JP4457833B2 (ja) 配線パターンの形成方法、配線パターンおよび電子機器
JP2006100400A (ja) 配線基板の製造方法、及び電子機器
JP2006100343A (ja) 配線パターンの形成方法、配線パターンおよび電子機器
JP2006095381A (ja) 膜形成方法、配線パターン形成方法、配線パターン、電子機器
JP2010075925A (ja) パターン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant