KR20210099860A - 반도체 패키지 및 패키지-온-패키지의 제조 방법 - Google Patents

반도체 패키지 및 패키지-온-패키지의 제조 방법 Download PDF

Info

Publication number
KR20210099860A
KR20210099860A KR1020200013728A KR20200013728A KR20210099860A KR 20210099860 A KR20210099860 A KR 20210099860A KR 1020200013728 A KR1020200013728 A KR 1020200013728A KR 20200013728 A KR20200013728 A KR 20200013728A KR 20210099860 A KR20210099860 A KR 20210099860A
Authority
KR
South Korea
Prior art keywords
laser
semiconductor device
package
substrate
polymer layer
Prior art date
Application number
KR1020200013728A
Other languages
English (en)
Inventor
오준영
고경환
김상수
김승환
박종호
이용관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200013728A priority Critical patent/KR20210099860A/ko
Priority to US17/168,706 priority patent/US11508713B2/en
Publication of KR20210099860A publication Critical patent/KR20210099860A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판 상에 레이저 반응성 폴리머 층을 형성하는 단계; 상기 기판 상에 반도체 장치를 실장하는 단계; 상기 레이저 반응성 폴리머 층이 친수성 작용기를 갖도록 개질하기 위하여 상기 반도체 장치를 관통할 수 있는 파장을 갖는 레이저를 상기 반도체 장치를 통하여 상기 기판 상에 조사하는 단계; 및 상기 반도체 장치와 상기 기판 사이에 제 1 봉지 물질층을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법을 제공된다.

Description

반도체 패키지 및 패키지-온-패키지의 제조 방법 {Methods of manufacturing semiconductor package and package-on-package}
본 발명은 반도체 패키지 및 패키지-온-패키지의 제조 방법에 관한 것으로서, 더욱 구체적으로는 보다 신뢰성 높은 반도체 패키지 및 패키지-온-패키지의 제조 방법에 관한 것이다.
반도체 패키지를 제조하기 위하여 기판 상에 반도체 칩을 실장할 때, 반도체 칩과 기판 사이의 간격이 날로 감소하고 있다. 반도체 칩과 기판 사이의 좁아진 간격으로 인해 반도체 칩과 기판 사이의 공간에 플라스마 처리를 통한 친수화 처리가 더 어려워지고 있고, 상기 공간에 언더필 물질층을 형성하는 것이 더욱 어려워지고 있다.
본 발명이 이루고자 하는 기술적 과제는 보다 신뢰성 높은 반도체 패키지를 제조할 수 있는 방법을 제공하는 것이다.
본 발명은 상기 기술적 과제를 이루기 위하여, 기판 상에 레이저 반응성 폴리머 층을 형성하는 단계; 상기 기판 상에 반도체 장치를 실장하는 단계; 상기 레이저 반응성 폴리머 층이 친수성 작용기를 갖도록 개질하기 위하여 상기 반도체 장치를 관통할 수 있는 파장을 갖는 레이저를 상기 반도체 장치를 통하여 상기 기판 상에 조사하는 단계; 및 상기 반도체 장치와 상기 기판 사이에 제 1 봉지 물질층을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법을 제공한다.
본 발명의 다른 태양은 제 1 패키지를 제조하는 단계; 및 상기 제 1 패키지 위에 제 2 패키지를 실장하는 단계를 포함하고, 상기 제 1 패키지를 제조하는 단계는: 제 1 기판 상에 레이저 반응성 폴리머 층을 형성하는 단계; 상기 제 1 기판 상에 제 1 반도체 장치를 실장하는 단계; 상기 제 1 반도체 장치를 실장하는 단계 이후에, 상기 제 1 반도체 장치와 중첩되는 상기 레이저 반응성 폴리머 층의 영역의 적어도 일부분을 친수화하는 단계; 및 상기 제 1 반도체 장치와 상기 제 1 기판 사이에 제 1 봉지 물질층을 형성하는 단계를 포함하는 패키지-온-패키지(package-on-package)의 제조 방법을 제공한다.
본 발명의 또 다른 태양은 상부 패드 및 하부 패드를 포함하는 기판 상에 레이저 반응성 폴리머 층을 형성하는 단계; 상기 기판 상에 인터포저를 제공하는 단계; 상기 레이저 반응성 폴리머 층과 적어도 부분적으로 중첩되도록 상기 기판 상에 제 1 반도체 장치를 제공하는 단계; 상기 제 1 반도체 장치의 상면에 레이저를 조사하는 단계; 상기 레이저를 조사하는 단계 이후에 상기 제 1 반도체 장치의 상면, 하면, 및 측면을 둘러싸도록 제 1 봉지 물질층을 형성하는 단계; 및 상기 인터포저 상에 제 2 반도체 장치를 부착하는 단계를 포함하는 반도체 패키지의 제조 방법을 제공한다.
본 발명의 제조 방법을 이용하면 기판 상에 실장되는 반도체 장치의 하부에 친수성 작용기를 균일하게 형성할 수 있기 때문에 보다 우수하게 언더필 물질층을 형성할 수 있다. 그에 의하여 보다 신뢰성 높은 반도체 패키지를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 순서도이다.
도 2는 도 1의 S100 단계를 더욱 상세하게 나타낸 흐름도이다.
도 3a 내지 도 3m은 본 발명의 일 실시예에 따른 PoP 패키지의 제조 방법을 나타낸 측단면도들이다.
도 4a 및 도 4b는 레이저 반응성 폴리머 층의 개질 전후를 비교하여 모식적으로 나타낸 개념도들이다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 패키지-온-패키지의 제조 방법을 나타낸 측단면도들이다.
도 6a 내지 도 6c는 본 발명의 또 다른 실시예에 따른 패키지-온-패키지의 제조 방법을 나타낸 측단면도들이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 패키지-온-패키지의 제조 방법을 나타낸 측단면도들이다.
도 8a 내지 도 8d는 본 발명의 또 다른 실시예에 따른 패키지-온-패키지의 제조 방법을 나타낸 측단면도들이다.
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 측면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 순서도이다.
도 1을 참조하면, 상기 반도체 패키지는 패키지-온-패키지(package-on-package, PoP) 타입의 패키지일 수 있다. 상기 PoP 타입의 패키지를 제조하기 위하여 제 1 패키지를 제조하고(S100), 상기 제 1 패키지 위에 제 2 패키지를 실장할 수 있다(S200).
도 2는 도 1의 S100 단계를 더욱 상세하게 나타낸 흐름도이다. 도 3a 내지 도 3m은 본 발명의 일 실시예에 따른 PoP 패키지의 제조 방법을 나타낸 측단면도들이다.
도 1, 도 2, 및 도 3a 내지 도 3e를 참조하면, 제 1 반도체 장치를 실장하기 위한 기판 상에 레이저 반응성 폴리머 층(130p)이 형성된다(S110).
도 3a를 참조하면, 제 1 반도체 장치가 실장되는 것이 예정된 제 1 영역(R1)과 그 외의 영역인 제 2 영역(R2)을 포함하는 기판(111)이 제공된다.
일부 실시예들에 있어서, 상기 기판(111)은 베이스 보드층(110), 및 베이스 보드층(110)의 상면 및 하면에 각각 배치되는 상부 패드(122) 및 하부 패드(124)를 포함할 수 있다.
일부 실시예들에 있어서, 상기 기판(111)은 인쇄회로기판(printed circuit board, PCB)일 수 있다. 예를 들면, 기판(111)은 멀티 레이어 인쇄 회로 기판(multi-layer PCB)일 수 있다. 베이스 보드층(110)은 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 베이스 보드층(110)는 예를 들면, FR4(Frame Retardant 4), 사관능성 에폭시(tetrafunctional epoxy), 폴레페닐렌 에테르(polyphenylene ether), 에폭시/폴리페닐렌 옥사이드(epoxy/polyphenylene oxide), BT(bismaleimide triazine), 써마운트(Thermount), 시아네이트 에스터(cyanate ester), 폴리이미드(polyimide) 및 액정 고분자(liquid crystal polymer) 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
베이스 보드층(110)의 상면과 하면 각각에는, 상부 패드(122) 및 하부 패드(124)을 노출시키는 상면 솔더 레지스트층(112) 및 하면 솔더 레지스트층(114)이 형성될 수 있다. 상기 상부 패드(122)에는 제 1 반도체 장치(140)(도 3f 참조)가 연결되고, 하면 패드(124)에는 외부 장치와 연결되는 외부 연결 단자(152)(도 3m 참조)가 연결될 수 있다.
기판(111)은 상부 패드(122)와 하부 패드(124)를 전기적으로 연결하는 배선 패턴 및 상기 배선 패턴 사이를 전기적으로 연결하는 도전 비아를 포함할 수 있다. 상기 배선 패턴은 베이스 보드층(110)의 상면, 하면, 및/또는 내부에 배치될 수 있다. 상기 배선 패턴은 예를 들면, 예를 들면, ED(electrolytically deposited) 구리 호일(copper foil), RA(rolled-annealed) 구리 호일, 스테인리스 스틸 호일(stainless steel foil), 알루미늄 호일(aluminum foil), 최극박 구리 호일(ultra-thin copper foils), 스퍼터된 구리(sputtered copper), 구리 합금(copper alloys) 등으로 이루어질 수 있다.
상기 도전 비아는 베이스 보드층(110)의 적어도 일부분을 관통하도록 형성될 수 있다. 일부 실시 예에서, 상기 도전 비아는 구리, 니켈, 스테인레스 스틸 또는 베릴륨구리(beryllium copper)로 이루어질 수 있다.
도 3b를 참조하면, 제 1 영역(R1)이 개방되도록 보호 마스크(112msk)를 형성한다. 상기 보호 마스크(112msk)에 의하여 노출되는 제 1 영역(R1)에 대하여 상면 솔더 레지스트층(112)이 추후 제거될 수 있다.
상기 보호 마스크(112msk)를 이루는 물질은 상기 상면 솔더 레지스트층(112)의 제거에 사용되는 용액을 고려하여 선택될 수 있으며, 예를 들면, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 내산성 유기 폴리머, 내알칼리성 유기 폴리머 등일 수 있다. 그러나 본 발명이 여기에 한정되는 것은 아니다.
도 3c를 참조하면, 상기 보호 마스크(112msk)에 의하여 노출된 부분의 상면 솔더 레지스트층(112)을 제거할 수 있다. 도 3b를 참조하여 설명한 바와 같이 상기 상면 솔더 레지스트층(112)의 노출된 부분은 건식 또는 습식으로 제거될 수 있다. 상기 상면 솔더 레지스트층(112)의 노출된 부분이 습식으로 제거되는 경우, 상기 보호 마스크(112msk)의 가장자리의 하단에는 습식 식각으로 인한 언더컷이 형성될 수 있으며, 상기 언더컷은 오목한 측면을 가질 수 있다. 일부 실시예들에 있어서, 상기 상면 솔더 레지스트층(112)을 선택적으로 제거하기 위하여 유기 용매, 산 용액, 알칼리 용액 등이 이용될 수 있다.
상기 상면 솔더 레지스트층(112)의 노출된 부분이 건식으로 제거되는 경우, 상기 노출된 부분은 이방성 식각에 의하여 제거될 수 있다.
도 3d를 참조하면, 상기 보호 마스크(112msk)를 제거할 수 있다. 상기 보호 마스크(112msk)는 건식 식각 또는 습식 식각에 의하여 선택적으로 제거될 수 있다. 일부 실시예들에 있어서, 상기 보호 마스크(112msk)는 알칼리 용액, 산 용액, 유기 용매, 또는 이들의 조합에 의하여 선택적으로 제거될 수 있다.
이후, 상기 기판(111)의 상부면 전체를 피복하도록 레이저 반응성 폴리머 층(130m)을 형성할 수 있다. 상기 레이저 반응성 폴리머 층(130m)은 전자기파, 특히 레이저에 반응하여 개질되는 특성을 지닌 폴리머의 층일 수 있다. 일부 실시예들에 있어서, 상기 레이저 반응성 폴리머 층(130m)은 약 190 nm 내지 약 360 nm의 파장을 갖는 레이저 광에 반응하여 개질되는 특성을 가질 수 있다.
상기 레이저 반응성 폴리머 층(130m)은, 예를 들면, 에테르계(ether-based) 폴리머, 페놀계(phenol-based) 폴리머, 카보네이트 에스테르계(carbonate ester-based) 폴리머, 에폭시계(epoxy-based) 폴리머, 케톤계(ketone-based) 폴리머, 또는 이들의 조합일 수 있다.
상기 레이저 반응성 폴리머 층(130m)은 스핀 코팅, 닥터 블레이드, 스크린 프린팅 등의 방법에 의하여 도포된 후 열경화 또는 광경화에 의하여 경화될 수 있다.
도 3e를 참조하면, 상기 상면 솔더 레지스트층(112)의 상부 표면이 노출될 때까지 상기 레이저 반응성 폴리머 층(130m)의 일부가 제거될 수 있다. 상기 제거는, 예를 들면, 그라인딩, 연마(polishing), 에치백 등의 방법에 의하여 수행될 수 있으며, 상기 제거에 의하여 레이저 반응성 폴리머 층(130p)의 패턴이 형성될 수 있다.
상기 레이저 반응성 폴리머 층(130p)의 패턴은 상기 상면 솔더 레지스트층(112)과 중첩되지 않을 수 있다. 즉, 도 3e에 도시된 바와 같이 상기 레이저 반응성 폴리머 층(130p)의 패턴의 측면과 상기 상면 솔더 레지스트층(112)은 서로 마주하면서 접할 수 있다. 또, 상기 레이저 반응성 폴리머 층(130p)의 패턴의 상부 표면과 상기 상면 솔더 레지스트층(112)의 상부 표면은 실질적으로 동일 평면상에 있을 수 있다.
도 1, 도 2, 및 도 3f를 참조하면, 상기 기판(111) 상에 제 1 반도체 장치(140)를 실장할 수 있다(S120).
상기 제 1 반도체 장치(140)는, 예를 들면, 중앙 처리 장치(central processing unit, CPU) 칩, 그래픽 처리 장치(graphic processing unit, GPU) 칩, 또는 어플리케이션 프로세서(application processor, AP) 칩일 수 있다. 일부 실시예들에 있어서, 상기 제 1 반도체 장치(140)는, 예를 들면, 디램(dynamic random access memory, DRAM) 칩, 에스 램(static random access memory, SRAM) 칩, 플래시(flash) 메모리 칩, 이이피롬(electrically erasable and programmable read-only memory, EEPROM) 칩, 피램(phase-change random access memory, PRAM) 칩, 엠램(magnetic random access memory, MRAM) 칩, 또는 알램(resistive random access memory, RRAM) 칩을 더 포함할 수 있다.
상기 제 1 반도체 장치(140)는 실리콘 웨이퍼로부터 제조된 반도체 다이일 수도 있고, 몰딩 부재 내에 반도체 다이가 봉지된(encapsulated) 반도체 패키지일 수도 있다.
상기 제 1 반도체 장치(140)는 연결 부재(142)에 의하여 상기 기판(111)의 제 1 영역(R1)의 상부 패드(122)와 전기적으로 연결될 수 있다. 상기 연결 부재(142)는, 예컨대, 범프, 솔더볼, 또는 도전성 필라일 수 있다.
상기 제 1 반도체 장치(140)는 상기 레이저 반응성 폴리머 층(130p)의 패턴과 적어도 부분적으로 중첩(overlap)되도록 실장될 수 있다. 즉, 상기 제 1 반도체 장치(140)의 실장 영역을 상기 기판(111)의 상부 표면에 수직인 방향으로 투영하였을 때 투영되는 영역은 상기 레이저 반응성 폴리머 층(130p)의 패턴과 적어도 부분적으로 중첩될 수 있다. 도 3f에서는 상기 레이저 반응성 폴리머 층(130p)의 패턴이 상기 투영된 영역보다 더 큰 것으로 도시되었지만, 일부 실시예들에 있어서, 상기 레이저 반응성 폴리머 층(130p)의 패턴은 상기 투영된 영역 내에 완전히 포함될 수 있다.
상기 제 1 반도체 장치(140)는 상기 기판(111)과 소정 간격을 두고 이격되어 실장될 수 있다. 상기 제 1 반도체 장치(140)와 상기 기판(111) 사이의 간격은, 예를 들면, 약 1 마이크로미터(㎛) 내지 약 80 ㎛일 수 있다. 상기 제 1 반도체 장치(140)와 상기 기판(111) 사이의 간격이 극히 작기 때문에 종래의 일반적인 언더필(underfill) 용액이라든지 몰딩 수지가 상기 제 1 반도체 장치(140)와 상기 기판(111) 사이의 공간을 충실하게 매립하기 어려울 수 있다. 이는 상기 간격이 매우 작기 때문에 언더필 용액이나 몰딩 수지 등의 유체 흐름이 표면 장력 등과 같은 물리화학적 힘에 의한 저항을 많이 받게 되기 때문일 수 있다.
도 1, 도 2, 및 도 3g를 참조하면, 상기 레이저 반응성 폴리머 층(130p)에 대하여 레이저와 같은 전자기파를 조사할 수 있다(S130). 상기 레이저의 조사는 상기 제 1 반도체 장치(140)를 관통하여 조사될 수 있다.
도 3f를 참조하여 설명한 바와 같이 상기 레이저 반응성 폴리머 층(130p)의 패턴은 적어도 부분적으로는 상기 제 1 반도체 장치(140)와 중첩될 수 있다. 상기 제 1 반도체 장치(140)와 중첩되지 않는 부분의 상기 레이저 반응성 폴리머 층(130p)은 상기 레이저와 같은 전자기파가 직접 조사되어 전달될 수 있다. 상기 제 1 반도체 장치(140)와 중첩되는 부분의 상기 레이저 반응성 폴리머 층(130p)은 상기 레이저와 같은 전자기파가 상기 제 1 반도체 장치(140)를 관통하여 상기 레이저 반응성 폴리머 층(130p)으로 전달될 수 있다. 그에 의하여 상기 레이저 반응성 폴리머 층(130p)은 상부 표면에 친수성 작용기가 형성되도록 개질될(modified) 수 있다.
일부 실시예들에 있어서, 상기 레이저는 약 190 nm 내지 약 360 nm의 파장을 가질 수 있으며, 예를 들면 상기 레이저는 ArF 레이저(193 nm), KrF 레이저(248 nm), XeCl 레이저(308 nm), XeF 레이저(351 nm), 또는 이들의 조합일 수 있다. 상기 레이저의 파장이 너무 길면 상기 레이저 반응성 폴리머 층(130p)의 개질이 미흡하게 수행될 수 있고, 친수성 작용기가 충분히 생성되지 않을 수 있다. 상기 레이저의 파장이 너무 짧으면 제 1 반도체 장치(140)가 손상될 수 있다.
도 4a 및 도 4b는 이러한 레이저 반응성 폴리머 층(130p)의 개질 전후를 비교하여 모식적으로 나타낸 개념도들이다.
상기 레이저 반응성 폴리머 층(130p)은 상기 전자기파에 의하여 전달받은 에너지에 의하여 표면에 친수성 작용기들이 생성될 수 있다. 즉, 상기 에너지에 의하여 표면의 레이저 반응성 폴리머가 여기되고(excited), 상기 폴리머 내의 일부 모이어티나 세그먼트에 대하여 화학 반응이 일어나면서 친수성 작용기들이 생성될 수 있다. 일부 실시예들에 있어서, 상기 친수성 작용기는 카르복실기, 에스테르기, 에폭시기, 카르보닐기, 페놀기, 알데히드기 및 퍼옥사이드기 중의 1종 이상일 수 있다.
도 4a를 참조하면, 표면이 개질되기 이전의 레이저 반응성 폴리머 층(130p)은 에테르계(ether-based) 폴리머, 페놀계(phenol-based) 폴리머, 카보네이트 에스테르계(carbonate ester-based) 폴리머, 케톤계(ketone-based) 폴리머의 주요 모이어티들을 나타낸다. 이들 모이어티들은 비교적 소수성 또는 약한 친수성을 띠고 언더필(underfill) 용액이라든지 몰딩 수지와의 친화성이 상대적으로 미흡할 수 있다. 일부 실시예들에 있어서, 상기 레이저 반응성 폴리머 층(130p)은 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리카보네이트(polycarbonate, PC) 등을 포함할 수 있다. 일부 실시예들에 있어서, 상기 레이저 반응성 폴리머 층(130p)은 디글리실에테르 비스페놀 A(diglycyl ether bisphenol A, DGEBA)와 디에틸렌트리아민(diethylenetriamine, DETA)의 공중합체인 에폭시 수지를 포함할 수 있다.
도 4a에 모식적으로 도시된 바와 같은 폴리머에 위에서 설명한 바와 같은 레이저를 조사하면, 표면이 개질된 레이저 반응성 폴리머 층(130)이 생성되고, 그의 표면에는 도 4b에 도시한 바와 같은 친수성 작용기들이 생성될 수 있다. 즉, 상기 레이저 반응성 폴리머 층(130)의 표면에는 카르복실기, 에스테르기, 에폭시기, 카르보닐기, 페놀기, 알데히드기 및 퍼옥사이드기 중의 1종 이상이 생성될 수 있다.
도 4b에서 R은 탄소수 1 내지 20의 선형 또는 분지형 알킬기, 치환 또는 비치환된 탄소수 3 내지 12의 시클로알킬기, 치환 또는 비치환된 탄소수 6 내지 40의 아릴기, 치환 또는 비치환된 탄소수 7 내지 15의 아랄킬(aralkyl)기, 또는 탄소수 2 내지 20의 알키닐(alkynyl)기일 수 있다.
다시 도 3g를 참조하면, 상기 레이저의 조사는 대기 분위기에서 수행될 수도 있고, 불활성 분위기에서 수행될 수도 있다. 상기 불활성 분위기는, 예를 들면, 헬륨(He), 네온(Ne), 아르곤(Ar), 또는 질소(N2) 분위기일 수 있다.
일부 실시예들에 있어서, 상기 레이저는 상기 레이저 반응성 폴리머 층(130)이 형성된 영역에만 조사될 수 있다. 다른 일부 실시예들에 있어서, 상기 레이저는 상기 기판(111)의 전체 상부 표면에 대하여 조사될 수도 있다.
종래에는 플라스마 처리에 의하여 기판의 표면을 친수성으로 개질하였는데 기판과 반도체 장치 사이의 간격이 좁아짐에 따라 기판의 표면이 친수성으로 개질되는 효과가 불균일해 질 수 있다. 하지만, 본 발명의 실시예들에서와 같이 반도체 장치를 실장하기 전에 레이저 반응성 폴리머 층을 형성하고 실장 후에 레이저를 조사하면, 위치에 무관하게 기판의 표면이 균일하게 친수성으로 개질될 수 있다.
도 1, 도 2, 및 도 3h를 참조하면, 기판(111)과 제 1 반도체 장치(140) 사이에 제 1 봉지 물질층(160m)을 형성할 수 있다(S140). 일부 실시예들에 있어서, 상기 제 1 봉지 물질층(160m)은 상기 제 1 반도체 장치(140)의 상면, 하면, 및 측면을 둘러싸도록 형성될 수 있다. 다른 일부 실시예들에 있어서, 상기 제 1 봉지 물질층(160m)은 상기 제 1 반도체 장치(140)의 하면 전체와 접촉하도록 형성될 수 있다.
앞서 도 3g를 참조하여 설명한 바와 같이 상기 제 1 반도체 장치(140)의 하부에는 레이저 반응성 폴리머 층(130)의 개질로 인해 친수성 작용기가 고농도로 균일하게 형성되어 있기 때문에 제 1 봉지 물질층(160m)이 보다 용이하게 침투할 수 있다. 그에 따라 상기 제 1 반도체 장치(140)와 상기 상면 솔더 레지스트층(112) 사이의 공간은 더욱 우수하게 매립될 수 있고, 이로부터 제조된 반도체 패키지의 신뢰성이 더 높아질 수 있다.
상기 제 1 봉지 물질층(160m)은 일반적인 언더필 물질일 수도 있고, 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)와 같은 일반적인 몰딩 물질일 수도 있다.
이후 개별화(singulation)를 수행하여 제 1 패키지(100)의 제조를 완료할 수 있다(S150). 상기 개별화는 예컨대 기계적 쏘잉, 레이저 쏘잉 등의 방법에 의하여 수행될 수 있고 특별히 한정되지 않는다.
도 3i를 참조하면, 일부 상부 패드들(122)이 노출되도록 제 1 봉지층(160)의 일부를 제거하여 비아홀(160h)을 생성할 수 있다. 상기 제 1 봉지층(160)의 부분적인 제거는, 예컨대 레이저 드릴링과 같은 방법에 의하여 수행될 수 있다.
선택적으로, 상기 제 1 봉지 물질층(160m)의 상부 쪽 일부를 제거하여 상기 제 1 반도체 장치(140)의 상부 표면이 노출되도록 할 수 있다. 그에 의하여 제 1 패키지(100)의 전체적인 두께가 더 얇아질 수 있다. 또한 상기 제 1 반도체 장치(140)의 방열도 보다 원활하게 이루어질 수 있다.
일부 실시예들에 있어서, 상기 제 1 봉지 물질층(160m)을 형성하기에 앞서 일부 상부 패드(122) 상에 솔더볼과 같은, 도전체로 된 연결 부재를 먼저 부착할 수 있다. 이러한 경우에는, 상기 비아홀(160h)의 형성에 의하여 상부 패드(122) 대신 상기 연결 부재가 노출될 수 있다.
도 3j를 참조하면, 상기 비아홀(160h) 내에 연결 부재(154)를 형성할 수 있다. 상기 연결 부재(154)는 다양한 방법에 의하여 형성될 수 있는데, 예를 들면 솔더볼과 같은 도전체의 배치 및 리플로우, 또는 씨드 층의 형성 및 도금 등의 방법에 의하여 수행될 수 있다. 도 3j에서는 상기 연결 부재(154)의 상부면이 볼록한 것으로 도시되었지만, 상기 연결 부재(154)는 상기 제 1 봉지층(160)의 상부면과 실질적으로 동일 평면이 되도록 평탄한 상부면을 가질 수도 있다.
도 3k를 참조하면, 상기 연결 부재(154)와 전기적으로 연결되도록 인터포저(200)를 배치할 수 있다.
상기 인터포저(200)는, 인터포저 기판(210), 상기 인터포저 기판(210)의 상부면에 배치된 상부 패턴(222), 상기 인터포저 기판(210)의 하부면에 배치된 하부 패턴(224), 및 상기 하부 패턴(224)에 부착된 연결 부재(252)를 포함할 수 있다.
상기 인터포저 기판(210)은 반도체 기판일 수 있다. 예를 들면, 인터포저 기판(210)은 실리콘(Si, silicon)을 포함할 수 있다. 상기 상부 패턴(222) 및 하부 패턴(224)은 상기 인터포저 기판(210) 상에 통상의 반도체 소자의 배선 공정을 적용함으로써 각각 형성될 수 있다. 상기 상부 패턴(222) 및 하부 패턴(224)은 1개 층을 이루는 연결 라인 배선으로 이루어질 수 있으나, 이에 한정되지 않는다. 일부 실시예에서, 상기 상부 패턴(222) 및 하부 패턴(224)은 2개 이상의 층을 이루는 연결 라인 배선, 및 다른 층의 상기 연결 라인 배선 사이를 연결하는 비아 플러그를 포함할 수 있고, 상기 연결 라인 배선과 상기 비아 플러그 사이에는 배선간 절연층이 형성될 수 있다. 인터포저(200)는 반도체 기판에 개별 전자 소자를 형성하지 않고, 배선 공정만을 수행하여 형성할 수 있다.
상기 연결 부재(252)는 예컨대, 범프, 솔더볼, 또는 도전성 필라일 수 있다.
도 3l을 참조하면, 상기 인터포저(200)의 상부에 부착할 제 2 패키지(300)가 준비될 수 있다.
상기 제 2 패키지(300)는 패키지 기판 상에 실장된 하나 이상의 반도체 장치들을 포함할 수 있다.
상기 패키지 기판은, 베이스 보드층(310), 및 베이스 보드층(310)의 상면 및 하면에 각각 배치되는 상부 패드(322) 및 하부 패드(324)를 포함할 수 있다. 또, 베이스 보드층(310)의 상면과 하면 각각에는, 상부 패드(322) 및 하부 패드(324)을 노출시키는 상면 솔더 레지스트층(314) 및 하면 솔더 레지스트층(312)이 형성될 수 있다. 이들은 각각 제 1 패키지(100)의 베이스 보드층(110), 상부 패드(122), 하부 패드(124), 상면 솔더 레지스트층(112) 및 하면 솔더 레지스트층(114)와 각각 동일하므로 여기서는 중복되는 설명을 생략한다.
상기 패키지 기판 상에는 제 2 반도체 장치(344), 및 제 3 반도체 장치(342)가 순차 적층될 수 있다. 이들은 본딩 와이어(346b, 346a)를 통하여 각각 상기 패키지 기판에 전기적으로 연결될 수 있다.
상기 하부 패드(324)에는 상기 인터포저(200)와의 전기적 연결을 위한 연결 부재(352)가 제공될 수 있다. 상기 연결 부재(352)는 예컨대, 범프, 솔더볼, 또는 도전성 필라일 수 있다.
도 3m을 참조하면, 상기 인터포저(200)에 제 2 패키지(300)를 부착하고, 상기 제 1 패키지(100)의 하부 패드(124)에 외부 연결 단자(152)를 부착할 수 있다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 패키지-온-패키지의 제조 방법을 나타낸 측단면도들이다.
도 5a 내지 도 5c의 실시예는 도 3a 내지 도 3m을 참조하여 설명한 실시예와 대비하여 레이저 반응성 폴리머 층의 패턴을 형성하는 대신 레이저 반응성 폴리머의 복합체층(130c)을 제공하는 점에서 차이가 있다. 따라서 이하에서는 이러한 차이점을 중심으로 설명하고, 간결함을 위하여 중복되는 설명은 생략한다.
도 5a를 참조하면, 기판에 상면 솔더 레지스트층(112)(도 3a 참조) 대신 레이저 반응성 폴리머 복합체층(130c)이 제공된다. 상기 레이저 반응성 폴리머 복합체층(130c)은 위에서 설명한 레이저 반응성 폴리머와 솔더레지스트 물질을 적절한 비율, 예컨대 중량 기준 30 : 70 내지 70 : 30, 또는 40 : 60 내지 60 : 40으로 혼합 및 복합화한 층일 수 있다.
상기 레이저 반응성 폴리머 복합체층(130c)은 솔더레지스트의 성분을 포함하기 때문에 솔더레지스트로서 요구되는 성질을 지닐 수 있다. 또한 상기 레이저 반응성 폴리머 복합체층(130c)은 레이저 반응성 폴리머를 포함하기 때문에 레이저가 조사되었을 때 친수성 작용기가 표면에 생성될 수 있다.
도 5b를 참조하면, 제 1 반도체 장치(140)를 실장한 후 레이저를 조사하여, 표면이 개질되어 친수성 작용기가 표면에 형성된 레이저 반응성 폴리머 층(130)을 형성할 수 있다.
도 5c를 참조하면, 도 3h 내지 도 3m을 참조하여 설명한 바와 유사한 단계들을 통하여 PoP 패키지를 제조할 수 있다. 도 5c의 PoP 패키지는 상면 솔더 레지스트층(112)(도 3a 참조) 대신 표면이 개질되어 친수성 작용기가 표면에 형성된 레이저 반응성 폴리머 층(130)을 구비하는 점에서 차이가 있다.
도 6a 내지 도 6c는 본 발명의 또 다른 실시예에 따른 패키지-온-패키지의 제조 방법을 나타낸 측단면도들이다.
도 6a 내지 도 6c의 실시예는 도 3a 내지 도 3m을 참조하여 설명한 실시예와 대비하여 제 1 영역(R1)에서 상면 솔더 레지스트층(112) 위에 레이저 반응성 폴리머 층(130p)의 패턴이 제공되는 점에서 차이가 있다. 따라서 이하에서는 이러한 차이점을 중심으로 설명하고, 간결함을 위하여 중복되는 설명은 생략한다.
도 6a를 참조하면, 제 1 영역(R1) 및 제 2 영역(R2)을 포함하는 기판(111)이 제공된다. 도 3a를 참조하여 설명한 바와 같이 상기 제 1 영역(R1)은 제 1 반도체 장치가 실장될 영역이고 상기 제 2 영역(R2)은 그 외의 영역일 수 있다.
도 6b를 참조하면, 상기 제 1 영역(R1)에 레이저 반응성 폴리머 층(130p)의 패턴이 형성될 수 있다. 일부 실시예들에 있어서, 상기 레이저 반응성 폴리머 층(130p)의 패턴은 상기 제 1 영역(R1)의 전 영역을 피복하도록 구성될 수 있다. 다른 일부 실시예들에 있어서, 상기 레이저 반응성 폴리머 층(130p)의 패턴은 상기 제 1 영역(R1)의 전 영역과 제 2 영역(R2)의 일부 영역을 피복하도록 구성될 수 있다. 다른 일부 실시예들에 있어서, 상기 레이저 반응성 폴리머 층(130p)의 패턴은 상기 제 1 영역(R1) 내에 상기 제 1 영역(R1)보다 작은 평면적을 갖도록 형성될 수 있다.
상기 레이저 반응성 폴리머 층(130p)의 패턴은 상기 상부 패드들(122)을 노출하도록 형성될 수 있다.
도 6c를 참조하면, 도 3f 내지 도 3m을 참조하여 설명한 바와 유사한 단계들을 통하여 PoP 패키지를 제조할 수 있다. 도 6c의 PoP 패키지는 제 1 영역(R1)에서 상면 솔더 레지스트층(112) 위에, 표면이 개질되어 친수성 작용기가 표면에 형성된 레이저 반응성 폴리머 층(130)을 구비하는 점에서 차이가 있다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 패키지-온-패키지의 제조 방법을 나타낸 측단면도들이다.
도 7a 및 도 7b의 실시예는 도 3a 내지 도 3m을 참조하여 설명한 실시예와 대비하여 제 1 영역(R1) 및 제 2 영역(R2)에서 상면 솔더 레지스트층(112) 위에 레이저 반응성 폴리머 층(130p)의 패턴이 제공되는 점에서 차이가 있다. 따라서 이하에서는 이러한 차이점을 중심으로 설명하고, 간결함을 위하여 중복되는 설명은 생략한다.
도 7a를 참조하면, 전체 영역에 대하여 레이저 반응성 폴리머 층(130p)의 패턴이 형성될 수 있다. 이 때, 상기 레이저 반응성 폴리머 층(130p)의 패턴은 상기 상부 패드들(122)을 노출하도록 형성될 수 있다. 이를 위하여 상면 솔더 레지스트층(112)의 전체 상부 표면 위에 레이저 반응성 폴리머 층을 형성한 후, 상기 상부 패드들(122)이 노출되도록 레이저 반응성 폴리머 층을 패터닝하여 상기 레이저 반응성 폴리머 층(130p)의 패턴을 형성할 수 있다.
도 7b를 참조하면, 도 3f 내지 도 3m을 참조하여 설명한 바와 유사한 단계들을 통하여 PoP 패키지를 제조할 수 있다. 도 7c의 PoP 패키지는 전체 영역에서 상면 솔더 레지스트층(112) 위에, 표면이 개질되어 친수성 작용기가 표면에 형성된 레이저 반응성 폴리머 층(130)을 구비하는 점에서 차이가 있다.
도 8a 내지 도 8d는 본 발명의 또 다른 실시예에 따른 패키지-온-패키지의 제조 방법을 나타낸 측단면도들이다.
도 8a 내지 도 8d의 실시예는 도 3a 내지 도 3m을 참조하여 설명한 실시예와 대비하여 제 1 영역(R1) 및 제 2 영역(R2)에서 상면 솔더 레지스트층(112) 위에 레이저 반응성 폴리머 층(130p)의 패턴이 제공되고, 기판(111)의 가장자리를 따라 댐(112dm)이 형성된 점에서 차이가 있다. 따라서 이하에서는 이러한 차이점을 중심으로 설명하고, 간결함을 위하여 중복되는 설명은 생략한다.
도 8a를 참조하면, 전체 영역에 대하여 레이저 반응성 폴리머 층(130p)의 패턴이 형성될 수 있다. 이 때, 상기 레이저 반응성 폴리머 층(130p)의 패턴은 상기 상부 패드들(122)을 노출하도록 형성될 수 있다.
또, 상기 기판(111)의 가장자리를 따라 소정 높이로 댐(112dm)이 형성되어 있을 수 있다. 상기 댐(112dm)은 언더필 물질이 기판(111)의 영역을 넘어 외부로 새어 나가는 것을 막기 위하여 제공될 수 있다.
도 8b를 참조하면, 도 3f 및 도 3g를 참조하여 설명한 바와 유사한 단계들을 통하여 레이저 반응성 폴리머 층(130) 및 제 1 반도체 장치(140)를 형성할 수 있다. 즉, 상부 패드들(122)과 연결되도록 제 1 반도체 장치(140)를 형성한 후 레이저 반응성 폴리머 층(130p)의 패턴에 레이저를 조사함으로써, 개질되어 표면에 친수성 작용기들을 갖는 레이저 반응성 폴리머 층(130)을 형성할 수 있다. 이 때 조사되는 레이저의 일부는 직접 상기 레이저 반응성 폴리머 층(130p)에 조사되고, 다른 일부는 상기 제 1 반도체 장치(140)를 관통하여 상기 레이저 반응성 폴리머 층(130p)에 조사된다. 일부 실시예들에 있어서, 상기 레이저의 일부는 상기 댐(112dm) 상에도 조사될 수 있다.
일부 실시예들에 있어서, 상기 댐(112dm) 하부의 레이저 반응성 폴리머 층(130p)의 패턴은 개질되어 표면에 친수성 작용기가 생성될 수도 있다(도 8b의 우측 단부 참조). 다른 일부 실시예들에 있어서, 상기 댐(112dm) 하부의 레이저 반응성 폴리머 층(130p)의 패턴은 상기 댐(112dm)에 의하여 레이저 광이 과도하게 차단되어 개질되지 않은 채 잔존할 수도 있다(도 8b의 좌측 단부 참조).
도 8c를 참조하면, 제 1 반도체 장치(140)와 상기 반응성 폴리머 층(130)의 사이에 제 1 봉지 물질층(160m)을 형성할 수 있다. 상기 제 1 반도체 장치(140)의 하부에 균일하게 친수성기가 형성된 레이저 반응성 폴리머 층(130)이 존재하기 때문에 상기 제 1 반도체 장치(140)와 상기 반응성 폴리머 층(130) 사이의 좁은 간격에도 불구하고 제 1 봉지 물질층(160m)이 우수하게 형성될 수 있다.
도 8d를 참조하면, 도 3i 내지 도 3m을 참조하여 설명한 바와 유사한 단계들을 통하여 PoP 패키지를 제조할 수 있다. 도 8d의 PoP 패키지는 전체 영역에서 상면 솔더 레지스트층(112) 위에, 표면이 개질되어 친수성 작용기가 표면에 형성된 레이저 반응성 폴리머 층(130)을 구비하는 점, 그리고 기판(111)의 가장자리를 따라 댐(112dm)이 형성된 점에서 차이가 있다.
도 9a 내지 도 9d는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 측면도들이다. 본 실시예의 제조 방법은 도 3a 내지 도 3m을 참조하여 설명한 실시예와 대비할 때, 도 3a 내지 도 3g를 참조하여 설명한 단계들이 공통된다. 따라서, 이하에서 설명되는 도 9a의 단계는 도 3g에 도시된 단계에 후속된다.
도 9a를 참조하면, 제 1 반도체 장치(140)가 실장된 기판(111) 상에 인터포저(411)를 제공할 수 있다.
상기 인터포저(411)는 베이스 보드층(410), 및 상기 베이스 보드층(410)의 상면 및 하면에 각각 배치되는 상부 패드(422) 및 하부 패드(424)를 포함할 수 있다. 상기 베이스 보드층(410), 상부 패드(422), 및 하부 패드(424)의 구성은 각각 도 3a를 참조하여 설명한 베이스 보드층(110), 상부 패드(122), 및 하부 패드(124)의 구성과 실질적으로 동일할 수 있다. 따라서 여기서는 이들에 관한 구체적인 설명을 생략한다.
상기 베이스 보드층(410)의 상면과 하면 각각에는, 상부 패드(422) 및 하부 패드(424)을 노출시키는 상면 솔더 레지스트층(412) 및 하면 솔더 레지스트층(414)이 형성될 수 있다. 상기 상부 패드(422)에는 다른 반도체 장치가 연결될 수 있고, 하면 패드(424)에는 상기 기판(111)과 연결되는 연결 단자(452)가 제공될 수 있다.
일부 실시예들에 있어서, 상기 베이스 보드층(410)은 반도체 물질로 이루어질 수 있으며, 예를 들면 실리콘 웨이퍼로부터 형성될 수 있다. 바꾸어 말하면, 상기 베이스 보드층(410)은 실리콘 기판일 수 있다.
상기 베이스 보드층(410)의 상면, 하면, 및/또는 내부에는 전기적 배선이 형성될 수 있다. 일부 실시예들에 있어서, 상기 베이스 보드층(410)의 내부에는 상기 상부 패드(422)와 상기 하부 패드(424)를 전기적으로 연결하는 관통 비아가 제공될 수 있다.
도 9b를 참조하면, 상기 인터포저(411)를 상기 기판(111)에 결합시킬 수 있다.
일부 실시예들에 있어서, 상기 인터포저(411)를 상기 기판(111)에 결합시키기 위하여 상기 연결 단자(452)를 기판(111)의 대응되는 상부 패드(122)와 접촉시킨 후 상기 연결 단자(452)를 리플로우 및 경화시킬 수 있다. 상기 리플로우는 예컨대 약 120 ℃ 내지 약 250 ℃의 온도에서 수행될 수 있다.
도 9c를 참조하면, 상기 기판(111)과 상기 인터포저(411) 사이의 공간에 제 1 봉지층(460)을 형성할 수 있다. 상기 제 1 봉지층(460)은 예컨대 EMC와 같은 일반적인 몰딩 물질일 수 있다.
상기 제 1 봉지층(460)은 상기 제 1 반도체 장치(140)의 상면, 하면, 및 측면을 둘러싸도록 형성될 수 있다. 상기 제 1 봉지층(460)은 예컨대 트랜스퍼 몰딩에 의하여 형성될 수 있다. 앞서 도 3g를 참조하여 설명한 바와 같이 제 1 반도체 장치(140)의 하부에는 레이저 반응성 폴리머층(130)의 개질로 인해 친수성 작용기가 고농도로 균일하게 형성되어 있기 때문에 제 1 봉지층(460)이 트랜스퍼 몰딩에 의해 보다 용이하게 충전될 수 있다. 그에 따라 상기 제 1 반도체 장치(140)와 상기 기판(111) 사이의 공간은 더욱 충실하게 충전될 수 있고, 이로부터 제조된 반도체 패키지의 신뢰성이 더 높아질 수 있다.
도 9d를 참조하면, 이후 개별화(singulation)를 수행하여 반도체 패키지(400)의 제조를 완료할 수 있다. 상기 개별화는 예컨대 기계적 쏘잉, 레이저 쏘잉 등의 방법에 의하여 수행될 수 있고 특별히 한정되지 않는다.
이상에서 모두 MUF(moding underfill)을 사용한 실시예들을 보였지만, 통상의 기술자는 제 1 반도체 장치(140)를 둘러싸는 봉지층을 형성하기에 앞서 제 1 반도체 장치(140)와 기판(111) 사이에 별도의 언더필을 형성하고, 이후 봉지층을 형성할 수 있음을 이해할 것이다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
100: 제 1 패키지 110, 310: 베이스 보드층
112, 314: 상면 솔더 레지스트층 114, 312: 하면 솔더 레지스트층
122, 322: 상부 패드 124, 324: 하부 패드
130, 130m, 130p: 레이저 반응성 폴리머 층
140: 반도체 장치 142: 연결 부재
152: 외부 연결 단자 200: 인터포저
210: 인터포저 기판 222: 상부 패턴
224: 하부 패턴 252: 연결 부재
300: 제 2 패키지 342: 제 3 반도체 장치
344: 제 2 반도체 장치

Claims (10)

  1. 기판 상에 레이저 반응성 폴리머 층을 형성하는 단계;
    상기 기판 상에 반도체 장치를 실장하는 단계;
    상기 레이저 반응성 폴리머 층이 친수성 작용기를 갖도록 개질하기 위하여 상기 반도체 장치를 관통할 수 있는 파장을 갖는 레이저를 상기 반도체 장치를 통하여 상기 기판 상에 조사하는 단계; 및
    상기 반도체 장치와 상기 기판 사이에 제 1 봉지 물질층을 형성하는 단계;
    를 포함하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 레이저 반응성 폴리머 층은 에테르계(ether-based), 페놀계(phenol-based), 카보네이트 에스테르계(carbonate ester-based), 에폭시계(epoxy-based), 케톤계(ketone-based) 폴리머, 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제 2 항에 있어서,
    상기 레이저의 파장이 약 190 nm 내지 약 360 nm인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 제 2 항에 있어서,
    상기 친수성 작용기가 카르복실기, 에스테르기, 에폭시기, 카르보닐기, 페놀기, 알데히드기 및 퍼옥사이드기 중의 1종 이상인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제 1 항에 있어서,
    상기 기판은 솔더레지스트 층을 포함하고,
    상기 레이저 반응성 폴리머 층을 형성하는 단계는 상기 레이저 반응성 폴리머 층의 패턴을 상기 솔더레지스트 층과 중첩되지 않도록 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제 1 항에 있어서,
    상기 기판은 솔더레지스트 층을 포함하고,
    상기 레이저 반응성 폴리머 층을 형성하는 단계는 상기 레이저 반응성 폴리머 층의 패턴을 상기 솔더레지스트 층의 위에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제 1 패키지를 제조하는 단계; 및
    상기 제 1 패키지 위에 제 2 패키지를 실장하는 단계;
    를 포함하고, 상기 제 1 패키지를 제조하는 단계는:
    제 1 기판 상에 레이저 반응성 폴리머 층을 형성하는 단계;
    상기 제 1 기판 상에 제 1 반도체 장치를 실장하는 단계;
    상기 제 1 반도체 장치를 실장하는 단계 이후에, 상기 제 1 반도체 장치와 중첩되는 상기 레이저 반응성 폴리머 층의 영역의 적어도 일부분을 친수화하는 단계; 및
    상기 제 1 반도체 장치와 상기 제 1 기판 사이에 제 1 봉지 물질층을 형성하는 단계;
    를 포함하는 패키지-온-패키지(package-on-package)의 제조 방법.
  8. 제 7 항에 있어서,
    상기 레이저 반응성 폴리머 층은 상기 제 1 반도체 장치가 실장되는 영역과 적어도 부분적으로 중첩되는 영역에 대하여 형성되고,
    상기 친수화하는 단계는, 상기 레이저 반응성 폴리머 층에 친수성 작용기를 생성하기 위하여, 상기 제 1 반도체 장치를 관통하여 상기 레이저 반응성 폴리머 층에 전자기파를 조사하는 단계를 포함하는 것을 특징으로 하는 패키지-온-패키지의 제조 방법.
  9. 제 7 항에 있어서,
    상기 인터포저는 연결 단자를 통해 상기 제 1 기판과 전기적으로 연결된 하부 패드 및 상기 하부 패드와 전기적으로 연결된 상부 패드를 포함하고,
    상기 인터포저는 실리콘 베이스 보드층을 포함하는 것을 특징으로 하는 패키지-온-패키지의 제조 방법.
  10. 상부 패드 및 하부 패드를 포함하는 기판 상에 레이저 반응성 폴리머 층을 형성하는 단계;
    상기 기판 상에 인터포저를 제공하는 단계;
    상기 레이저 반응성 폴리머 층과 적어도 부분적으로 중첩되도록 상기 기판 상에 제 1 반도체 장치를 제공하는 단계;
    상기 제 1 반도체 장치의 상면에 레이저를 조사하는 단계;
    상기 레이저를 조사하는 단계 이후에 상기 제 1 반도체 장치의 상면, 하면, 및 측면을 둘러싸도록 제 1 봉지 물질층을 형성하는 단계; 및
    상기 인터포저 상에 제 2 반도체 장치를 부착하는 단계;
    를 포함하는 반도체 패키지의 제조 방법.

KR1020200013728A 2020-02-05 2020-02-05 반도체 패키지 및 패키지-온-패키지의 제조 방법 KR20210099860A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200013728A KR20210099860A (ko) 2020-02-05 2020-02-05 반도체 패키지 및 패키지-온-패키지의 제조 방법
US17/168,706 US11508713B2 (en) 2020-02-05 2021-02-05 Methods of manufacturing semiconductor package and package-on-package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200013728A KR20210099860A (ko) 2020-02-05 2020-02-05 반도체 패키지 및 패키지-온-패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210099860A true KR20210099860A (ko) 2021-08-13

Family

ID=77062215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200013728A KR20210099860A (ko) 2020-02-05 2020-02-05 반도체 패키지 및 패키지-온-패키지의 제조 방법

Country Status (2)

Country Link
US (1) US11508713B2 (ko)
KR (1) KR20210099860A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
US6248614B1 (en) 1999-03-19 2001-06-19 International Business Machines Corporation Flip-chip package with optimized encapsulant adhesion and method
JP2004179578A (ja) 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP3841096B2 (ja) 2004-09-28 2006-11-01 セイコーエプソン株式会社 配線パターンの形成方法、多層配線基板の製造方法、電子機器
WO2006113785A2 (en) 2005-04-18 2006-10-26 Brigham Young University Laser modification and functionalization of substrates
JP2007039547A (ja) 2005-08-03 2007-02-15 Qualtec:Kk 樹脂基板表面処理方法
JP4765530B2 (ja) 2005-10-12 2011-09-07 大日本印刷株式会社 パターン形成体の製造方法
JP2007150221A (ja) 2005-10-27 2007-06-14 Fujitsu Ltd 多層回路基板およびその製造方法
CN101821842B (zh) 2007-10-10 2013-07-24 日本电气株式会社 半导体装置
WO2011154875A1 (en) 2010-06-09 2011-12-15 Basf Se Aqueous alkaline etching and cleaning composition and method for treating the surface of silicon substrates
KR102099877B1 (ko) 2013-11-05 2020-04-10 삼성전자 주식회사 질화물 반도체 디바이스의 제조 방법
TWI610411B (zh) * 2014-08-14 2018-01-01 艾馬克科技公司 用於半導體晶粒互連的雷射輔助接合
US9916989B2 (en) * 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
US20180096975A1 (en) * 2016-09-30 2018-04-05 Intel Corporation High density package on package devices created through a self assembly monolayer assisted laser direct structuring process on mold compound
JP2018195599A (ja) 2017-05-12 2018-12-06 日立化成株式会社 配線板及びその製造方法
US11362027B2 (en) * 2020-02-28 2022-06-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US20210242190A1 (en) 2021-08-05
US11508713B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
US9345143B2 (en) Method of fabricating a wiring board
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
US20070096292A1 (en) Electronic-part built-in substrate and manufacturing method therefor
US11854920B2 (en) Embedded chip package and manufacturing method thereof
US8334174B2 (en) Chip scale package and fabrication method thereof
KR20100130555A (ko) 배선기판 및 그 제조방법
US20120086117A1 (en) Package with embedded chip and method of fabricating the same
TW202207380A (zh) 半導體封裝件及半導體封裝件之製造方法
JP2002043467A (ja) 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
TWI624011B (zh) 封裝結構及其製法
KR20210099860A (ko) 반도체 패키지 및 패키지-온-패키지의 제조 방법
US20210210465A1 (en) Thin semiconductor package
JP2005158777A (ja) 半導体装置及びその製造方法
KR101969647B1 (ko) 포스트를 구비한 회로기판 제조방법
KR101047136B1 (ko) 패키지 기판 및 패키지 기판의 제조방법
JP5442192B2 (ja) 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
US20240047321A1 (en) Integrated fan-out package and method of making same
CN104425431A (zh) 基板结构、封装结构及其制造方法
US11735510B2 (en) Printed circuit board and electronic component package
US11749596B2 (en) Wiring substrate
CN111952197B (zh) 一种半导体装置及其封装方法
US20210298184A1 (en) Method of manufacturing circuit board structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal