KR20190025794A - 유연성 있는 반도체 패키지 및 이의 제조 방법 - Google Patents

유연성 있는 반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20190025794A
KR20190025794A KR1020170112022A KR20170112022A KR20190025794A KR 20190025794 A KR20190025794 A KR 20190025794A KR 1020170112022 A KR1020170112022 A KR 1020170112022A KR 20170112022 A KR20170112022 A KR 20170112022A KR 20190025794 A KR20190025794 A KR 20190025794A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
cover layer
flexible
film
layer
Prior art date
Application number
KR1020170112022A
Other languages
English (en)
Other versions
KR102313698B1 (ko
Inventor
김경수
박신
이재진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020170112022A priority Critical patent/KR102313698B1/ko
Priority to US15/951,731 priority patent/US10772207B2/en
Publication of KR20190025794A publication Critical patent/KR20190025794A/ko
Application granted granted Critical
Publication of KR102313698B1 publication Critical patent/KR102313698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H01L51/56—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09018—Rigid curved substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 휜 상태의 디스플레이 판넬; 상기 디스플레이 판넬의 뒤 면에 연결된 필름; 상기 필름 상에 부착된 반도체 칩; 상기 반도체 칩과 상기 필름 사이의 공간에 형성된 언더필 층; 및 상기 반도체 칩 상에 형성된 커버 층;을 포함하고, 상기 필름, 언더필 층 및 커버 층은 휘어 있고, 상기 반도체 칩은 플랫 한 형태로 형성될 수 있다.

Description

유연성 있는 반도체 패키지 및 이의 제조 방법{Flexible Semiconductor Package and method for fabricating the same}
본 발명은 유연성 있는 반도체 패키지 및 이의 제조 방법에 관한 것으로서, 특히 유연성을 갖는 COF 반도체 패키지에 관한 것이다.
유연성이 있는 디스플레이(Flexible Display)는 평면 디스플레이(Flat Panel Display)와 달리 접거나 휠 수 있도록, 형태를 변형시킬 수 있는 차세대 디스플레이 장치이다.
유연성이 있는 디스플레이는 형태의 변형을 통해 공간 활용성을 높일 수 있으며, 얇고 가벼우며 깨지지 않는 장점이 있어, 스마트폰을 비롯한 웨어러블 스마트 기기, 자동차용 디스플레이 및 디지털 사이니지(Digital Signage) 등의 여러 분야에 적용되고 있다.
이러한 유연성이 있는 디스플레이는 디스플레이 드라이버 IC에 의해 구동되며, 디스플레이 드라이버 IC는 다시 소스 드라이버 IC와 게이트 드라이버 IC로 나누어질 수 있다. 즉, 소스 드라이버 IC에서 각 컬러 값에 해당하는 전압을 공급하고, 게이트 드라이버 IC에서는 이를 받아 해당하는 픽셀에 전압을 공급하는 방식으로, 유연성이 있는 디스플레이를 구동하도록 한다.
그러나 종래의 디스플레이 드라이버 IC는 유연성이 있는 디스플레이와 달리 유연성을 가지지 못해, 유연성이 있는 디스플레이에 직접 부착되기가 어려운 문제가 있다.
다만, 종래에서는 유연성이 있는 디스플레이의 외부에 드라이버 IC를 위치시키고, 다수의 신호 라인을 통해 드라이버 IC와 유연성이 있는 디스플레이 간을 전기적으로 연결시킴으로써, 유연성이 있는 디스플레이의 형태 변형에 상관없이 드라이버 IC가 구동될 수 있도록 하는 방안이 제안된 바 있다.
한국공개특허 제10-2016-0069571호(공개일자: 2016.06.17)
이에 본 발명에서는 리지드(rigid) 디스플레이 판넬 뿐만 아니라 휜 상태의 디스플레이 판넬에 부착될 수 있는 반도체 패키지를 제공하고자 한다.
본 발명의 일 실시 예에 따르면, 휜 상태의 디스플레이 판넬; 상기 디스플레이 판넬의 뒤 면에 연결된 필름; 상기 필름 상에 부착된 반도체 칩; 상기 반도체 칩과 상기 필름 사이의 공간에 형성된 언더필 층; 및 상기 반도체 칩 상에 형성된 커버 층;을 포함하고, 상기 필름, 언더필 층 및 커버 층은 휘어 있고, 상기 반도체 칩은 플랫 한 형태로 형성되는 반도체 패키지가 제공될 수 있다.
상기 커버 층은 상기 반도체 칩의 상부 및 측면을 감싸도록 형성될 수 있다.
상기 반도체 칩은 50 - 250μm 두께를 가질 수 있다.
상기 커버 층은 0.1 - 0.8mm 두께를 가질 수 있다.
상기 커버 층은 실리콘 계열의 물질과 필러 물질이 혼합될 수 있다.
상기 커버 층은 경화 수지를 더 포함할 수 있다.
상기 커버 층은 상기 실리콘 계열의 물질의 비율이 상기 필러 물질의 비율보다 높을 수 있다.
상기 반도체 칩은 소스 드라이버 IC 또는 게이트 드라이버 IC일 수 있다.
상기 언더필 층은 상기 커버 층보다 점도가 높을 수 있다.
상기 언더필 층은 실리콘 계열 물질과 필러 물질을 포함할 수 있다.
상기 필러 물질은 알루미나, 질화 알루미늄, 질화 붕소, 카본나이트라이드, 그라핀, 보론 나이트라이드, 알루미늄 나이트라이드 및 다이아몬드 중 적어도 하나일 수 있다.
상기 커버 층은 테이프 형태일 수 있다.
상기 언더필 층 및 커버 층은 서로 동일한 물질로 형성될 수 있다.
본 발명의 다른 실시 예에 따르면, 휜 상태의 디스플레이 판넬; 상기 디스플레이 판넬의 뒤 면에 연결된 필름; 상기 필름 상에 부착된 반도체 칩; 상기 반도체 칩과 상기 필름 사이의 공간에 형성된 언더필 층; 및 상기 반도체 칩 상에 형성된 커버 층;을 포함하고, 상기 필름, 언더필 층, 커버 층 및 반도체 칩이 모두 휘어 있는 형태로 형성되는 반도체 패키지가 제공될 수 있다.
상기 언더필 층 및 커버 층은 서로 동일한 물질로 형성될 수 있다.
상기 물질은 실리콘 계열의 물질과 필러 물질을 포함하고, 상기 실리콘 계열의 물질의 비율이 상기 필러 물질의 비율보다 높을 수 있다.
본 발명의 반도체 패키지는 반도체 칩의 두께를 최소화하고, 반도체 칩과 유연 필름간 접착력을 증가시키기 위한 유연성이 있는 커버 층을 추가 형성함으로써, 반도체 패키지의 유연성이 증가되도록 한다. 그 결과, 반도체 패키지가 형태 변형될 때에 반도체 칩의 곡률 반경이 최소화되고, 반도체 칩의 특성 저하 및 손상 발생 가능성도 감소되게 된다.
더하여, 유연성이 있는 커버 층이 언더필 층과 동일한 제조 공정을 통해 형성될 수 있도록 함으로서, 제조 공정이 간단해지고, 이에 따라 불량 발생 가능성과 제조 비용 증가도 최소화될 수 있도록 한다.
도 1a 및 도 1b는 본 발명의 일 실시 예에 따른 리지드 (rigid) 디스플레이 판넬과 연결된 디스플레이 드라이버 IC를 도시한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 리지드 (rigid) 디스플레이 판넬의 뒤 면에 부착된 디스플레이 드라이버 IC를 도시한 도면이다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른 유연성이 있는 디스플레이 판넬의 뒤 면에 부착한 디스플레이 드라이버 IC를 도시한 도면이다.
도 4a 내지 도 4c는 본 발명의 일 실시 예에 따른 리지드 또는 유연성 있는 반도체 패키지를 도시한 도면이다.
도 5a 내지 도 5c는 본 발명의 다른 실시 예에 따른 리지드 또는 유연성 있는 반도체 패키지를 도시한 도면이다.
도 6a 내지 도 6c는 본 발명의 다른 실시 예에 따른 리지드 또는 유연성 있는 반도체 패키지를 도시한 도면이다.
도 7은 본 발명의 다른 실시 예에 따른 반도체 패키지를 도시한 도면이다.
도 8a 내지 도 8d는 본 발명의 일 실시 예에 따른 반도체 패키지의 제조 방법에 대한 도면이다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다. 본 발명에 따른 동작 및 작용을 이해하는 데 필요한 부분을 중심으로 상세히 설명한다. 본 발명의 실시 예를 설명하면서, 본 발명이 속하는 기술 분야에 익히 알려졌고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 동일한 명칭의 구성 요소에 대하여 도면에 따라 다른 참조부호를 부여할 수도 있으며, 서로 다른 도면임에도 동일한 참조부호를 부여할 수도 있다. 그러나 이와 같은 경우라 하더라도 해당 구성 요소가 실시 예에 따라 서로 다른 기능을 갖는다는 것을 의미하거나, 서로 다른 실시 예에서 동일한 기능을 갖는다는 것을 의미하는 것은 아니며, 각각의 구성 요소의 기능은 해당 실시 예에서의 각각의 구성 요소에 대한 설명에 기초하여 판단하여야 할 것이다.
도 1a 및 도 1b는 본 발명의 일 실시 예에 따른 리지드 (rigid) 디스플레이 판넬과 연결된 디스플레이 드라이버 IC를 도시한 도면이다.
먼저 도 1a를 보면, 디스플레이 드라이버 IC는 반도체 패키지로서, 리지드(rigid) 디스플레이 판넬(10)에 연결된 유연 필름(flexible film)(110), 복수의 반도체 칩(150, 155), 반도체 칩(150)의 입력단자에 연결된 PCB(20), 리지드 디스플레이 판넬(10)과 유연 필름(110) 사이에 형성된 출력단자 또는 리드선(50)을 포함한다. 디스플레이 판넬로서, 액정표시장치(LCD: Liquid Crystal Display), PDP (Plasma Display Panel), LCoS (Liquid Crystal on Silicon), OLED (Organic Light-Emitting Diode)를 예로 들 수 있다. 여기서, 유연 필름(110)에 부착된 반도체 칩(150)은 소스 드라이버 IC를 나타낸다. 유연 필름(110)에 부착된 반도체 칩(155)은 게이트 드라이버 IC를 나타낸다.
도 1b는 앞의 도 1a에 도시된 유연 필름(110), 복수의 반도체 칩(150, 155), 및 PCB(20)가 접혀서 디스플레이 판넬(10) 뒷면(backside)에 부착된 형태를 나타낸다.
도 2는 본 발명의 일 실시 예에 따른 리지드 (rigid) 디스플레이 판넬의 뒤 면에 부착된 디스플레이 드라이버 IC를 도시한 도면이다.
도 2를 보면, 리지드(rigid) 디스플레이 판넬(10) 뒤면에 부착된 복수의 반도체 칩(150, 155)을 나타낸다. 여기서 반도체 칩(150)은 소스 드라이버 IC를 나타낸다. 반도체 칩(155)은 게이트 드라이버 IC를 나타낸다. 각각의 소스 드라이버 IC마다 대응되는 픽셀 영역(510)이 존재한다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른 유연성이 있는 디스플레이 판넬의 뒤 면에 부착한 디스플레이 드라이버 IC를 도시한 도면이다.
도 3a는 휜 상태의 디스플레이 판넬(10)의 뒤 면에 필름이 부착된다. 여기서 필름은 유연성이 있는 필름(110)을 사용한다. 폴리 이미드(Poly imide) 물질인 (줄여서 PI) 필름이 대표적인 예이다. 그리고 필름(110) 상에 부착된 반도체 칩(150)이 배치된다. 여기서 필름(110)은 휘어 있고, 반도체 칩(150)은 휘거나 플랫 한 상태로 존재할 수 있다.
도 3b는 디스플레이 판넬(10)이 한쪽 방향으로 심하게 휘어 있다. 휜 상태의 디스플레이 판넬(10)의 뒤 면에 필름(110)이 부착된다. 그리고 필름 상에 부착된 반도체 칩(155)이 배치된다. 여기서 필름(110) 및 반도체 칩(155)은 모두 플랫 한 상태로 존재할 수 있다. 필름(110) 및 반도체 칩(155)의 장축 방향으로, 디스플레이 판넬(10)의 휜 정도가 약하기 때문이다.
도 3c는 도 3b와 같이 디스플레이 판넬(10)이 한쪽 방향으로 심하게 휘어 있다. 휜 상태의 디스플레이 판넬(10)의 측면에 필름(110)이 부착된다. 그리고 필름(110) 상에 부착된 반도체 칩(150)이 배치된다. 여기서 필름(110) 및 반도체 칩(150)은 모두 휜 상태로 존재할 수 있다. 왜냐하면 필름(110) 및 반도체 칩(150)의 장축 방향으로, 디스플레이 판넬(10)의 휜 정도가 어느 정도 있기 때문이다.
도 4a 내지 도 4c는 본 발명의 일 실시 예에 따른 리지드 또는 유연성 있는 반도체 패키지를 도시한 도면이다.
도 4a는 도 1a의 X-X'의 단면에 대한 일 실시 예이다. 리지드 디스플레이 판넬에 적합한 반도체 패키지 형태이다. 디스플레이 드라이버 IC인 반도체 칩(150)뿐만 아니라, 유연 필름(110), 언더필 층(160), 유연성이 있는 커버 층(170)이 모두 휘지 않고, 플랫(flat) 한 형태를 갖는다.
이에 반해 도 4b는 도 3a의 Y-Y'의 단면에 따른 일 실시 예로서, 디스플레이 드라이버 IC인 반도체 칩(150)뿐만 아니라, 유연 필름(110), 언더필 층(160), 유연성이 있는 커버 층(170)까지도 어느 정도 휘어 있는 상태를 나타낸다. 그래서 도 4b는 플렉시블 디스플레이 판넬에 적합한 반도체 패키지 형태이다.
도 4c는 도 3a의 Y-Y'의 단면에 따른 다른 일 실시 예로서, 디스플레이 드라이버 IC인 반도체 칩(150)은 플랫한 상태로 있고, 나머지 물질들, 예를 들면, 유연 필름(110), 언더필 층(160), 유연성이 있는 커버 층(170)은 모두 휜 경우이다. 도 4c는 리지드 또는 유연성 있는 디스플레이 판넬에 모두 적용 가능한 반도체 패키지 형태이다. 유연성이 있는 디스플레이에 반도체 패키지(100)를 부착할 때 도 4c와 같은 형태를 취하게 된다. 반도체 칩(150)에 가해지는 스트레스가 도 4b의 형태보다는 적다고 볼 수 있다. 반도체 칩(150)이 휘게 되면, 게이트 전극 아래의 채널에 흐르는 캐리어의 이동 속도가 달라질 수 있다. 그래서 세팅된 값이 출력되는 것이 아니라, 더 낮은 전압에서 턴-온이 발생하거나, 누설 전류가 증대될 수 있는 단점이 있다. 또한 반도체 칩(150) 제조에 사용되는 여러 물질 사이에 빈 공간이 발생할 수 있어, 또 다른 문제를 야기할 수 있다. 그래서 되도록 반도체 칩(150)은 플랫한 상태를 유지하는 것이 바람직하다. 그러나 유연 필름(110), 언더필 층(160), 유연성이 있는 커버 층(170)은 어느 정도 신축성 또는 유연성이 있기 때문에 어느 정도 휘어도, 휨에 의한 스트레스를 견딜만하다. 휨에 의한 스트레스를 흡수할 수 있다는 것이다. 그래서 유연성이 있는 디스플레이에 반도체 패키지(100)를 부착할 때 도 4c와 같은 형태를 취할 때가 가장 적합한 형태가 될 수 있다.
도 4a 내지 도 4c에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체 패키지(100)는 유연 필름(110), 다수의 금속 배선(120), 솔더 레지스트(Solder Resist, 130), 다수의 범프(Bump, 140), 반도체 칩(150), 언더필 층(160), 및 유연성이 있는 커버 층(170) 등을 포함할 수 있다. 이때의 반도체 칩(150)은 소스 드라이버 IC나 게이트 드라이버 IC와 같이 유연성이 있는 디스플레이 판넬(10)을 구동시키기 위한 디스플레이 드라이버 IC일 수 있으나, 이에 한정되는 것은 아니다.
유연 필름(flexible film)(110)은 반도체를 집적시키기 위한 베이스로, 예를 들어, COF(Chip on Flexible Printed Circuit), TCP(Tape Carrier Package), COB(Chip on Board)에 사용되는 패키지 필름일 수 있다.
특히, 본 발명의 유연 필름(110)은 폴리이미드(PI) 계열의 필름 물질로 구현되어 소정의 유연성을 가지도록 한다. 이러한 유연 필름(110)의 일측은 패널 ACF(Anisotropic Conductive Film) 단자(미도시)와 연결되고, 타측은 영상 장치 보드(미도시)와 연결될 수 있다. 즉, 반도체 칩(150)과 패널 ACF(Anisotropic Conductive Film) 단자(미도시) 및 영상 장치 보드(미도시)는 유연 필름(110) 상에서 금속 배선(120)을 통하여 전기적으로 연결될 수 있도록 한다.
다수의 금속 배선(120)은 기 설정된 반도체 칩 수용 영역에 끝단이 집합 배치되도록, 유연 필름(110) 상에 형성될 수 있다. 금속 배선(120)은 전도성 물질로 구현될 수 있으며, 예를 들어, 구리 패턴으로 구현되거나, 또는 주석, 금, 또는 니켈 등이 도금된 구리 패턴으로 구현될 수 있다. 따라서, 전도성 물질로 구현된 금속 배선(120)은 다수의 범프들(140)을 통하여 반도체 칩(150)과 전기적으로 연결되어 반도체 칩(150)에 의한 신호의 전송을 지원한다.
또한 금속 배선(120)은 더미 패턴을 포함할 수 있다. 여기에서, 더미 패턴은 전기적 신호선이 연결되지 않은 패턴에 해당하고, 이는 필요에 따라 전기적 신호선과 연결될 수 있다. 더하여, 금속 배선 및 더미 패턴은 멀티-레이어(multi-layer)로 구현될 수도 있도록 한다.
솔더 레지스트(130)는 금속 배선(120)의 끝단을 제외한 영역을 감싸도록 금속 배선(120) 상에 형성된다. 즉, 솔더 레지스트(130)는 금속 배선(120) 상에 패터닝 되어 전도성 물질로 형성된 금속 배선(120)을 보호하고, 반도체 칩(150)과 기타 부품들 사이를 전기적으로 절연시킬 수 있다.
다수의 범프(140)는 솔더 레지스트(130)가 미형성된 금속 배선(120)의 끝단 상에 형성될 수 있다. 따라서, 다수의 범프들(140)은 금속 배선(120)과 직접적으로 연결되어, 자신을 경유하여 반도체 칩(150)과 금속 배선(120)을 전기적으로 연결될 수 있도록 한다.
반도체 칩(150)은 제1면과 제2면을 포함하고 있으며, 제2면은 제1면의 반대쪽에 해당할 수 있다. 제1면은 유연 필름(110)에 연결되고, 제2면에는 유연성이 있는 커버 층(170)이 형성되도록 한다. 반도체 칩(150)은 다수의 범프(140) 상에 전기적으로 결합되어, 다수의 범프들(140)을 통해 금속 배선(120)과 전기적으로 연결될 수 있다. 반도체 칩(150)은 버킹 장비에 의한 열을 이용하여 다수의 범프들(140)에 본딩하여 결합될 수 있다.
특히, 본 발명의 반도체 칩(150)은 20 - 300μm 두께를 가지는 것이 바람직한데, 이는 반도체 칩의 두께가 얇을수록, 유연성이 증가하고 형태 변형에 따른 트랙 발생 가능성이 낮아지며, 또한 후공정의 패키지 두께 제약을 최소화할 수 있기 때문이다.
언더필 층(160)은 반도체 칩(150)의 제1면과 유연 필름(110) 사이의 접착력을 향상시키고 다수의 범프들(140)을 보호하기 위한 것으로, 이는 반도체 칩(150)과 반도체 칩(150)의 제1면과 유연 필름(110)사이의 빈 공간에 형성된다. 또한, 언더필 층(160)은 다수의 범프들(140)과 반도체 칩(150)을 연결시키기 위해 노출된 금속 배선(120)을 일부 감싸도록 형성될 수도 있다. 더하여, 언더필 층(160)은 반도체 칩(150)의 양측면들 중 적어도 일부가 포함되도록 솔더 레지스트(130)의 내부를 채울 수도 있다.
이러한 언더필 층(160)은 에폭시 계열, 아크릴 또는 실리콘 계열의 비전도성 물질로 형성되어 다수의 범프들(140) 내부를 절연시킬 수 있다. 그리고 디스팬싱(dispensing), 스퀴지 프린팅(squeegee printing) 또는 스프레이(spray) 방식으로 포팅된 후, 상온, 오븐, 또는 UV 큐어 환경하에서 경화됨으로 형성될 수 있다.
여기에서, 디스팬싱(dispensing) 방식은 니들(needle)을 이용하여 반도체 칩(150)의 하부 공간에 언더필 층 구현 물질을 투여시키는 방법이다.
스퀴지 프린팅(squeegee printing) 방식은 언더필 층 구현 물질이 반도체 칩(150)의 하부 공간으로 흘러들어갈 수 있도록 밀대 등을 이용하여 문지르는 방식이다.
스프레이 방식은 반도체 노즐을 통해 이용하여 반도체 칩(150)의 하부 공간에 언더필 층 구현 물질을 분사시키는 방법이다.
유연성이 있는 커버 층(170)은 유연성이 있는 커버 층(170)을 통해 반도체 칩(150)의 열 방출을 도와 준다. 반도체 칩(150)이 구동시 열이 많이 발생하는데, 유연성이 있는 커버 층(170)으로 인해 열이 잘 빠져나갈 수 있는 금속 물질 또는 필러를 포함할 수 있다. 또한 반도체 칩(150)이 유연 필름(110)에 잘 부착되도록, 접착력을 보다 증대시키기 위한 것으로, 반도체 칩(150)의 측면 및 상면을 감싸도록 반도체 칩(150)의 상측에 형성된다.
유연성이 있는 커버 층(170)은 유연성을 가지는 실리콘 계열의 비전도성 물질로 구현될 수 있다. 특히, 본 발명의 유연성이 있는 커버 층(170)은 비전도성을 가지는 것이 바람직한데, 이는 유연성이 있는 커버 층(170)에 의해 반도체 칩(150)과 유연 필름(110)간에 전기적 트러블이 발생하는 것을 사전에 차단하기 위함이다.
이러한 유연성이 있는 커버 층(170)은 방열 기능을 가지는 열전도성 필라 물질과 경화성 물질 중 적어도 하나를 더 포함할 수 있다.
여기에서, 열전도성 필라 물질은 알루미나(Al2O3), 보론 나이트라이드(Boron Nitride), 알루미늄 나이트라이드(Aluminum Nitride) 및 다이아몬드 중 적어도 하나를 포함하여 구현될 수 있다. 여기서, 알루미나는 카본나이트라이드(Carbon Nitride) 및 그라핀(Graphene) 중 하나로 대체되어 사용될 수 있다. 알루미나(Al2O3), 보론 나이트라이드(Boron Nitride), 알루미늄 나이트라이드(Aluminum Nitride), 다이아몬드 카본나이트라이드(Carbon Nitride) 및 그라핀(Graphene) 등은 열전도성이 우수한 물질이다.
경화성 물질은 열 경화, 상온 경화 또는 UV 경화가 가능한 경화 수지일 수 있다.
그래서 유연성이 있는 커버 층(170)은 유연성을 가지는 실리콘 계열의 비전도성 물질과 방열 기능을 가지는 열전도성 필라 물질이 혼합되어 있다. 유연성을 가지는 실리콘 계열의 비전도성 물질의 비율이 더 높을수록 유연성 또는 신축성이 증가한다. 필라 물질의 비율이 더 높을 경우, 유연성 보다는 열전도성이 증대된다. 그래서 유연성이 있는 디스플레이에 적용할 경우, 유연성이 중요하기 때문에, 실리콘 계열의 비전도성 물질이 차지하는 비율이 필라 물질이 차지하는 비율보다 더 높이는 것이 바람직하다. 실리콘 계열의 비전도성 물질이 차지하는 볼륨 또는 무게 비율이 높은 것이 바람직하다.
그리고, 본 발명의 유연성이 있는 커버 층(170)은 0.1 - 0.8mm 두께를 가지는 것이 바람직한 데, 이는 반도체 칩(150)과 유연 필름(110)간 접착력을 보장하면서, 유연성이 있는 커버 층(170)에 의해 패키지가 너무 두꺼워지는 것을 방지하기 위함이다.
이러한 유연성이 있는 커버 층(170)은 언더필 층(160)과 동일한 방식으로 형성될 수 있다. 즉, 유연성이 있는 커버 층(170) 디스팬싱(dispensing), 스퀴지 프린팅(squeegee printing) 또는 스프레이(spray) 방식으로 포팅된 후, 상온, 오븐, 또는 UV 큐어 환경하에서 경화됨으로 형성될 수 있다. 다만, 유연성이 있는 커버 층(170)의 경화 시간이 언더필 층(160)에 비해 짧을 수 있는 데, 이는 재질, 노출 면적, 및 두께 등의 차이에 의한 것이다.
이상에서 살펴본 바와 같이, 본 발명의 반도체 패키지는 유연성이 있는 커버 층(170)을 통해 반도체 칩의 두께 증가는 최소화하면서, 반도체 칩(150)과 유연 필름(110)간 접착력은 보다 증대되도록 한다. 그러면, 반도체 패키지의 유연성이 증가하여, 도 4c에서와 같이 형태 변형될 때에 반도체 칩(150)의 곡률 반경이 최소화되고, 반도체 칩의 특성 저하 및 손상 발생 가능성도 감소되게 된다.
도 5a 내지 도 5c는 본 발명의 다른 실시 예에 따른 리지드 또는 유연성 있는 반도체 패키지를 도시한 도면이다.
도 5a는 디스플레이 드라이버 IC인 반도체 칩(150)뿐만 아니라, 유연 필름(110), 언더필 층(210), 유연성이 있는 커버 층(170)이 모두 휘지 않고, 플랫한 형태를 갖는다. 그래서 도 5a는 리지드 디스플레이 판넬에 적합한 반도체 패키지 형태이다.
이에 반해 도 5b는 디스플레이 드라이버 IC인 반도체 칩(150)뿐만 아니라, 유연 필름(110), 언더필 층(210), 유연성이 있는 커버 층(170)까지도 어느 정도 휘어 있는 상태를 나타낸다. 그래서 도 5b는 플렉시블 디스플레이 판넬에 적합한 반도체 패키지 형태이다.
도 5c는 디스플레이 드라이버 IC인 반도체 칩(150)은 플랫한 상태로 있고, 나머지 물질들, 예를 들면, 유연 필름(110), 언더필 층(210), 유연성이 있는 커버 층(170)은 모두 휜 경우이다. 도 5c는 리지드 또는 유연성 있는 디스플레이 판넬에 모두 적용 가능한 반도체 패키지 형태이다. 유연성이 있는 디스플레이에 반도체 패키지(100)를 부착할 때 도 5c와 같은 형태를 취하게 된다. 반도체 칩(150)에 가해지는 스트레스가 도 5b의 형태보다는 적다고 볼 수 있다. 반도체 칩(150)이 휘게 되면, 게이트 전극 아래의 채널에 흐르는 캐리어의 이동 속도가 달라질 수 있다. 그래서 세팅된 값이 출력되는 것이 아니라, 더 낮은 전압에서 턴-온이 발생하거나, 누설 전류가 증대될 수 있는 단점이 있다. 또한 반도체 칩(150) 제조에 사용되는 여러 물질 사이에 빈 공간이 발생할 수 있어, 또 다른 문제를 야기할 수 있다. 그래서 되도록 반도체 칩(150)은 플랫한 상태를 유지하는 것이 바람직하다. 그러나 유연 필름(110), 언더필 층(210), 유연성이 있는 커버 층(170)은 어느 정도 신축성 또는 유연성이 있기 때문에 어느 정도 휘어도, 휨에 의한 스트레스를 견딜만하다. 휨에 의한 스트레스를 흡수할 수 있다는 것이다. 그래서 유연성이 있는 디스플레이에 반도체 패키지(100)를 부착할 때 도 5c와 같은 형태를 취할 때가 가장 적합한 형태가 될 수 있다.
도 5a 내지 도 5c에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 반도체 칩 패키지(200)는 유연 필름(110), 금속 배선(120), 솔더 레지스트(130), 다수의 범프(140), 반도체 칩(150), 언더필 층(210), 및 유연성이 있는 커버 층(170) 등을 포함한다. 여기서 언더필 층(210)은 반도체 칩(150)의 제1면과 유연 필름(110) 사이의 접착력을 향상시키고 다수의 범프들(140)을 보호하기 위한 것이므로, 유연성이 있는 커버 층(170)에 비해 높은 접착력을 가지는 것이 바람직하다. 이에, 본 발명의 언더필 층(210)은 유연성이 있는 커버 층(170)에 비해 높은 점도의 물질로 구현되는 것이 보다 바람직하다. 또한, 언더필 층(210)도 유연성이 있는 커버 층(170)과 동일하게 높은 유연성을 갖기 위해서, 유연성을 높이는 물질을 포함하도록 한다. 앞에서 언급했듯이, 유연성을 높이기 위해서, 언더필 층(210)과 유연성이 있는 커버 층(170) 모두, 실리콘 계열의 물질의 비전도성 물질을 포함하여 형성할 수 있다. 언더필 층 및 커버 층은 서로 동일한 물질 또는 같은 재료로 형성되는 것을 특징으로 한다. 같은 재료를 사용하기 때문에 제조 공정이 용이하고 제조 비용을 낮출 수 있다.
즉, 본 발명의 언더필 층(210)과 유연성이 있는 커버 층(170)은 2번의 도포액 도포 및 경화를 거쳐 형성될 수 있다. 예를 들어, 실리콘 계열의 비전도성 물질을 반도체 칩(150)의 제1면과 유연 필름(110) 사이에 포팅(또는 언더필)한 후, 125℃ ~ 175℃로 20~40분 정도 오븐 큐어링 시킴으로써, 먼저 언더필 층(210)을 형성한다. 그리고 실리콘 계열의 비전도성 물질을 반도체 칩(150)의 제2면을 감싸도록 포팅하고, 다시 한번 더 125℃ ~ 175℃로 30분 ~2시간 정도 오븐 큐어링 시킴으로써, 유연성이 있는 커버 층(170)을 추가 형성하도록 한다.
도 6a 내지 도 6c는 본 발명의 다른 실시 예에 따른 리지드 또는 유연성 있는 반도체 패키지를 도시한 도면이다.
도 6a는 리지드 디스플레이 판넬에 적합한 반도체 패키지 형태이다. 도 6b는 플렉시블 디스플레이 판넬에 적합한 반도체 패키지 형태이다. 유연 테이프(310)가 유연성이 있어 가능하다. 도 6c는 리지드 또는 유연성 있는 디스플레이 판넬에 모두 적용 가능한 반도체 패키지 형태이다.
도 6a 내지 도 6c에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 반도체 칩 패키지(300)는 유연 필름(110), 금속 배선(120), 솔더 레지스트(130), 다수의 범프(140), 반도체 칩(150), 언더필 층(160), 유연 테이프(310)를 포함한다. 유연성이 있는 커버 층(170)이 유연 테이프(310) 물질로 대체된 것이다.
즉, 본 발명의 다른 실시 예에 따른 반도체 칩 패키지는, 유연 필름(110), 금속 배선(120), 솔더 레지스트(Solder Resist, 130), 다수의 범프(Bump, 140), 반도체 칩(150), 및 언더필 층(160)을 순차 형성한 후, 반도체 칩(150)의 제2면에 유연 테이프(310)를 부착하고 경화시킴으로써, 용이하게 구현될 수 있다.
본 발명의 유연 테이프(310)는 실리콘 계열의 비전도성 물질로 구현될 수 있으며, 경우에 따라 방열 기능을 가지는 열전도성 필라와 경화성 물질 중 적어도 하나의 성분을 더 포함할 수 있도록 한다. 유연 테이프(310)의 두께는 반도체 공정에 따라 다르게 형성될 수 있으나, 10~50um로서, 앞서 설명된 유연성이 있는 커버 층(170) 보다는 얇은 두께를 가지도록 한다.
유연 테이프(310)는 상온, 오븐, UV 큐어 과정 중 하나를 통해 경화 가능하나, 유연성이 있는 커버 층(170) 보다 짧은 큐어링 시간을 가지도록 한다. 예를 들어, 125 ~ 175℃로 15분 이상 오븐 큐어링 조건을 가질 수 있도록 한다.
도 7은 본 발명의 다른 실시 예에 따른 반도체 패키지를 도시한 도면이다.
도 7에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 반도체 칩 패키지(400)는 유연 필름(110), 금속 배선(120), 솔더 레지스트(130), 다수의 범프(140), 및 반도체 칩(150), 언더필 층(210), 반도체 칩(150)의 제2면에 유연 테이프(310)를 포함한다.
언더필 층(210)을 실리콘 계열의 비전도성 물질을 반도체 칩(150)의 제1면과 유연 필름(110) 사이에 포팅(또는 언더필 공정)한 후, 125℃ ~ 175℃로 20~40분 정도 오븐 큐어링 시킴으로써 형성하도록 한다. 그리고 언더필 층(210)이 형성 완료되면, 반도체 칩(150)의 제2면에 유연 테이프(310)를 부착한 후, 125 ~ 175℃로 10~20분 이상 오븐 큐어링 시켜 경화 완료되도록 한다.
언더필 층(210)도 유연성이 있는 커버 층(170)과 동일하게 높은 유연성을 갖기 위해서, 유연성을 높이는 물질을 포함하도록 한다. 앞에서 언급했듯이, 유연성을 높이기 위해서, 언더필 층(210)과 유연성이 있는 커버 층(170) 모두, 실리콘 계열의 물질의 비전도성 물질을 포함하여 형성할 수 있다. 언더필 층 및 커버 층은 서로 동일한 물질 또는 같은 재료로 형성되는 것을 특징으로 한다. 같은 재료를 사용하기 때문에 제조 공정이 용이하고 제조 비용을 낮출 수 있다.
도 8a 내지 도 8d는 본 발명의 일 실시 예에 따른 반도체 패키지의 제조 방법에 대한 도면이다.
먼저, 도 8a에서와 같이, 유연 필름(110) 상에 반도체 칩(150)의 신호 선에 대응되게 금속 배선(120)과 솔더 레지스트(130)를 순차적으로 형성한 후, 반도체 수용 영역(A)에 형성된 솔더 레지스트(130)의 일부를 제거하여, 금속 배선(120)의 끝단이 노출되도록 한다. 여기에서, 금속 배선(120)의 제거는 포토를 이용한 식각(Etching) 공정을 통해 이루어질 수 있다. 그리고 반도체 수용 영역(A)을 기준으로 다수의 범프들(140)을 금속 배선(120)의 끝단 상에 형성한다.
그리고 도 8b에서와 같이, 반도체 칩(150)을 다수의 범프들(140) 상측에 전기적으로 결합시킨다. 그 결과, 반도체 칩(150)은 다수의 범프들(140)을 통해 금속 배선(120)과 전기적으로 연결되게 된다.
그리고 도 8c에서와 같이, 언더필 층(160)을 반도체 칩(150)의 제1면과 유연 필름(110) 사이의 공간에 포팅한 후 경화시킴으로써, 형성하도록 한다. 여기서, 포팅 과정은 언더필 층(160)을 디스팬싱(dispensing), 스퀴지 프린팅(squeegee printing) 또는 스프레이(spray) 중 하나의 방식으로 진행되고, 경화 과정은 상온, 오븐, UV 큐어 중 하나의 방식으로 진행될 수 있다.
그리고 도 8d에서와 같이, 반도체 칩(150)의 제2면을 감싸도록, 유연성이 있는 커버 층(170)을 반도체 칩(150)의 제2면 상에 형성한다. 이때, 유연성이 있는 커버 층(170)은 언더필 층(160)과 유사하게 포팅 및 경화 과정을 거쳐 형성되며, 포팅 과정 또한 언더필 층(160)을 디스팬싱(dispensing), 스퀴지 프린팅(squeegee printing) 또는 스프레이(spray) 중 하나의 방식으로 진행되고, 경화 과정 또한 상온, 오븐, UV 큐어 중 하나의 방식으로 진행될 수 있다.
다만, 유연성이 있는 커버 층(170)의 경화 시간을 언더필 층(160)에 비해 단축되도록 한다. 예를 들어, 오븐 큐어 과정을 통해 언더필 층(160)과 유연성이 있는 커버 층(170) 각각을 경화시키는 경우, 언더필 층(160)은 125 ~ 175℃로 1시간 ~ 3시간 동안 경화되도록 하되, 유연성이 있는 커버 층(170)은 125 ~ 175℃로 30분 ~2시간 동안 경화되도록 한다.
이상에서 설명한 실시 예들은 그 일 예로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 디스플레이 판넬 20: PCB
100, 200, 300, 400: 반도체 패키지
110: 유연 필름 120: 금속 배선
130: 솔더 레지스트 140: 범프
150, 155: 반도체 칩 160, 210: 언더필 층
170: 유연성이 있는 커버 층 310: 유연 테이프

Claims (16)

  1. 휜 상태의 디스플레이 판넬;
    상기 디스플레이 판넬의 뒤 면에 연결된 필름;
    상기 필름 상에 부착된 반도체 칩;
    상기 반도체 칩과 상기 필름 사이의 공간에 형성된 언더필 층; 및
    상기 반도체 칩 상에 형성된 커버 층;을 포함하고,
    상기 필름, 언더필 층 및 커버 층은 휘어 있고, 상기 반도체 칩은 플랫 한 형태로 형성되는 반도체 패키지.
  2. 제1항에 있어서, 상기 커버 층은
    상기 반도체 칩의 상부 및 측면을 감싸도록 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 반도체 칩은
    50 - 250μm 두께를 가진 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 커버 층은
    0.1 - 0.8mm 두께를 가지는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 커버 층은
    실리콘 계열의 물질과 필러 물질이 혼합된 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서, 상기 커버 층은
    경화 수지를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제5항에 있어서, 상기 커버 층은
    상기 실리콘 계열의 물질의 비율이 상기 필러 물질의 비율보다 높은 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서, 상기 반도체 칩은
    소스 드라이버 IC 또는 게이트 드라이버 IC인 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서, 상기 언더필 층은
    상기 커버 층보다 점도가 높은 것을 특징으로 하는 반도체 패키지.
  10. 제1항에 있어서, 상기 언더필 층은
    실리콘 계열 물질과 필러 물질을 포함하고 있는 것을 특징으로 하는 반도체 패키지.
  11. 제5항에 있어서, 상기 필러 물질은 알루미나, 질화 알루미늄, 질화 붕소, 카본나이트라이드, 그라핀, 보론 나이트라이드, 알루미늄 나이트라이드 및 다이아몬드 중 적어도 하나인 것을 특징으로 하는 반도체 패키지.
  12. 제1항에 있어서, 상기 커버 층은
    테이프 형태인 것을 특징으로 하는 반도체 패키지.
  13. 제1항에 있어서, 상기 언더필 층 및 커버 층은
    서로 동일한 물질로 형성되는 것을 특징으로 하는 반도체 패키지.
  14. 휜 상태의 디스플레이 판넬;
    상기 디스플레이 판넬의 뒤 면에 연결된 필름;
    상기 필름 상에 부착된 반도체 칩;
    상기 반도체 칩과 상기 필름 사이의 공간에 형성된 언더필 층; 및
    상기 반도체 칩 상에 형성된 커버 층;을 포함하고,
    상기 필름, 언더필 층, 커버 층 및 반도체 칩이 모두 휘어 있는 형태로 형성되는 반도체 패키지.
  15. 제14항에 있어서, 상기 언더필 층 및 커버 층은
    서로 동일한 물질로 형성되는 것을 특징으로 하는 반도체 패키지.
  16. 제15항에 있어서, 상기 물질은 실리콘 계열의 물질과 필러 물질을 포함하고,
    상기 실리콘 계열의 물질의 비율이 상기 필러 물질의 비율보다 높은 것을 특징으로 하는 반도체 패키지.
KR1020170112022A 2017-09-01 2017-09-01 유연성 있는 반도체 패키지 및 이의 제조 방법 KR102313698B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170112022A KR102313698B1 (ko) 2017-09-01 2017-09-01 유연성 있는 반도체 패키지 및 이의 제조 방법
US15/951,731 US10772207B2 (en) 2017-09-01 2018-04-12 Flexible semiconductor package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170112022A KR102313698B1 (ko) 2017-09-01 2017-09-01 유연성 있는 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190025794A true KR20190025794A (ko) 2019-03-12
KR102313698B1 KR102313698B1 (ko) 2021-10-15

Family

ID=65518426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170112022A KR102313698B1 (ko) 2017-09-01 2017-09-01 유연성 있는 반도체 패키지 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US10772207B2 (ko)
KR (1) KR102313698B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019003026A (ja) * 2017-06-15 2019-01-10 株式会社ジャパンディスプレイ 表示装置
US11023011B2 (en) * 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device for attaching to a flexible display and a method of manufacturing the same
US11626448B2 (en) 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11631594B2 (en) 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
KR20220152291A (ko) * 2020-03-10 2022-11-15 루미레즈 엘엘씨 증대된 led 어레이 조립체를 제조하는 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098129A (ja) * 2008-10-16 2010-04-30 Nec Electronics Corp 半導体装置およびその製造方法
KR20150138266A (ko) * 2013-04-04 2015-12-09 닛토덴코 가부시키가이샤 언더필 필름, 밀봉 시트, 반도체 장치의 제조 방법 및 반도체 장치
KR20160025892A (ko) * 2014-08-28 2016-03-09 삼성전자주식회사 반도체 패키지
KR20160035696A (ko) * 2014-09-23 2016-04-01 삼성디스플레이 주식회사 곡면형 표시 장치
KR20160069571A (ko) 2014-12-08 2016-06-17 삼성디스플레이 주식회사 곡면 표시 장치 및 그 제조방법
KR20160101962A (ko) * 2013-12-26 2016-08-26 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법 및 열경화성 수지 시트

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
JP2009099597A (ja) * 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
US10159155B2 (en) * 2013-12-11 2018-12-18 Joled Inc. Display device
JP6271380B2 (ja) * 2014-09-12 2018-01-31 アルパッド株式会社 半導体装置の製造装置と半導体装置の製造方法
TWI733654B (zh) * 2014-11-04 2021-07-21 美商康寧公司 具有無鹼玻璃元件的可彎曲玻璃物件
KR20180038114A (ko) * 2016-10-05 2018-04-16 삼성디스플레이 주식회사 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098129A (ja) * 2008-10-16 2010-04-30 Nec Electronics Corp 半導体装置およびその製造方法
KR20150138266A (ko) * 2013-04-04 2015-12-09 닛토덴코 가부시키가이샤 언더필 필름, 밀봉 시트, 반도체 장치의 제조 방법 및 반도체 장치
KR20160101962A (ko) * 2013-12-26 2016-08-26 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법 및 열경화성 수지 시트
KR20160025892A (ko) * 2014-08-28 2016-03-09 삼성전자주식회사 반도체 패키지
KR20160035696A (ko) * 2014-09-23 2016-04-01 삼성디스플레이 주식회사 곡면형 표시 장치
KR20160069571A (ko) 2014-12-08 2016-06-17 삼성디스플레이 주식회사 곡면 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR102313698B1 (ko) 2021-10-15
US20190075656A1 (en) 2019-03-07
US10772207B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
KR20190025794A (ko) 유연성 있는 반도체 패키지 및 이의 제조 방법
JP5008767B2 (ja) 基板モジュールおよびその製造方法
US8017959B2 (en) Light source and liquid crystal display device using the same
CN101692443B (zh) 薄膜覆晶型半导体封装及显示装置
TWI541955B (zh) Cof型半導體封裝及其製造方法
CN101924082A (zh) 热释放半导体封装
KR102386367B1 (ko) 접속체, 접속체의 제조 방법, 접속 방법, 이방성 도전 접착제
CN109844943B (zh) 改善散热及电磁波屏蔽功能的层压石墨的膜上芯片型半导体封装
KR20100135161A (ko) 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
US20140300849A1 (en) Chip-on-film package and device assembly including the same
CN104756178A (zh) 光学单元、制造光学单元的方法以及电子装置
KR20160031572A (ko) 방열 반도체 소자 패키지 및 그 제조 방법
KR20180121058A (ko) 플렉서블 반도체 패키지
KR20100029629A (ko) 방열용 접착층을 구비하는 테이프 패키지 및 이를 구비하는디스플레이 장치
KR20170080893A (ko) 연성인쇄회로필름 및 이를 포함하는 표시장치
KR101585756B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR102617348B1 (ko) 칩-온-필름 반도체 패키지 및 이를 포함하는 디스플레이 장치
US20190287931A1 (en) Chip on film package
KR101537451B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
US20120018861A1 (en) Tape carrier substrate
US20220246530A1 (en) Chip-on-film package and display apparatus including the same
KR20150062429A (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR101670392B1 (ko) 방열 반도체 소자 패키지 및 그 방법
KR102308384B1 (ko) 방열 반도체 소자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant