KR20160101962A - 반도체 장치의 제조 방법 및 열경화성 수지 시트 - Google Patents

반도체 장치의 제조 방법 및 열경화성 수지 시트 Download PDF

Info

Publication number
KR20160101962A
KR20160101962A KR1020167018601A KR20167018601A KR20160101962A KR 20160101962 A KR20160101962 A KR 20160101962A KR 1020167018601 A KR1020167018601 A KR 1020167018601A KR 20167018601 A KR20167018601 A KR 20167018601A KR 20160101962 A KR20160101962 A KR 20160101962A
Authority
KR
South Korea
Prior art keywords
thermosetting resin
resin sheet
substrate
semiconductor device
chip
Prior art date
Application number
KR1020167018601A
Other languages
English (en)
Inventor
고스케 모리타
츠요시 이시자카
준 이시이
고지 시가
치에 이이노
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013270095A external-priority patent/JP2015126124A/ja
Priority claimed from JP2014098068A external-priority patent/JP2015216229A/ja
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160101962A publication Critical patent/KR20160101962A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

보이드가 적은 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 제공한다. 칩 실장 기판 및 칩 실장 기판 위에 배치된 열경화성 수지 시트를 구비하는 적층물을 가열하에 가압함으로써, 반도체 칩을 열경화성 수지 시트로 덮으면서, 기판과 반도체 칩의 갭에 열경화성 수지 시트를 충전하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.

Description

반도체 장치의 제조 방법 및 열경화성 수지 시트{METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, AND THERMOSETTING RESIN SHEET}
본 발명은, 반도체 장치의 제조 방법 및 열경화성 수지 시트에 관한 것이다.
플립 칩 접속 방식의 반도체 장치의 제조 기술에 관해, 특허문헌 1에는, 반도체 칩이 플립 칩 접속 방식으로 실장된 기판을 금형의 캐비티 내에 배치한 후, 캐비티 내에 용융 상태의 에폭시 수지 조성물을 소정의 압력으로 주입함으로써, 칩 아래의 갭의 충전과 칩 전체의 밀봉을 일괄적으로 행하는 기술이 기재되어 있다. 칩 아래의 갭의 충전과 칩 전체의 밀봉을 일괄적으로 행하는 기술은, 몰드 언더필이라고 불리는 경우가 있다.
한편, 대면적의 유기 기판 위에 배치된 다수의 칩을 일괄적으로 밀봉하는 기술, 실리콘 인터포저 위에 배치된 다수의 칩을 일괄적으로 밀봉하는 기술에 대한 수요가 최근 증가하고 있다.
특허문헌 1 : 일본 특허 제5256185호 공보
특허문헌 1에 기재된 기술에 의해, 대면적의 기판 위에 배치된 다수의 칩을 일괄적으로 밀봉하면, 반도체 장치 내에 보이드가 생기기 쉽다. 캐비티를 충전하는 중에 에폭시 수지 조성물의 점도가 상승하여, 캐비티 전체를 충전하는 것이 어렵기 때문이다. 또한, 특허문헌 1에 기재된 기술에서는, 에폭시 수지 조성물 중에 배합된 필러 중 작은 입경의 필러가 흐르기 쉽기 때문에, 필러의 편석이 발생하기 쉽다.
본 발명은 상기 과제를 해결하여, 보이드가 적은 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법 및 열경화성 수지 시트를 제공하는 것을 목적으로 한다.
본 발명은, 칩 실장 기판 및 칩 실장 기판 위에 배치된 열경화성 수지 시트를 구비하는 적층물을 가열하에 가압함으로써, 반도체 칩을 열경화성 수지 시트로 덮으면서, 기판과 반도체 칩의 갭에 열경화성 수지 시트를 충전하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다. 칩 실장 기판은, 기판 및 기판에 플립 칩 실장된 반도체 칩을 구비한다. 칩 실장 기판은, 반도체 칩을 복수 구비하는 것이 바람직하다.
본 발명에서는, 수지 시트를 사용하기 때문에, 수지를 주입하는 공정이 필요가 없다. 따라서, 트랜스퍼 성형 방식의 몰드 언더필에 비해, 보이드가 적은 반도체 장치를 제조할 수 있다. 또한, 트랜스퍼 성형 방식의 몰드 언더필에 비해, 필러의 편석이 생기기 어렵다.
본 발명의 반도체 장치의 제조 방법은, 적층물을 가열하에 가압함으로써, 반도체 칩을 열경화성 수지 시트로 덮으면서, 기판과 반도체 칩의 갭에 열경화성 수지 시트를 충전하는 공정을 포함하는 한 특별히 한정되지 않는다. 본 발명의 반도체 장치의 제조 방법은, 예컨대 반도체 칩을 열경화성 수지 시트로 덮으면서, 기판과 반도체 칩의 갭에 열경화성 수지 시트를 충전하는 공정에 의해 얻어진 밀봉체를 가열함으로써 경화체를 형성하는 공정, 및 경화체를 다이싱함으로써 반도체 장치를 얻는 공정 등을 더 포함할 수 있다. 본 발명의 반도체 장치의 제조 방법은, 예컨대 밀봉체를 가열함으로써 경화체를 형성하는 공정, 경화체에 재배선층을 형성함으로써 재배선체를 형성하는 공정, 및 재배선체를 다이싱함으로써 반도체 장치를 얻는 공정 등을 더 포함할 수 있다.
반도체 칩을 열경화성 수지 시트로 덮으면서, 기판과 반도체 칩의 갭에 열경화성 수지 시트를 충전하는 공정에서는, 압축 성형용의 금형을 이용하여 적층물을 가열하에 가압하는 것이 바람직하다. 즉, 압축 성형용의 금형의 내부에 배치된 적층물을 가열하에 가압하는 것이 바람직하다.
기판으로는 특별히 한정되지 않고, 예컨대 유기 기판, 반도체 웨이퍼 기판, 유리 기판 등을 들 수 있다. 반도체 웨이퍼 기판으로는, 실리콘 웨이퍼 기판 등을 들 수 있다.
기판의 면적은, 바람직하게는 10000 ㎟ 이상이다. 본 발명에서는 10000 ㎟ 이상의 대면적의 기판을 채용하는 경우에도, 보이드가 적은 반도체 장치를 제조할 수 있다. 기판의 면적의 상한은 특별히 한정되지 않지만, 예컨대 200000 ㎟이다.
기판의 형상으로는 특별히 한정되지 않는다. 기판의 형상으로는, 예컨대 다각형, 대략 다각형, 원형, 대략 원형 등을 들 수 있다. 여기서, 기판의 형상이란, 기판을 평면에서 봤을 때의 형상이다.
다각형으로는, 예컨대 장방형, 정방형 등을 들 수 있다.
대략 다각형에는, 적어도 일부의 모서리가 라운딩된 다각형 유사형상, 적어도 일부의 변 또는 그 변의 일부가 곡선인 다각형 유사형상 등이 포함된다. 대략 다각형으로는, 대략 장방형, 대략 정방형 등을 들 수 있다.
다각형의 기판 또는 대략 다각형의 기판은, 적어도 1변의 길이가 바람직하게는 100 mm 이상이다. 다각형의 기판 또는 대략 다각형의 기판의 면적은, 바람직하게는 10000 ㎟ 이상이다.
대략 원형에는, 타원형, 원주의 적어도 일부에 요철부가 형성된 원형 유사형상, 원주의 적어도 일부에 선형부(이하, 선형부를 직선형부라고도 함)가 형성된 원형 유사형상, 원주의 적어도 일부에 파선형부가 형성된 원형 유사형상 등이 포함된다.
원형의 기판 또는 대략 원형의 기판은, 직경 또는 단직경이 바람직하게는 150 mm 이상이다.
열경화성 수지 시트의 50℃∼150℃에서의 최저 용융 점도가 10 PaㆍS∼5000 PaㆍS인 것이 바람직하다. 10 PaㆍS 이상이면, 아웃 가스에 의한 보이드의 발생을 억제할 수 있다. 5000 PaㆍS 이하이면, 반도체 칩에 대하여 열경화성 수지 시트를 추종시킬 수 있다. 또한, 기판과 반도체 칩의 갭에 열경화성 수지 시트를 용이하게 충전할 수 있다.
열경화성 수지 시트는 무기 충전제를 포함하는 것이 바람직하다. 열경화성 수지 시트 중의 무기 충전제의 함유량이 70 중량%∼90 중량%인 것이 바람직하다. 70 중량% 이상이면, 열경화성 수지 시트의 경화물의 열팽창계수를 저하시키는 것이 가능하고, 반도체 장치의 내열 사이클 신뢰성을 높일 수 있다. 90 중량% 이하이면, 열경화성 수지 시트의 유동성을 향상시키는 것이 가능하고, 반도체 칩에 대하여 열경화성 수지 시트를 추종시킬 수 있다. 또한, 기판과 반도체 칩의 갭을 양호하게 충전할 수 있다.
무기 충전제의 최대 입자경이 30 ㎛ 이하인 것이 바람직하다. 30 ㎛ 이하이면, 기판과 반도체 칩의 갭을 양호하게 충전할 수 있다.
열경화성 수지 시트는 에폭시 수지를 포함하는 것이 바람직하다. 에폭시 수지는 비스페놀 A형 에폭시 수지를 포함하고, 에폭시 수지 100 중량% 중의 비스페놀 A형 에폭시 수지의 함유량이 20 중량%∼70 중량%인 것이 바람직하다. 20 중량% 이상이면, 열경화성 수지 시트의 가요성이 우수하기 때문에 취급이 용이하다. 70 중량% 이하이면, 열경화성 수지 시트의 경화물의 Tg를 높이는 것이 가능하고, 내열 사이클 신뢰성을 높일 수 있다.
열경화성 수지 시트는 페놀 노볼락형 경화제 및 경화 촉진제를 포함하는 것이 바람직하다.
본 발명은 또한, 적층물을 가열하에 가압함으로써, 반도체 칩을 열경화성 수지 시트로 덮으면서, 기판과 반도체 칩의 갭에 열경화성 수지 시트를 충전하는 공정을 포함하는 반도체 장치의 제조 방법에 사용하기 위한 열경화성 수지 시트에 관한 것이다. 열경화성 수지 시트는, 50℃∼150℃에서의 최저 용융 점도가 10 PaㆍS∼5000 PaㆍS인 것이 바람직하다.
본 발명에 의하면, 보이드가 적은 반도체 장치를 제조할 수 있다.
도 1은 적층물을 하형 위에 배치한 모습의 개략을 나타내는 단면도이다.
도 2는 밀봉체를 형성한 모습의 개략을 나타내는 단면도이다.
도 3은 경화체의 개략 단면도이다.
도 4는 경화체의 기판 위에 범프를 설치한 모습의 개략을 나타내는 단면도이다.
도 5는 경화체를 다이싱함으로써 얻어진 반도체 장치의 개략 단면도이다.
도 6은 적층물을 하형 위에 배치한 모습의 개략을 나타내는 단면도이다.
도 7은 밀봉체를 형성한 모습의 개략을 나타내는 단면도이다.
도 8은 경화체의 개략 단면도이다.
도 9는 경화층을 연삭한 후의 경화체의 개략 단면도이다.
도 10은 반도체 웨이퍼를 연삭한 후의 경화체의 개략 단면도이다.
도 11은 재배선체의 개략 단면도이다.
도 12는 재배선체를 다이싱함으로써 얻어진 반도체 장치의 개략 단면도이다.
도 13은 진공 가열 접합 장치의 개략 단면도이다.
도 14는 스테이지 위에 적층체를 배치한 모습의 개략을 나타내는 단면도이다.
도 15는 챔버를 형성한 모습의 개략을 나타내는 단면도이다.
도 16은 칩 실장 기판 및 열경화성 수지 시트를 격납하는 밀폐 용기를 형성한 모습의 개략을 나타내는 단면도이다.
도 17은 밀폐 용기의 외부의 압력을 대기압으로 한 모습의 개략을 나타내는 단면도이다.
도 18은 밀폐 용기의 내외의 압력차를 이용하여 밀봉체를 형성한 모습의 개략을 나타내는 단면도이다.
도 19는 밀봉체의 옆에 스페이서를 배치한 모습의 개략을 나타내는 단면도이다.
도 20은 밀봉체를 평판으로 단단히 누른 모습의 개략을 나타내는 단면도이다.
도 21은 경화체의 개략 단면도이다.
도 22는 경화체의 기판 위에 범프를 설치한 모습의 개략을 나타내는 단면도이다.
도 23은 경화체를 다이싱함으로써 얻어진 반도체 장치의 개략 단면도이다.
도 24는 적층 필름을 프레임형 누름부에 고정함으로써 칩 실장 기판의 상측에 적층 필름을 배치한 모습의 개략을 나타내는 단면도이다.
도 25는 챔버를 형성한 모습의 개략을 나타내는 단면도이다.
도 26은 칩 실장 기판 및 열경화성 수지 시트를 격납하는 밀폐 용기를 형성한 모습의 개략을 나타내는 단면도이다.
도 27은 밀폐 용기의 외부의 압력을 대기압으로 한 모습의 개략을 나타내는 단면도이다.
도 28은 밀폐 용기의 내외의 압력차를 이용하여 밀봉체를 형성한 모습의 개략을 나타내는 단면도이다.
도 29는 밀봉체의 옆에 스페이서를 배치한 모습의 개략을 나타내는 단면도이다.
도 30은 밀봉체를 평판으로 단단히 누른 모습의 개략을 나타내는 단면도이다.
도 31은 경화체의 개략 단면도이다.
도 32는 경화체의 기판 위에 범프를 설치한 모습의 개략을 나타내는 단면도이다.
도 33은 경화체를 다이싱함으로써 얻어진 반도체 장치의 개략 단면도이다.
도 34는 스테이지 위에 적층체를 배치한 모습의 개략을 나타내는 단면도이다.
도 35는 챔버를 형성한 모습의 개략을 나타내는 단면도이다.
도 36은 칩 실장 웨이퍼 및 열경화성 수지 시트를 격납하는 밀폐 용기를 형성한 모습의 개략을 나타내는 단면도이다.
도 37은 밀폐 용기의 외부의 압력을 대기압으로 한 모습의 개략을 나타내는 단면도이다.
도 38은 밀폐 용기의 내외의 압력차를 이용하여 밀봉체를 형성한 모습의 개략을 나타내는 단면도이다.
도 39는 밀봉체의 옆에 스페이서를 배치한 모습의 개략을 나타내는 단면도이다.
도 40은 밀봉체를 평판으로 단단히 누른 모습의 개략을 나타내는 단면도이다.
도 41은 경화체의 개략 단면도이다.
도 42는 경화층을 연삭한 후의 경화체의 개략 단면도이다.
도 43은 반도체 웨이퍼를 연삭한 후의 경화체의 개략 단면도이다.
도 44는 재배선체의 개략 단면도이다.
도 45는 재배선체를 다이싱함으로써 얻어진 반도체 장치의 개략 단면도이다.
이하에 실시형태를 들어 본 발명을 상세히 설명하지만, 본 발명은 이들 실시형태에만 한정되는 것은 아니다.
[실시형태 1]
(반도체 장치(4)의 제조 방법)
실시형태 1에서는, 압축 성형용의 금형(200)을 사용한다.
도 1에 나타낸 바와 같이, 압축 성형용의 금형(200)은, 하형(2001) 및 상형(2002)을 구비한다. 상형(2002)은, 중부(2002a) 및 중부(2002a)의 외주에 배치되고, 중부(2002a)의 두께 방향으로 연장된 외주부(2002b)를 구비한다. 금형(200)을 폐쇄함으로써, 하형(2001) 및 상형(2002)에 끼워진 캐비티를 형성한다.
하형(2001) 및 상형(2002)은 미리 가열되어 있다. 하형(2001) 및 상형(2002)의 온도는, 바람직하게는 70℃ 이상, 보다 바람직하게는 80℃ 이상, 더욱 바람직하게는 85℃ 이상이다. 70℃ 이상이면, 열경화성 수지 시트(12)를 유동시킨 후 경화시킬 수 있다. 하형(2001) 및 상형(2002)의 온도는 바람직하게는 200℃ 이하, 보다 바람직하게는 180℃ 이하, 더욱 바람직하게는 170℃ 이하이다.
적층물(201)을 하형(2001) 위에 배치한다. 적층물(201)은, 칩 실장 기판(11) 및 칩 실장 기판(11) 위에 배치된 열경화성 수지 시트(12)를 구비한다.
칩 실장 기판(11)은, 기판(11a), 기판(11a)에 플립 칩 실장된 반도체 칩(11b)을 구비한다. 반도체 칩(11b)과 기판(11a)은, 범프(11c)를 통해 전기적으로 접속되어 있다.
도 2에 나타낸 바와 같이, 금형(200)을 폐쇄함으로써, 적층물(201)을 가압하에 가열하여, 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전한다. 이에 따라, 밀봉체(2)를 얻는다.
캐비티 내 압력은, 바람직하게는 0.5 MPa 이상, 보다 바람직하게는 1 MPa 이상이다. 0.5 MPa 이상이면, 충전시에 생긴 보이드를 찌부러뜨릴 수 있다. 캐비티 내 압력은, 바람직하게는 10 MPa 이하, 보다 바람직하게는 8 MPa 이하이다. 10 MPa 이하이면, 반도체 칩(11b)에 대한 손상을 억제하는 것이 가능하고, 높은 신뢰성을 확보할 수 있다.
밀봉체(2)는, 칩 실장 기판(11) 및 칩 실장 기판(11) 위에 배치된 수지층(21)을 구비한다. 수지층(21)은, 기판(11a)과 반도체 칩(11b)의 사이에 끼워진 언더필부(21a), 및 언더필부(21a)의 주변에 배치된 밀봉부(21b)를 구비한다. 반도체 칩(11b)은, 밀봉부(21b)에 의해 덮여 있다.
캐비티에 밀봉체(2)를 유지함으로써, 수지층(21)을 경화시켜 경화체(3)를 얻는다. 밀봉체(2)를 유지하는 온도, 유지 시간은 적절하게 설정할 수 있다.
도 3에 나타낸 바와 같이, 경화체(3)는, 칩 실장 기판(11) 및 칩 실장 기판(11) 위에 배치된 경화층(31)을 구비한다. 경화층(31)은, 기판(11a)과 반도체 칩(11b)의 사이에 끼워진 접속 보호부(31a), 및 접속 보호부(31a)의 주변에 배치된 칩 보호부(31b)를 구비한다. 반도체 칩(11b)은, 칩 보호부(31b)에 의해 덮여 있다.
도 4에 나타낸 바와 같이, 기판(11a) 위에 범프(32)를 설치한다.
도 5에 나타낸 바와 같이, 경화체(3)를 개편화(다이싱)하여 반도체 장치(4)를 얻는다.
(열경화성 수지 시트(12))
열경화성 수지 시트(12)에 관해 설명한다.
열경화성 수지 시트(12)의 50℃∼150℃에서의 최저 용융 점도는, 바람직하게는 10 PaㆍS 이상, 보다 바람직하게는 15 PaㆍS 이상이다. 10 PaㆍS 이상이면, 아웃 가스에 의한 보이드의 발생을 억제할 수 있다. 열경화성 수지 시트(12)의 50℃∼150℃에서의 최저 용융 점도는, 바람직하게는 5000 PaㆍS 이하, 보다 바람직하게는 4500 PaㆍS 이하이다. 5000 PaㆍS 이하이면, 반도체 칩(11b)에 대하여 열경화성 수지 시트(12)를 추종시킬 수 있다. 또한, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 용이하게 충전할 수 있다.
최저 용융 점도는, 실시예에 기재된 방법으로 측정할 수 있다.
열경화성 수지 시트(12)의 최저 용융 점도는, 무기 충전제의 함유량, 무기 충전제의 평균 입자경 등에 의해 컨트롤할 수 있다. 예컨대, 무기 충전제를 감량하는 것, 평균 입자경이 큰 무기 충전제를 사용함으로써, 최저 용융 점도를 저감할 수 있다.
열경화성 수지 시트(12)는, 열경화성 수지를 포함하는 것이 바람직하다. 열경화성 수지로는, 예컨대 에폭시 수지, 페놀 수지 등을 적합하게 사용할 수 있다.
에폭시 수지로는, 특별히 한정되는 것은 아니다. 예컨대, 트리페닐메탄형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 변성 비스페놀 A형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 변성 비스페놀 F형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 페녹시 수지 등의 각종 에폭시 수지를 이용할 수 있다. 이들 에폭시 수지는 단독으로 이용해도 좋고 2종 이상 병용해도 좋다.
그 중에서도, 가요성을 부여할 수 있다고 하는 이유에서, 비스페놀 A형 에폭시 수지가 바람직하고, 23℃에서 액형인 것이 보다 바람직하다. 비스페놀 A형 에폭시 수지의 에폭시 당량은, 150 g/eq∼250 g/eq가 바람직하다.
또한, 저점도화시킬 수 있다고 하는 이유에서, 비스페놀 A형 에폭시 수지와 함께, 비스페놀 F형 에폭시 수지를 사용하는 것이 바람직하다. 비스페놀 F형 에폭시 수지의 연화점은, 바람직하게는 50℃ 이상이다. 50℃ 이상이면 상온에서의 취급성을 향상시킬 수 있다. 비스페놀 F형 에폭시 수지의 연화점은, 바람직하게는 100℃ 이하이다. 100℃ 이하이면 용융 점도를 저하시킬 수 있다. 비스페놀 F형 에폭시 수지의 에폭시 당량은, 150 g/eq∼250 g/eq가 바람직하다.
에폭시 수지 100 중량% 중의 비스페놀 A형 에폭시 수지의 함유량은, 바람직하게는 20 중량% 이상, 보다 바람직하게는 25 중량% 이상이다. 20 중량% 이상이면, 열경화성 수지 시트(12)의 가요성이 우수하기 때문에 취급이 용이하다. 에폭시 수지 100 중량% 중의 비스페놀 A형 에폭시 수지의 함유량은, 바람직하게는 70 중량% 이하, 보다 바람직하게는 65 중량% 이하이다. 70 중량% 이하이면, 열경화성 수지 시트(12)의 경화물의 Tg를 높이는 것이 가능하고, 내열 사이클 신뢰성을 높일 수 있다.
페놀 수지는, 에폭시 수지와의 사이에서 경화 반응을 일으키는 것이라면 특별히 한정되는 것은 아니다. 예컨대, 페놀 노볼락형 경화제(이하, 페놀 노볼락형 경화제를 페놀 노볼락 수지라고도 함), 페놀아랄킬 수지, 비페닐아랄킬 수지, 디시클로펜타디엔형 페놀 수지, 크레졸 노볼락 수지, 레졸 수지 등이 이용된다. 이들 페놀 수지는 단독으로 이용해도 좋고, 2종 이상 병용해도 좋다. 그 중에서도, 경화 반응성이 높다고 하는 관점에서, 페놀 노볼락형 경화제가 바람직하다.
에폭시 수지와의 반응성의 관점에서, 페놀 수지의 수산기 당량은 70 g/eq∼250 g/eq가 바람직하다. 페놀 수지의 연화점은, 바람직하게는 50℃ 이상이다. 50℃ 이상이면 상온에서의 취급성을 향상시킬 수 있다. 페놀 수지의 연화점은, 바람직하게는 120℃ 이하이다. 120℃ 이하이면 용융 점도를 저하시킬 수 있다.
열경화성 수지 시트(12) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 바람직하게는 5 중량% 이상, 보다 바람직하게는 8 중량% 이상이다. 5 중량% 이상이면 충분한 경화물 강도를 얻을 수 있다. 열경화성 수지 시트(12) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 바람직하게는 30 중량% 이하, 보다 바람직하게는 25 중량% 이하, 더욱 바람직하게는 20 중량% 이하, 특히 바람직하게는 15 중량% 이하이다. 30 중량% 이하이면, 경화물의 선팽창계수가 작고 저흡수성을 얻기 쉽다.
에폭시 수지와 페놀 수지의 배합 비율은, 경화 반응성이라는 관점에서, 에폭시 수지 중의 에폭시기 1 당량에 대하여, 페놀 수지 중의 수산기의 합계가 0.7 당량∼1.5 당량이 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.9 당량∼1.2 당량이다.
열경화성 수지 시트(12)는, 무기 충전제를 포함하는 것이 바람직하다.
무기 충전제로는, 예컨대 석영 유리, 탈크, 실리카(용융 실리카나 결정성 실리카 등), 알루미나(산화알루미늄), 질화붕소, 질화알루미늄, 탄화규소 등을 들 수 있다. 그 중에서도, 열팽창계수를 양호하게 저감할 수 있다고 하는 이유에서, 실리카가 바람직하다. 실리카로는, 유동성이 우수하다고 하는 이유에서, 용융 실리카가 바람직하고, 구형 용융 실리카가 보다 바람직하다. 또한, 열전도율이 높다고 하는 이유에서, 열전도성 필러가 바람직하고, 알루미나, 질화붕소, 질화알루미늄이 보다 바람직하다. 또, 무기 충전제로는, 전기 절연성의 것이 바람직하다.
무기 충전제의 최대 입자경은, 바람직하게는 30 ㎛ 이하, 보다 바람직하게는 20 ㎛ 이하이다. 30 ㎛ 이하이면, 기판(11a)과 반도체 칩(11b)의 갭을 양호하게 충전할 수 있다. 한편, 무기 충전제의 최대 입자경은, 바람직하게는 5 ㎛ 이상이다.
무기 충전제의 최대 입자경은, 실시예에 기재된 방법으로 측정할 수 있다.
무기 충전제의 입도 분포에 있어서, 피크 A 및 피크 B가 적어도 존재하는 것이 바람직하다. 구체적으로는, 0.01 ㎛∼10 ㎛의 입경 범위에 피크 A가 존재하고, 1 ㎛∼100 ㎛의 입경 범위에 피크 B가 존재하는 것이 바람직하다. 이에 따라, 피크 B를 형성하는 무기 충전제의 사이에, 피크 A를 형성하는 무기 충전제를 충전하는 것이 가능해져, 무기 충전제를 고충전할 수 있다.
피크 A는 0.1 ㎛ 이상의 입경 범위에 존재하는 것이 보다 바람직하다. 피크 A는 1 ㎛ 이하의 입경 범위에 존재하는 것이 보다 바람직하다.
피크 B는 2.5 ㎛ 이상의 입경 범위에 존재하는 것이 보다 바람직하고, 4 ㎛ 이상의 입경 범위에 존재하는 것이 더욱 바람직하다. 피크 B는 10 ㎛ 이하의 입경 범위에 존재하는 것이 보다 바람직하다.
무기 충전제의 입도 분포에 있어서, 피크 A 및 피크 B 이외의 피크가 존재해도 좋다.
또, 무기 충전제의 입도 분포는, 이하의 방법으로 측정할 수 있다.
무기 충전제의 입도 분포의 측정 방법
열경화성 수지 시트(12)를 도가니에 넣고, 강열하여 열경화성 수지 시트(12)를 회화시킨다. 얻어진 회분을 순수 중에 분산시켜 10분간 초음파 처리하고, 레이저 회절 산란식 입도 분포 측정 장치(벡크만 쿨터사 제조, 「LS 13 320」; 습식법)를 이용하여 입도 분포(체적 기준)를 구한다.
무기 충전제는, 실란 커플링제에 의해 처리(전처리)되어 있어도 좋다. 이에 따라, 수지와의 습윤성을 향상시킬 수 있고, 무기 충전제의 분산성을 높일 수 있다.
실란 커플링제는, 분자 중에 가수분해성기 및 유기 작용기를 갖는 화합물이다.
가수분해성기로는, 예컨대 메톡시기, 에톡시기 등의 탄소수 1∼6의 알콕시기, 아세톡시기, 2-메톡시에톡시기 등을 들 수 있다. 그 중에서도, 가수분해에 의해 생기는 알콜 등의 휘발 성분을 제거하기 쉽다고 하는 이유에서, 메톡시기가 바람직하다.
유기 작용기로는, 비닐기, 에폭시기, 스티릴기, 메타크릴기, 아크릴기, 아미노기, 우레이도기, 머캅토기, 술피드기, 이소시아네이트기 등을 들 수 있다. 그 중에서도, 에폭시 수지, 페놀 수지와 반응하기 쉽다고 하는 이유에서, 에폭시기가 바람직하다.
실란 커플링제로는, 예컨대 비닐트리메톡시실란, 비닐트리에톡시실란 등의 비닐기 함유 실란 커플링제; 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-글리시독시프로필메틸디메톡시실란, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필메틸디에톡시실란, 3-글리시독시프로필트리에톡시실란 등의 에폭시기 함유 실란 커플링제; p-스티릴트리메톡시실란 등의 스티릴기 함유 실란 커플링제; 3-메타크릴옥시프로필메틸디메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필메틸디에톡시실란, 3-메타크릴옥시프로필트리에톡시실란 등의 메타크릴기 함유 실란 커플링제; 3-아크릴옥시프로필트리메톡시실란 등의 아크릴기 함유 실란 커플링제; N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아민, N-페닐-3-아미노프로필트리메톡시실란, N-(비닐벤질)-2-아미노에틸-3-아미노프로필트리메톡시실란 등의 아미노기 함유 실란 커플링제; 3-우레이도프로필트리에톡시실란 등의 우레이도기 함유 실란 커플링제; 3-머캅토프로필메틸디메톡시실란, 3-머캅토프로필트리메톡시실란 등의 머캅토기 함유 실란 커플링제; 비스(트리에톡시실릴프로필)테트라술피드 등의 술피드기 함유 실란 커플링제; 3-이소시아네이트프로필트리에톡시실란 등의 이소시아네이트기 함유 실란 커플링제 등을 들 수 있다.
실란 커플링제에 의해 무기 충전제를 처리하는 방법으로는 특별히 한정되지 않고, 용매 중에서 무기 충전제와 실란 커플링제를 혼합하는 습식법, 기상 중에서 무기 충전제와 실란 커플링제를 처리시키는 건식법 등을 들 수 있다.
실란 커플링제의 처리량은 특별히 한정되지 않지만, 미처리의 무기 충전제 100 중량부에 대하여, 실란 커플링제를 0.1 중량부∼1 중량부 처리하는 것이 바람직하다.
열경화성 수지 시트(12) 중의 무기 충전제의 함유량은, 바람직하게는 70 중량% 이상, 보다 바람직하게는 75 중량% 이상이다. 70 중량% 이상이면, 열경화성 수지 시트(12)의 경화물의 열팽창계수를 저하시키는 것이 가능하고, 반도체 장치(4)의 내열 사이클 신뢰성을 높일 수 있다. 열경화성 수지 시트(12) 중의 무기 충전제의 함유량은, 바람직하게는 90 중량% 이하, 보다 바람직하게는 87 중량% 이하이다. 90 중량% 이하이면, 열경화성 수지 시트(12)의 유동성을 향상시키는 것이 가능하고, 반도체 칩(11b)에 대하여 열경화성 수지 시트(12)를 추종시킬 수 있다. 또한, 기판(11a)과 반도체 칩(11b)의 갭을 양호하게 충전할 수 있다.
열경화성 수지 시트(12)는, 경화 촉진제를 포함하는 것이 바람직하다.
경화 촉진제로는, 에폭시 수지와 페놀 수지의 경화를 진행시키는 것이라면 특별히 한정되지 않고, 예컨대 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트 등의 유기 인계 화합물; 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸계 화합물; 등을 들 수 있다. 그 중에서도, 양호한 보존성을 얻을 수 있다고 하는 이유에서, 2-페닐-4,5-디히드록시메틸이미다졸이 바람직하다.
경화 촉진제의 함유량은, 에폭시 수지 및 페놀 수지의 합계 100 중량부에 대하여, 바람직하게는 0.1 중량부 이상, 보다 바람직하게는 0.5 중량부 이상이다. 0.1 중량부 이상이면, 실용적인 시간 내에서 경화가 완료한다. 또한, 경화 촉진제의 함유량은, 바람직하게는 5 중량부 이하, 보다 바람직하게는 2 중량부 이하이다. 5 중량부 이하이면 양호한 보존성을 얻을 수 있다.
열경화성 수지 시트(12)는, 열가소성 수지를 포함해도 좋다.
열가소성 수지로는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET이나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 불소 수지, 스티렌-이소부틸렌-스티렌 블록 공중합체, 메틸메타크릴레이트-부타디엔-스티렌 공중합체(MBS 수지) 등을 들 수 있다.
열가소성 수지로는, 엘라스토머가 바람직하다. 에폭시 수지에 대한 분산성이라는 이유에서, 고무 성분으로 이루어진 코어층과 아크릴 수지로 이루어진 셸층을 갖는 코어셸형 아크릴 수지가 특히 바람직하다.
코어층의 고무 성분은 특별히 한정되지 않고, 예컨대 부타디엔 고무, 이소프렌 고무, 클로로프렌 고무, 아크릴 고무, 실리콘 고무 등을 들 수 있다.
코어셸형 아크릴 수지의 평균 입자경은, 바람직하게는 0.1 ㎛ 이상, 보다 바람직하게는 0.5 ㎛ 이상이다. 0.1 ㎛ 이상이면 분산성이 양호하다. 코어셸형 아크릴 수지의 평균 입자경은, 바람직하게는 200 ㎛ 이하, 보다 바람직하게는 100 ㎛ 이하이다. 200 ㎛ 이하이면 제작한 시트의 평탄성이 양호하다.
또, 평균 입자경은, 예컨대 모집단으로부터 임의로 추출되는 시료를 이용하여, 레이저 회절 산란식 입도 분포 측정 장치를 이용하여 측정함으로써 도출할 수 있다.
열경화성 수지 시트(12) 중의 열가소성 수지의 함유량은, 1 중량% 이상이 바람직하고, 2 중량% 이상이 보다 바람직하다. 1 중량% 이상이면 충분한 경화물 강도를 얻을 수 있다. 열경화성 수지 시트(12) 중의 열가소성 수지의 함유량은, 20 중량% 이하가 바람직하고, 10 중량% 이하가 보다 바람직하다. 20 중량% 이하이면, 경화물의 선팽창계수가 작고 저흡수성을 얻기 쉽다.
열경화성 수지 시트(12)는, 상기 성분 이외에도, 밀봉 수지의 제조에 일반적으로 사용되는 배합제, 예컨대 난연제 성분, 안료 등을 적절하게 함유해도 좋다.
열경화성 수지 시트(12)의 제조 방법은 특별히 한정되지 않는다. 예컨대, 열경화성 수지 시트(12)를 도공 방식으로 제조할 수 있다. 예컨대, 상기 각 성분을 함유하는 접착제 조성물 용액을 제작하고, 접착제 조성물 용액을 기재 세퍼레이터 위에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 도포막을 건조시킴으로써 열경화성 수지 시트(12)를 제조할 수 있다.
접착제 조성물 용액에 이용하는 용매로는 특별히 한정되지 않지만, 상기 각 성분을 균일하게 용해, 혼련 또는 분산할 수 있는 유기 용매가 바람직하다. 예컨대, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 아세톤, 메틸에틸케톤, 시클로헥사논 등의 케톤계 용매, 톨루엔, 크실렌 등을 들 수 있다.
기재 세퍼레이터로는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코트된 플라스틱 필름이나 종이 등이 사용 가능하다. 접착제 조성물 용액의 도포 방법으로는, 예컨대 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 도포막의 건조 조건은 특별히 한정되지 않고, 예컨대 건조 온도 70∼160℃, 건조 시간 1∼5분간으로 행할 수 있다.
열경화성 수지 시트(12)의 제조 방법에 관해, 상기 각 성분(예컨대, 에폭시 수지, 페놀 수지, 무기 충전제 및 경화 촉진제 등)을 혼련하여 얻어지는 혼련물을 시트형으로 소성 가공하는 방법도 바람직하다. 이에 따라, 무기 충전제를 고충전할 수 있고, 열팽창계수를 낮게 설계할 수 있다.
구체적으로는, 에폭시 수지, 페놀 수지, 무기 충전제 및 경화 촉진제 등을 믹싱 롤, 가압식 니이더, 압출기 등의 공지의 혼련기로 용융 혼련함으로써 혼련물을 조제하고, 얻어진 혼련물을 시트형으로 소성 가공한다. 혼련 조건으로서, 온도의 상한은, 140℃ 이하가 바람직하고, 130℃ 이하가 보다 바람직하다. 온도의 하한은, 전술한 각 성분의 연화점 이상인 것이 바람직하고, 예컨대 30℃ 이상, 바람직하게는 50℃ 이상이다. 혼련의 시간은, 바람직하게는 1∼30분이다. 또한, 혼련은, 감압 조건하(감압 분위기하)에 행하는 것이 바람직하고, 감압 조건하의 압력은, 예컨대 1×10-4∼0.1 ㎏/㎠이다.
용융 혼련후의 혼련물은, 냉각시키지 않고 고온 상태 그대로 소성 가공하는 것이 바람직하다. 소성 가공 방법으로는 특별히 제한되지 않고, 평판 프레스법, T 다이 압출법, 스크류 다이 압출법, 롤 압연법, 롤 혼련법, 인플레이션 압출법, 공압출법, 캘린더 성형법 등을 들 수 있다. 소성 가공 온도로는 전술한 각 성분의 연화점 이상이 바람직하고, 에폭시 수지의 열경화성 및 성형성을 고려하면, 예컨대 40∼150℃, 바람직하게는 50∼140℃, 더욱 바람직하게는 70∼120℃이다.
열경화성 수지 시트(12)의 두께는 특별히 한정되지 않지만, 바람직하게는 100 ㎛ 이상, 보다 바람직하게는 150 ㎛ 이상이다. 또한, 열경화성 수지 시트(12)의 두께는, 바람직하게는 2000 ㎛ 이하, 보다 바람직하게는 1000 ㎛ 이하이다. 상기 범위 내이면 반도체 칩(11b)을 양호하게 밀봉할 수 있다.
열경화성 수지 시트(12)는, 단층 구조이어도 좋고, 2 이상의 열경화성 수지층을 적층한 다층 구조이어도 좋다. 그러나, 층간 박리의 우려가 없고, 시트 두께의 균일성이 높다고 하는 이유에서, 단층 구조가 바람직하다.
(변형예 1)
실시형태 1에서는, 상형(2002)이 중부(2002a) 및 외주부(2002b)를 구비한다. 그러나, 변형예 1에서는, 하형(2001)이, 중부 및 중부의 외주에 배치되고, 중부의 두께 방향으로 연장된 외주부를 구비한다.
(변형예 2)
실시형태 1에서는, 적층물(201)을 하형(2001) 위에 배치한다. 그러나, 변형예 2에서는, 칩 실장 기판(11)을 하형(2001) 위에 배치하고, 이어서 상형(2002)에 열경화성 수지 시트(12)를 고정한다. 고정 방법으로는, 예컨대 상형(2002)에 열경화성 수지 시트(12)를 흡착시키는 방법 등이 있다.
(변형예 3)
실시형태 1에서는, 적층물(201)을 하형(2001) 위에 배치한다. 그러나, 변형예 3에서는, 상형(2002)에 열경화성 수지 시트(12)를 고정하고, 이어서 칩 실장 기판(11)을 하형(2001) 위에 배치한다. 고정 방법으로는, 예컨대 상형(2002)에 열경화성 수지 시트(12)를 흡착시키는 방법 등이 있다.
이상과 같이, 실시형태 1의 반도체 장치(4)의 제조 방법은, 적층물(201)을 가열하에 가압함으로써, 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정을 포함한다. 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정에서는, 압축 성형용의 금형(200)을 이용하여 적층물(201)을 가열하에 가압한다.
실시형태 1의 반도체 장치(4)의 제조 방법은, 밀봉체(2)를 가열함으로써 경화체(3)를 형성하는 공정, 및 경화체(3)를 다이싱함으로써 반도체 장치(4)를 얻는 공정 등을 더 포함한다.
[실시형태 2]
도 6에 나타낸 바와 같이, 적층물(202)을 하형(2001) 위에 배치한다. 적층물(202)은, 칩 실장 웨이퍼(61) 및 칩 실장 웨이퍼(61) 위에 배치된 열경화성 수지 시트(12)를 구비한다.
칩 실장 웨이퍼(61)는, 반도체 웨이퍼(61a) 및 반도체 웨이퍼(61a)에 플립 칩 실장(플립 칩 본딩)된 반도체 칩(61b)을 구비한다.
반도체 웨이퍼(61a)는, 전극(601a), 및 전극(601a)과 전기적으로 접속된 관통 전극(601b)을 구비한다. 즉, 반도체 웨이퍼(61a)는, 반도체 웨이퍼(61a)의 두께 방향으로 연장되는 관통 전극(601b), 및 관통 전극(601b)과 전기적으로 접속된 전극(601a)을 구비한다. 반도체 웨이퍼(61a)는, 전극(601a)이 설치된 회로 형성면, 및 회로 형성면에 대향한 면으로 양면을 정의할 수 있다.
반도체 칩(61b)은 회로 형성면(활성면)을 구비한다. 반도체 칩(61b)의 회로 형성면 위에는 범프(62)가 배치되어 있다.
반도체 칩(61b)과 반도체 웨이퍼(61a)는, 범프(62)를 통해 전기적으로 접속되어 있다.
하형(2001) 및 상형(2002)은 미리 가열되어 있다. 하형(2001) 및 상형(2002)의 적합한 온도는, 실시형태 1에서 설명한 온도와 동일하다.
도 7에 나타낸 바와 같이, 금형(200)을 폐쇄함으로써, 적층물(202)을 가압하에 가열하여, 반도체 칩(61b)을 열경화성 수지 시트(12)로 덮으면서, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 갭에 열경화성 수지 시트(12)를 충전한다. 이에 따라, 밀봉체(7)를 얻는다.
적합한 가열 시간은, 실시형태 1에서 설명한 가열 시간과 동일하다. 적합한 캐비티 내 압력은, 실시형태 1에서 설명한 캐비티 내 압력과 동일하다.
밀봉체(7)는, 칩 실장 웨이퍼(61) 및 칩 실장 웨이퍼(61) 위에 배치된 수지층(71)을 구비한다. 수지층(71)은, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 사이에 끼워진 언더필부(71a), 및 언더필부(71a)의 주변에 배치된 밀봉부(71b)를 구비한다. 반도체 칩(61b)은 밀봉부(71b)에 의해 덮여 있다.
캐비티에 밀봉체(7)를 유지함으로써, 수지층(71)을 경화시켜 경화체(8)를 얻는다. 밀봉체(7)를 유지하는 온도, 유지 시간은 적절하게 설정할 수 있다.
도 8에 나타낸 바와 같이, 경화체(8)는, 칩 실장 웨이퍼(61) 및 칩 실장 웨이퍼(61) 위에 배치된 경화층(81)을 구비한다. 경화층(81)은, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 사이에 끼워진 접속 보호부(81a), 및 접속 보호부(81a)의 주변에 배치된 칩 보호부(81b)를 구비한다. 반도체 칩(61b)은 칩 보호부(81b)에 의해 덮여 있다.
경화체(8)는, 반도체 웨이퍼(61a)가 배치된 웨이퍼면, 및 웨이퍼면에 대향한 경화면으로 양면을 정의할 수 있다. 경화면에는 경화층(81)이 배치되어 있다.
도 9에 나타낸 바와 같이, 경화체(8)의 경화층(81)을 연삭한다.
도 10에 나타낸 바와 같이, 경화체(8)의 반도체 웨이퍼(61a)를 연삭하여 관통 전극(601b)을 노출시킨다. 즉, 웨이퍼면을 연삭하여 얻어진 연삭면(82)에서는 관통 전극(601b)이 노출되어 있다.
도 11에 나타낸 바와 같이, 세미애디티브법 등을 이용하여, 연삭면(82) 위에 재배선층(83)을 형성하여 재배선체(84)를 형성한다. 재배선층(83)은 재배선(83a)을 구비한다. 이어서, 재배선층(83) 위에 범프(85)를 형성한다. 범프(85)는 재배선(83a), 관통 전극(601b), 전극(601a) 및 범프(62)를 통해 반도체 칩(61b)과 전기적으로 접속하고 있다.
도 12에 나타낸 바와 같이, 재배선체(84)를 개편화(다이싱)하여 반도체 장치(9)를 얻는다.
(변형예 1)
실시형태 2에서는, 상형(2002)이 중부(2002a) 및 외주부(2002b)를 구비한다. 그러나, 변형예 1에서는, 하형(2001)이, 중부 및 중부의 외주에 배치되고, 중부의 두께 방향으로 연장된 외주부를 구비한다.
(변형예 2)
실시형태 2에서는, 적층물(202)을 하형(2001) 위에 배치한다. 그러나, 변형예 2에서는, 칩 실장 웨이퍼(61)를 하형(2001) 위에 배치하고, 이어서 상형(2002)에 열경화성 수지 시트(12)를 고정한다. 고정 방법으로는, 예컨대 상형(2002)에 열경화성 수지 시트(12)를 흡착시키는 방법 등이 있다.
(변형예 3)
실시형태 2에서는, 적층물(202)을 하형(2001) 위에 배치한다. 그러나, 변형예 3에서는, 상형(2002)에 열경화성 수지 시트(12)를 고정하고, 이어서 칩 실장 웨이퍼(61)를 하형(2001) 위에 배치한다. 고정 방법으로는, 예컨대 상형(2002)에 열경화성 수지 시트(12)를 흡착시키는 방법 등이 있다.
(변형예 4)
실시형태 2에서는 경화체(8)의 경화층(81)을 연삭하지만, 변형예 4에서는 경화층(81)을 연삭하지 않는다.
이상과 같이, 실시형태 2의 반도체 장치(9)의 제조 방법은, 적층물(202)을 가열하에 가압함으로써, 반도체 칩(61b)을 열경화성 수지 시트(12)로 덮으면서, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정을 포함한다. 반도체 칩(61b)을 열경화성 수지 시트(12)로 덮으면서, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정에서는, 압축 성형용의 금형(200)을 이용하여 적층물(202)을 가열하에 가압한다.
실시형태 2의 반도체 장치(9)의 제조 방법은, 밀봉체(7)를 가열함으로써 경화체(8)를 형성하는 공정, 경화체(8)에 재배선층(83)을 형성함으로써 재배선체(84)를 형성하는 공정, 및 재배선체(84)를 다이싱함으로써 반도체 장치(9)를 얻는 공정 등을 더 포함한다.
[실시형태 3]
우선, 진공 가열 접합 장치(이하, 진공 열가압 장치라고도 함)에 관해 설명한다. 진공 가열 접합 장치로는, 예컨대 일본 특허 공개 제2013-52424호 공보에 기재된 진공 가열 접합 장치 등을 적합하게 사용할 수 있다.
(진공 가열 접합 장치)
도 13에 나타낸 바와 같이, 진공 열가압 장치에 있어서는, 베이스(101) 위에 가압 실린더 하판(102)이 배치되고, 가압 실린더 하판(102)의 위에는 슬라이드 이동 테이블(103)이 슬라이드 실린더(104)에 의해 진공 열가압 장치 내외를 이동 가능하게 배치되어 있다. 슬라이드 이동 테이블(103)의 상측에는 하측 히터판(105)이 배치되어 있고, 하측 히터판(105)의 상면에는 하측 판부재(106)가 배치되고, 하측 판부재(106)의 상면에는 스테이지(이하, 기판 거치대라고도 함)(107)가 배치되어 있다.
가압 실린더 하판(102) 위에는 복수의 지주(108)가 배치되어 세워져 있고, 지주(108)의 상단부에는 가압 실린더 상판(109)이 고정되어 있다. 가압 실린더 상판(109)의 하측에는 지주(108)를 통해서 중간 이동 부재(중간 부재)(110)가 배치되어 있고, 중간 이동 부재(110)의 하측에는 단열판을 통해 상측 히터판(111)이 고정되고, 상측 히터판(111)의 하면의 외주부에는 상측 프레임 부재(112)가 기밀하게 고정되어 하측으로 연장되어 있다. 또한, 상측 히터판(111)의 하면에서 상측 프레임 부재(112)의 내측에는 내측 프레임(113)이 고정되어 있다. 또한, 상측 히터판(111)의 하면 위에서 내측 프레임(113)의 내측에는 평판(117)이 고정되어 있다.
내측 프레임(113)은, 하단부의 프레임형 누름부(113a)와 그것으로부터 상측으로 연장되는 로드(113b)를 구비하고, 로드(113b)의 주위에는 스프링이 배치되고, 로드(113b)는 상측 히터판(111)의 하면에 단열 고정되어 있다. 프레임형 누름부(113a)는 로드(113b)에 대하여 스프링에 의해 하측으로 압박되어 있다. 프레임형 누름부(113a)는, 스테이지(107)와의 사이에 필름(13)을 기밀하게 유지할 수 있다.
가압 실린더 상판(109)의 상면에는 가압 실린더(114)가 배치되고, 가압 실린더(114)의 실린더 로드(115)는 가압 실린더 상판(109)을 통과하여 중간 이동 부재(110)의 상면에 고정되고, 가압 실린더(114)에 의해, 중간 이동 부재(110)와 상측 히터판(111)과 상측 프레임 부재(112)가 상하로 일체적으로 이동 가능하게 되어 있다. 도 1에 있어서, S는, 가압 실린더(114)에 의한 중간 이동 부재(110)와 상측 히터판(111)과 상측 프레임 부재(112)의 하측의 이동을 규제하는 스토퍼이며, 하강하여 가압 실린더(114) 본체의 상면의 스토퍼 플레이트에 접촉하도록 되어 있다. 가압 실린더(114)로는, 유압 실린더, 공압 실린더, 서보 실린더 등이 사용된다.
가압 실린더(114)가 상측 프레임 부재(112)를 끌어 올린 상태로부터 하강시켜, 상측 프레임 부재(112)의 하단부가 하측 판부재(106)의 외주부 단부에 설치한 단차부에 기밀하게 슬라이딩하고, 거기에서 일단 가압 실린더(114)를 정지시킨다. 이에 따라, 상측 히터판(111), 상측 프레임 부재(112) 및 하측 판부재(106)를 구비하는 격납 용기가 형성된다. 또, 상측 프레임 부재(112)에는 격납 용기의 내부(이하, 챔버라고도 함)를 진공 배기시키고, 가압하기 위한 진공ㆍ가압구(116)가 마련되어 있다.
챔버를 개방한 상태로, 슬라이드 실린더(104)에 의해, 슬라이드 이동 테이블(103), 하측 히터판(105), 하측 판부재(106) 및 스테이지(107)를 일체로 하여 외부로 인출할 수 있다. 이들을 인출한 상태로, 스테이지(107)의 위에 적층체(1) 등을 배치할 수 있다.
(반도체 장치(4)의 제조 방법)
다음으로, 반도체 장치(4)의 제조 방법에 관해 설명한다.
도 14에 나타낸 바와 같이, 적층체(1)를 스테이지(107) 위에 배치한다. 적층체(1)는, 칩 실장 기판(11), 칩 실장 기판(11) 위에 배치된 열경화성 수지 시트(12) 및 열경화성 수지 시트(12) 위에 배치된 필름(13)을 구비한다.
열경화성 수지 시트(12)의 외형 치수는, 반도체 칩(11b)을 밀봉 가능한 크기이다.
필름(13)은, 열경화성 수지 시트(12)와 접하는 중앙부(13a) 및 중앙부(13a)의 주변에 배치된 주변부(13b)를 구비한다. 필름(13)의 외형 치수는, 칩 실장 기판(11) 및 열경화성 수지 시트(12)를 덮는 것이 가능한 크기이다.
필름(13)으로는 특별히 한정되지 않고, 예컨대 불소계 필름, 폴리올레핀계 필름, 폴리에틸렌테레프탈레이트(PET) 필름 등을 들 수 있다.
필름(13)의 23℃에서의 인장 파단 신장은 바람직하게는 30% 이상, 보다 바람직하게는 40% 이상이다. 30% 이상이면 성형시의 요철 추종성이 좋다. 필름(13)의 23℃에서의 인장 파단 신장은 바람직하게는 300% 이하, 보다 바람직하게는 100% 이하이다. 300% 이하이면 박리 작업이 용이하다.
인장 파단 신장은, ASTM D882에 따라서 측정할 수 있다.
필름(13)의 연화 온도는 특별히 한정되지 않지만, 바람직하게는 80℃ 이하, 보다 바람직하게는 60℃ 이하이다. 80℃ 이하이면 성형시의 요철 추종성이 좋다. 또한, 필름(13)의 연화 온도는, 바람직하게는 0℃ 이상이다.
또, 인장 탄성률이 300 MPa가 되는 온도를 연화 온도로 한다.
필름(13)의 두께는 특별히 한정되지 않지만, 바람직하게는 10 ㎛∼200 ㎛이다.
스테이지(107)는 미리 가열되어 있다. 스테이지(107)의 온도는, 바람직하게는 70℃ 이상, 보다 바람직하게는 80℃ 이상, 더욱 바람직하게는 85℃ 이상이다. 70℃ 이상이면, 열경화성 수지 시트(12)를 용융시켜 유동시키는 것이 가능하다. 스테이지(107)의 온도는 바람직하게는 120℃ 이하, 보다 바람직하게는 110℃ 이하이다. 120℃ 이하이면, 열경화성 수지 시트(12)의 열경화의 진행을 억제하는 것이 가능하고, 점도 상승을 억제할 수 있다.
도 15에 나타낸 바와 같이, 상측 히터판(111) 및 상측 프레임 부재(112)를 하강시키고, 상측 프레임 부재(112)의 하단부를 하측 판부재(106)의 외연부를 따라서 기밀하게 슬라이딩시켜, 상측 히터판(111), 상측 프레임 부재(112) 및 하측 판부재(106)에 의해 기밀하게 둘러싸인 챔버를 형성한다. 챔버를 형성한 단계에서, 상측 히터판(111) 및 상측 프레임 부재(112)의 하강을 정지한다.
이어서, 진공 배기시키고, 챔버 내를 감압 상태로 한다. 챔버 내의 압력은, 바람직하게는 500 Pa 이하이다.
도 16에 나타낸 바와 같이, 프레임형 누름부(113a)를 하강시킴으로써, 필름(13)의 외주부(13b)를 스테이지(107)에 단단히 눌러서 밀폐 용기(121)를 형성한다. 밀폐 용기(121)는, 스테이지(107) 및 필름(13)을 구비한다. 밀폐 용기(121)의 내부에는, 칩 실장 기판(11) 및 칩 실장 기판(11) 위에 배치된 열경화성 수지 시트(12)가 배치되어 있다. 또, 챔버 내를 감압 상태로 한 후에 밀폐 용기(121)를 형성하기 때문에, 밀폐 용기(121)의 내부 및 외부는 감압 상태이다.
도 17에 나타낸 바와 같이, 진공ㆍ가압구(116)를 개방함으로써 챔버 내의 압력을 대기압으로 한다. 즉, 밀폐 용기(121)의 외부의 압력을 대기압으로 한다.
도 18에 나타낸 바와 같이, 진공ㆍ가압구(116)에 가스를 도입함으로써 챔버 내의 압력을 높인다. 즉, 밀폐 용기(121)의 외부의 압력을 대기압보다 높인다. 이에 따라, 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전한다. 이에 따라, 밀봉체(2)를 얻는다.
가스로는 특별히 한정되지 않고, 공기, 질소 등을 들 수 있다.
가스 도입후의 밀폐 용기(121)의 외부의 압력은, 바람직하게는 0.5 MPa 이상, 보다 바람직하게는 0.6 MPa 이상, 더욱 바람직하게는 0.7 MPa 이상이다. 밀폐 용기(121)의 외부의 압력의 상한은 특별히 한정되지 않지만, 바람직하게는 0.99 MPa 이하, 보다 바람직하게는 0.9 MPa 이하이다.
밀봉체(2)는 필름(13)과 접해 있다.
도 19에 나타낸 바와 같이, 밀봉체(2)의 옆에 스페이서(131)를 배치한다.
도 20에 나타낸 바와 같이, 평판(117)을 스페이서(131)에 닿을 때까지 하강시킴으로써, 밀봉체(2)를 프레스하여 밀봉체(2)의 두께를 조정한다. 이에 따라, 밀봉체(2)의 두께를 균일화할 수 있다. 평판(117)으로 밀봉체(2)를 누를 때의 압력으로는, 0.1 MPa∼80 MPa가 바람직하다.
이어서, 필름(13)을 제거한다.
이어서, 밀봉부(21b) 중 기판(11a)으로부터 측방으로 비어져 나온 부분을 떼어낸다.
도 21에 나타낸 바와 같이, 밀봉체(2)를 가열함으로써 수지층(21)을 경화시켜 경화체(3)를 형성한다.
가열 온도는, 바람직하게는 100℃ 이상, 보다 바람직하게는 120℃ 이상이다. 한편, 가열 온도의 상한은, 바람직하게는 200℃ 이하, 보다 바람직하게는 180℃ 이하이다. 가열 시간은, 바람직하게는 10분 이상, 보다 바람직하게는 30분 이상이다. 한편, 가열 시간의 상한은, 바람직하게는 180분 이하, 보다 바람직하게는 120분 이하이다.
도 22에 나타낸 바와 같이, 기판(11a) 위에 범프(32)를 설치한다.
도 23에 나타낸 바와 같이, 경화체(3)를 개편화(다이싱)하여 반도체 장치(4)를 얻는다.
(변형예 1)
실시형태 3에서는, 적층체(1)를 스테이지(107) 위에 배치하지만, 변형예 1에서는, 칩 실장 기판(11)을 스테이지(107) 위에 배치하고, 이어서 칩 실장 기판(11) 위에 열경화성 수지 시트(12)를 배치하고, 이어서 열경화성 수지 시트(12) 위에 필름(13)을 배치한다.
(변형예 2)
실시형태 3에서는, 적층체(1)를 스테이지(107) 위에 배치하지만, 변형예 2에서는, 칩 실장 기판(11) 및 칩 실장 기판(11) 위에 배치된 열경화성 수지 시트(12)를 구비하는 적층물(201)을 스테이지(107) 위에 배치하고, 이어서 적층물(201) 위에 필름(13)을 배치한다.
(변형예 3)
실시형태 3에서는, 평판(117)으로 밀봉체(2)를 프레스하지만, 변형예 3에서는 밀봉체(2)를 프레스하지 않는다.
이상과 같이, 실시형태 3의 반도체 장치(4)의 제조 방법은, 적층물(201)을 가열하에 가압함으로써, 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정을 포함한다.
반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정은, 적층체(1)의 외주부(13b)를 스테이지(107)에 압박함으로써 밀폐 용기(121)를 형성하는 단계와, 밀폐 용기(121)의 외부의 압력을 밀폐 용기(121)의 내부의 압력보다 높이는 것에 의해, 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전하는 단계를 포함한다.
실시형태 3의 반도체 장치(4)의 제조 방법은, 밀봉체(2)를 가열함으로써 경화체(3)를 형성하는 공정, 및 경화체(3)를 다이싱함으로써 반도체 장치(4)를 얻는 공정 등을 더 포함한다.
[실시형태 4]
도 24에 나타낸 바와 같이, 적층 필름(10)을 프레임형 누름부(113a)에 고정한다. 적층 필름(10)은, 열경화성 수지 시트(12) 및 열경화성 수지 시트(12) 위에 배치된 필름(13)을 구비한다. 고정 방법으로는, 예컨대 프레임형 누름부(113a)에 적층 필름(10)을 흡착시키는 방법, 접착제로 프레임형 누름부(113a)에 적층 필름(10)을 고정하는 방법, 프레임형 누름부(113a)에 필름(13)을 감는 방법 등이 있다. 이어서, 칩 실장 기판(11)을 스테이지(107) 위에 배치한다.
스테이지(107)는 미리 가열되어 있다. 스테이지(107)의 적합한 온도 조건은, 실시형태 3에서 설명한 온도 조건과 동일하다.
도 25에 나타낸 바와 같이, 상측 히터판(111) 및 상측 프레임 부재(112)를 하강시키고, 상측 프레임 부재(112)의 하단부를 하측 판부재(106)의 외연부를 따라서 기밀하게 슬라이딩시켜, 상측 히터판(111), 상측 프레임 부재(112) 및 하측 판부재(106)에 의해 기밀하게 둘러싸인 챔버를 형성한다. 챔버를 형성한 단계에서, 상측 히터판(111) 및 상측 프레임 부재(112)의 하강을 정지한다.
이어서, 진공 배기시키고, 챔버 내를 감압 상태로 한다. 챔버 내의 압력은, 바람직하게는 500 Pa 이하이다.
프레임형 누름부(113a)를 하강시킴으로써, 적층 필름(10)을 칩 실장 기판(11) 위에 배치하여 적층체(1)를 형성한다.
도 26에 나타낸 바와 같이, 적층체(1)를 형성한 후에도 프레임형 누름부(113a)를 계속 하강시킴으로써, 필름(13)의 외주부(13b)를 스테이지(107)에 단단히 눌러서 밀폐 용기(121)를 형성한다. 밀폐 용기(121)는, 스테이지(107) 및 필름(13)을 구비한다. 밀폐 용기(121)의 내부에는, 칩 실장 기판(11) 및 칩 실장 기판(11) 위에 배치된 열경화성 수지 시트(12)가 배치되어 있다. 또, 챔버 내를 감압 상태로 한 후에 밀폐 용기(121)를 형성하기 때문에, 밀폐 용기(121)의 내부 및 외부는 감압 상태이다.
도 27에 나타낸 바와 같이, 진공ㆍ가압구(116)를 개방함으로써 챔버 내의 압력을 대기압으로 한다. 즉, 밀폐 용기(121)의 외부의 압력을 대기압으로 한다.
도 28에 나타낸 바와 같이, 진공ㆍ가압구(116)에 가스를 도입함으로써 챔버 내의 압력을 높인다. 즉, 밀폐 용기(121)의 외부의 압력을 대기압보다 높인다. 이에 따라, 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전한다. 이에 따라, 밀봉체(2)를 얻는다.
가스로는 특별히 한정되지 않고, 공기, 질소 등을 들 수 있다.
밀폐 용기(121)의 외부의 적합한 압력은, 실시형태 3에서 설명한 압력과 동일하다.
도 29에 나타낸 바와 같이, 밀봉체(2)의 옆에 스페이서(131)를 배치한다.
도 30에 나타낸 바와 같이, 평판(117)을 스페이서(131)에 닿을 때까지 하강시킴으로써, 밀봉체(2)를 프레스하여 밀봉체(2)의 두께를 조정한다. 이에 따라, 밀봉체(2)의 두께를 균일화할 수 있다. 평판(117)으로 밀봉체(2)를 누를 때의 압력으로는, 0.1 MPa∼80 MPa가 바람직하다.
이어서, 필름(13)을 제거한다.
이어서, 밀봉부(21b) 중 기판(11a)으로부터 측방으로 비어져 나온 부분을 떼어낸다.
도 31에 나타낸 바와 같이, 밀봉체(2)를 가열함으로써 수지층(21)을 경화시켜 경화체(3)를 형성한다.
적합한 가열 온도는, 실시형태 3에서 설명한 가열 온도와 동일하다. 적합한 가열 시간은, 실시형태 3에서 설명한 가열 시간과 동일하다.
도 32에 나타낸 바와 같이, 기판(11a) 위에 범프(32)를 설치한다.
도 33에 나타낸 바와 같이, 경화체(3)를 개편화(다이싱)하여 반도체 장치(4)를 얻는다.
(변형예 1)
실시형태 4에서는, 적층 필름(10)을 프레임형 누름부(113a)에 고정한 후, 칩 실장 기판(11)을 스테이지(107) 위에 배치하지만, 변형예 1에서는, 칩 실장 기판(11)을 스테이지(107) 위에 배치한 후, 적층 필름(10)을 프레임형 누름부(113a)에 고정한다.
(변형예 2)
실시형태 4에서는, 평판(117)으로 밀봉체(2)를 프레스하지만, 변형예 2에서는 밀봉체(2)를 프레스하지 않는다.
이상과 같이, 실시형태 4의 반도체 장치(4)의 제조 방법은, 적층물(201)을 가열하에 가압함으로써, 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정을 포함한다.
반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정은, 감압 분위기하에서 적층 필름(10)을 칩 실장 기판(11) 위에 배치함으로써 적층체(1)를 형성하는 단계와, 적층체(1)의 외주부(13b)를 스테이지(107)에 압박함으로써 밀폐 용기(121)를 형성하는 단계와, 밀폐 용기(121)의 외부의 압력을 밀폐 용기(121)의 내부의 압력보다 높이는 것에 의해, 반도체 칩(11b)을 열경화성 수지 시트(12)로 덮으면서, 기판(11a)과 반도체 칩(11b)의 갭에 열경화성 수지 시트(12)를 충전하는 단계를 포함한다. 감압 분위기하에서 적층 필름(10)을 칩 실장 기판(11) 위에 배치하기 때문에, 반도체 칩(11b) 주변에 보이드가 생기는 것을 방지할 수 있다.
실시형태 4의 반도체 장치(4)의 제조 방법은, 밀봉체(2)를 가열함으로써 경화체(3)를 형성하는 공정, 및 경화체(3)를 다이싱함으로써 반도체 장치(4)를 얻는 공정 등을 더 포함한다.
[실시형태 5]
도 34에 나타낸 바와 같이, 적층체(6)를 스테이지(107) 위에 배치한다. 적층체(6)는, 칩 실장 웨이퍼(61), 칩 실장 웨이퍼(61) 위에 배치된 열경화성 수지 시트(12) 및 열경화성 수지 시트(12) 위에 배치된 필름(13)을 구비한다.
필름(13)은, 열경화성 수지 시트(12)와 접하는 중앙부(13a) 및 중앙부(13a)의 주변에 배치된 주변부(13b)를 구비한다.
스테이지(107)는 미리 가열되어 있다. 스테이지(107)의 적합한 온도 조건은, 실시형태 3에서 설명한 온도 조건과 동일하다.
도 35에 나타낸 바와 같이, 가압 실린더(114)에 의해 상측 히터판(111) 및 상측 프레임 부재(112)를 하강시키고, 상측 프레임 부재(112)의 하단부를 하측 판부재(106)의 외연부를 따라서 기밀하게 슬라이딩시켜, 상측 히터판(111), 상측 프레임 부재(112) 및 하측 판부재(106)에 의해 기밀하게 둘러싸인 챔버를 형성한다. 챔버를 형성한 단계에서, 상측 히터판(111) 및 상측 프레임 부재(112)의 하강을 정지한다.
이어서, 진공 배기시키고, 챔버 내를 감압 상태로 한다. 챔버 내의 압력은, 바람직하게는 500 Pa 이하이다.
도 36에 나타낸 바와 같이, 프레임형 누름부(113a)를 하강시킴으로써, 필름(13)의 외주부(13b)를 스테이지(107)에 단단히 눌러서 밀폐 용기(121)를 형성한다. 밀폐 용기(121)는, 스테이지(107) 및 필름(13)을 구비한다. 밀폐 용기(121)의 내부에는, 칩 실장 웨이퍼(61) 및 칩 실장 웨이퍼(61) 위에 배치된 열경화성 수지 시트(12)가 배치되어 있다. 또, 진공 챔버 내를 감압 상태로 한 후에 밀폐 용기(121)를 형성하기 때문에, 밀폐 용기(121)의 내부 및 외부는 감압 상태이다.
도 37에 나타낸 바와 같이, 진공ㆍ가압구(116)를 개방함으로써 챔버 내의 압력을 대기압으로 한다. 즉, 밀폐 용기(121)의 외부의 압력을 대기압으로 한다.
도 38에 나타낸 바와 같이, 진공ㆍ가압구(116)에 가스를 도입함으로써 챔버 내의 압력을 높인다. 즉, 밀폐 용기(121)의 외부의 압력을 대기압보다 높인다. 이에 따라, 반도체 칩(61b)을 열경화성 수지 시트(12)로 덮으면서, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 갭에 열경화성 수지 시트(12)를 충전한다. 이에 따라, 밀봉체(7)를 얻는다.
가스로는 특별히 한정되지 않고, 공기, 질소 등을 들 수 있다.
밀폐 용기(121)의 외부의 적합한 압력은, 실시형태 3에서 설명한 압력과 동일하다.
밀봉체(7)는, 필름(13)과 접해 있다.
도 39에 나타낸 바와 같이, 밀봉체(2)의 옆에 스페이서(131)를 배치한다.
도 40에 나타낸 바와 같이, 평판(117)을 스페이서(131)에 닿을 때까지 하강시킴으로써, 밀봉체(2)를 프레스하여 밀봉체(2)의 두께를 조정한다. 이에 따라, 밀봉체(2)의 두께를 균일화할 수 있다. 평판(117)으로 밀봉체(2)를 누를 때의 압력으로는, 0.1 MPa∼80 MPa가 바람직하다.
이어서, 필름(13)을 제거한다.
이어서, 밀봉부(71b) 중 반도체 웨이퍼(61a)로부터 측방으로 비어져 나온 부분을 떼어낸다.
도 41에 나타낸 바와 같이, 밀봉체(7)를 가열함으로써 수지층(71)을 경화시켜 경화체(8)를 형성한다.
적합한 가열 온도는, 실시형태 3에서 설명한 가열 온도와 동일하다. 적합한 가열 시간은, 실시형태 3에서 설명한 가열 시간과 동일하다.
도 42에 나타낸 바와 같이, 경화체(8)의 경화층(81)을 연삭한다.
도 43에 나타낸 바와 같이, 경화체(8)의 반도체 웨이퍼(61a)를 연삭하여 관통 전극(601b)을 노출시킨다. 즉, 웨이퍼면을 연삭하여 얻어진 연삭면(82)에서는, 관통 전극(601b)이 노출되어 있다.
도 44에 나타낸 바와 같이, 세미애디티브법 등을 이용하여, 연삭면(82) 위에 재배선층(83)을 형성하여 재배선체(84)를 형성한다. 재배선층(83)은, 재배선(83a)을 구비한다. 이어서, 재배선층(83) 위에 범프(85)를 형성한다. 범프(85)는 재배선(83a), 관통 전극(601b), 전극(601a) 및 범프(62)를 통해 반도체 칩(61b)과 전기적으로 접속하고 있다.
도 45에 나타낸 바와 같이, 재배선체(84)를 개편화(다이싱)하여 반도체 장치(9)를 얻는다.
(변형예 1)
실시형태 5에서는, 적층체(6)를 스테이지(107) 위에 배치하지만, 변형예 1에서는, 칩 실장 웨이퍼(61)를 스테이지(107) 위에 배치하고, 이어서 칩 실장 웨이퍼(61) 위에 열경화성 수지 시트(12)를 배치하고, 이어서 열경화성 수지 시트(12) 위에 필름(13)을 배치한다.
(변형예 2)
실시형태 5에서는, 적층체(6)를 스테이지(107) 위에 배치하지만, 변형예 2에서는, 칩 실장 웨이퍼(61) 및 칩 실장 웨이퍼(61) 위에 배치된 열경화성 수지 시트(12)를 구비하는 적층물(202)을 스테이지(107) 위에 배치하고, 이어서 적층물(202) 위에 필름(13)을 배치한다.
(변형예 3)
실시형태 5에서는, 평판(117)으로 밀봉체(2)를 프레스하지만, 변형예 3에서는 밀봉체(2)를 프레스하지 않는다.
(변형예 4)
실시형태 5에서는, 경화체(8)의 경화층(81)을 연삭하지만, 변형예 4에서는, 경화층(81)을 연삭하지 않는다.
이상과 같이, 실시형태 5의 반도체 장치(4)의 제조 방법은, 적층물(202)을 가열하에 가압함으로써, 반도체 칩(61b)을 열경화성 수지 시트(12)로 덮으면서, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정을 포함한다.
반도체 칩(61b)을 열경화성 수지 시트(12)로 덮으면서, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 갭에 열경화성 수지 시트(12)를 충전하는 공정은, 적층체(6)의 외주부(13b)를 스테이지(107)에 압박함으로써 밀폐 용기(121)를 형성하는 단계와, 밀폐 용기(121)의 외부의 압력을 밀폐 용기(121)의 내부의 압력보다 높이는 것에 의해, 반도체 칩(61b)을 열경화성 수지 시트(12)로 덮으면서, 반도체 웨이퍼(61a)와 반도체 칩(61b)의 갭에 열경화성 수지 시트(12)를 충전하는 단계를 포함한다.
실시형태 5의 반도체 장치(9)의 제조 방법은, 밀봉체(7)를 가열함으로써 경화체(8)를 형성하는 공정, 경화체(8)에 재배선층(83)을 형성함으로써 재배선체(84)를 형성하는 공정, 및 재배선체(84)를 다이싱함으로써 반도체 장치(9)를 얻는 공정 등을 더 포함한다.
실시예
이하에, 본 발명의 적합한 실시예를 예시적으로 자세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 이들에만 한정하는 취지의 것이 아니다.
열경화성 수지 시트를 제작하기 위해 사용한 성분에 관해 설명한다.
에폭시 수지 A : 미쓰비시화학사 제조의 EP828(비스페놀 A형 에폭시 수지, 에폭시 당량 184 g/eq∼194 g/eq, 23℃에서 액형)
에폭시 수지 B : 신닛테츠화학사 제조의 YSLV-80XY(비스페놀 F형 에폭시 수지, 에폭시 당량 : 200 g/eq, 연화점 : 80℃)
에폭시 수지 C : 니혼카야쿠사 제조의 EPPN-501HY(페놀 노볼락 변성형 에폭시 수지, 에폭시 당량 : 169 g/eq, 연화점 : 60℃)
페놀 노볼락형 경화제 A : 메이와화성사 제조의 MEH-7500-3S(페놀 노볼락형 경화제, 수산기 당량 103 g/eq, 연화점 83℃)
페놀 노볼락형 경화제 B : 메이와화성사 제조의 H-4(페놀 노볼락형 경화제, 수산기 당량 105 g/eq, 연화점 71℃)
아크릴 수지 : 미쓰비시레이온사 제조의 메타블렌 J-5800(코어셸형 아크릴 수지, 평균 입자경 1 ㎛)
무기 충전제 A : 덴키화학공업사 제조의 FB-5SDC(용융 구형 실리카, 평균 입자경 5 ㎛, 최대 입자경 20 ㎛)
무기 충전제 B : 애드마테크스사 제조의 SO-25R(용융 구형 실리카, 평균 입자경 0.5 ㎛, 최대 입자경 5 ㎛)
무기 충전제 C : 덴키화학공업사 제조의 FB-3SDC(용융 구형 실리카, 평균 입자경 3 ㎛, 최대 입자경 10 ㎛)
경화 촉진제 : 시코쿠화성공업사 제조의 2PHZ-PW(2-페닐-4,5-디히드록시메틸이미다졸)
카본 블랙 : 미쓰비시화학사 제조의 #20(입자경 50 nm)
패키지를 제작하기 위해 사용한 부품에 관해 설명한다.
반도체 칩 : 칩 두께 200 ㎛, 칩 사이즈 10 mm×10 mm, 솔더 범프 피치 400 ㎛(풀어레이), 솔더 직경 100 ㎛의 반도체 칩
칩 실장 기판 A : 유기 기판(기판 사이즈 240 mm×190 mm, 기판 두께 240 ㎛의 유기 기판) 및 유기 기판에 플립 칩 실장된 48개의 반도체 칩을 구비하는 칩 실장 기판
칩 실장 기판 B : 실리콘 웨이퍼 기판(기판 사이즈 8인치 직경(200 mm 직경), 기판 두께 200 ㎛의 실리콘 웨이퍼 기판) 및 실리콘 웨이퍼 기판에 플립 칩 실장된 40개의 반도체 칩을 구비하는 칩 실장 기판
칩 실장 기판 A에 있어서, 반도체 칩과 유기 기판의 갭은 75 ㎛였다.
칩 실장 기판 B에 있어서, 반도체 칩과 실리콘 웨이퍼 기판의 갭은 75 ㎛였다.
[실시예 1∼5 및 실시예 7∼9]
(열경화성 수지 시트의 제작)
표 1에 기재된 배합비에 따라서, 각 성분을 믹서로 블렌드하고, 2축 혼련기에 의해 120℃에서 2분간 용융 혼련하고, 계속해서 T 다이로부터 압출함으로써, 두께 400 ㎛의 열경화성 수지 시트를 제작했다.
(패키지의 제작)
압축 성형기(아픽크야마다사 제조의 WCM-300)에 압축 성형용의 금형을 부착했다. 금형을 표 1에 나타내는 온도로 예비 가열했다. 하형 위에 칩 실장 기판 A를 배치하고, 이어서 칩 실장 기판 A 위에 열경화성 수지 시트(세로 230 mm×가로 180 mm×두께 400 ㎛의 열경화성 수지 시트)를 배치했다. 이어서, 180초간, 표 1에 나타내는 압력으로 결합함으로써 밀봉체를 얻었다. 6시간, 175℃에서 밀봉체를 유지함으로써 패키지를 얻었다. 또, 패키지는, 칩 실장 기판 A 및 칩 실장 기판 A 위에 배치된 경화층을 구비한다. 경화층은, 기판과 반도체 칩의 사이에 끼워진 접속 보호부, 및 접속 보호부의 주변에 배치된 칩 보호부를 구비한다.
[실시예 6]
(열경화성 수지 시트의 제작)
실시예 1과 동일한 방법으로 열경화성 수지 시트를 제작했다.
(패키지의 제작)
압축 성형기(아픽크야마다사 제조의 WCM-300)에 압축 성형용의 금형을 부착했다. 금형을 표 1에 나타내는 온도로 예비 가열했다. 하형 위에 칩 실장 기판 B를 배치하고, 이어서 칩 실장 기판 B 위에 열경화성 수지 시트(8인치 직경, 두께 400 ㎛의 열경화성 수지 시트)를 배치했다. 이어서, 180초간, 표 1에 나타내는 압력으로 결합함으로써 밀봉체를 얻었다. 6시간, 175℃에서 밀봉체를 유지함으로써 패키지를 얻었다.
[비교예 1]
(분말형의 열경화성 수지의 제작)
실시예 1과 동일한 방법으로 열경화성 수지 시트를 제작했다. 얻어진 열경화성 수지 시트를 냉동 분쇄하여 분말형의 열경화성 수지를 얻었다.
(패키지의 제작)
분말형의 열경화성 수지를 이용하여, 이하의 조건으로 트랜스퍼 성형을 행함으로써 패키지를 얻었다.
금형 온도 : 175℃
주입 압력 : 6.0 MPa
성형 시간 : 180초
후경화 : 175℃에서 6시간 유지
[평가]
열경화성 수지 시트, 분말형의 열경화성 수지 및 패키지에 관해, 이하의 평가를 행했다. 결과를 표 1에 나타낸다.
(무기 충전제의 최대 입자경)
열경화성 수지 시트를 150℃에서 1시간 유지함으로써 경화 시트를 얻었다. 경화 시트를 IP(이온 폴리시)법에 의해 연마했다. 이어서, 경화 시트의 단면을 SEM으로 관찰함으로써, 무기 충전제의 최대 입자의 직경을 측정했다.
(최저 용융 점도)
롤 라미네이터를 이용하여, 두께 400 ㎛의 열경화성 수지 시트를 90℃에서 2장 적층하여 두께 800 ㎛의 적층 시트를 얻었다. 적층 시트를 직경 25 mm로 펀칭함으로써 직경 25 mm의 시험편을 얻었다. 시험편에 관해, 레오미터(서모피셔사이언티픽사 제조의 Mars III)를 이용하여, 1 Hz, 왜곡 5%, 승온 속도 10℃/분으로 50℃∼150℃에서 점도를 측정했다. 측정된 점도의 최저치를 최저 용융 점도로 했다.
(충전성)
유동성, 충전성을 평가하기 위해, 초음파 탐사 장치를 이용하여 칩 아래 갭의 보이드의 유무를 조사했다. 전체 패키지에 관해 보이드의 유무를 조사하여, 보이드가 있는 패키지의 갯수를 카운트했다.
Figure pct00001
200 : 금형 2001 : 하형
2002 : 상형 2002a : 중부
2002b : 외주부 201 : 적층물
11 : 칩 실장 기판 11a : 기판
11b : 반도체 칩 11c : 범프
12 : 열경화성 수지 시트 2 : 밀봉체
21 : 수지층 21a : 언더필부
21b : 밀봉부 3 : 경화체
31 : 경화층 31a : 접속 보호부
31b : 칩 보호부 32 : 범프
4 : 반도체 장치 202 : 적층물
61 : 칩 실장 웨이퍼 61a : 반도체 웨이퍼
601a : 전극 601b : 관통 전극
61b : 반도체 칩 62 : 범프
7 : 밀봉체 71 : 수지층
71a : 언더필부 71b : 밀봉부
8 : 경화체 81 : 경화층
81a : 접속 보호부 81b : 칩 보호부
82 : 연삭면 83 : 재배선층
83a : 재배선 84 : 재배선체
85 : 범프 9 : 반도체 장치
1 : 적층체 13 : 필름
13a : 중앙부 13b : 주변부
101 : 베이스 102 : 가압 실린더 하판
103 : 슬라이드 이동 테이블 104 : 슬라이드 실린더
105 : 하측 히터판 106 : 하측 판부재
107 : 스테이지 108 : 지주
109 : 가압 실린더 상판 110 : 중간 이동 부재
111 : 상측 히터판 112 : 상측 프레임 부재
113 : 내측 프레임 113a : 프레임형 누름부
113b : 로드 114 : 가압 실린더
115 : 실린더 로드 116 : 진공ㆍ가압구
117 : 평판 S : 스토퍼
121 : 밀폐 용기 131 : 스페이서
6 : 적층체

Claims (10)

  1. 기판 및 상기 기판에 플립 칩 실장된 반도체 칩을 구비하는 칩 실장 기판 및 상기 칩 실장 기판 위에 배치된 열경화성 수지 시트를 구비하는 적층물을 가열하에 가압함으로써, 상기 반도체 칩을 상기 열경화성 수지 시트로 덮으면서, 상기 기판과 상기 반도체 칩의 갭에 상기 열경화성 수지 시트를 충전하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 칩 실장 기판은 상기 반도체 칩을 복수 구비하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 열경화성 수지 시트의 50℃∼150℃에서의 최저 용융 점도가 10 PaㆍS∼5000 PaㆍS인 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 열경화성 수지 시트는 무기 충전제를 포함하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 열경화성 수지 시트 중의 상기 무기 충전제의 함유량이 70 중량%∼90 중량%인 반도체 장치의 제조 방법.
  6. 제4항 또는 제5항에 있어서, 상기 무기 충전제의 최대 입자경이 30 ㎛ 이하인 반도체 장치의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 열경화성 수지 시트는 에폭시 수지를 포함하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 에폭시 수지는 비스페놀 A형 에폭시 수지를 포함하고,
    상기 에폭시 수지 100 중량% 중의 상기 비스페놀 A형 에폭시 수지의 함유량이 20 중량%∼70 중량%인 반도체 장치의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 열경화성 수지 시트는 페놀 노볼락형 경화제 및 경화 촉진제를 포함하는 반도체 장치의 제조 방법.
  10. 50℃∼150℃에서의 최저 용융 점도가 10 PaㆍS∼5000 PaㆍS이며,
    기판 및 상기 기판에 플립 칩 실장된 반도체 칩을 구비하는 칩 실장 기판 및 상기 칩 실장 기판 위에 배치된 열경화성 수지 시트를 구비하는 적층물을 가열하에 가압함으로써, 상기 반도체 칩을 상기 열경화성 수지 시트로 덮으면서, 상기 기판과 상기 반도체 칩의 갭에 상기 열경화성 수지 시트를 충전하는 공정을 포함하는 반도체 장치의 제조 방법에 사용하기 위한 열경화성 수지 시트.
KR1020167018601A 2013-12-26 2014-12-22 반도체 장치의 제조 방법 및 열경화성 수지 시트 KR20160101962A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013270095A JP2015126124A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法
JPJP-P-2013-270095 2013-12-26
JPJP-P-2014-098068 2014-05-09
JP2014098068A JP2015216229A (ja) 2014-05-09 2014-05-09 半導体装置の製造方法及び熱硬化性樹脂シート
PCT/JP2014/083910 WO2015098838A1 (ja) 2013-12-26 2014-12-22 半導体装置の製造方法及び熱硬化性樹脂シート

Publications (1)

Publication Number Publication Date
KR20160101962A true KR20160101962A (ko) 2016-08-26

Family

ID=53478692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167018601A KR20160101962A (ko) 2013-12-26 2014-12-22 반도체 장치의 제조 방법 및 열경화성 수지 시트

Country Status (4)

Country Link
KR (1) KR20160101962A (ko)
CN (1) CN105849879A (ko)
TW (1) TW201533808A (ko)
WO (1) WO2015098838A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190025794A (ko) * 2017-09-01 2019-03-12 매그나칩 반도체 유한회사 유연성 있는 반도체 패키지 및 이의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102486893B1 (ko) * 2015-09-02 2023-01-09 쇼와덴코머티리얼즈가부시끼가이샤 수지 조성물, 경화물, 봉지용 필름 및 봉지 구조체
SG11202003747YA (en) * 2017-09-28 2020-05-28 Shinkawa Kk Method for setting conditions for heating semiconductor chip during bonding, method for measuring viscosity of non-conductive film, and bonding device
CN110571197A (zh) * 2019-08-07 2019-12-13 广东芯华微电子技术有限公司 一种多芯片嵌入式abf封装结构及其制造方法
CN110581109A (zh) * 2019-08-07 2019-12-17 广东芯华微电子技术有限公司 一种多芯片嵌入式异构封装结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05256185A (ja) 1992-01-16 1993-10-05 Lucas Ind Plc 不点火およびラフロード検出装置および方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5435685B2 (ja) * 2007-02-28 2014-03-05 ナミックス株式会社 封止用樹脂フィルム
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2011148959A (ja) * 2010-01-25 2011-08-04 Kyocera Chemical Corp 半導体封止用樹脂シートおよび樹脂封止型半導体装置
JP5334135B2 (ja) * 2010-08-20 2013-11-06 ニチゴー・モートン株式会社 積層装置
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
JP5189194B2 (ja) * 2011-09-05 2013-04-24 ミカドテクノス株式会社 真空加熱接合装置及び真空加熱接合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05256185A (ja) 1992-01-16 1993-10-05 Lucas Ind Plc 不点火およびラフロード検出装置および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190025794A (ko) * 2017-09-01 2019-03-12 매그나칩 반도체 유한회사 유연성 있는 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
CN105849879A (zh) 2016-08-10
TW201533808A (zh) 2015-09-01
WO2015098838A1 (ja) 2015-07-02

Similar Documents

Publication Publication Date Title
US9659883B2 (en) Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
JP2015216229A (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
EP3024021B1 (en) Method for manufacturing a semiconductor apparatus
TW201513278A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
WO2015098833A1 (ja) 半導体パッケージの製造方法
KR20160101962A (ko) 반도체 장치의 제조 방법 및 열경화성 수지 시트
WO2014136720A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
TW201532151A (zh) 半導體封裝之製造方法
KR20160102214A (ko) 반도체 장치의 제조 방법
WO2014162951A1 (ja) 半導体装置の製造方法
TW201513277A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
WO2014203830A1 (ja) 電子デバイスの封止方法、電子デバイスパッケージの製造方法及び封止シート
JP2015216230A (ja) 半導体装置の製造方法
TW201621000A (zh) 樹脂組合物、半導體裝置之製造方法及半導體裝置
TW201508018A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
JP2015065368A (ja) 樹脂シート及び電子デバイスパッケージの製造方法
JP7014195B2 (ja) 封止材、該封止材により封止されている半導体装置及び該封止材を有する半導体パッケージの製造方法
JP2015220400A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
KR20160078364A (ko) 전자 디바이스 밀봉용 수지 시트 및 전자 디바이스 패키지의 제조 방법
JP2015220401A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP6234410B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2015079909A (ja) 電子デバイスパッケージの製造方法
WO2015045850A1 (ja) 樹脂シート及び電子デバイスパッケージの製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination