JP2015126124A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2015126124A
JP2015126124A JP2013270095A JP2013270095A JP2015126124A JP 2015126124 A JP2015126124 A JP 2015126124A JP 2013270095 A JP2013270095 A JP 2013270095A JP 2013270095 A JP2013270095 A JP 2013270095A JP 2015126124 A JP2015126124 A JP 2015126124A
Authority
JP
Japan
Prior art keywords
resin sheet
thermosetting resin
semiconductor
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013270095A
Other languages
English (en)
Inventor
浩介 盛田
Kosuke Morita
浩介 盛田
石坂　剛
Takeshi Ishizaka
剛 石坂
石井　淳
Atsushi Ishii
淳 石井
豪士 志賀
Goshi Shiga
豪士 志賀
智絵 飯野
Chie Iino
智絵 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013270095A priority Critical patent/JP2015126124A/ja
Priority to CN201480070975.XA priority patent/CN105849880A/zh
Priority to PCT/JP2014/083903 priority patent/WO2015098833A1/ja
Priority to PCT/JP2014/083910 priority patent/WO2015098838A1/ja
Priority to KR1020167018602A priority patent/KR20160102214A/ko
Priority to KR1020167018601A priority patent/KR20160101962A/ko
Priority to CN201480070680.2A priority patent/CN105849879A/zh
Priority to PCT/JP2014/083915 priority patent/WO2015098842A1/ja
Priority to US15/106,439 priority patent/US20170033076A1/en
Priority to TW103145234A priority patent/TW201535543A/zh
Priority to TW103145238A priority patent/TW201533856A/zh
Priority to TW103145235A priority patent/TW201533808A/zh
Publication of JP2015126124A publication Critical patent/JP2015126124A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 熱硬化性樹脂シートで凹凸を良好に埋めることができる半導体パッケージの製造方法を提供する。
【解決手段】 支持板、上記支持板上に積層された仮固定材及び上記仮固定材上に仮固定された半導体チップを備えるチップ仮固定体、上記チップ仮固定体上に配置された熱硬化性樹脂シート、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、上記熱硬化性樹脂シート上に配置されたセパレーターを備える積層体を加圧して、上記半導体チップ及び上記半導体チップを覆う上記熱硬化性樹脂シートを備える封止体を形成する工程を含む半導体パッケージの製造方法に関する。
【選択図】 図１

Description

本発明は、半導体パッケージの製造方法に関する。
従来、半導体パッケージの製造方法として、仮固定材などの上に固定された半導体チップを封止樹脂で封止するという方法が知られている。このような封止樹脂として、例えば、熱硬化性樹脂シートが知られている（例えば、特許文献１参照）。
特開２００６−１９７１４号公報
仮固定材及び仮固定材上の半導体チップにより形成される凹凸に対して熱硬化性樹脂シートが追従できず、ボイドが生じることがある。ボイドは半導体パッケージの信頼性を低下させる。
本発明は前記課題を解決し、熱硬化性樹脂シートで凹凸を良好に埋めることができる半導体パッケージの製造方法を提供することを目的とする。
第１の本発明は、支持板、上記支持板上に積層された仮固定材及び上記仮固定材上に仮固定された半導体チップを備えるチップ仮固定体、上記チップ仮固定体上に配置された熱硬化性樹脂シート、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、上記熱硬化性樹脂シート上に配置されたセパレーターを備える積層体を加圧して、上記半導体チップ及び上記半導体チップを覆う上記熱硬化性樹脂シートを備える封止体を形成する工程を含む半導体パッケージの製造方法に関する。
第１の本発明では、熱硬化性樹脂シートで半導体チップを被覆する際の一般的な温度付近である９０℃において、引張貯蔵弾性率が低いセパレーターを用いる。このため、凹凸に追従する熱硬化性樹脂シートの変形に沿ってセパレーターを変形させることが可能で、凹凸を良好に埋めることができる。
第１の本発明では、セパレーターを介して、熱硬化性樹脂シートなどに圧力を加える。よって、平行平板方式で熱プレスする際に、プレス機に熱硬化性樹脂シートが付着することを防止できる。
上記封止体を形成する工程では、上記積層体を加熱下で加圧することが好ましい。これにより、容易に封止体を形成できる。
上記封止体を形成する工程では、上記積層体を７０℃〜１００℃で加圧することが好ましい。これにより、熱硬化性樹脂シートの変形に沿ってセパレーターを容易に変形させることができる。
第２の本発明は、半導体ウェハ及び上記半導体ウェハ上に実装された半導体チップを備えるチップ実装ウェハ、上記チップ実装ウェハ上に配置された熱硬化性樹脂シート、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、上記熱硬化性樹脂シート上に配置されたセパレーターを備える積層構造体を加圧して、上記半導体ウェハ、上記半導体ウェハ上に実装された半導体チップ及び上記半導体チップを覆う上記熱硬化性樹脂シートを備える封止構造体を形成する工程を含む半導体パッケージの製造方法に関する。
第３の本発明は、基板及び上記基板上に実装された半導体チップを備えるチップ実装基板、上記チップ実装基板上に配置された熱硬化性樹脂シート、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、上記熱硬化性樹脂シート上に配置されたセパレーターを備える積層物を加圧して、上記基板、上記基板上に実装された半導体チップ及び上記半導体チップを覆う上記熱硬化性樹脂シートを備える封止物を形成する工程を含む半導体パッケージの製造方法に関する。
第１、第２及び第３の本発明の半導体パッケージの製造方法によれば、熱硬化性樹脂シートの変形に沿ってセパレーターを変形させることが可能であるので、熱硬化性樹脂シートにより凹凸を良好に埋めることができる。
積層体を下側加熱板と上側加熱板の間に配置した状態の概略を示す断面図である。 平行平板方式で積層体を熱プレスする様子の概略を示す断面図である。 熱プレスで得られた封止体からセパレーターを剥離した様子の概略を示す断面図である。 仮固定材を剥離した後の封止体の概略断面図である。 硬化体の樹脂部分を研削した様子の概略を示す断面図である。 硬化体上にバッファーコート膜を形成した様子の概略を示す断面図である。 バッファーコート膜上にマスクを配置した状態で、バッファーコート膜に開口を形成する様子の概略を示す断面図である。 マスク除去後の様子の概略を示す断面図である。 シード層上に、レジストを形成した様子の概略を示す断面図である。 シード層上にめっきパターンを形成した様子の概略を示す断面図である。 再配線を完成した様子の概略を示す断面図である。 再配線上に保護膜を形成した様子の概略を示す断面図である。 保護膜に開口を形成した様子の概略を示す断面図である。 再配線上に電極を形成した様子の概略を示す断面図である。 電極上にバンプを形成した様子の概略を示す断面図である 再配線体を個片化して得られた半導体パッケージの概略断面図である。 積層構造体を下側加熱板と上側加熱板の間に配置した状態の概略を示す断面図である。 平行平板方式で積層構造体を熱プレスする様子の概略を示す断面図である。 熱プレスで得られた封止構造体からセパレーターを剥離した様子の概略を示す断面図である。 硬化構造体のウェハ面と反対側の面を研削した様子の概略を示す断面図である。 ウェハ面を研削することで研削面を形成した様子の概略を示す断面図である。 研削面上に再配線層を形成することで得られた再配線構造体の概略断面図である。 再配線構造体を個片化して得られた半導体パッケージの概略断面図である。 実施形態３の製造方法で使用する真空加熱接合装置の一例を示した概略断面図である。 積層物を基板置台上に配置した様子の概略を示す断面図である。 上ヒータ板、上枠部材及び下板部材によって気密に囲われたチェンバーを形成した様子の概略を示す断面図である。 チップ実装基板及び熱硬化性樹脂シートをセパレーターで覆うことで、チップ実装基板及び熱硬化性樹脂シートを収容する密閉空間を形成した様子の概略を示す断面図である。 密閉空間の内外の圧力差を利用して封止物を形成した様子の概略を示す断面図である。 封止物を平坦化する様子の概略を示す断面図である。
以下に実施形態を掲げ、本発明を詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
［実施形態１］
実施形態１の方法では、Ｆａｎ−ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）を製造できる。
図１に示すように、積層体１は、チップ仮固定体１１、チップ仮固定体１１上に配置された熱硬化性樹脂シート１２及び熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える。積層体１は下側加熱板４１と上側加熱板４２の間に配置されている。
チップ仮固定体１１は、支持板１１ａ、支持板１１ａ上に積層された仮固定材１１ｂ、仮固定材１１ｂ上に仮固定された半導体チップ１４を備える。
支持板１１ａの材料としては特に限定されず、例えば、ＳＵＳなどの金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォンなどのプラスチック材料などである。
仮固定材１１ｂとしては特に限定されないが、容易に剥離できるという理由から、通常は、熱発泡性粘着剤などの熱剥離性粘着剤などを使用する。
半導体チップ１４は、電極パッド１４ａが形成された回路形成面を備える。チップ仮固定体１１では、半導体チップ１４の回路形成面が仮固定材１１ｂと接触した状態である。
熱硬化性樹脂シート１２は、後で詳細に説明する。
セパレーター１３の９０℃の引張貯蔵弾性率は、２００ＭＰａ以下であり、好ましくは２００ＭＰａ未満、より好ましくは１５０ＭＰａ以下である。２００ＭＰａ以下であるので、凹凸を良好に埋めることができる。セパレーター１３の９０℃の引張貯蔵弾性率の下限は特に限定されない。セパレーター１３の９０℃の引張貯蔵弾性率は、例えば１ＭＰａ以上である。１ＭＰａ以上であると、切断加工が容易であるので、実用性に優れる。
なお、９０℃の引張貯蔵弾性率は実施例に記載の方法で測定できる。
セパレーター１３としては、ポリエチレン、ポリプロピレン、エチレンプロピレン共重合体などのポリオレフィン系フィルムなどを好適に使用できる。
セパレーター１３の厚みは特に限定されないが、好ましくは３５μｍ以上、より好ましくは５０μｍ以上である。また、セパレーター１３の厚みは、好ましくは２００μｍ以下、より好ましくは１００μｍ以下である。２００μｍ以下であると、熱硬化性樹脂シート１２の変形に沿ってセパレーター１３を変形させることが容易である。
図２に示すように、下側加熱板４１及び上側加熱板４２を用いて平行平板方式で積層体１を熱プレスして、封止体５１を形成する。
熱プレスの温度は好ましくは７０℃以上、より好ましくは８０℃以上、さらに好ましくは８５℃以上である。７０℃以上であると、熱硬化性樹脂シート１２を溶融させ、流動させることが可能で、凹凸を良好に埋めることができる。熱プレスの温度は好ましくは１００℃以下、より好ましくは９５℃以下である。１００℃以下であると、成形物の反りを抑制することができる。
積層体１を熱プレスする圧力は、好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上、さらに好ましくは１ＭＰａ以上である。また、積層体１を熱プレスする圧力は、好ましくは１０ＭＰａ以下、より好ましくは８ＭＰａ以下である。１０ＭＰａ以下であると、半導体チップ１４に大きな損傷を与えることなく封止することができる。
熱プレスする時間は、好ましくは０．３分以上、より好ましくは０．５分以上である。また、熱プレスする時間は、好ましくは１０分以下、より好ましくは５分以下である。
熱プレスは減圧雰囲気下で行うことが好ましい。減圧雰囲気下で熱プレスすることにより、ボイドを低減することが可能で、凹凸を良好に埋めることができる。減圧条件としては、圧力が、例えば、０．１〜５ｋＰａ、好ましくは、０．１〜１００Ｐａである。
積層体１を熱プレスすることで得られた封止体５１は、半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える。封止体５１は仮固定材１１ｂ及びセパレーター１３と接している。
図３に示すように、封止体５１からセパレーター１３を剥離する。
次いで、封止体５１を加熱することで熱硬化性樹脂シート１２を硬化させて、硬化体５２を形成する。
加熱温度は、好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限は、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱時間は、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限は、好ましくは１８０分以下、より好ましくは１２０分以下である。封止体５１を加熱する際、加圧することが好ましく、圧力は好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
図４に示すように、仮固定材１１ｂを加熱して仮固定材１１ｂの粘着力を低下させた後、硬化体５２から仮固定材１１ｂを剥離する。これにより、電極パッド１４ａが露出する。
図５に示すように、硬化体５２の仮固定材１１ｂと接していた面の反対側の面を研削する。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
図６に示すように、硬化体５２の仮固定材１１ｂと接していた面上にバッファーコート膜６１を形成する。バッファーコート膜６１としては、感光性のポリイミド、感光性のポリベンゾオキサゾール（ＰＢＯ）などを使用できる。
図７に示すように、バッファーコート膜６１上にマスク６２を配置した状態で、露光，現像、エッチングすることで、バッファーコート膜６１に開口を形成し、電極パッド１４ａを露出させる。
次いで、図８に示すように、マスク６２を除去する。
次いで、バッファーコート膜６１及び電極パッド１４ａ上に、シード層を形成する。
図９に示すように、シード層上にレジスト６３を形成する。
図１０に示すように、電解銅めっきなどのめっき法で、シード層上にめっきパターン６４を形成する。
図１１に示すように、レジスト６３を除去した後、シード層をエッチングして、再配線６５を完成する。
図１２に示すように、再配線６５上に保護膜６６を形成する。保護膜６６としては、感光性のポリイミド、感光性のポリベンゾオキサゾール（ＰＢＯ）などを使用できる。
図１３に示すように、保護膜６６に開口を形成し、保護膜６６の下方にある再配線６５を露出させる。これにより、硬化体５２上に再配線６５を含む再配線層６９が完成し、硬化体５２と、硬化体５２上に形成された再配線層６９を備える再配線体５３を得る。
図１４に示すように、露出した再配線６５上に電極（ＵＢＭ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）６７を形成する。
図１５に示すように、電極６７上にバンプ６８を形成する。パンプ６８は、電極６７及び再配線６５を介して電極パッド１４ａと電気的に接続されている。
図１６に示すように、再配線体５３を個片化（ダイシング）して半導体パッケージ５４を得る。
以上により、チップ領域の外側に配線を引き出した半導体パッケージ５４を得ることができる。
（熱硬化性樹脂シート１２）
熱硬化性樹脂シート１２について説明する。
熱硬化性樹脂シート１２の９０℃の粘度は、好ましくは１０００００Ｐａ・ｓ以下、より好ましくは５００００Ｐａ・ｓ以下、さらに好ましくは４００００Ｐａ・ｓ以下である。１０００００Ｐａ・ｓ以下であると、凹凸を良好に埋めることができる。熱硬化性樹脂シート１２の９０℃の粘度の下限は特に限定されない。熱硬化性樹脂シート１２の９０℃の粘度は、例えば１００Ｐａ・ｓ以上、好ましくは５００Ｐａ・ｓ以上、より好ましくは１０００Ｐａ・ｓ以上である。１００Ｐａ・ｓ以上であると、アウトガスなどのボイドの発生を抑制することができる。
なお、９０℃の粘度は実施例に記載の方法で測定できる。
熱硬化性樹脂シート１２は熱硬化性である。熱硬化性樹脂シート１２は、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂を含むことが好ましい。
エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましい。なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。また、ビスフェノールＦ型エポキシ樹脂が好ましい。
フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましい。硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
熱硬化性樹脂シート１２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、５重量％以上が好ましい。５重量％以上であると、半導体チップ１４などに対する接着力が良好に得られる。熱硬化性樹脂シート１２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、４０重量％以下が好ましく、２０重量％以下がより好ましい。４０重量％以下であると、吸湿性を低く抑えることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
熱硬化性樹脂シート１２は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、２−メチルイミダゾール（商品名；２ＭＺ）、２−ウンデシルイミダゾール（商品名；Ｃ１１−Ｚ）、２−ヘプタデシルイミダゾール（商品名；Ｃ１７Ｚ）、１，２−ジメチルイミダゾール（商品名；１．２ＤＭＺ）、２−エチル−４−メチルイミダゾール（商品名；２Ｅ４ＭＺ）、２−フェニルイミダゾール（商品名；２ＰＺ）、２−フェニル−４−メチルイミダゾール（商品名；２Ｐ４ＭＺ）、１−ベンジル−２−メチルイミダゾール（商品名；１Ｂ２ＭＺ）、１−ベンジル−２−フェニルイミダゾール（商品名；１Ｂ２ＰＺ）、１−シアノエチル−２−メチルイミダゾール（商品名；２ＭＺ−ＣＮ）、１−シアノエチル−２−ウンデシルイミダゾール（商品名；Ｃ１１Ｚ−ＣＮ）、１−シアノエチル−２−フェニルイミダゾリウムトリメリテイト（商品名；２ＰＺＣＮＳ−ＰＷ）、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；２ＭＺ−Ａ）、２，４−ジアミノ−６−［２’−ウンデシルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；Ｃ１１Ｚ−Ａ）、２，４−ジアミノ−６−［２’−エチル−４’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；２Ｅ４ＭＺ−Ａ）、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンイソシアヌル酸付加物（商品名；２ＭＡ−ＯＫ）、２−フェニル−４，５−ジヒドロキシメチルイミダゾール（商品名；２ＰＨＺ−ＰＷ）、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール（商品名；２Ｐ４ＭＨＺ−ＰＷ）などのイミダゾール系硬化促進剤が挙げられる（いずれも四国化成工業（株）製）。
なかでも、混練温度での硬化反応を抑えられるという理由からイミダゾール系硬化促進剤が好ましく、２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２，４−ジアミノ−６−［２’−エチル−４’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンがより好ましく、２−フェニル−４，５−ジヒドロキシメチルイミダゾールがさらに好ましい。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して、好ましくは０．２重量部以上、より好ましくは０．５重量部以上、さらに好ましくは０．８重量部以上である。硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して、好ましくは５重量部以下、より好ましくは２重量部以下である。
熱硬化性樹脂シート１２は、熱可塑性樹脂（エラストマー）を含むことが好ましい。
熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレントリブロック共重合体、メチルメタクリレート−ブタジエン−スチレン共重合体（ＭＢＳ樹脂）などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。
熱硬化性樹脂シート１２中の熱可塑性樹脂の含有量は、１重量％以上が好ましい。１重量％以上であると、柔軟性、可撓性を付与できる。熱硬化性樹脂シート１２中の熱可塑性樹脂の含有量は、好ましくは３０重量％以下、より好ましくは１０重量％以下、さらに好ましくは５重量％以下である。３０重量％以下であると、半導体チップ１４などに対する接着力が良好に得られる。
熱硬化性樹脂シート１２は、無機充填材を含むことが好ましい。無機充填材を配合することにより、熱膨張係数αを小さくできる。
無機充填材としては、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素などが挙げられる。なかでも、熱膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。シリカとしては、流動性に優れるという理由から、溶融シリカが好ましく、球状溶融シリカがより好ましい。
無機充填材の平均粒子径は、好ましくは１μｍ以上である。１μｍ以上であると、熱硬化性樹脂シート１２の可撓性、柔軟性を得易い。無機充填材の平均粒子径は、好ましくは５０μｍ以下、より好ましくは３０μｍ以下である。５０μｍ以下であると、無機充填材を高充填率化し易い。
なお、平均粒子径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
無機充填材は、シランカップリング剤により処理（前処理）されたものが好ましい。これにより、樹脂との濡れ性を向上でき、無機充填材の分散性を高めることができる。
シランカップリング剤は、分子中に加水分解性基及び有機官能基を有する化合物である。
加水分解性基としては、例えば、メトキシ基、エトキシ基などの炭素数１〜６のアルコキシ基、アセトキシ基、２−メトキシエトキシ基などが挙げられる。なかでも、加水分解によって生じるアルコールなどの揮発成分を除去し易いという理由から、メトキシ基が好ましい。
有機官能基としては、ビニル基、エポキシ基、スチリル基、メタクリル基、アクリル基、アミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基などが挙げられる。なかでも、エポキシ樹脂、フェノール樹脂と反応し易いという理由から、エポキシ基が好ましい。
シランカップリング剤としては、例えば、ビニルトリメトキシシラン、ビニルトリエトキシシランなどのビニル基含有シランカップリング剤；２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、３−グリシドキシプロピルメチルジメトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルメチルジエトキシシラン、３−グリシドキシプロピルトリエトキシシランなどのエポキシ基含有シランカップリング剤；ｐ−スチリルトリメトキシシランなどのスチリル基含有シランカップリング剤；３−メタクリロキシプロピルメチルジメトキシシラン、３−メタクリロキシプロピルトリメトキシシラン、３−メタクリロキシプロピルメチルジエトキシシラン、３−メタクリロキシプロピルトリエトキシシランなどのメタクリル基含有シランカップリング剤；３−アクリロキシプロピルトリメトキシシランなどのアクリル基含有シランカップリング剤；Ｎ−２−（アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−２−（アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−トリエトキシシリル−Ｎ−（１，３−ジメチル−ブチリデン）プロピルアミン、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、Ｎ−（ビニルベンジル）−２−アミノエチル−３−アミノプロピルトリメトキシシランなどのアミノ基含有シランカップリング剤；３−ウレイドプロピルトリエトキシシランなどのウレイド基含有シランカップリング剤；３−メルカプトプロピルメチルジメトキシシラン、３−メルカプトプロピルトリメトキシシランなどのメルカプト基含有シランカップリング剤；ビス（トリエトキシシリルプロピル）テトラスルフィドなどのスルフィド基含有シランカップリング剤；３−イソシアネートプロピルトリエトキシシランなどのイソシアネート基含有シランカップリング剤などが挙げられる。
シランカップリング剤により無機充填材を処理する方法としては特に限定されず、溶媒中で無機充填材とシランカップリング剤を混合する湿式法、気相中で無機充填材とシランカップリング剤を処理させる乾式法などが挙げられる。
シランカップリング剤の処理量は特に限定されないが、未処理の無機充填材１００重量部に対して、シランカップリング剤を０．１〜１重量部処理することが好ましい。
熱硬化性樹脂シート１２中の無機充填材の含有量は、好ましくは２０体積％以上であり、より好ましくは７０体積％以上であり、さらに好ましくは７４体積％以上である。一方、無機充填材の含有量は、好ましくは９０体積％以下であり、より好ましくは８５体積％以下である。９０体積％以下であると、良好な凹凸追従性が得られる。
無機充填材の含有量は、「重量％」を単位としても説明できる。代表的にシリカの含有量について、「重量％」を単位として説明する。
シリカは通常、比重２．２ｇ／ｃｍ３であるので、シリカの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、熱硬化性樹脂シート１２中のシリカの含有量は、８１重量％以上が好ましく、８４重量％以上がより好ましい。熱硬化性樹脂シート１２中のシリカの含有量は、９４重量％以下が好ましく、９１重量％以下がより好ましい。
アルミナは通常、比重３．９ｇ／ｃｍ３であるので、アルミナの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、熱硬化性樹脂シート１２中のアルミナの含有量は、８８重量％以上が好ましく、９０重量％以上がより好ましい。熱硬化性樹脂シート１２中のアルミナの含有量は、９７重量％以下が好ましく、９５重量％以下がより好ましい。
熱硬化性樹脂シート１２は、前記成分以外にも、封止樹脂の製造に一般に使用される配合剤、例えば、難燃剤成分、顔料、シランカップリング剤などを適宜含有してよい。
難燃剤成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン化合物などを用いることができる。なかでも、難燃性、硬化後の強度に優れるという理由から、ホスファゼン化合物が好ましい。
顔料としては特に限定されず、カーボンブラックなどが挙げられる。
熱硬化性樹脂シート１２の製造方法は特に限定されないが、前記各成分（例えば、エポキシ樹脂、フェノール樹脂、無機充填材及び硬化促進剤など）を混練して得られる混練物をシート状に塑性加工する方法が好ましい。これにより、無機充填材を高充填でき、熱膨張係数を低く設計できる。
具体的には、エポキシ樹脂、フェノール樹脂、無機充填材及び硬化促進剤などをミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物をシート状に塑性加工する。混練条件として、温度の上限は、１４０℃以下が好ましく、１３０℃以下がより好ましい。温度の下限は、上述の各成分の軟化点以上であることが好ましく、例えば３０℃以上、好ましくは５０℃以上である。混練の時間は、好ましくは１〜３０分である。また、混練は、減圧条件下（減圧雰囲気下）で行うことが好ましく、減圧条件下の圧力は、例えば、１×１０−４〜０．１ｋｇ／ｃｍ２である。
溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
熱硬化性樹脂シート１２を塗工方式で製造することも好ましい。例えば、前記各成分を含有する接着剤組成物溶液を作製し、接着剤組成物溶液を基材セパレータ上に所定厚みとなる様に塗布して塗布膜を形成した後、塗布膜を乾燥させることで、熱硬化性樹脂シート１２を製造できる。
接着剤組成物溶液に用いる溶媒としては特に限定されないが、前記各成分を均一に溶解、混練又は分散できる有機溶媒が好ましい。例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ-メチルピロリドン、アセトン、メチルエチルケトン、シクロヘキサノンなどのケトン系溶媒、トルエン、キシレンなどが挙げられる。
基材セパレータとしては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤などの剥離剤により表面コートされたプラスチックフィルムや紙などが使用可能である。接着剤組成物溶液の塗布方法としては、例えば、ロール塗工、スクリーン塗工、グラビア塗工などが挙げられる。また、塗布膜の乾燥条件は特に限定されず、例えば、乾燥温度７０〜１６０℃、乾燥時間１〜５分間で行うことができる。
熱硬化性樹脂シート１２の厚みは特に限定されないが、好ましくは１００μｍ以上、より好ましくは１５０μｍ以上である。また、熱硬化性樹脂シート１２の厚みは、好ましくは２０００μｍ以下、より好ましくは１０００μｍ以下である。上記範囲内であると、半導体チップ１４を良好に封止できる。
以上のとおり、実施形態１の半導体パッケージ５４の製造方法は、支持板１１ａ、支持板１１ａ上に積層された仮固定材１１ｂ及び仮固定材１１ｂ上に仮固定された半導体チップ１４を備えるチップ仮固定体１１、チップ仮固定体１１上に配置された熱硬化性樹脂シート１２、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える積層体１を加圧して、半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える封止体５１を形成する工程を含む。
実施形態１の方法は、例えば、封止体５１からセパレーター１３を剥離する工程をさらに含む。
実施形態１の方法は、例えば、封止体５１を加熱して、熱硬化性樹脂シート１２が硬化した硬化体５２を形成する工程をさらに含む。
実施形態１の方法は、例えば、硬化体５２から仮固定材１１ｂを剥離する工程をさらに含む。
実施形態１の方法は、例えば、硬化体５２の仮固定材１１ｂと接していた面上に再配線層６９を形成して、再配線体５３を形成する工程をさらに含む。
実施形態１の方法は、例えば、再配線体５３を個片化して半導体パッケージ５４を得る工程をさらに含む。
実施形態１の方法では、９０℃の引張貯蔵弾性率が低いセパレーター１３を使用する。このため、熱硬化性樹脂シート１２の変形に沿ってセパレーター１３を変形させることが可能で、凹凸を良好に埋めることができる。
また、実施形態１の方法では、平行平板方式で、セパレーター１３を介して熱硬化性樹脂シート１２などに圧力を加える。よって、下側加熱板４１、上側加熱板４２などに熱硬化性樹脂シート１２が付着することを防止できる。
［実施形態２］
図１７に示すように、積層構造体２は、チップ実装ウェハ２１、チップ実装ウェハ２１上に配置された熱硬化性樹脂シート１２及び熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える。積層構造体２は下側加熱板４１と上側加熱板４２の間に配置されている。
チップ実装ウェハ２１は、半導体ウェハ２１ａ及び半導体ウェハ２１ａ上にフリップチップ実装（フリップチップボンディング）された半導体チップ１４を備える。
半導体チップ１４は回路形成面（活性面）を備える。半導体チップ１４の回路形成面上には、バンプ１４ｂが配置されている。
半導体ウェハ２１ａは、回路形成面を備える。半導体ウェハ２１ａの回路形成面は、電極２１ｂを含む。また、半導体ウェハ２１ａは、半導体ウェハ２１ａの厚み方向に延びる貫通電極２１ｃを備える。貫通電極２１ｃは、電極２１ｂと電気的に接続されている。
半導体チップ１４と半導体ウェハ２１ａは、バンプ１４ｂと電極２１ｂを介して電気的に接続されている。また、半導体チップ１４と半導体ウェハ２１ａの間にアンダーフィル材１５が充填されている。
図１８に示すように、下側加熱板４１及び上側加熱板４２を用いて平行平板方式で積層構造体２を熱プレスして、封止構造体７１を形成する。好適な熱プレス条件は、実施形態１で説明した熱プレス条件と同様である。また、熱プレスは減圧雰囲気下で行うことが好ましい。好適な減圧条件は、実施形態１で説明した減圧条件と同様である。
積層構造体２を熱プレスすることで得られた封止構造体７１は、半導体ウェハ２１ａ、半導体ウェハ２１ａ上にフリップチップ実装された半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える。また、封止構造体７１は、半導体ウェハ２１ａが配置された面（ウェハ面）及びウェハ面の反対側の面（反対面）を備える。反対面はセパレーター１３と接している。
図１９に示すように、封止構造体７１からセパレーター１３を剥離する。
次いで、封止構造体７１を加熱することで熱硬化性樹脂シート１２を硬化させて、硬化構造体７２を形成する。好適な加熱条件は、実施形態１で説明した加熱条件と同様である。
図２０に示すように、硬化構造体７２の反対面を研削する。
図２１に示すように、硬化構造体７２のウェハ面を研削して、貫通電極２１ｃを露出させる。すなわち、ウェハ面を研削して得られた研削面７３では、貫通電極２１ｃが露出している。
図２２に示すように、セミアディティブ法などを利用して、研削面７３上に再配線層８１を形成して、再配線構造体７４を形成する。再配線層８１は、再配線８２を有する。次いで、再配線層８１上にバンプ８３を形成する。バンプ８３は再配線８２、電極２１ｂ及び貫通電極２１ｃを介して半導体チップ１４のバンプ１４ｂと電気的に接続している。
図２３に示すように、再配線構造体７４を個片化（ダイシング）して、半導体パッケージ７５を得る。
（変形例１）
実施形態２では、チップ実装ウェハ２１について半導体チップ１４と半導体ウェハ２１ａの間にアンダーフィル材１５が充填されているが、変形例１では半導体チップ１４と半導体ウェハ２１ａの間にアンダーフィル材１５が充填されていない。
以上のとおり、実施形態２の半導体パッケージ７５の製造方法は、半導体ウェハ２１ａ及び半導体ウェハ２１ａ上に実装された半導体チップ１４を備えるチップ実装ウェハ２１、チップ実装ウェハ２１上に配置された熱硬化性樹脂シート１２、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える積層構造体２を加圧して、半導体ウェハ２１ａ、半導体ウェハ２１ａ上に実装された半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える封止構造体７１を形成する工程を含む。
実施形態２の方法は、例えば、封止構造体７１からセパレーター１３を剥離する工程をさらに含む。
実施形態２の方法は、例えば、封止構造体７１を加熱して、熱硬化性樹脂シート１２が硬化した硬化構造体７２を形成する工程をさらに含む。
実施形態２の方法は、例えば、硬化構造体７２の半導体ウェハ２１ａが配置された面を研削して、研削面７３を形成する工程をさらに含む。
実施形態２の方法は、例えば、研削面７３上に再配線層８１を形成して、再配線構造体７４を形成する工程をさらに含む。
実施形態２の方法は、例えば、再配線構造体７４を個片化して半導体パッケージ７５を得る工程をさらに含む。
実施形態２の方法では、９０℃の引張貯蔵弾性率が低いセパレーター１３を使用する。このため、熱硬化性樹脂シート１２の変形に沿ってセパレーター１３を変形させることが可能で、凹凸を良好に埋めることができる。
また、実施形態２の方法では、平行平板方式で、セパレーター１３を介して熱硬化性樹脂シート１２などに圧力を加える。よって、下側加熱板４１、上側加熱板４２などに熱硬化性樹脂シート１２が付着することを防止できる。
［実施形態３］
実施形態３の方法では、特開２０１３−５２４２４号公報に記載の真空加熱接合装置（真空熱加圧装置）などを使用して、半導体パッケージを製造する。
まず、真空加熱接合装置について説明する。
（真空加熱接合装置）
図２４に示すように、真空熱加圧装置においては、基台１０１上に加圧シリンダ下板１０２が配置され、加圧シリンダ下板１０２の上にはスライド移動テーブル１０３がスライドシリンダ１０４によって真空熱加圧装置内外を移動可能に配置されている。スライド移動テーブル１０３の上方には、下ヒータ板１０５が断熱配置されており、下ヒータ板１０５の上面には下板部材１０６が配置され、下板部材１０６の上面には基板置台１０７が置かれている。
加圧シリンダ下板１０２の上には複数の支柱１０８が配置立設され、支柱１０８の上端部には加圧シリンダ上板１０９が固定されている。支柱１０８は基台１０１上に直接立設しても良い。加圧シリンダ上板１０９の下方には支柱１０８を通して中間移動部材（中間部材）１１０が配置されており、中間移動部材１１０の下方には断熱板を介して上ヒータ板１１１が固定され、上ヒータ板１１１の下面の外周部には上枠部材１１２が気密に固定され下方に延びている。また、上ヒータ板１１１の下面で上枠部材１１２の内方には内方枠体１１３が固定されている。上ヒータ板１１１はセパレーター１３及び熱硬化性樹脂シート１２の軟化用のヒータとして主に機能し、下ヒータ板１０５は基板３１ａの予熱用ヒータとして主に機能する。また、上ヒータ板１１１の下面で内方枠体１１３の内方には平板１１７が固定されている。
内方枠体１１３は、下端部の枠状押え部１１３ａとそれから上方に延びるロッド１１３ｂとを有し、ロッド１１３ｂの周りにはスプリングが配置され、ロッド１１３ｂは上ヒータ板１１１の下面に断熱固定されている。枠状押え部１１３ａはロッド１１３ｂに対してスプリングにより下方に付勢され、上方へ移動可能となっており、枠状押え部１１３ａが基板置台１０７に当接する場合の衝撃を緩衝する。内方枠体１１３の下端部の枠状押え部１１３ａは、基板置台１０７との間にセパレーター１３を気密に保持するようになっている。
加圧シリンダ上板１０９の上面には加圧シリンダ１１４が配置され、加圧シリンダ１１４のシリンダロッド１１５は加圧シリンダ上板１０９を通って中間移動部材１１０の上面に固定され、加圧シリンダ１１４によって、中間移動部材１１０と上ヒータ板１１１と上枠部材１１２とが上下に一体的に移動可能となっている。図１において、Ｓは、加圧シリンダ１１４による中間移動部材１１０と上ヒータ板１１１と上枠部材１１２の下方の移動を規制するストッパーであり、下降して加圧シリンダ１１４本体の上面のストッパープレートに当接するようになっている。加圧シリンダ１１４としては、油圧シリンダ、空圧シリンダ、サーボシリンダなどを用いることができる。
加圧シリンダ１１４が上枠部材１１２を引き上げた状態から下降させ、上枠部材１１２の下端部が下板部材１０６の外周部端部に設けた段差部に気密に摺動し、そこで一旦加圧シリンダ１１４を停止させ、その状態で上ヒータ板１１１と上枠部材１１２と下板部材１０６とによって真空隔壁が形成され、内部に真空チェンバーが画成される。なお、上枠部材１１２には真空チェンバーを真空引きし、加圧するための真空・加圧口１１６が設けられている。
真空チェンバーを開いた状態で、スライドシリンダ１０４によって、スライド移動テーブル１０３、下ヒータ板１０５及び下板部材１０６を一体として外部に引き出すことができる。これらを引き出した状態で、基板置台１０７の上に、積層物３などを配置できる。
次に、封止方法について説明する。
図２５に示すように、積層物３は、チップ実装基板３１、チップ実装基板３１上に配置された熱硬化性樹脂シート１２及び熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える。積層物３は基板置台１０７上に配置されている。
チップ実装基板３１は、基板３１ａ、基板３１ａ上にフリップチップ実装された半導体チップ１４を備える。半導体チップ１４と基板３１ａは、バンプ１４ｂを介して電気的に接続されている。
セパレーター１３は、熱硬化性樹脂シート１２上に配置された中央部１３ａ及び中央部１３ａより外側の周辺部１３ｂを備える。セパレーター１３の外形寸法は、チップ実装基板３１及び熱硬化性樹脂シート１２を覆うことが可能な大きさである。
熱硬化性樹脂シート１２の外形寸法は、半導体チップ１４を封止可能な大きさである。具体的には、熱硬化性樹脂シート１２の外形寸法は基板置台１０７の上面と内方枠部材１３ａの下面との間にセパレーター１３の外周部を気密に保持した場合に、熱硬化性樹脂シート１２は基板置台１０７の上面と内方枠部材１３ａの下面との間に挟まれない大きさであり、かつ半導体チップ１４の封止に必要な大きさである。
（チェンバー形成工程）
図２６に示すように、加圧シリンダ１１４により上ヒータ板１１１及び上枠部材１１２を下降させ、上枠部材１１２の下端部を下板部材１０６の外縁部の段差に気密に摺動させ、上ヒータ板１１１、上枠部材１１２及び下板部材１０６によって気密に囲われたチェンバーを形成する。チェンバーを形成した段階で、上ヒータ板１１１及び上枠部材１１２の下降を停止する。
（真空引き工程）
次いで、真空引きを行い、チェンバー内を減圧状態（例えば、５００Ｐａ以下）とする。
真空引きした後、積層物３を加熱し、熱硬化性樹脂シート１２及びセパレーター１３を軟化させる。積層物３を加熱する方法としては、例えば、上ヒータ板１１１及び下ヒータ板１０５を昇温する方法、上ヒータ板１１１を昇温する方法、下ヒータ板１０５を昇温する方法などがある。好適な加熱温度は、実施形態１で説明した熱プレスの温度と同様である。
図２６では、セパレーター１３の外周部が基板置台１０７面に接している様子を示している。
（密閉空間形成工程）
図２７に示すように、内方枠体１１３を下降させて、内方枠体１１３の下端部の下面で、セパレーター１３の外周部を押さえつけて、チップ実装基板３１及び熱硬化性樹脂シート１２をセパレーター１３で覆う。これにより、チップ実装基板３１及び熱硬化性樹脂シート１２を収容する密閉空間を形成する。密閉空間はセパレーター１３により密閉されている。なお、真空チェンバー内を減圧状態にした後に密閉空間を形成するため、密閉空間の内部及び外部は減圧状態である。
（封止工程）
図２８に示すように、真空・加圧口１１６を通してチェンバー内にガスを導入して、密閉空間の外部の圧力を密閉空間の内部より高める。密閉空間の内外の圧力差により、熱硬化性樹脂シート１２で半導体チップ１４を覆って封止物３６を形成する。封止物３６は、基板３１ａ、基板３１ａ上に実装された半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える。また、封止物３６は、熱硬化性樹脂シート１２が配置された面を備える。熱硬化性樹脂シート１２が配置された面はセパレーター１３と接している。
ガスとしては特に限定されず、空気、窒素などが挙げられる。また、ガス圧力は特に限定されないが、大気圧以上が好ましい。ガス導入により、密閉空間の外部の圧力を大気圧以上に高められる。
図２９に示すように、ガス導入後、平板１１７を下降させて、セパレーター１３を介して封止物３６を加圧し、封止物３６を平坦化する。これにより、封止物３６の厚みを均一化できる。加圧する圧力としては、０．５〜２０ｋｇｆ／ｃｍ２が好ましい。
次いで、封止物３６からセパレーター１３を取り除く。
次いで、封止物３６を加熱することで熱硬化性樹脂シート１２を硬化させて、硬化物を形成する。好適な加熱条件は、実施形態１で説明した加熱条件と同様である。
硬化物を個片化（ダイシング）して、半導体パッケージを得る。
（変形例１）
実施形態３は、真空引き後に積層物３を加熱するが、変形例１では真空引き前、真空引き中に加熱する。
（変形例２）
実施形態３では、チップ実装基板３１について半導体チップ１４と基板３１ａの間にアンダーフィル材が充填されていないが、変形例２では半導体チップ１４と基板３１ａの間にアンダーフィル材が充填されている。
（変形例３）
実施形態３では、平板１１７で封止物３６を平坦化するが、変形例３では平板１１７で封止物３６を平坦化しない。
以上のとおり、実施形態３の半導体パッケージの製造方法は、基板３１ａ及び基板３１ａ上に実装された半導体チップ１４を備えるチップ実装基板３１、チップ実装基板３１上に配置された熱硬化性樹脂シート１２、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える積層物３を加圧して、基板３１ａ、基板３１ａ上に実装された半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える封止物３６を形成する工程を含む。
封止物３６を形成する工程は、例えば、チップ実装基板３１及びチップ実装基板３１上に配置された熱硬化性樹脂シート１２を、熱硬化性樹脂シート１２上に配置された中央部１３ａ及び中央部１３ａより外側の周辺部１３ｂを備えるセパレーター１３で覆って、チップ実装基板３１及び熱硬化性樹脂シート１２を収容し、セパレーター１３により密閉された密閉空間を形成するステップ、並びに密閉空間の外部の雰囲気の圧力を密閉空間の内部より高めて、封止物３６を形成するステップを含む。
実施形態３の方法は、例えば、封止物３６からセパレーター１３を剥離する工程をさらに含む。
実施形態３の方法は、例えば、封止物３６を加熱して、熱硬化性樹脂シート１２が硬化した硬化物を形成する工程をさらに含む。
実施形態３の方法は、例えば、硬化物を個片化して半導体パッケージを得る工程をさらに含む。
実施形態３の方法では、９０℃の引張貯蔵弾性率が低いセパレーター１３を使用する。このため、熱硬化性樹脂シート１２の変形に沿ってセパレーター１３を変形させることが可能で、凹凸を良好に埋めることができる。
実施形態３の方法では、セパレーター１３を使用するため、密閉空間の内外の圧力差を有効に利用できる。よって、基板３１ａ及び熱硬化性樹脂シート１２の間の空間を熱硬化性樹脂シート１２で充填することが容易となる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量などは、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
［セパレーター］
セパレーターについて説明する。
セパレーターＡ：三井化学社製のＸ−８８ＢＭＴ４
セパレーターＢ：大倉工業社製のＯＤＺ５
セパレーターＣ：三菱ポリエステルフィルム社製のダイヤホイルＭＲＡ―５０
セパレーターについて下記の評価を行った。結果を表１に示す。
（９０℃の引張貯蔵弾性率）
セパレーターから、短冊状のサンプル（縦３０ｍｍ×横５ｍｍ）を切り出した。このサンプルについて、動的粘弾性測定装置(レオメトリクスサイエンティフィク社製のＲＳＡＩＩＩ)を用いて、引張測定モードにてチャック間距離２３ｍｍ、昇温速度１０℃／分、２５℃〜１５０℃の引張貯蔵弾性率を測定した。測定結果から、９０℃の引張貯蔵弾性率を求めた。
Figure 2015126124
［樹脂シート］
樹脂シートＡ、樹脂シートＢについて説明する。
（樹脂シートＡを作製するために使用した成分）
樹脂シートＡを作製するために使用した成分について説明する。
エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノールノボラック樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
エラストマー：カネカ社製のＳＩＢＳＴＡＲ ０７２Ｔ（スチレン−イソブチレン−スチレントリブロック共重合体）
無機充填材：電気化学工業社製のＦＢ−９４５４（球状溶融シリカ粉末、平均粒子径２０μｍ）
シランカップリング剤：信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）
カーボンブラック：三菱化学社製の＃２０
（樹脂シートＡの作製）
表２に記載の配合比に従い、各成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ５００μｍの樹脂シートＡを作製した。
（樹脂シートＢを作製するために使用した成分）
樹脂シートＢを作製するために使用した成分について説明する。
エポキシ樹脂：東都化成（株）製のＫＩ−３０００（オルトクレゾールノボラック型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ）
エポキシ樹脂：三菱化学（株）製のエピコート８２８（ビスフェノールＡ型エポキシ樹脂、エポキシ当量２００ｇ／eq）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノールノボラック樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
無機充填材：電気化学工業社製のＦＢ−９４５４（球状溶融シリカ粉末、平均粒子径２０μｍ）
カーボンブラック：三菱化学社製の＃２０
（樹脂シートＢの作製）
表２に記載の配合比に従い、固形分濃度が９５％となるようにエポキシ樹脂、フェノール樹脂、メチルエチルケトン（ＭＥＫ）及び無機充填材を容器に配合し、自転公転ミキサー（株式会社シンキー製）を用いて８００ｒｐｍにて、５分間撹拌した。その後、硬化促進剤及びカーボンブラックを添加し、次いで固形分濃度が９０％となるようにＭＥＫを添加し、８００ｒｐｍにて３分間撹拌して、塗工液を得た。塗工液をシリコン離型処理済みのポリエチレンテレフタレートフィルム（厚み５０μｍ）上に塗布し、１２０℃、３分間で塗工液を乾燥させることにより厚み１００μｍのシートを作成した。シートをロールラミネーターにて、９０℃で貼り合わせをすることによって、厚さ５００μｍの樹脂シートＢを得た。
樹脂シートＡ、樹脂シートＢについて下記の評価を行った。結果を表２に示す。
（９０℃の粘度）
樹脂シートＡ、樹脂シートＢから、直径２０ｍｍ×厚み１．０ｍｍの大きさの円形状のサンプルをくり抜き、粘弾性測定装置ＡＲＥＳ（ＴＡインスツルメント社製）を用いて、１０℃／分昇温、０．１Ｈｚ、歪み２０％の条件で、６０℃〜１５０℃の粘度を測定し、９０℃における値を測定した。
Figure 2015126124
（硬化体の作製）
３００ｍｍ×４００ｍｍ×厚み１．４ｍｍのガラス板（テンパックスガラス）上に仮固定粘着シート（日東電工社製のＮｏ．３１９５Ｖ）を積層した。次いで、仮固定粘着シート上に６ｍｍ×６ｍｍ×厚み２００μｍの半導体素子を９ｍｍ間隔となるように複数配置した。次いで、半導体素子上に樹脂シートを配置した。次いで、樹脂シート上にセパレーターを配置して、積層体を得た。高精度真空加圧装置（ミカドテクノス社製）を用いて、積層体を９０℃、２．５ＭＰａで平行平板方式でプレスして、仮固定粘着シート付きの封止体を形成した。
仮固定粘着シート付きの封止体を１５０℃で１時間加熱し、封止体の樹脂部分を硬化させて仮固定粘着シート付きの硬化体を得た。仮固定粘着シートの粘着力を低下させるために仮固定粘着シート付きの硬化体を１８５℃で５分加熱し、仮固定粘着シートを硬化体から剥離した。
［評価］
硬化体について下記の評価を行った。結果を表３に示す。
（充填性）
硬化体の仮固定粘着シートと接していた面（観察面）を観察し、観察面の全面積とボイドが占める面積を算出した。下記式で、ボイドが占める面積の割合を算出した。ボイドが占める面積の割合が１％未満であった場合を○（良好）と判定し、１％以上であった場合を×（不良）と判定した。
ボイドが占める面積の割合（％）＝（ボイドが占める面積）／（観察面の全面積）×１００
Figure 2015126124
１ 積層体
１１ チップ仮固定体
１２ 熱硬化性樹脂シート
１３ セパレーター
４１ 下側加熱板
４２ 上側加熱板
１１ａ 支持板
１１ｂ 仮固定材
１４ 半導体チップ
１４ａ 電極パッド
５１ 封止体
５２ 硬化体
６１ バッファーコート膜
６２ マスク
６３ レジスト
６４ めっきパターン
６５ 再配線
６６ 保護膜
６７ 電極
６８ バンプ
６９ 再配線層
５３ 再配線体
５４ 半導体パッケージ
２ 積層構造体
１４ｂ バンプ
２１ チップ実装ウェハ
２１ａ 半導体ウェハ
２１ｂ 電極
２１ｃ 貫通電極
１５ アンダーフィル材
７１ 封止構造体
７２ 硬化構造体
７３ 研削面
８１ 再配線層
８２ 再配線
８３ バンプ
７４ 再配線構造体
７５ 半導体パッケージ
３ 積層物
１０１ 基台
１０２ 加圧シリンダ下板
１０３ スライド移動テーブル
１０４ スライドシリンダ
１０５ 下ヒータ板
１０６ 下板部材
１０７ 基板置台
１０８ 支柱
１０９ 加圧シリンダ上板
１１０ 中間移動部材
１１１ 上ヒータ板
１１２ 上枠部材
１１３ 内方枠体
１１３ａ 枠状押え部
１１３ｂ ロッド
１１４ 加圧シリンダ
１１５ シリンダロッド
１１６ 真空・加圧口
１１７ 平板
３１ａ 基板
３１ チップ実装基板
１３ａ 中央部
１３ｂ 周辺部
３６ 封止物
Ｓ ストッパー

Claims (9)

  1. 支持板、前記支持板上に積層された仮固定材及び前記仮固定材上に仮固定された半導体チップを備えるチップ仮固定体、前記チップ仮固定体上に配置された熱硬化性樹脂シート、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、前記熱硬化性樹脂シート上に配置されたセパレーターを備える積層体を加圧して、前記半導体チップ及び前記半導体チップを覆う前記熱硬化性樹脂シートを備える封止体を形成する工程を含む半導体パッケージの製造方法。
  2. 前記封止体を形成する工程では、前記積層体を加熱下で加圧する請求項１に記載の半導体パッケージの製造方法。
  3. 前記封止体を形成する工程では、前記積層体を７０℃〜１００℃で加圧する請求項１又は２に記載の半導体パッケージの製造方法。
  4. 前記封止体から前記セパレーターを剥離する工程をさらに含む請求項１〜３のいずれかに記載の半導体パッケージの製造方法。
  5. 前記封止体を加熱して、前記熱硬化性樹脂シートが硬化した硬化体を形成する工程と、
    前記硬化体から前記仮固定材を剥離する工程とをさらに含む請求項１〜４のいずれかに記載の半導体パッケージの製造方法。
  6. 前記硬化体の前記仮固定材と接していた面上に再配線層を形成して、再配線体を形成する工程をさらに含む請求項５に記載の半導体パッケージの製造方法。
  7. 前記再配線体を個片化して半導体パッケージを得る工程をさらに含む請求項６に記載の半導体パッケージの製造方法。
  8. 半導体ウェハ及び前記半導体ウェハ上に実装された半導体チップを備えるチップ実装ウェハ、前記チップ実装ウェハ上に配置された熱硬化性樹脂シート、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、前記熱硬化性樹脂シート上に配置されたセパレーターを備える積層構造体を加圧して、前記半導体ウェハ、前記半導体ウェハ上に実装された半導体チップ及び前記半導体チップを覆う前記熱硬化性樹脂シートを備える封止構造体を形成する工程を含む半導体パッケージの製造方法。
  9. 基板及び前記基板上に実装された半導体チップを備えるチップ実装基板、前記チップ実装基板上に配置された熱硬化性樹脂シート、並びに９０℃の引張貯蔵弾性率が２００ＭＰａ以下であり、前記熱硬化性樹脂シート上に配置されたセパレーターを備える積層物を加圧して、前記基板、前記基板上に実装された半導体チップ及び前記半導体チップを覆う前記熱硬化性樹脂シートを備える封止物を形成する工程を含む半導体パッケージの製造方法。
JP2013270095A 2013-12-26 2013-12-26 半導体パッケージの製造方法 Pending JP2015126124A (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2013270095A JP2015126124A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法
CN201480070975.XA CN105849880A (zh) 2013-12-26 2014-12-22 半导体装置的制造方法
PCT/JP2014/083903 WO2015098833A1 (ja) 2013-12-26 2014-12-22 半導体パッケージの製造方法
PCT/JP2014/083910 WO2015098838A1 (ja) 2013-12-26 2014-12-22 半導体装置の製造方法及び熱硬化性樹脂シート
KR1020167018602A KR20160102214A (ko) 2013-12-26 2014-12-22 반도체 장치의 제조 방법
KR1020167018601A KR20160101962A (ko) 2013-12-26 2014-12-22 반도체 장치의 제조 방법 및 열경화성 수지 시트
CN201480070680.2A CN105849879A (zh) 2013-12-26 2014-12-22 半导体装置的制造方法和热固性树脂片
PCT/JP2014/083915 WO2015098842A1 (ja) 2013-12-26 2014-12-22 半導体装置の製造方法
US15/106,439 US20170033076A1 (en) 2013-12-26 2014-12-22 Production method for semiconductor package
TW103145234A TW201535543A (zh) 2013-12-26 2014-12-24 半導體封裝件之製造方法
TW103145238A TW201533856A (zh) 2013-12-26 2014-12-24 半導體裝置之製造方法
TW103145235A TW201533808A (zh) 2013-12-26 2014-12-24 半導體裝置之製造方法及熱硬化性樹脂薄片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013270095A JP2015126124A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2015126124A true JP2015126124A (ja) 2015-07-06

Family

ID=53478687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013270095A Pending JP2015126124A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法

Country Status (4)

Country Link
US (1) US20170033076A1 (ja)
JP (1) JP2015126124A (ja)
TW (1) TW201535543A (ja)
WO (1) WO2015098833A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978380B1 (ja) * 2015-12-25 2016-08-24 太陽インキ製造株式会社 半導体用封止材
JP2017118094A (ja) * 2016-07-22 2017-06-29 太陽インキ製造株式会社 半導体用封止材
WO2019097819A1 (ja) * 2017-11-16 2019-05-23 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
JP2020004853A (ja) * 2018-06-28 2020-01-09 日東電工株式会社 封止用シートおよび電子素子装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3327767B1 (en) * 2015-07-24 2020-04-29 Nec Corporation Mount structure, method of manufacturing mount structure, and wireless device
CN107924886A (zh) * 2015-09-02 2018-04-17 日立化成株式会社 树脂组合物、固化物、密封用膜及密封结构体
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
KR102273782B1 (ko) * 2018-03-13 2021-07-06 삼성에스디아이 주식회사 배터리 셀의 리크 검사 장치 및 리크 검사 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688679B2 (ja) * 2003-09-09 2011-05-25 三洋電機株式会社 半導体モジュール
JP5153536B2 (ja) * 2008-09-17 2013-02-27 Ｔｏｗａ株式会社 半導体チップの圧縮成形用金型
JP2012227443A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
WO2013115187A1 (ja) * 2012-01-30 2013-08-08 旭硝子株式会社 離型フィルムおよびこれを用いた半導体デバイスの製造方法
JP2013232580A (ja) * 2012-05-01 2013-11-14 Dow Corning Toray Co Ltd 熱硬化性フィルム状シリコーン封止材

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978380B1 (ja) * 2015-12-25 2016-08-24 太陽インキ製造株式会社 半導体用封止材
WO2017111057A1 (ja) * 2015-12-25 2017-06-29 太陽インキ製造株式会社 半導体用封止材
KR20180098558A (ko) * 2015-12-25 2018-09-04 다이요 잉키 세이조 가부시키가이샤 반도체용 봉지재
KR102384582B1 (ko) * 2015-12-25 2022-04-08 다이요 잉키 세이조 가부시키가이샤 반도체용 봉지재
JP2017118094A (ja) * 2016-07-22 2017-06-29 太陽インキ製造株式会社 半導体用封止材
WO2019097819A1 (ja) * 2017-11-16 2019-05-23 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
JP2019091845A (ja) * 2017-11-16 2019-06-13 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
JP7095978B2 (ja) 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
JP2020004853A (ja) * 2018-06-28 2020-01-09 日東電工株式会社 封止用シートおよび電子素子装置の製造方法
JP7158184B2 (ja) 2018-06-28 2022-10-21 日東電工株式会社 封止用シートおよび電子素子装置の製造方法

Also Published As

Publication number Publication date
TW201535543A (zh) 2015-09-16
US20170033076A1 (en) 2017-02-02
WO2015098833A1 (ja) 2015-07-02

Similar Documents

Publication Publication Date Title
US9659883B2 (en) Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
WO2015098833A1 (ja) 半導体パッケージの製造方法
JP6259608B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2015098829A1 (ja) 半導体パッケージの製造方法
CN107210274B (zh) 密封用膜及使用该密封用膜的电子部件装置
WO2015098835A1 (ja) 半導体パッケージの製造方法
JP6274784B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2015216229A (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
JP5976073B2 (ja) 半導体装置の製造方法
WO2014203830A1 (ja) 電子デバイスの封止方法、電子デバイスパッケージの製造方法及び封止シート
TW201513277A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
WO2015098838A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
JP2014210909A (ja) 半導体装置の製造方法
WO2015098842A1 (ja) 半導体装置の製造方法
JP2015216230A (ja) 半導体装置の製造方法
JP2014189791A (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2015065368A (ja) 樹脂シート及び電子デバイスパッケージの製造方法
JP2015220400A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2015220401A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2015061017A (ja) 電子デバイス封止用シート及び電子デバイスパッケージの製造方法
WO2018159217A1 (ja) 封止シート、および半導体装置の製造方法
JP2016094575A (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
WO2016080164A1 (ja) 封止用シート、及び、半導体装置
JP2016028476A (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法