WO2018159217A1 - 封止シート、および半導体装置の製造方法 - Google Patents

封止シート、および半導体装置の製造方法 Download PDF

Info

Publication number
WO2018159217A1
WO2018159217A1 PCT/JP2018/003726 JP2018003726W WO2018159217A1 WO 2018159217 A1 WO2018159217 A1 WO 2018159217A1 JP 2018003726 W JP2018003726 W JP 2018003726W WO 2018159217 A1 WO2018159217 A1 WO 2018159217A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing
semiconductor chip
adhesive layer
adhesive
inorganic filler
Prior art date
Application number
PCT/JP2018/003726
Other languages
English (en)
French (fr)
Inventor
裕介 根津
貴志 杉野
Original Assignee
リンテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リンテック株式会社 filed Critical リンテック株式会社
Priority to JP2018520628A priority Critical patent/JP6357289B1/ja
Priority to KR1020197016700A priority patent/KR20190122642A/ko
Priority to US16/488,531 priority patent/US20200006167A1/en
Priority to CN201880015474.XA priority patent/CN110383465A/zh
Publication of WO2018159217A1 publication Critical patent/WO2018159217A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08G59/686—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C08K2003/2227—Oxides; Hydroxides of metals of aluminium
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/002—Physical properties
    • C08K2201/003—Additives being defined by their diameter
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/002—Physical properties
    • C08K2201/006—Additives being defined by their surface area
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/16—Solid spheres
    • C08K7/18—Solid spheres inorganic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/04—Ingredients treated with organic substances
    • C08K9/06—Ingredients treated with organic substances with silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Definitions

  • the present invention relates to a sealing sheet and a method for manufacturing a semiconductor device using the sheet.
  • a semiconductor chip is sealed using a sealing sheet including a layer (adhesive layer) in which a sealing material is formed in a sheet shape.
  • a sealing sheet including a layer (adhesive layer) in which a sealing material is formed in a sheet shape.
  • a semiconductor chip is sealed by laminating an adhesive layer in a sealing sheet on a semiconductor chip provided on a substrate and then curing the adhesive layer (Patent Document 1).
  • chip-embedded substrate a substrate with a built-in semiconductor chip
  • the semiconductor chip is also sealed in the manufacture of the substrate.
  • a semiconductor chip is provided on the base material, and the adhesive layer of the sealing sheet is laminated on the surface of the base material on which the semiconductor chip is provided, and then the adhesive layer is cured.
  • a hole penetrating the cured layer formed by curing the adhesive layer, and forming an electrode for electrically connecting the semiconductor chip and the outside through the hole a chip built-in substrate can be obtained.
  • a technique for sealing a semiconductor chip on an adhesive sheet has also been developed.
  • a sealing body in which the semiconductor chip is sealed is obtained by laminating the adhesive layer in the sealing sheet on the semiconductor chip provided on the adhesive sheet and curing the adhesive layer. It is done.
  • An electrode may be further formed on the sealing body.
  • the adhesive sheet is peeled from the sealing body, and an interlayer insulating film is laminated on the exposed surface of the sealing body. Thereafter, a hole penetrating the interlayer insulating film is formed, and an electrode for electrically connecting the semiconductor chip and the outside through the hole is formed.
  • a fan-out type wafer level package (FOWLP) or the like is manufactured.
  • resin residues (hereinafter sometimes referred to as “smear”) are generated when holes are formed in the hardened layer and the interlayer insulating film, and the smears are formed in the holes. May remain. If the electrode is formed with smears remaining in the holes, problems such as poor electrode conduction are likely to occur. Therefore, in order to avoid such a problem, a desmear process for removing the generated smear is performed following the formation of the holes. Such a desmear process may be performed also when the hole for alignment is formed.
  • a method of exposing a treatment target to an alkaline solution is performed.
  • smear can be dissolved in an alkaline solution and removed.
  • the process by an alkaline solution may be performed in order to form fine unevenness
  • the resin surface is partially dissolved by the alkaline solution, and irregularities are formed on the surface.
  • the present invention has been made in view of such a situation, and an object thereof is to provide a sealing sheet in which an inorganic filler is hardly detached from a cured layer. Moreover, this invention provides the manufacturing method of the semiconductor device which has a favorable performance using such a sealing sheet.
  • a sealing sheet used for sealing wherein the sealing sheet includes at least a curable adhesive layer, and the adhesive layer has a thermosetting resin, a thermoplastic resin, and a minimum covering area of 550 m 2. / G or more and 1500 m ⁇ 2 > / g or less It is formed from the adhesive composition containing the inorganic filler surface-treated with the surface treating agent (Invention 1) characterized by the above-mentioned. .
  • the surface treatment agent is preferably at least one selected from the group consisting of a silazane compound, an alkoxysilane, and a silane coupling agent (Invention 2).
  • the silazane compound is represented by the following formula (1): SiR 3 —N (H) —SiR 3 (1)
  • R represents a substituted or unsubstituted alkyl group each independently having 1 to 6 carbon atoms. It is preferable that it is a compound which has a structure of (Invention 3).
  • the inorganic filler is preferably a silica filler or an alumina filler (Invention 4).
  • the average particle size of the inorganic filler is preferably 0.01 ⁇ m or more and 3.0 ⁇ m or less (Invention 5).
  • the maximum particle size of the inorganic filler is preferably 0.05 ⁇ m or more and 5.0 ⁇ m or less (Invention 6).
  • the inorganic filler is preferably spherical (Invention 7).
  • the adhesive composition further contains an imidazole curing catalyst (Invention 8).
  • the present invention provides a step of providing one or more semiconductor chips on at least one surface of a substrate, and the adhesive in the sealing sheet (Inventions 1 to 8) so as to cover at least the semiconductor chips.
  • a step of laminating layers, a cured layer formed by curing the adhesive layer by curing the adhesive layer, the semiconductor chip sealed by the cured layer, and the base material A step of obtaining a body, a step of forming a hole penetrating from a surface of the cured layer opposite to the base material to an interface between the cured layer and the semiconductor chip, and the sealing body in which the hole is formed
  • the present invention provides a step of providing one or more semiconductor chips on the pressure-sensitive adhesive surface of the pressure-sensitive adhesive sheet, the adhesive layer in the sealing sheet (Inventions 1 to 8) so as to cover at least the semiconductor chip.
  • a step of laminating a step of obtaining a sealed body comprising a cured layer formed by curing the adhesive layer by curing the adhesive layer, and the semiconductor chip sealed by the cured layer, the sealing
  • a step of peeling the pressure-sensitive adhesive sheet from the stationary body a step of laminating an interlayer insulating film on the surface of the sealing body exposed by peeling of the pressure-sensitive adhesive sheet, a surface of the interlayer insulating film opposite to the sealing body From the step of forming a hole penetrating to the interface between the interlayer insulating film and the semiconductor chip, by exposing the sealing body in which the interlayer insulating film formed with the hole is laminated to an alkaline solution, Desmi through the hole Step processes, and to provide a method of manufacturing a semiconductor device characterized by compris
  • the present invention provides a step of providing one or more semiconductor chips on at least one surface of a base material or an adhesive surface of an adhesive sheet, the sealing sheet (invention 1) so as to cover at least the semiconductor chip.
  • a method for manufacturing a semiconductor device comprising a step of obtaining a sealing body, and a step of forming irregularities on a surface of the sealing body by exposing the sealing body to an alkaline solution (Invention 11). ).
  • the sealing sheet of the present invention it is difficult for the inorganic filler to be detached from the cured layer. Moreover, according to the manufacturing method of this invention, the semiconductor device which has favorable performance can be manufactured using such a sealing sheet.
  • FIG. 4 is a photograph taken by a scanning electron microscope of the surface of a cured layer according to Example 2.
  • 2 is a photograph taken by a scanning electron microscope of the surface of a cured layer according to Comparative Example 1.
  • 4 is a photograph taken by a scanning electron microscope of the surface of a cured layer according to Comparative Example 2.
  • FIG. 1 shows a cross-sectional view of a sealing sheet 1 according to this embodiment.
  • the sealing sheet 1 according to this embodiment includes an adhesive layer 11 and a release sheet 12 laminated on at least one surface of the adhesive layer 11.
  • Another release sheet may be further laminated on the surface of the adhesive layer 11 opposite to the release sheet 12.
  • the release sheet 12 and another release sheet may be omitted.
  • the sealing sheet 1 according to the present embodiment is used for sealing a semiconductor chip in a method for manufacturing a semiconductor device having a treatment process using an alkaline solution.
  • the sealing is sealing of a semiconductor chip incorporated in a substrate or sealing of a semiconductor chip on an adhesive sheet.
  • the semiconductor device manufactured using the sealing sheet 1 according to the present embodiment includes a sealed semiconductor chip.
  • a chip-embedded substrate, a fan-out type wafer level package (FOWLP), a fan-in type A semiconductor package such as a wafer level package (FIWLP) may be mentioned.
  • the adhesive layer 11 has curability.
  • having the curability means that the adhesive layer 11 can be cured by heating or the like. That is, the adhesive layer 11 is uncured in a state where the sealing sheet 1 is configured.
  • the adhesive layer 11 is preferably thermosetting. Thereby, even if it is difficult to irradiate the laminated adhesive layer 11 with energy rays, the adhesive layer 11 can be cured well.
  • the adhesive bond layer 11 is formed from the adhesive composition containing the inorganic filler surface-treated with the thermosetting resin, the thermoplastic resin, and the surface treating agent. is there.
  • the surface treatment agent has a minimum covering area of 550 m 2 / g or more and 1500 m 2 / g or less.
  • the adhesive layer 11 is formed from an adhesive composition containing an inorganic filler surface-treated with the surface treatment agent, a cured layer formed by curing the adhesive layer 11 is also the inorganic filler. It will contain.
  • the surface treatment agent has most of the hydroxy groups present on the surface of the inorganic filler by being surface-treated as described above. Disappeared by reaction with reactive groups.
  • the surface treatment agent having the minimum covering area in the above range has a smaller molecular weight of the portion other than the reactive group in the molecule compared to other surface treatment agents, in other words, the physical size of the portion. Is small.
  • a surface treatment agent reacts with the hydroxy group on the surface of the inorganic filler, collisions at the portions of the surface treatment agents hardly occur.
  • the reaction between the surface treatment agent and the hydroxy group proceeds satisfactorily without hindering and most of the hydroxy groups present on the surface of the inorganic filler are lost.
  • the inorganic filler from which most of the hydroxy groups present on the surface have disappeared has a relatively low affinity with the alkaline solution. Therefore, when the cured layer is exposed to the alkaline solution, the inorganic filler is removed from the cured layer. Hard to separate.
  • the inorganic filler is desorbed, air is present in the voids generated thereby, and when the cured layer is heated, the air expands, and accordingly, the entire cured layer also expands.
  • voids due to the removal of the inorganic filler are difficult to occur, and therefore, the expansion of the air is difficult to occur. Is done.
  • Adhesive Layer (1) Inorganic Filler
  • the inorganic filler contained in the adhesive composition is surface-treated with a surface treatment agent. Thereby, detachment
  • the adhesive composition contains an inorganic filler, the cured layer has excellent mechanical strength, and the reliability of the obtained semiconductor device is improved.
  • the effect by a surface treating agent is exhibited about the inorganic filler which has a hydroxyl group on the surface.
  • the inorganic filler include silica, alumina, glass, titanium oxide, aluminum hydroxide, magnesium hydroxide, calcium carbonate, magnesium carbonate, calcium silicate, magnesium silicate, calcium oxide, magnesium oxide, aluminum oxide, and aluminum nitride.
  • Aluminum borate whisker, boron nitride, crystalline silica, amorphous silica, mullite, cordierite and other complex oxides, montmorillonite, smectite, etc. can be exemplified as fillers. Or in combination of two or more. Among these, it is preferable to use a silica filler and an alumina filler, and it is particularly preferable to use a silica filler.
  • the shape of the inorganic filler may be any of a granular shape, a needle shape, a plate shape, an indeterminate shape, etc., but among these, a spherical shape is preferable.
  • a spherical shape is preferable.
  • the average particle size of the inorganic filler is preferably 0.01 ⁇ m or more, particularly preferably 0.1 ⁇ m or more, and more preferably 0.3 ⁇ m or more.
  • the average particle size of the inorganic filler is preferably 3.0 ⁇ m or less, and particularly preferably 1.0 ⁇ m or less.
  • the detachment of the inorganic filler is satisfactorily suppressed.
  • the average particle size of the inorganic filler is 3.0 ⁇ m or less, the inorganic filler has a surface area that can be easily surface-treated with the surface treatment agent, and can be effectively surface-treated and cured.
  • the inorganic filler is satisfactorily filled in the layer, and the cured layer has better mechanical strength.
  • the average particle size of the inorganic filler in the present specification is a value measured by a dynamic light scattering method using a particle size distribution measuring device (product name “Nanotrack Wave-UT151” manufactured by Nikkiso Co., Ltd.).
  • the maximum particle size of the inorganic filler is preferably 0.05 ⁇ m or more, and particularly preferably 0.5 ⁇ m or more.
  • the maximum particle size is preferably 5 ⁇ m or less, particularly preferably 3 ⁇ m or less.
  • the surface treatment agent has a minimum covering area of 550 m 2 / g or more, and preferably 600 m 2 / g or more.
  • the surface treatment agent has a minimum covering area of 1500 m 2 / g or less, preferably 1200 m 2 / g or less, particularly preferably 1000 m 2 / g or less.
  • the minimum covering area is in the above range, the molecular weight of the portion other than the reactive group in the surface treatment agent is relatively small, that is, the physical size is relatively small, and the hydroxyl group on the surface of the inorganic filler When reacting, it is presumed that collisions between the surface treatment agents at the portions concerned hardly occur. Therefore, by using the surface treatment agent having the above minimum covering area, the hydroxy group present on the surface of the inorganic filler can be effectively eliminated, and as a result, the inorganic filler can be effectively detached from the cured layer. Can be suppressed.
  • the minimum covering area (m 2 / g) in the surface treatment agent refers to the area (m 2 ) of the monomolecular film when a monomolecular film is formed using 1 g of the surface treatment agent.
  • the minimum coverage area can be theoretically calculated from the structure of the surface treatment agent, for example, when considering a surface treatment agent having a trialkoxysilane group as a reactive group, the trialkoxysilane group is hydrolyzed.
  • the resulting Si (O) 3 structure is a tetrahedron with one Si atom and three O atoms as vertices.
  • the Si atom is a sphere with a radius of 2.10 ⁇
  • the O atom is a sphere with a radius of 1.52 ⁇
  • the distance of the Si—O bond is 1.51 ⁇ ⁇
  • the angle is 109.5 °. Then, assuming that all three O atoms in the tetrahedron react with the hydroxy group on the surface of the inorganic filler, the minimum circular area that can be covered by the three O atoms is calculated. .33 ⁇ 10 ⁇ 19 m 2 / molecule.
  • the surface treatment agent is preferably at least one selected from the group consisting of a silazane compound, an alkoxysilane, and a silane coupling agent.
  • These surface treatment agents have a relatively small molecular weight other than reactive groups in the surface treatment agent, that is, the physical size is relatively small, and thus react with the hydroxy group on the surface of the inorganic filler. In this case, it is estimated that the collision between the surface treatment agents at the portions is less likely to occur. Therefore, by using these surface treatment agents, the hydroxy groups present on the surface of the inorganic filler can be more effectively eliminated, and as a result, the detachment of the inorganic filler from the cured layer can be more effectively suppressed. can do.
  • the silazane compound has the following formula (1): SiR 3 —N (H) —SiR 3 (1)
  • R represents a substituted or unsubstituted alkyl group each independently having 1 to 6 carbon atoms.
  • the carbon number of the alkyl group is preferably 4 or less, particularly preferably 2 or less.
  • the alkyl group include a methyl group, an ethyl group, a propyl group, an isopropyl group, and a butyl group.
  • a methyl group, an ethyl group, or a propyl group is preferable, and a methyl group or an ethyl group is particularly preferable. It is preferable.
  • the alkyl group when the alkyl group is substituted, it is preferable that part or all of the hydrogen atoms of the alkyl group are substituted with a fluorine atom, a chlorine atom, a bromine atom, etc., and particularly with a fluorine atom. It is preferable.
  • silazane compound examples include 1,1,1,3,3,3-hexamethyldisilazane, 1,3-divinyl-1,1,3,3-tetramethyldisilazane, octamethyltrisilazane, Hexa (t-butyl) disilazane, hexabutyldisilazane, hexaoctyldisilazane, 1,3-diethyltetramethyldisilazane, 1,3-di-n-octyltetramethyldisilazane, 1,3-diphenyltetramethyldi Silazane, 1,3-dimethyltetraphenyldisilazane, 1,3-diethyltetramethyldisilazane, 1,1,3,3-tetraphenyl-1,3-dimethyldisilazane, 1,3-dipropyltetramethyldi Silazane, hex
  • alkoxysilane examples include methyltrimethoxysilane, methyltriethoxysilane, methyltriisopropoxysilane, methyltributoxysilane, ethyltrimethoxysilane, propyltrimethoxysilane, dimethyldimethoxysilane, phenyltrimethoxysilane, diphenyl Dimethoxysilane, phenylmethyldimethoxysilane, tetramethoxysilane, tetraethoxysilane, tetraisopropoxysilane, tetrabutoxysilane, 3-aminopropyltrimethoxysilane, 3- (2-aminoethyl) aminopropyltrimethoxysilane, 3-glycyl Sidoxypropyltrimethoxysilane, 3-glycidoxypropyltriethoxysilane, ⁇ - (meth) acryloxypropyltrime
  • dimethyldimethoxysilane from the viewpoint that the elimination of the inorganic filler can be effectively suppressed.
  • (meth) acryloxy means both acryloxy and methacryloxy. The same applies to other similar terms.
  • silane coupling agent examples include polymerizable unsaturated group-containing silicon compounds such as vinyltrimethoxysilane, vinyltriethoxysilane, and methacryloxypropyltrimethoxysilane, 3-glycidoxypropyltrimethoxysilane, 2- Silicon compounds having an epoxy structure such as (3,4-epoxycyclohexyl) ethyltrimethoxysilane, 3-aminopropyltrimethoxysilane, N- (2-aminoethyl) -3-aminopropyltrimethoxysilane, N- (2 -Aminoethyl) -3-aminopropylmethyldimethoxysilane and other amino group-containing silicon compounds, 3-chloropropyltrimethoxysilane, 3-isocyanatopropyltriethoxysilane and the like. These may be used individually by 1 type and may be used in combination of 2 or more type.
  • the method for surface-treating the inorganic filler with the surface treatment agent is not particularly limited, and can be performed by a general method.
  • the untreated inorganic filler can be stirred at room temperature using a mixer, and after the surface treatment agent is sprayed thereon, the surface treatment can be performed by further stirring for a predetermined time.
  • the stirring time after spraying is preferably 5 minutes or more and 15 minutes or less, for example.
  • the inorganic filler may be taken out from the mixer and allowed to stand for one day or longer, or a slight heat treatment may be performed.
  • a mixer a well-known thing can be used, for example, blenders, such as a V blender, a ribbon blender, a bubble cone blender, a Henschel mixer, a mixer, such as a concrete mixer, a ball mill etc., Among these, a mixer is used. Is preferred.
  • the proportion of the inorganic filler surface-treated with the surface treatment agent is preferably 40% by mass or more, and particularly preferably 50% by mass or more.
  • the ratio is in the above range, it is possible to effectively suppress the detachment of the inorganic filler from the cured layer and the cured layer has excellent mechanical strength. .
  • the content of the inorganic filler surface-treated with the surface treatment agent in the adhesive composition is preferably 40% by mass or more, and particularly preferably 50% by mass or more. Further, the content is preferably 90% by mass or less, particularly preferably 85% by mass or less, and further preferably 80% by mass or less. When the content of the inorganic filler surface-treated with the surface treatment agent is within the above range, the adhesive layer 11 has better mechanical strength.
  • thermosetting resin is not particularly limited as long as the adhesive layer 11 can be cured.
  • a resin that is normally contained in a sealing material can be used. Specific examples include epoxy resins, phenol resins, melamine resins, urea resins, polyester resins, urethane resins, acrylic resins, polyimide resins, benzoxazine resins, phenoxy resins, acid anhydride compounds, and amine compounds. Can be used singly or in combination of two or more.
  • an epoxy resin from the viewpoint of being suitable for curing using an imidazole-based curing catalyst, it is preferable to use an epoxy resin, a phenol resin, a melamine resin, a urea resin, an acid anhydride compound and an amine compound, and particularly excellent adhesion.
  • an epoxy resin from the viewpoint of exhibiting properties, at least one selected from the group consisting of epoxy resins, phenol resins, mixtures thereof, or epoxy resins and phenol resins, melamine resins, urea resins, amine compounds, and acid anhydride compounds It is preferable to use a mixture of
  • Epoxy resins generally have the property of forming a three-dimensional network when heated and forming a hardened product.
  • various known epoxy resins can be used. Specifically, glycidyl ethers of phenols such as bisphenol A, bisphenol F, resorcinol, phenyl novolac, cresol novolac; butanediol, polyethylene Glycidyl ether of alcohols such as glycol and polypropylene glycol; Glycidyl ether of carboxylic acid such as phthalic acid, isophthalic acid and tetrahydrophthalic acid; Glycidyl type in which active hydrogen bonded to nitrogen atom such as aniline isocyanurate is substituted with glycidyl group or Alkyl glycidyl type epoxy resin; vinylcyclohexane diepoxide, 3,4-epoxycyclohexylmethyl-3,4-dicyclohexanecarboxylate, 2- (3,4-ep
  • an epoxy resin having a biphenyl skeleton, a triphenylmethane skeleton, a dicyclohexadiene skeleton, a naphthalene skeleton, or the like can also be used. These epoxy resins can be used alone or in combination of two or more.
  • glycidyl ether of bisphenol A bisphenol A type epoxy resin
  • epoxy resin having a biphenyl skeleton bisphenol A type epoxy resin
  • epoxy resin having a naphthalene skeleton naphthalene type epoxy resin
  • phenol resin examples include bisphenol A, tetramethyl bisphenol A, diallyl bisphenol A, biphenol, bisphenol F, diallyl bisphenol F, triphenylmethane phenol, tetrakisphenol, novolac phenol, cresol novolac resin, and biphenyl aralkyl skeleton.
  • Phenol (biphenyl type phenol) and the like can be mentioned, and among these, it is preferable to use biphenyl type phenol.
  • These phenol resins can be used individually by 1 type or in combination of 2 or more types.
  • an epoxy resin as curable resin it is preferable to use a phenol resin together from the viewpoint of reactivity with the epoxy resin.
  • the content of the thermosetting resin in the adhesive composition is preferably 10% by mass or more, particularly preferably 15% by mass or more, and more preferably 20% by mass or more. Further, the content is preferably 60% by mass or less, particularly preferably 50% by mass or less, and further preferably 40% by mass or less. When the content is 10% by mass or more, the adhesive layer 11 is sufficiently cured, and the semiconductor chip can be more firmly sealed. Moreover, when the content is 60% by mass or less, curing at an unintended stage of the adhesive layer 11 can be further suppressed, and the storage stability becomes more excellent.
  • thermoplastic resin in the sealing sheet 1 which concerns on this embodiment, when the adhesive composition contains a thermoplastic resin, it becomes easy to form the adhesive bond layer 11 in a sheet form. Therefore, the thermoplastic resin is not particularly limited as long as the adhesive layer can be formed into a sheet shape, and for example, a resin usually contained in a sealing material can be used.
  • thermoplastic resins include phenoxy resins, olefin resins, polyester resins, polyurethane resins, polyester urethane resins, acrylic resins, amide resins, styrene resins, silane resins, rubber resins, etc. These may be used alone or in combination of two or more.
  • a phenoxy-type resin For example, bisphenol A type, bisphenol F type, bisphenol A / bisphenol F copolymerization type, bisphenol S type, bisphenol acetophenone type, novolac type, fluorene type, dicyclopentadiene type, norbornene Type, naphthalene type, anthracene type, adamantane type, terpene type, trimethylcyclohexane type, biphenol type, biphenyl type, etc., among which bisphenol A type phenoxy resin is preferably used.
  • the content of the thermoplastic resin in the adhesive composition is preferably 1% by mass or more, particularly preferably 3% by mass or more, and further preferably 5% by mass or more. Further, the content is preferably 30% by mass or less, particularly preferably 20% by mass or less, and further preferably 10% by mass or less. When the content is within the above range, it becomes easier to form the adhesive layer 11 in a sheet shape.
  • the adhesive composition preferably further contains an imidazole-based curing catalyst.
  • imidazole-based curing catalyst examples include 2-methylimidazole, 2-undecylimidazole, 2-heptadecylimidazole, 2-ethyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-phenylimidazole, 1,2-dimethylimidazole, 1-cyanoethyl-2-methylimidazole, 1-cyanoethyl-2-ethyl-4-methylimidazole, 1-cyanoethyl -2-undecylimidazole, 1-cyanoethyl-2-phenylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, 2-phenyl-4,5-di (hydroxymethyl) imidazole, etc. From the perspective of sex It is preferred to use 2-ethyl-4-methylimidazole. In addition, an imidazole
  • the content of the imidazole curing catalyst in the adhesive composition is preferably 0.01% by mass or more, particularly preferably 0.05% by mass or more, and more preferably 0.1% by mass or more. Preferably there is. Further, the content is preferably 2.0% by mass or less, particularly preferably 1.5% by mass or less, and further preferably 1.0% by mass or less. When the content is in the above range, the adhesive layer 11 can be cured more favorably.
  • the adhesive composition may further contain another inorganic filler.
  • the other inorganic filler is preferably one that is not easily detached from the cured layer by treatment with an alkaline solution, and particularly preferably an inorganic filler that does not substantially have a hydroxy group on the surface.
  • the other inorganic filler may be an inorganic filler that may be detached from the cured layer by the treatment with the alkaline solution, but only to such an extent that the removal hardly contributes to the expansion of the cured layer. Good.
  • the adhesive composition may further contain a plasticizer, a stabilizer, a tackifier, a colorant, a coupling agent, an antistatic agent, an antioxidant, and the like.
  • the thickness of the adhesive layer 11 can be set in consideration of the use of sealing, the thickness of the cured adhesive layer 11 after sealing, etc. It is preferably 2 ⁇ m or more, particularly preferably 5 ⁇ m or more, and further preferably 10 ⁇ m or more.
  • the thickness is preferably 500 ⁇ m or less, particularly preferably 300 ⁇ m or less, and more preferably 100 ⁇ m or less.
  • the thickness of the adhesive layer 11 is 2 ⁇ m or more, the adhesive layer 11 can be effectively embedded around the semiconductor chip.
  • tip after sealing can be acquired favorably because the thickness of the adhesive bond layer 11 is 500 micrometers or less.
  • the sealing sheet 1 may include a release sheet 12.
  • the configuration of the release sheet 12 is arbitrary, and examples thereof include plastic films such as polyester films such as polyethylene terephthalate, polybutylene terephthalate, and polyethylene naphthalate, and polyolefin films such as polypropylene and polyethylene. It is preferable that a peeling treatment is performed on these peeling surfaces (surfaces in contact with the adhesive layer 11 of the sealing sheet 1).
  • the release agent used for the release treatment include silicone-based, fluorine-based, and long-chain alkyl-based release agents.
  • the thickness of the peeling sheet 12 Usually, they are 20 micrometers or more and 250 micrometers or less.
  • the sealing sheet 1 which concerns on this embodiment can be manufactured similarly to the conventional sealing sheet.
  • an adhesive composition and, if desired, a coating liquid further containing a solvent or a dispersion medium are prepared, and on the release surface of the release sheet 12, a die coater, a curtain coater, a spray coater, a slit coater, a knife coater, etc.
  • the sealing sheet 1 can be manufactured by applying the coating liquid to form a coating film and drying the coating film.
  • the properties of the coating liquid are not particularly limited as long as it can be applied.
  • the coating liquid may contain a component for forming the adhesive layer 11 as a solute or a dispersoid. .
  • the release sheet 12 may be released as a process material, or may protect the adhesive layer 11 until it is used for sealing.
  • a coating liquid is apply
  • a coating film is formed
  • a laminate composed of the adhesive layer 11 and the release sheet 12 is formed by drying, and a surface opposite to the release sheet 12 in the adhesive layer 11 of the laminate is pasted on a release surface of another release sheet 12.
  • a laminate comprising release sheet 12 / adhesive layer 11 / release sheet 12 can be obtained. At least one of the release sheets 12 in this laminate may be peeled off as a process material, or the adhesive layer 11 may be protected until used for sealing.
  • the solvent include organic solvents such as toluene, ethyl acetate, and methyl ethyl ketone.
  • a semiconductor device can be manufactured using the sealing sheet 1 according to the present embodiment.
  • the manufacturing method includes a step of sealing the semiconductor chip using the sealing sheet 1 and a step of treating the sealing body obtained by the sealing with an alkaline solution.
  • Examples of such a manufacturing method of a semiconductor device include a method of manufacturing a chip-embedded substrate including a step of sealing a semiconductor chip embedded in a substrate, and a step of sealing a semiconductor chip on an adhesive sheet. Examples thereof include a method and a method including a step of forming irregularities on the surface of the sealing body.
  • the manufacturing method of the semiconductor device which concerns on the 1st aspect, the 2nd aspect, and the 3rd aspect which are demonstrated below is mentioned.
  • a method for manufacturing a semiconductor device includes a step of providing one or more semiconductor chips on at least one surface of a substrate (hereinafter referred to as a first aspect).
  • the manufacturing method according to the present invention may be referred to as a “preparation step.”), A step of laminating the adhesive layer 11 in the sealing sheet 1 according to the present embodiment so as to cover at least the semiconductor chip (hereinafter, “ In some cases, it is referred to as a “lamination step.”), And a cured layer formed by curing the adhesive layer 11 by curing the adhesive layer 11, a semiconductor chip sealed by the cured layer, and a base material (Hereinafter referred to as “curing step” in some cases), and penetrates from the surface of the cured layer opposite to the substrate to the interface between the cured layer and the semiconductor chip.
  • a step of forming a hole (hereinafter sometimes referred to as a “hole forming step”), and a step of desmearing the hole by exposing the sealing body in which the hole is formed to an alkaline solution (hereinafter referred to as a “hole forming step”).
  • the method may be referred to as an “alkali treatment step”), and a step of obtaining a chip-embedded substrate by forming an electrode electrically connected to the semiconductor chip through the hole (hereinafter referred to as “electrode” Forming process ”).
  • the semiconductor chips 2 are provided on both surfaces of the base material 3 as a preparation step.
  • the position where the semiconductor chip 2 provided on one surface of the base material 3 and the semiconductor chip 2 provided on the other surface of the base material 3 do not overlap when the base material 3 is viewed in plan. Is provided.
  • the method for providing the semiconductor chip 2 on the substrate 3 is not particularly limited, and a general method can be employed.
  • the semiconductor chip 2 is placed at a predetermined position on the base 3 using a pickup device.
  • the semiconductor chip 2 may be fixed on the substrate 3 using an adhesive, an adhesive, or the like.
  • a material of the base material 3 a base material generally used for manufacturing a chip-embedded substrate can be used.
  • the adhesive layer 11 in the sealing sheet 1 according to the present embodiment is laminated on both sides of the substrate 3 as a lamination process.
  • the semiconductor chip 2 provided on the base material 3 is covered with the adhesive layer 11 by the lamination.
  • the surface of the sealing sheet 1 opposite to the release sheet 12 is laminated on the substrate 3, and then the release sheet 12 is peeled from the adhesive layer 11.
  • the adhesive layer 11 is cured to form a cured layer 11 '.
  • the curing is preferably performed by heating the adhesive layer 11.
  • a sealed body 4 including the cured layer 11 ′, the semiconductor chip 2 sealed with the cured layer 11 ′, and the base material 3 is obtained.
  • the hole 5 penetrating the hardened layer 11 ' is formed. Specifically, the hole 5 penetrating from the surface of the hardened layer 11 ′ opposite to the substrate 3 to the interface between the hardened layer 11 ′ and the semiconductor chip 2 is formed.
  • the hole 5 can be formed using a general method.
  • the hole 5 can be formed by irradiating the surface of the cured layer 11 ′ opposite to the substrate 3 with a laser. Such laser irradiation can be performed under general irradiation conditions using a general laser irradiation apparatus when forming the hole.
  • the sealing body 4 in which the holes 5 are formed is exposed to an alkaline solution.
  • a residue (smear) of a component constituting the hardened layer 11 ′ may be generated and the smear may remain in the hole 5.
  • Such smear can be removed by exposing the sealing body 4 to an alkaline solution.
  • Such a process is also called a desmear process, and by removing the smear in the hole 5, when an electrode is formed in the hole 5 in an electrode forming process to be described later, the conduction failure of the electrode can be suppressed.
  • the treatment exposed to the alkaline solution can be performed by a general method, for example, by immersing the sealing body 4 in an alkaline solution at 30 ° C. or higher and 120 ° C. or lower for 15 minutes.
  • a solution generally used for desmear treatment can be used.
  • a sodium hydroxide solution containing potassium permanganate, sodium permanganate and sodium hydroxide are used.
  • the aqueous solution etc. which contain can be used.
  • the aqueous solution etc. which contain potassium hydroxide other than the aqueous solution containing sodium permanganate and sodium hydroxide can be used.
  • an electrode 6 is formed in the hole 5 as an electrode forming step.
  • the electrode 6 is electrically connected to the semiconductor chip 2 through the hole 5.
  • the electrode 6 can be formed by a general method. For example, a plating process using a metal such as copper is performed on the surface of the hardened layer 11 ′ where the hole 5 is formed, and the metal is embedded in the hole 5. Subsequently, unnecessary portions of the plated metal can be removed by etching or the like, and the electrode 6 can be formed as a remaining metal piece. Note that the chip-embedded substrate 7 can be obtained by forming the electrode 6.
  • the cured layer 11 ′ formed using the sealing sheet 1 according to the present embodiment contains an inorganic filler that has been surface-treated with the above-described surface treatment agent. Most of the hydroxy groups present on the surface of the inorganic filler have disappeared due to the reaction with the surface treatment agent.
  • Such an inorganic filler has a low affinity with an alkaline solution, and therefore, when the cured layer 11 ′ is exposed to the alkaline solution in the alkali treatment step, the inorganic filler is difficult to be detached from the cured layer 11 ′. As a result, expansion of the hardened layer 11 ′ is suppressed even when the temperature of the hardened layer 11 ′ increases during the subsequent manufacturing process of the semiconductor device or when the manufactured semiconductor device is used. Therefore, the semiconductor device which has favorable performance can be manufactured by using the sealing sheet 1 which concerns on this embodiment.
  • the number of semiconductor chips mounted on the substrate surface can be reduced by the amount of the predetermined semiconductor chip 2 embedded therein. Therefore, the surface area of the substrate can be reduced. That is, the substrate can be reduced in size. Also, compared to the case where all electronic components such as conductor chips and semiconductor devices are mounted on the substrate surface, the length of the wiring between the built-in semiconductor chip and the electronic component mounted on the surface is reduced. As a result, the electrical characteristics can be improved and the density of electronic components on the substrate after mounting can be increased.
  • a method for manufacturing a semiconductor device includes a step of providing one or more semiconductor chips on an adhesive surface of an adhesive sheet (hereinafter referred to as the second aspect).
  • the manufacturing method may be referred to as “preparation step”.)
  • a step of obtaining a stationary body (hereinafter sometimes referred to as “curing step” for the method), a step of peeling the pressure-sensitive adhesive sheet from the sealing body (hereinafter referred to as “peeling step” for the method).
  • a step of laminating an interlayer insulating film on the surface of the sealing body exposed by peeling of the pressure-sensitive adhesive sheet (hereinafter sometimes referred to as “interlayer insulating film laminating step”),
  • a step of forming a hole penetrating from the surface opposite to the sealing body to the interface between the interlayer insulating film and the semiconductor chip (hereinafter, the method may be referred to as a “hole forming step”), and a hole is formed.
  • the sealing body on which the interlayer insulating film is laminated is exposed to an alkaline solution, whereby a hole is desmeared (hereinafter sometimes referred to as an “alkali treatment process”), and the semiconductor chip is passed through the hole.
  • a step of forming an electrically connected electrode hereinafter, this method may be referred to as an “electrode formation step”).
  • FIG. 4A is cross-sectional views illustrating an example of a method for manufacturing a semiconductor device according to the second aspect.
  • the semiconductor chip 2 is provided on one side of the adhesive sheet 8 as a preparation step.
  • the method of providing the semiconductor chip 2 on the adhesive sheet 8 is not particularly limited, and a general method can be adopted.
  • the semiconductor chip 2 is placed at a predetermined position of the adhesive sheet 8 using a pickup device. In this case, it is preferable to provide the semiconductor chip 2 on the adhesive surface of the adhesive sheet 8.
  • the adhesive sheet 8 is not particularly limited as long as the semiconductor chip 2 can be fixed on the sheet by the adhesive force exerted by the sheet.
  • the adhesive sheet 8 includes a base material and an adhesive layer laminated on the base material.
  • the pressure-sensitive adhesive layer is preferably energy ray curable. Thereby, it becomes possible to harden an adhesive layer by irradiation of an energy ray and to reduce the adhesive force of the adhesive sheet 8. As a result, it becomes easy to peel the pressure-sensitive adhesive sheet 8 from the sealing body 6 in the peeling step described later.
  • the adhesive layer 11 in the sealing sheet 1 according to the present embodiment is provided on the surface side of the pressure-sensitive adhesive sheet 8 on which the semiconductor chip 2 is provided. Are laminated.
  • the semiconductor chip 2 provided on the pressure-sensitive adhesive sheet 8 is covered with the adhesive layer 11 by the lamination.
  • the surface of the sealing sheet 1 opposite to the release sheet 12 is laminated on the pressure-sensitive adhesive sheet 8, and then the release sheet 12 is peeled from the adhesive layer 11.
  • the adhesive layer 11 is cured to form a cured layer 11 '.
  • the curing is preferably performed by heating the adhesive layer 11.
  • a sealed body 4 including the cured layer 11 ′ and the semiconductor chip 2 sealed with the cured layer 11 ′ is obtained.
  • the pressure-sensitive adhesive sheet 8 is peeled from the sealing body 4 as a peeling step.
  • the pressure-sensitive adhesive sheet 8 includes the pressure-sensitive adhesive layer having energy ray curability
  • the pressure-sensitive adhesive force of the pressure-sensitive adhesive sheet 8 is obtained by irradiating the pressure-sensitive adhesive layer with an energy ray before curing. And the peeling can be easily performed.
  • an interlayer insulating film 9 is stacked on the surface of the sealing body 4 exposed by peeling of the adhesive sheet 8.
  • the interlayer insulating film 9 can be laminated by a general method.
  • a silicon material, an organic polymer, a silicon oxide film, or the like is sealed by a CVD method, a spin coating method, a dip coating method, a spray method, or the like.
  • the interlayer insulating film 9 can be formed.
  • the hole 5 penetrating the interlayer insulating film 9 is formed. Specifically, a hole 5 penetrating from the surface of the interlayer insulating film 9 opposite to the base 3 to the interface between the interlayer insulating film 9 and the semiconductor chip 2 is formed. In the cross-sectional view of FIG. 5B, a state in which two holes 5 are formed in one semiconductor chip 2 is shown.
  • the hole 5 may be formed by a general method.
  • the hole 5 may be formed by irradiating the surface of the interlayer insulating film 9 opposite to the substrate 3 with a laser. Such laser irradiation can be performed under general irradiation conditions by using a laser irradiation apparatus that is generally used for forming holes.
  • the sealing body 4 on which the interlayer insulating film 9 in which the holes 5 are formed is laminated is exposed to an alkaline solution.
  • the hole forming step when the hole 5 is formed in the interlayer insulating film 9, a residue (smear) of a component constituting the interlayer insulating film 9 is generated, and the smear may remain in the hole 5.
  • the alkali treatment step smear in the hole 5 can be removed, and when an electrode is formed in the hole 5 in the electrode forming step described later, conduction failure of the electrode can be suppressed.
  • the method and type demonstrated in the manufacturing method of the semiconductor device which concerns on a 1st aspect can be used for the method exposed to alkaline solution, and the kind of alkaline solution.
  • an electrode 6 is formed in the hole 5 as an electrode forming step.
  • the electrode 6 is electrically connected to the semiconductor chip 2 through the hole 5.
  • the formation of the electrode 6 can be performed by a general method. For example, the method for forming the electrode 6 described in the method for manufacturing the semiconductor device according to the first aspect can be used.
  • the cured layer 11 ′ formed using the sealing sheet 1 according to the present embodiment contains an inorganic filler that has been surface-treated with the above-described surface treatment agent. Most of the hydroxy groups present on the surface of the inorganic filler have disappeared due to the reaction with the surface treatment agent.
  • Such an inorganic filler has a low affinity with an alkaline solution, and therefore, when the cured layer 11 ′ is exposed to the alkaline solution in the alkali treatment step, the inorganic filler is difficult to be detached from the cured layer 11 ′. As a result, expansion of the hardened layer 11 ′ is suppressed even when the temperature of the hardened layer 11 ′ increases during the subsequent manufacturing process of the semiconductor device or when the manufactured semiconductor device is used. Therefore, the semiconductor device which has favorable performance can be manufactured by using the sealing sheet 1 which concerns on this embodiment.
  • semiconductor packages such as a fan-out type wafer level package, etc. can be manufactured as a semiconductor device.
  • a method for manufacturing a semiconductor device includes a step of providing one or more semiconductor chips on at least one surface of a base material or on an adhesive surface of an adhesive sheet.
  • the manufacturing method according to the third aspect may be referred to as “preparation step”.
  • the method may be referred to as “lamination step”.
  • a step of obtaining a sealing body including a semiconductor chip (hereinafter, sometimes referred to as “curing step” for the method), and exposing the sealing body to an alkaline solution on the surface of the sealing body
  • a step of forming irregularities (hereinafter, the method may be referred to as an “alkali treatment step”).
  • the preparation step, the stacking step, and the curing step can be performed in the same manner as the steps described in the method for manufacturing a semiconductor device according to the first aspect.
  • the sealing body 4 is exposed to an alkaline solution to form irregularities on the surface of the sealing body 4.
  • the conditions of this treatment can be appropriately determined according to the unevenness to be formed.
  • the sealing body 4 is immersed in an alkaline solution at 60 ° C. or higher and 90 ° C. or lower for 5 minutes. It can be carried out.
  • the alkaline solution is also appropriately selected according to the unevenness to be formed, and for example, the alkaline solution mentioned in the description of the method for manufacturing the semiconductor device according to the first aspect can be used.
  • the cured layer 11 ′ formed using the sealing sheet 1 according to the present embodiment contains an inorganic filler that has been surface-treated with the above-described surface treatment agent. Most of the hydroxy groups present on the surface of the inorganic filler have disappeared due to the reaction with the surface treatment agent.
  • Such an inorganic filler has a low affinity with an alkaline solution, and therefore, when the cured layer 11 ′ is exposed to the alkaline solution in the alkali treatment step, the inorganic filler is difficult to be detached from the cured layer 11 ′. As a result, expansion of the hardened layer 11 ′ is suppressed even when the temperature of the hardened layer 11 ′ increases during the subsequent manufacturing process of the semiconductor device or when the manufactured semiconductor device is used. Therefore, also when using the sealing sheet 1 which concerns on this embodiment for the manufacturing method of a semiconductor device provided with the process of surface unevenness
  • Examples 1 and 2 and Comparative Examples 1 and 2 The constituent components shown in Table 1 were mixed and diluted with methyl ethyl ketone to obtain an adhesive composition coating liquid having a solid content concentration of 40% by mass.
  • the coating liquid is applied onto the release surface of a release film (product name “SP-PET 381031”, manufactured by Lintec Corporation) on which one side is subjected to silicone release treatment, and the obtained coating film is heated in an oven at 100 ° C. for 1 minute. By drying, the sealing sheet which consists of a 25-micrometer-thick adhesive layer and a peeling film was obtained.
  • the surface treatment of the inorganic filler shown in Table 1 was conducted by adding 1 part by mass of a surface treating agent after stirring methyl ethyl ketone and 100 parts by mass of an untreated inorganic filler at 40 ° C. in an eggplant flask, It was performed by stirring for 180 minutes.
  • FIG. 6 shows a photograph according to Example 1
  • FIG. 7 shows a photograph according to Example 2
  • FIG. 8 shows a photograph according to Comparative Example 1
  • FIG. 9 shows a photograph according to Comparative Example 2. Each is shown.
  • the sealing sheets obtained in the examples hardly caused the inorganic filler to be detached from the cured layer even by treatment with an alkaline solution.
  • the sealing sheet according to the present invention is less likely to cause the inorganic filler to be detached from the cured layer, so that the cured layer is less likely to expand due to heating. Therefore, the manufacturing of a semiconductor device such as a chip built-in substrate or a fan-out type wafer level package Can be suitably used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

アルカリ性溶液を用いた処理工程を有する半導体装置の製造方法において、基板内に内蔵される半導体チップ２の封止または粘着シート８上における半導体チップ２の封止に用いられる封止シート１であって、封止シート１は、少なくとも硬化性の接着剤層１１を備え、接着剤層１１は、熱硬化性樹脂、熱可塑性樹脂、および最小被覆面積が５５０ｍ２／ｇ以上、１５００ｍ２／ｇ以下である表面処理剤により表面処理された無機フィラーを含有する接着剤組成物から形成されたものである封止シート１。かかる封止シート１は、硬化層１１'から無機フィラーが脱離し難い。

Description

封止シート、および半導体装置の製造方法
　本発明は、封止シート、および当該シートを使用した半導体装置の製造方法に関する。
　従来、半導体装置の製造方法において、封止材がシート状に形成された層（接着剤層）を備える封止シートを用いて、半導体チップを封止することが行われている。例えば、基板上に設けられた半導体チップに対し、封止シートにおける接着剤層を積層した後、当該接着剤層を硬化させることで、半導体チップが封止されている（特許文献１）。
　また、近年では、半導体チップが内蔵された基板（以下、「チップ内蔵基板」という場合がある。）の開発が進められているが、当該基板の製造においても、半導体チップの封止が行われることがある。この場合、基材上に半導体チップを設け、当該基材における半導体チップが設けられた面に封止シートの接着剤層を積層した後、当該接着剤層を硬化する。さらに、当該接着剤層が硬化されてなる硬化層を貫通する孔を形成し、当該孔を通じて半導体チップと外部とを電気的に接続する電極が形成されることにより、チップ内蔵基板が得られる。
特開２００６－１９７１４号公報
　さらに、近年では、粘着シート上において半導体チップを封止する手法の開発も進められている。当該方法では、粘着シート上に設けられた半導体チップに対して封止シートにおける接着剤層を積層し、当該接着剤層を硬化することで、半導体チップが封止されてなる封止体が得られる。当該封止体には、さらに電極が形成されることがある。この場合、当該封止体から粘着シートを剥離して、当該封止体の露出した面に層間絶縁膜を積層する。その後、当該層間絶縁膜を貫通する孔を形成し、当該孔を通じて半導体チップと外部とを電気的に接続する電極が形成される。このような方法によれば、ファンアウト型ウエハレベルパッケージ（ＦＯＷＬＰ）等が製造される。
　上述したチップ内蔵基板やＦＯＷＬＰ等の製造方法においては、硬化層や層間絶縁膜に孔を形成する際に樹脂の残渣（以下「スミア」という場合がある。）が発生し、このスミアが孔内に残ることがある。スミアが孔内に残った状態で電極を形成すると、電極の導通不良といった問題が生じ易くなる。そのため、そのような問題を回避するために、孔の形成に続いて、発生したスミアを除去するデスミア処理が行われる。このようなデスミア処理は、アライメント用の孔を形成した場合にも行われることがある。
　デスミア処理としては、処理の対象をアルカリ性溶液に晒すという手法が行われる。当該手法によれば、スミアをアルカリ性溶液に溶解させて、除去することができる。また、アルカリ性溶液による処理は、製品における樹脂表面に微細な凹凸を形成する目的で行われることもある。この場合、樹脂表面がアルカリ性溶液によって部分的に溶解され、表面に凹凸が形成される。
　しかしながら、従来の封止シートを使用して形成される封止体に対して、上述したようなアルカリ性溶液による処理を行った場合、硬化層中に存在する多数の無機フィラーが硬化層から脱離するという問題が生じる。このような脱離が生じた硬化層は、加熱された際に膨張し易いものとなる。当該膨張は、半導体装置のその後の製造工程や製造された半導体装置の使用時において、硬化層の温度の上昇に伴って生じるため、良好な性能を有する半導体装置を製造する観点から、上記のような膨張が生じないことが求められる。
　本発明は、このような実状に鑑みてなされたものであり、硬化層から無機フィラーが脱離し難い封止シートを提供することを目的とする。また、本発明は、そのような封止シートを使用した、良好な性能を有する半導体装置の製造方法を提供する。
　上記目的を達成するために、第１に本発明は、アルカリ性溶液を用いた処理工程を有する半導体装置の製造方法において、基板内に内蔵される半導体チップの封止または粘着シート上における半導体チップの封止に用いられる封止シートであって、前記封止シートは、少なくとも硬化性の接着剤層を備え、前記接着剤層は、熱硬化性樹脂、熱可塑性樹脂、および最小被覆面積が５５０ｍ２／ｇ以上、１５００ｍ２／ｇ以下である表面処理剤により表面処理された無機フィラーを含有する接着剤組成物から形成されたものであることを特徴とする封止シートを提供する（発明１）。
　上記発明（発明１）に係る封止シートでは、無機フィラーの表面に存在する大半のヒドロキシ基が、上記範囲の最小被覆面積を有する表面処理剤との反応により消失しているため、硬化層がアルカリ性溶液に晒されたときに、無機フィラーが硬化層から脱離し難く、その結果、加熱による硬化層の膨張が抑制される。
　上記発明（発明１）において、前記表面処理剤は、シラザン化合物、アルコキシシランおよびシランカップリング剤からなる群から選択される少なくとも１種であることが好ましい（発明２）。
　上記発明（発明２）において、前記シラザン化合物は、下記式（１）
　　　ＳｉＲ３－Ｎ（Ｈ）－ＳｉＲ３　…　（１）
〔式（１）中、Ｒは、それぞれ独立に、炭素数が１以上、６以下である、置換されたまたは置換されていないアルキル基を表す。〕の構造を有する化合物であることが好ましい（発明３）。
　上記発明（発明１～３）において、前記無機フィラーは、シリカフィラーまたはアルミナフィラーであることが好ましい（発明４）。
　上記発明（発明１～４）において、前記無機フィラーの平均粒径は、０．０１μｍ以上、３．０μｍ以下であることが好ましい（発明５）。
　上記発明（発明１～５）において、前記無機フィラーの最大粒径は、０．０５μｍ以上、５．０μｍ以下であることが好ましい（発明６）。
　上記発明（発明１～６）において、前記無機フィラーは、球状であることが好ましい（発明７）。
　上記発明（発明１～７）において、前記接着剤組成物は、イミダゾール系硬化触媒をさらに含有することが好ましい（発明８）。
　第２に本発明は、基材の少なくとも一方の面上に１または２以上の半導体チップを設ける工程、少なくとも前記半導体チップを覆うように、前記封止シート（発明１～８）における前記接着剤層を積層する工程、前記接着剤層を硬化することで、前記接着剤層が硬化してなる硬化層と、前記硬化層により封止された前記半導体チップと、前記基材とを備える封止体を得る工程、前記硬化層における前記基材とは反対側の面から、前記硬化層と前記半導体チップとの界面までを貫通する孔を形成する工程、前記孔が形成された前記封止体をアルカリ性溶液に晒すことで、前記孔をデスミア処理する工程、および前記孔を通じて前記半導体チップに電気的に接続された電極を形成することで、チップ内蔵基板を得る工程を含むことを特徴とする半導体装置の製造方法を提供する（発明９）。
　第３に本発明は、粘着シートの粘着面上に１または２以上の半導体チップを設ける工程、少なくとも前記半導体チップを覆うように、前記封止シート（発明１～８）における前記接着剤層を積層する工程、前記接着剤層を硬化することで、前記接着剤層が硬化してなる硬化層と、前記硬化層により封止された前記半導体チップとを備える封止体を得る工程、前記封止体から前記粘着シートを剥離する工程、前記粘着シートの剥離により露出した前記封止体の面に、層間絶縁膜を積層する工程、前記層間絶縁膜における前記封止体とは反対側の面から、前記層間絶縁膜と前記半導体チップとの界面までを貫通する孔を形成する工程、前記孔が形成された前記層間絶縁膜が積層された前記封止体をアルカリ性溶液に晒すことで、前記孔をデスミア処理する工程、および前記孔を通じて前記半導体チップに電気的に接続された電極を形成する工程を含むことを特徴とする半導体装置の製造方法を提供する（発明１０）。
　第４に本発明は、基材の少なくとも一方の面上または粘着シートの粘着面上に１または２以上の半導体チップを設ける工程、少なくとも前記半導体チップを覆うように、前記封止シート（発明１～８）における前記接着剤層を積層する工程、前記接着剤層を硬化することで、前記接着剤層が硬化してなる硬化層と、前記硬化層により封止された前記半導体チップとを備える封止体を得る工程、および前記封止体をアルカリ性溶液に晒すことで、前記封止体の表面に凹凸を形成する工程を含むことを特徴とする半導体装置の製造方法を提供する（発明１１）。
　本発明の封止シートは、硬化層から無機フィラーが脱離し難い。また、本発明の製造方法によれば、そのような封止シートを使用して、良好な性能を有する半導体装置を製造することができる。
本発明の一実施形態に係る封止シートの断面図である。 第１の態様に係る半導体装置の製造方法を説明する断面図である。 第１の態様に係る半導体装置の製造方法を説明する断面図である。 第２の態様に係る半導体装置の製造方法を説明する断面図である。 第２の態様に係る半導体装置の製造方法を説明する断面図である。 実施例１に係る硬化層の表面の走査型電子顕微鏡による写真である。 実施例２に係る硬化層の表面の走査型電子顕微鏡による写真である。 比較例１に係る硬化層の表面の走査型電子顕微鏡による写真である。 比較例２に係る硬化層の表面の走査型電子顕微鏡による写真である。
　以下、本発明の実施形態について説明する。
〔封止シート〕
　図１には、本実施形態に係る封止シート１の断面図が示される。図１に示すように、本実施形態に係る封止シート１は、接着剤層１１と、当該接着剤層１１の少なくとも一方の面に積層された剥離シート１２とを備える。なお、接着剤層１１における剥離シート１２とは反対の面に、別の剥離シートがさらに積層されてもよい。ただし、剥離シート１２および別の剥離シートは省略されてもよい。
　本実施形態に係る封止シート１は、アルカリ性溶液を用いた処理工程を有する半導体装置の製造方法において、半導体チップの封止に用いられる。当該封止は、基板内に内蔵される半導体チップの封止、または粘着シート上における半導体チップの封止である。本実施形態に係る封止シート１を用いて製造される半導体装置は、封止された半導体チップを備えるものであり、例えばチップ内蔵基板や、ファンアウト型ウエハレベルパッケージ（ＦＯＷＬＰ）、ファンイン型ウエハレベルパッケージ（ＦＩＷＬＰ）等の半導体パッケージが挙げられる。
　本実施形態に係る封止シート１では、接着剤層１１が硬化性を有する。ここで、硬化性を有するとは、接着剤層１１が加熱等によって硬化し得ることをいう。すなわち、接着剤層１１は、封止シート１を構成している状態では未硬化である。接着剤層１１は、熱硬化性であることが好ましい。これにより、積層された接着剤層１１に対してエネルギー線を照射し難い場合であっても、当該接着剤層１１を良好に硬化することができる。
　本実施形態に係る封止シート１では、接着剤層１１が、熱硬化性樹脂、熱可塑性樹脂、および表面処理剤により表面処理された無機フィラーを含有する接着剤組成物から形成されたものである。
　上記表面処理剤は、最小被覆面積が５５０ｍ２／ｇ以上、１５００ｍ２／ｇ以下である。
　上述の通り、接着剤層１１は、上記表面処理剤により表面処理された無機フィラーを含有する接着剤組成物から形成されているため、接着剤層１１を硬化してなる硬化層も当該無機フィラーを含有するものとなる。ここで、未処理状態では表面に多数のヒドロキシ基を有する無機フィラーであっても、上述のように表面処理されることにより、無機フィラー表面に存在するヒドロキシ基の多くが、表面処理剤が有する反応性基との反応により消失している。
　特に、上記範囲の最小被覆面積を有する表面処理剤は、その他の表面処理剤と比較して、分子内における反応性基以外の部分の分子量が小さく、換言すれば、当該部分の物理的な大きさが小さい。このような表面処理剤は、無機フィラー表面のヒドロキシ基と反応する際に、表面処理剤同士の当該部分での衝突が生じ難い。その結果、表面処理剤とヒドロキシ基との反応が妨げられることなく良好に進行し、無機フィラー表面に存在する大半のヒドロキシ基を消失させるものと推定される。
　このように表面に存在する大半のヒドロキシ基が消失した無機フィラーは、アルカリ性溶液との親和性が比較的低く、そのため、硬化層がアルカリ性溶液に晒されたときに、無機フィラーが硬化層から脱離し難い。ここで、無機フィラーが脱離すると、それにより生じる空隙には空気が存在するものとなり、硬化層が加熱された際には、当該空気が膨張し、それに伴い硬化層全体も膨張する。しかしながら、本実施形態に係る封止シート１を使用して形成される硬化層では、無機フィラーの脱離による空隙が生じ難く、そのため空気の膨張が生じ難いため、加熱による硬化層の膨張が抑制される。
１．接着剤層
（１）無機フィラー
　本実施形態に係る封止シート１では、接着剤組成物に含まれる無機フィラーが表面処理剤により表面処理されている。これにより、硬化層からの当該無機フィラーの脱離が抑制される。また、接着剤組成物が無機フィラーを含有することにより、硬化層が優れた機械的強度を有するものとなり、得られる半導体装置の信頼性が向上する。
　本実施形態に係る封止シート１では、表面にヒドロキシ基を有する無機フィラーについて、表面処理剤による効果が発揮される。かかる無機フィラーとしては、例えば、シリカ、アルミナ、ガラス、酸化チタン、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ほう酸アルミウイスカ、窒化ほう素、結晶性シリカ、非晶性シリカ、ムライト、コージェライト等の複合酸化物、モンモリロナイト、スメクタイト等を材料とするフィラーを例示することができ、これらは１種を単独でまたは２種以上を組み合わせて用いることができる。これらの中でもシリカフィラー、アルミナフィラーを使用することが好ましく、特にシリカフィラーを使用することが好ましい。
　無機フィラーの形状は、粒状、針状、板状、不定型等の何れでもよいものの、これらの中でも球状であることが好ましい。無機フィラーが球状であることにより、表面処理剤による表面処理を効果的に行うことができる。
　上記無機フィラーの平均粒径は、０．０１μｍ以上であることが好ましく、特に０．１μｍ以上であることが好ましく、さらには０．３μｍ以上であることが好ましい。また、上記無機フィラーの平均粒径は、３．０μｍ以下であることが好ましく、特に１．０μｍ以下であることが好ましい。無機フィラーの平均粒径が０．０１μｍ以上であると、無機フィラーの大きさが表面処理剤の分子と比較して十分に大きくなり、無機フィラーの表面における、表面処理剤同士の衝突が生じ難くなり、表面処理が効果的に行われるものとなる。その結果、硬化層をアルカリ性溶液に晒した際に、無機フィラーの脱離が良好に抑制される。一方、無機フィラーの平均粒径が３．０μｍ以下であることで、無機フィラーが、表面処理剤によって表面処理し易い表面積を有するものとなり、効果的に表面処理することが可能となるとともに、硬化層中に無機フィラーが良好に充填され、硬化層がより良好な機械的強度を有するものとなる。なお、本明細書における無機フィラーの平均粒径は、粒度分布測定装置（日機装社製，製品名「ナノトラックＷａｖｅ－ＵＴ１５１」）を使用して、動的光散乱法により測定した値とする。
　また、上記無機フィラーの最大粒径は、０．０５μｍ以上であることが好ましく、特に０．５μｍ以上であることが好ましい。また、当該最大粒径は、５μｍ以下であることが好ましく、特に３μｍ以下であることが好ましい。無機フィラーの最大粒径が上記範囲であることで、硬化層中に無機フィラーを充填し易くなり、硬化層がより優れた機械的強度を有するものとなる。
　表面処理剤は、最小被覆面積が５５０ｍ２／ｇ以上であり、６００ｍ２／ｇ以上であることが好ましい。また、表面処理剤は、最小被覆面積が１５００ｍ２／ｇ以下であり、１２００ｍ２／ｇ以下であることが好ましく、特に１０００ｍ２／ｇ以下であることが好ましい。最小被覆面積が上記範囲であることで、表面処理剤における反応性基以外の部分の分子量が比較的小さいものとなり、すなわち物理的な大きさが比較的小さいものとなり、無機フィラー表面のヒドロキシ基と反応する際に、表面処理剤同士の当該部分での衝突が生じ難いと推定される。そのため、上記最小被覆面積を有する表面処理剤を使用することで、無機フィラー表面に存在するヒドロキシ基を効果的に消失させることができ、その結果、硬化層からの無機フィラーの脱離を効果的に抑制することができる。
　ここで、表面処理剤における最小被覆面積（ｍ２／ｇ）とは、１ｇの表面処理剤を用いて単分子膜を形成した際の当該単分子膜の面積（ｍ２）をいう。最小被覆面積は、表面処理剤の構造等から理論的に算出することができ、例えば、反応性基としてトリアルコキシシラン基を有する表面処理剤を考える場合、当該トリアルコキシシラン基が加水分解して生じるＳｉ（Ｏ）３の構造は、１個のＳｉ原子と３個のＯ原子とをそれぞれ頂点とする四面体となる。ここで、Ｓｉ原子が半径２．１０Åの球形であり、Ｏ原子が半径１．５２Åの球形であり、Ｓｉ－Ｏ結合の距離が１．５１Åであり、２つのＳｉ－Ｏ結合の辺のなす角度が１０９．５°であると仮定する。そして、当該四面体中の３個のＯ原子の全てが、無機フィラー表面のヒドロキシ基と反応するとして、３個のＯ原子が被覆できる最小の円形面積を計算すると、表面処理剤１分子当たり１．３３×１０－１９ｍ２／分子となる。これを、１モル当たりに換算すると８．０１×１０４ｍ２／モルとなり、この１モルあたりの面積を表面処理剤の分子量で除することで、当該表面処理剤の最小被覆面積（ｍ２／ｇ）を得ることができる。
　また、表面処理剤は、シラザン化合物、アルコキシシランおよびシランカップリング剤からなる群から選択される少なくとも１種であることが好ましい。これらの表面処理剤は、表面処理剤における反応性基以外の部分の分子量が比較的小さいものとなり、すなわち物理的な大きさが比較的小さいものとなるため、無機フィラー表面のヒドロキシ基と反応する際に、表面処理剤同士の当該部分での衝突がより生じ難いと推定される。そのため、これらの表面処理剤を使用することで、無機フィラー表面に存在するヒドロキシ基をより効果的に消失させることができ、その結果、硬化層からの無機フィラーの脱離をより効果的に抑制することができる。
　上記シラザン化合物は、下記式（１）
　　　ＳｉＲ３－Ｎ（Ｈ）－ＳｉＲ３　…　（１）
〔式（１）中、Ｒは、それぞれ独立に、炭素数が１以上、６以下である、置換されたまたは置換されていないアルキル基を表す。〕
の構造を有する化合物であることが好ましい。
　上記式（１）において、アルキル基の炭素数は、４以下であることが好ましく、特に２以下であることが好ましい。上記アルキル基の例としては、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基等が挙げられ、これらの中でも、メチル基、エチル基またはプロピル基が好ましく、特にメチル基またはエチル基であることが好ましい。また、アルキル基が置換されている場合、アルキル基が有する水素原子の一部または全部が、フッ素原子、塩素原子、臭素原子等により置換されていることが好ましく、特にフッ素原子により置換されていることが好ましい。
　上記シラザン化合物の具体例としては、１，１，１，３，３，３－ヘキサメチルジシラザン、１，３－ジビニル－１，１，３，３－テトラメチルジシラザン、オクタメチルトリシラザン、ヘキサ（ｔ－ブチル）ジシラザン、ヘキサブチルジシラザン、ヘキサオクチルジシラザン、１，３－ジエチルテトラメチルジシラザン、１，３－ジ－ｎ－オクチルテトラメチルジシラザン、１，３－ジフェニルテトラメチルジシラザン、１，３－ジメチルテトラフェニルジシラザン、１，３－ジエチルテトラメチルジシラザン、１，１，３，３－テトラフェニル－１，３－ジメチルジシラザン、１，３－ジプロピルテトラメチルジシラザン、ヘキサメチルシクロトリシラザン、ヘキサフェニルジシラザン、ジメチルアミノトリメチルシラザン、トリシラザン、シクロトリシラザン、１，１，３，３，５，５－ヘキサメチルシクロトリシラザン等が挙げられ、これらの中でも、１，１，１，３，３，３－ヘキサメチルジシラザンを使用することが好ましい。
　上記アルコキシシランの具体例としては、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリイソプロポキシシラン、メチルトリブトキシシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、ジメチルジメトキシシラン、フェニルトリメトキシシラン、ジフェニルジメトキシシラン、フェニルメチルジメトキシシラン、テトラメトキシシラン、テトラエトキシシラン、テトライソプロポキシシラン、テトラブトキシシラン、３－アミノプロピルトリメトキシシラン、３－（２－アミノエチル）アミノプロピルトリメトキシシラン、３－グリシドキシプロピルトリメトキシシラン、３－グリシドキシプロピルトリエトキシシラン、γ－（メタ）アクリロキシプロピルトリメトキシシラン、（メタ）アクリロキシブチルトリメトキシシラン、ビニルトリメトキシシラン等が挙げられる。これらの中でも、無機フィラーの脱離を効果的に抑制できるという観点から、ジメチルジメトキシシランを使用することが好ましい。なお、本明細書における「（メタ）アクリロキシ」は、アクリロキシおよびメタクリロキシの両方を意味する。他の類似用語についても同様である。
　上記シランカップリング剤の具体例としては、ビニルトリメトキシシラン、ビニルトリエトキシシラン、メタクリロキシプロピルトリメトキシシラン等の重合性不飽和基含有ケイ素化合物、３－グリシドキシプロピルトリメトキシシラン、２－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシ構造を有するケイ素化合物、３－アミノプロピルトリメトキシシラン、Ｎ－（２－アミノエチル）－３－アミノプロピルトリメトキシシラン、Ｎ－（２－アミノエチル）－３－アミノプロピルメチルジメトキシシラン等のアミノ基含有ケイ素化合物、３－クロロプロピルトリメトキシシラン、３－イソシアネートプロピルトリエトキシシラン等が挙げられる。これらは、１種を単独で用いてもよく、２種以上を組み合わせて用いてもよい。
　無機フィラーを表面処理剤で表面処理する方法は、特に限定されず、一般的な方法により行うことができる。例えば、混合機を用いて未処理の無機フィラーを常温にて撹拌し、そこへ表面処理剤を噴霧した後、さらに所定時間撹拌することで表面処理することができる。噴霧後の撹拌時間は、例えば５分以上、１５分以下であることが好ましい。なお、表面処理剤を無機フィラーに十分に定着させるために、上記の操作後、混合機から無機フィラーを取り出して１日以上放置してもよく、また、軽微な加熱処理を行なってもよい。また、均一に表面処理を行うために、表面処理剤の噴霧した後、有機溶媒をさらに添加して、上記撹拌を行ってもよい。混合機としては、公知のものを使用でき、例えば、Ｖブレンダー、リボンブレンダー、バブルコーンブレンダー等のブレンダー、ヘンシェルミキサー、コンクリートミキサー等のミキサー、ボールミル等が挙げられ、これらの中でもミキサーを使用することが好ましい。
　接着剤組成物中に含有される無機フィラーのうち、表面処理剤で表面処理された無機フィラーの割合は、４０質量％以上であることが好ましく、特に５０質量％以上であることが好ましい。当該割合が上記範囲であることで、硬化層からの無機フィラーの脱離を効果的に抑制することと、硬化層が優れた機械的強度を有することとを良好に両立することが可能となる。
　接着剤組成物中における、表面処理剤で表面処理された無機フィラーの含有量は、４０質量％以上であることが好ましく、特に５０質量％以上であることが好ましい。また、当該含有量は、９０質量％以下であることが好ましく、特に８５質量％以下であることが好ましく、さらには８０質量％以下であることが好ましい。表面処理剤で表面処理された無機フィラーの含有量が上記範囲であることで、接着剤層１１がより良好な機械的強度を有するものとなる。
（２）熱硬化性樹脂
　本実施形態に係る封止シート１では、接着剤組成物が熱硬化性樹脂を含有することにより、半導体チップを強固に封止することが可能となる。熱硬化性樹脂としては、接着剤層１１の硬化を可能とするものであれば特に限定されず、例えば、封止材に通常含有される樹脂を使用することができる。具体的には、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、ポリエステル樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂、フェノキシ樹脂、酸無水物化合物、アミン系化合物などが挙げられ、これらは１種を単独でまたは２種以上を組み合わせて用いることができる。これらの中でも、イミダゾール系硬化触媒を使用した硬化に適すという観点から、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、酸無水物化合物およびアミン系化合物を使用することが好ましく、特に、優れた接着性を示すという観点から、エポキシ樹脂、フェノール樹脂、それらの混合物、またはエポキシ樹脂と、フェノール樹脂、メラミン樹脂、尿素樹脂、アミン系化合物および酸無水物系化合物からなる群から選択される少なくとも１種との混合物を使用することが好ましい。
　エポキシ樹脂は、一般的に、加熱を受けると三次元網状化し、強固な硬化物を形成する性質を有する。このようなエポキシ樹脂としては、公知の種々のエポキシ樹脂が用いることができ、具体的には、ビスフェノールＡ、ビスフェノールＦ、レゾルシノール、フェニルノボラック、クレゾールノボラック等のフェノール類のグリシジルエーテル；ブタンジオール、ポリエチレングリコール、ポリプロピレングリコール等のアルコール類のグリシジルエーテル；フタル酸、イソフタル酸、テトラヒドロフタル酸等のカルボン酸のグリシジルエーテル；アニリンイソシアヌレート等の窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂；ビニルシクロヘキサンジエポキシド、３，４－エポキシシクロヘキシルメチル－３，４－ジシクロヘキサンカルボキシレート、２－（３，４－エポキシ）シクロヘキシル－５，５－スピロ（３，４－エポキシ）シクロヘキサン－ｍ－ジオキサン等のように、分子内の炭素－炭素二重結合を例えば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。その他、ビフェニル骨格、トリフェニルメタン骨格、ジシクロヘキサジエン骨格、ナフタレン骨格等を有するエポキシ樹脂を用いることもできる。これらエポキシ樹脂は、１種を単独で、または２種以上を組み合わせて用いることができる。上述したエポキシ樹脂の中でも、ビスフェノールＡのグリシジルエーテル（ビスフェノールＡ型エポキシ樹脂）、ビフェニル骨格を有するエポキシ樹脂（ビフェニル型エポキシ樹脂）、ナフタレン骨格を有するエポキシ樹脂（ナフタレン型エポキシ樹脂）またはこれらの組み合わせを使用することが好ましい。
　フェノール樹脂としては、例えば、ビスフェノールＡ、テトラメチルビスフェノールＡ、ジアリルビスフェノールＡ、ビフェノール、ビスフェノールＦ、ジアリルビスフェノールＦ、トリフェニルメタン型フェノール、テトラキスフェノール、ノボラック型フェノール、クレゾールノボラック樹脂、ビフェニルアラルキル骨格を有するフェノール（ビフェニル型フェノール）等が挙げられ、これらの中でも、ビフェニル型フェノールを使用することが好ましい。これらのフェノール樹脂は、１種を単独でまたは２種以上を組み合わせて用いることができる。なお、硬化性樹脂としてエポキシ樹脂を使用する場合には、エポキシ樹脂との反応性等の観点から、フェノール樹脂を併用することが好ましい。
　接着剤組成物中における熱硬化性樹脂の含有量は、１０質量％以上であることが好ましく、特に１５質量％以上であることが好ましく、さらには、２０質量％以上であることが好ましい。また、当該含有量は、６０質量％以下であることが好ましく、特に５０質量％以下であることが好ましく、さらには４０質量％以下であることが好ましい。当該含有量が１０質量％以上であることで、接着剤層１１の硬化がより十分なものとなり、半導体チップをより強固に封止することができる。また、当該含有量が６０質量％以下であることで、接着剤層１１の意図しない段階での硬化をより抑制することができ、保存安定性がより優れたものとなる。
（３）熱可塑性樹脂
　本実施形態に係る封止シート１では、接着剤組成物が熱可塑性樹脂を含有することにより、接着剤層１１をシート状に形成することが容易となる。そのため、当該熱可塑性樹脂としては、接着剤層をシート状に形成することを可能とするものであれば特に限定されず、例えば、封止材に通常含有される樹脂を使用することができる。熱可塑性樹脂の例としては、フェノキシ系樹脂、オレフィン系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、ポリエステルウレタン系樹脂、アクリル系樹脂、アミド系樹脂、スチレン系樹脂、シラン系樹脂、ゴム系樹脂等が挙げられ、これらは、１種を単独で、または２種以上を組み合わせて用いることができる。
　フェノキシ系樹脂としては、特に限定されないものの、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡ／ビスフェノールＦ共重合型、ビスフェノールＳ型、ビスフェノールアセトフェノン型、ノボラック型、フルオレン型、ジシクロペンタジエン型、ノルボルネン型、ナフタレン型、アントラセン型、アダマンタン型、テルペン型、トリメチルシクロヘキサン型、ビフェノール型、ビフェニル型等が例示され、これらの中でもビスフェノールＡ型フェノキシ樹脂を使用することが好ましい。
　接着剤組成物中における熱可塑性樹脂の含有量は、１質量％以上であることが好ましく、特に３質量％以上であることが好ましく、さらには、５質量％以上であることが好ましい。また、当該含有量は、３０質量％以下であることが好ましく、特に２０質量％以下であることが好ましく、さらには１０質量％以下であることが好ましい。当該含有量が上記範囲であることで、接着剤層１１をシート状に形成することがより容易となる。
（４）イミダゾール系硬化触媒
　本実施形態に係る封止シート１では、接着剤組成物が、イミダゾール系硬化触媒をさらに含有することが好ましい。これにより、熱硬化性樹脂の硬化反応を効果的に進行させることが可能となり、接着剤層１１を良好に硬化することが可能となる。
　イミダゾール系硬化触媒の具体例としては、２－メチルイミダゾール、２－ウンデシルイミダゾール、２－ヘプタデシルイミダゾール、２－エチル－４－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、２－フェニルイミダゾール、２－フェニル－４－メチルイミダゾール、１－ベンジル－２－フェニルイミダゾール、１，２－ジメチルイミダゾール、１－シアノエチル－２－メチルイミダゾール、１－シアノエチル－２－エチル－４－メチルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノエチル－２－フェニルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、２－フェニル－４，５－ジ（ヒドロキシメチル）イミダゾールなどが挙げられ、反応性の観点から、２－エチル－４－メチルイミダゾールを使用することが好ましい。なお、イミダゾール系硬化触媒は、１種を単独で使用してもよく、２種以上を併用してもよい。
　接着剤組成物中におけるイミダゾール系硬化触媒の含有量は、０．０１質量％以上であることが好ましく、特に０．０５質量％以上であることが好ましく、さらには、０．１質量％以上であることが好ましい。また、当該含有量は、２．０質量％以下であることが好ましく、特に１．５質量％以下であることが好ましく、さらには１．０質量％以下であることが好ましい。当該含有量が上記範囲であることで、接着剤層１１をより良好に硬化することが可能となる。
（５）その他の成分
　接着剤組成物は、前述した表面処理剤により表面処理された無機フィラーに加えて、別の無機フィラーをさらに含有してもよい。この場合、当該別の無機フィラーは、アルカリ性溶液の処理によって硬化層から脱離し難いものであることが好ましく、特に、表面にヒドロキシ基を実質的に有しない無機フィラーであることが好ましい。あるいは、当該別の無機フィラーは、アルカリ性溶液の処理によって硬化層から脱離する場合があるものの、当該脱離が硬化層の膨張に殆ど寄与しない程度にしか生じないような無機フィラーであってもよい。
　また、接着剤組成物は、さらに、可塑剤、安定剤、粘着付与材、着色剤、カップリング剤、帯電防止剤、酸化防止剤等を含有してもよい。
（６）接着剤層の厚さ
　接着剤層１１の厚さは、封止の用途や、封止後の硬化した接着剤層１１の厚さ等を考慮して設定することができるが、例えば、２μｍ以上であることが好ましく、特に５μｍ以上であることが好ましく、さらには１０μｍ以上であることが好ましい。また、当該厚さは、５００μｍ以下であることが好ましく、特に３００μｍ以下であることが好ましく、さらには１００μｍ以下であることが好ましい。接着剤層１１の厚さが２μｍ以上であることで、接着剤層１１を半導体チップの周囲に効果的に埋め込むことができる。また、接着剤層１１の厚さが５００μｍ以下であることで、封止後のチップを保護する効果を良好に得ることができる。
２．剥離シート
　本実施形態に係る封止シート１は、剥離シート１２を備えていてもよい。剥離シート１２の構成は任意であり、例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステルフィルム、ポリプロピレン、ポリエチレン等のポリオレフィンフィルムなどのプラスチックフィルムが挙げられる。これらの剥離面（封止シート１の接着剤層１１と接する面）には、剥離処理が施されていることが好ましい。剥離処理に使用される剥離剤としては、例えば、シリコーン系、フッ素系、長鎖アルキル系等の剥離剤が挙げられる。
　剥離シート１２の厚さについては特に制限はないが、通常２０μｍ以上、２５０μｍ以下である。
３．封止シートの製造方法
　本実施形態に係る封止シート１は、従来の封止シートと同様に製造することができる。例えば、接着剤組成物、および所望によりさらに溶媒または分散媒を含有する塗工液を調製し、剥離シート１２の剥離面上に、ダイコーター、カーテンコーター、スプレーコーター、スリットコーター、ナイフコーター等によりその塗工液を塗布して塗膜を形成し、当該塗膜を乾燥させることにより封止シート１を製造することができる。塗工液は、塗布を行うことが可能であればその性状は特に限定されず、接着剤層１１を形成するための成分を溶質として含有する場合もあれば、分散質として含有する場合もある。剥離シート１２は工程材料として剥離してもよいし、封止に使用するまでの間、接着剤層１１を保護していてもよい。
　また、封止シート１の両面に剥離シート１２がそれぞれ積層された積層体の製造方法としては、前述の剥離シート１２の剥離面上に塗工液を塗布して塗膜を形成し、これを乾燥させて接着剤層１１と剥離シート１２とからなる積層体を形成し、この積層体の接着剤層１１における剥離シート１２とは反対の面を他の剥離シート１２の剥離面に貼付して、剥離シート１２／接着剤層１１／剥離シート１２からなる積層体を得ることができる。この積層体における剥離シート１２の少なくとも一方は工程材料として剥離してもよいし、封止に使用するまでの間、接着剤層１１を保護していてもよい。なお、上記溶媒としては、トルエン、酢酸エチル、メチルエチルケトンの有機溶媒等が挙げられる。
〔半導体装置の製造方法〕
　本実施形態に係る封止シート１を使用して、半導体装置を製造することができる。特に、この製造方法は、封止シート１を使用して半導体チップを封止する工程、および当該封止により得られた封止体をアルカリ性溶液により処理する工程を含む。このような半導体装置の製造方法の例としては、基板内に内蔵される半導体チップを封止する工程を含む、チップ内蔵基板を製造する方法、粘着シート上において半導体チップを封止する工程を含む方法、封止体の表面に凹凸を形成する工程を含む方法等が挙げられる。具体的には、以下に説明する第１の態様、第２の態様および第３の態様に係る半導体装置の製造方法が挙げられる。
１．第１の態様に係る半導体装置の製造方法
　第１の態様に係る半導体装置の製造方法は、基材の少なくとも一方の面上に１または２以上の半導体チップを設ける工程（以下、第１の態様に係る製造方法について「準備工程」という場合がある。）、少なくとも当該半導体チップを覆うように、本実施形態に係る封止シート１における接着剤層１１を積層する工程（以下、当該方法について「積層工程」という場合がある。）、および当該接着剤層１１を硬化することで、当該接着剤層１１が硬化してなる硬化層と、当該硬化層により封止された半導体チップと、基材とを備える封止体を得る工程（以下、当該方法について「硬化工程」という場合がある。）、硬化層における基材とは反対側の面から、硬化層と半導体チップとの界面までを貫通する孔を形成する工程（以下、当該方法について「孔形成工程」という場合がある。）、当該孔が形成された封止体をアルカリ性溶液に晒すことで、当該孔をデスミア処理する工程（以下、当該方法について「アルカリ処理工程」という場合がある。）、および当該孔を通じて半導体チップに電気的に接続された電極を形成することで、チップ内蔵基板を得る工程（以下、当該方法について「電極形成工程」という場合がある。）を含む。
　図２および図３には、第１の態様に係る半導体装置の製造方法の一例を説明する断面図が示される。最初に、図２（ａ）に示されるように、準備工程として、基材３の両面上に半導体チップ２を設ける。本実施形態では、基材３の一方の面に設けられた半導体チップ２と、基材３の他方の面に設けられた半導体チップ２とが、基材３を平面視した場合に重ならない位置に設けられている。基材３上に半導体チップ２を設ける手法は特に限定されず、一般的な手法を採用することができる。例えば、ピックアップ装置を用いて、半導体チップ２が基材３の所定の位置に載置される。半導体チップ２は、粘着剤、接着剤等を使用して、基材３上に固定されてもよい。基材３の材料としては、チップ内蔵基板の製造に一般的に使用される基材を使用することができる。
　続いて、図２（ｂ）に示されるように、積層工程として、基材３の両面側に、本実施形態に係る封止シート１における接着剤層１１を積層する。当該積層により、基材３上に設けられた半導体チップ２は、接着剤層１１により覆われる。接着剤層１１を積層する際、封止シート１における剥離シート１２とは反対側の面を基材３に積層した後、剥離シート１２を接着剤層１１から剥離する。接着剤層１１を積層する際には、半導体チップ２の周囲に空間が生じないように積層することが好ましい。
　次に、図２（ｃ）に示されるように、硬化工程として、接着剤層１１を硬化して、硬化層１１’を形成する。当該硬化は、接着剤層１１を加熱することにより行うことが好ましい。当該硬化により、硬化層１１’と、硬化層１１’により封止された半導体チップ２と、基材３とを備える封止体４が得られる。
　次に、図３（ａ）に示されるように、孔形成工程として、硬化層１１’を貫通する孔５を形成する。具体的には、硬化層１１’における基材３とは反対側の面から、硬化層１１’と半導体チップ２との界面までを貫通する孔５を形成する。図３（ａ）の断面図では、１つの半導体チップ２に対して２つの孔５が形成された様子が示されている。孔５の形成は一般的な手法を用いて行うことができ、例えば、硬化層１１’における基材３とは反対の面にレーザーを照射することで孔５を形成することができる。このようなレーザー照射は、孔を形成する際に一般的なレーザー照射装置を使用して、一般的な照射条件にて行うことができる。
　次に、アルカリ処理工程として、孔５が形成された封止体４をアルカリ性溶液に晒す。上記孔形成工程では、硬化層１１’に孔５を形成する際に、硬化層１１’を構成する成分の残渣（スミア）が発生し、当該スミアが孔５内に残ることがある。このようなスミアは、封止体４をアルカリ性溶液に晒すことによって除去することができる。このような処理はデスミア処理とも呼ばれ、孔５内のスミアを除去することで、後述する電極成形工程において孔５内に電極を形成した際に、当該電極の導通不良を抑制することができる。アルカリ性溶液に晒す処理は、一般的な手法により行うことができ、例えば、３０℃以上、１２０℃以下のアルカリ性溶液中に、封止体４を１５分間浸漬させることで行うことができる。
　上記アルカリ性溶液としては、デスミア処理に一般的に使用される溶液（デスミア液）を使用することができ、例えば、過マンガン酸カリウムを含有する水酸化ナトリウム溶液、過マンガン酸ナトリウムおよび水酸化ナトリウムを含有する水溶液等を使用することができる。また、上記アルカリ性溶液としては、過マンガン酸ナトリウムおよび水酸化ナトリウムを含有する水溶液の他に、水酸化カリウムを含有する水溶液等も使用することができる。
　最後に、図３（ｂ）に示されるように、電極形成工程として、孔５内に電極６を形成する。当該電極６は、孔５を通じて半導体チップ２に電気的に接続されている。電極６の形成は、一般的な手法により行うことができる。例えば、硬化層１１’における孔５を形成した面に対して、銅といった金属を用いたメッキ処理を行い、孔５に対して当該金属を埋め込む。続いて、メッキされた当該金属における不要な部分をエッチング等により除去し、残る金属片として電極６を形成することができる。なお、電極６を形成することにより、チップ内蔵基板７を得ることができる。
　本実施形態に係る封止シート１を用いて形成される硬化層１１’は、前述した表面処理剤により表面処理された無機フィラーを含有する。当該無機フィラーは、その表面に存在するヒドロキシ基の大半が表面処理剤との反応により消失している。このような無機フィラーは、アルカリ性溶液との親和性が低く、そのため、アルカリ処理工程において硬化層１１’をアルカリ性溶液に晒したときに、硬化層１１’から無機フィラーが脱離し難いものとなる。その結果、半導体装置のその後の製造工程や、製造された半導体装置の使用時において、硬化層１１’の温度が上昇した場合であっても硬化層１１’の膨張が抑制される。したがって、本実施形態に係る封止シート１を使用することで、良好な性能を有する半導体装置を製造することができる。
　なお、第１の態様に係る半導体装置の製造方法により得られるチップ内蔵基板７では、所定の半導体チップ２が内部に埋め込まれている分、基板表面に実装される半導体チップの数を減らすことができるため、基板の表面積を縮小することができる。すなわち、基板の小型化が可能となる。また、導体チップや半導体デバイスといった全ての電子部品を基板表面に実装する場合と比較して、内蔵される半導体チップと、表面に実装される電子部品との間の配線の長さを短縮することができ、これにより、電気特性を向上できるとともに、実装後の基板における電子部品の高密度化も可能となる。
２．第２の態様に係る半導体装置の製造方法
　第２の態様に係る半導体装置の製造方法は、粘着シートの粘着面上に１または２以上の半導体チップを設ける工程（以下、第２の態様に係る製造方法について「準備工程」という場合がある。）、少なくとも当該半導体チップを覆うように、本実施形態に係る封止シート１における接着剤層１１を積層する工程（以下、当該方法について「接着剤層積層工程」という場合がある。）、当該接着剤層１１を硬化することで、当該接着剤層１１が硬化してなる硬化層と、当該硬化層により封止された半導体チップとを備える封止体を得る工程（以下、当該方法について「硬化工程」という場合がある。）、当該封止体から当該粘着シートを剥離する工程（以下、当該方法について「剥離工程」という場合がある。）、当該粘着シートの剥離により露出した封止体の面に、層間絶縁膜を積層する工程（以下、当該方法について「層間絶縁膜積層工程」という場合がある。）、層間絶縁膜における封止体とは反対側の面から、層間絶縁膜と半導体チップとの界面までを貫通する孔を形成する工程（以下、当該方法について「孔形成工程」という場合がある。）、孔が形成された層間絶縁膜が積層された封止体をアルカリ性溶液に晒すことで、孔をデスミア処理する工程（以下、当該方法について「アルカリ処理工程」という場合がある。）、および孔を通じて半導体チップに電気的に接続された電極を形成する工程（以下、当該方法について「電極形成工程」という場合がある。）を含む。
　図４および図５には、第２の態様に係る半導体装置の製造方法の一例を説明する断面図が示される。最初に、図４（ａ）に示されるように、準備工程として、粘着シート８の片面上に半導体チップ２を設ける。粘着シート８上に半導体チップ２を設ける手法は特に限定されず、一般的な手法を採用することができる。例えば、ピックアップ装置を用いて、半導体チップ２が粘着シート８の所定の位置に載置される。この場合、粘着シート８の粘着性を有する面上に半導体チップ２を設けることが好ましい。粘着シート８としては、当該シートが発揮する粘着力によって、当該シート上に半導体チップ２を固定できるものであれば特に限定されず、基材と、当該基材に積層された粘着剤層とからなるものであってよく、または、自己粘着性を有する基材であってもよい。また、このような基材および粘着剤層は、後述する硬化工程における加熱に耐えうる耐熱性を有することが好ましい。さらに、粘着剤層は、エネルギー線硬化性であることが好ましい。これにより、エネルギー線の照射により粘着剤層を硬化させ、粘着シート８の粘着力を低下させることが可能となる。その結果、後述する剥離工程において、封止体６から粘着シート８を剥離することが容易となる。
　続いて、図４（ｂ）に示されるように、接着剤層積層工程として、粘着シート８における半導体チップ２が設けられた面側に、本実施形態に係る封止シート１における接着剤層１１を積層する。当該積層により、粘着シート８上に設けられた半導体チップ２は、接着剤層１１により覆われる。接着剤層１１を積層する際、封止シート１における剥離シート１２とは反対側の面を粘着シート８に積層した後、剥離シート１２を接着剤層１１から剥離する。接着剤層１１を積層する際には、半導体チップ２の周囲に空間が生じないように積層することが好ましい。
　次に、図４（ｃ）に示されるように、硬化工程として、接着剤層１１を硬化して、硬化層１１’を形成する。当該硬化は、接着剤層１１を加熱することにより行うことが好ましい。当該硬化により、硬化層１１’と、硬化層１１’により封止された半導体チップ２とを備える封止体４が得られる。
　次に、図４（ｄ）に示されるように、剥離工程として、封止体４から粘着シート８を剥離する。前述の通り、粘着シート８がエネルギー線硬化性を有する粘着剤層を備える場合、剥離の前に、粘着剤層に対してエネルギー線を照射して、硬化させることで、粘着シート８の粘着力を低下させ、当該剥離を容易に行うことが可能となる。
　次に、図５（ａ）に示されるように、層間絶縁膜積層工程として、粘着シート８の剥離により露出した封止体４の面に、層間絶縁膜９を積層する。層間絶縁膜９としては、一般的な手法により積層することができ、例えば、ＣＶＤ法、スピンコート法、ディップコート法、スプレー法等により、シリコン系材料、有機ポリマー、シリコン酸化膜等を封止体４上に製膜することで、層間絶縁膜９を形成することができる。
　次に、図５（ｂ）に示されるように、孔形成工程として、層間絶縁膜９を貫通する孔５を形成する。具体的には、層間絶縁膜９における基材３とは反対側の面から、層間絶縁膜９と半導体チップ２との界面までを貫通する孔５を形成する。図５（ｂ）の断面図では、１つの半導体チップ２に対して２つの孔５が形成された様子が示されている。孔５の形成は、一般的な方法で行ってよく、例えば、層間絶縁膜９における基材３とは反対の面にレーザーを照射することで孔５を形成してもよい。このようなレーザー照射は、孔の形成に一般的なレーザー照射装置を使用して、一般的な照射条件にて行うことができる。
　次に、アルカリ処理工程として、孔５が形成された層間絶縁膜９が積層された封止体４をアルカリ性溶液に晒す。上記孔形成工程では、層間絶縁膜９に孔５を形成する際、層間絶縁膜９を構成する成分の残渣（スミア）が発生し、当該スミアが孔５内に残ることがある。アルカリ処理工程により、孔５内のスミアを除去することができ、後述する電極成形工程において孔５内に電極を形成した際に、当該電極の導通不良を抑制することができる。ここにおいて、アルカリ性溶液に晒す手法およびアルカリ性溶液の種類は、第１の態様に係る半導体装置の製造方法において説明した手法および種類を使用することができる。
　最後に、図５（ｃ）に示されるように、電極形成工程として、孔５内に電極６を形成する。当該電極６は、孔５を通じて半導体チップ２に電気的に接続されている。電極６の形成は、一般的な手法により行うことができ、例えば、第１の態様に係る半導体装置の製造方法において説明した電極６の形成の手法を使用することができる。
　本実施形態に係る封止シート１を用いて形成される硬化層１１’は、前述した表面処理剤により表面処理された無機フィラーを含有する。当該無機フィラーは、その表面に存在するヒドロキシ基の大半が表面処理剤との反応により消失している。このような無機フィラーは、アルカリ性溶液との親和性が低く、そのため、アルカリ処理工程において硬化層１１’をアルカリ性溶液に晒したときに、硬化層１１’から無機フィラーが脱離し難いものとなる。その結果、半導体装置のその後の製造工程や、製造された半導体装置の使用時において、硬化層１１’の温度が上昇した場合であっても硬化層１１’の膨張が抑制される。したがって、本実施形態に係る封止シート１を使用することで、良好な性能を有する半導体装置を製造することができる。
　なお、第２の態様に係る半導体装置の製造方法によれば、半導体装置として、ファンアウト型ウエハレベルパッケージといった半導体パッケージ等を製造することができる。
３．第３の態様に係る半導体装置の製造方法
　第３の態様に係る半導体装置の製造方法は、基材の少なくとも一方の面上または粘着シートの粘着面上に１または２以上の半導体チップを設ける工程（以下、第３の態様に係る製造方法について「準備工程」という場合がある。）、少なくとも当該半導体チップを覆うように、本実施形態に係る封止シート１における接着剤層１１を積層する工程（以下、当該方法について「積層工程」という場合がある。）、当該接着剤層１１を硬化することで、当該接着剤層１１が硬化してなる硬化層と、当該硬化層により封止された半導体チップとを備える封止体を得る工程（以下、当該方法について「硬化工程」という場合がある。）、および、当該封止体をアルカリ性溶液に晒すことで、当該封止体の表面に凹凸を形成する工程（以下、当該方法について「アルカリ処理工程」という場合がある。）を含む。
　第３の態様に係る半導体装置の製造方法における、準備工程、積層工程および硬化工程は、第１の態様に係る半導体装置の製造方法において説明した各工程と同様に行うことができる。
　一方、第３の態様に係る半導体装置の製造方法では、アルカリ処理工程として、上記封止体４をアルカリ性溶液に晒すことで、当該封止体４の表面に凹凸を形成する。この処理の条件は、形成する凹凸に応じて適宜することができ、例えば、上記封止体４を６０℃以上、９０℃以下のアルカリ性溶液中に、封止体４を５分間浸漬させることで行うことができる。また、アルカリ性溶液も、形成する凹凸に応じて適宜選択され、例えば、第１の態様に係る半導体装置の製造方法の説明において挙げたアルカリ性溶液を使用することができる。
　本実施形態に係る封止シート１を用いて形成される硬化層１１’は、前述した表面処理剤により表面処理された無機フィラーを含有する。当該無機フィラーは、その表面に存在するヒドロキシ基の大半が表面処理剤との反応により消失している。このような無機フィラーは、アルカリ性溶液との親和性が低く、そのため、アルカリ処理工程において硬化層１１’をアルカリ性溶液に晒したときに、硬化層１１’から無機フィラーが脱離し難いものとなる。その結果、半導体装置のその後の製造工程や、製造された半導体装置の使用時において、硬化層１１’の温度が上昇した場合であっても硬化層１１’の膨張が抑制される。したがって、本実施形態に係る封止シート１を、アルカリ性溶液を用いた表面凹凸形成の工程を備える半導体装置の製造方法に用いる場合にも、良好な性能を有する半導体装置を製造することができる。
　以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
　以下、実施例および試験例等を示すことにより本発明をさらに詳細に説明するが、本発明は下記の試験例等に何ら限定されるものではない。
〔実施例１～２および比較例１～２〕
　表１に示す構成成分を混合し、メチルエチルケトンにて希釈して、固形分濃度が４０質量％である接着剤組成物塗工液を得た。当該塗工液を、片面がシリコーン剥離処理された剥離フィルム（リンテック社製，製品名「ＳＰ－ＰＥＴ３８１０３１」）の剥離面上に塗布し、得られた塗膜をオーブンにて１００℃で１分間乾燥することで、厚さ２５μｍの接着剤層と剥離フィルムとからなる封止シートを得た。
　なお、表１に示される無機フィラーの表面処理は、ナスフラスコ中において、メチルエチルケトンと未処理の無機フィラー１００質量部とを４０℃にて撹拌した後、表面処理剤を１質量部添加し、さらに１８０分間撹拌することで行った。
〔試験例１〕（表面観察）
　実施例および比較例で作製した封止シートを銅張り積層板上にラミネートした後、１００℃で６０分間加熱し、さらに１７０℃で６０分間加熱することにより、接着剤層を硬化させた。硬化後の接着剤層を含む封止シートと銅張り積層板との積層体を、アルカリ性溶液としての過マンガン酸カリウムを含有する水酸化ナトリウム溶液中に８０℃で１５分間浸漬した。当該浸漬後の測定用サンプルの表面を、走査型電子顕微鏡（日立製作所社製，製品名「Ｓ－４７００」）を用いて、加速電圧１０ｋＶ、傾斜角３０度、倍率１００００倍の条件で撮影した。得られた写真を図６～９に示す。ここで、図６には実施例１に係る写真が、図７には実施例２に係る写真が、図８には比較例１に係る写真が、図９には比較例２に係る写真がそれぞれ示される。
　図６および７に示される写真から、実施例１および２の硬化層の表面には、白色の粒が均一に存在していることがわかる。この白色の粒は、残存している無機フィラーである。すなわち、実施例１および２の封止シートを用いて形成された硬化層では、アルカリ性溶液による処理後においても、その表面から無機フィラーの脱離が殆ど生じなかったことがわかる。
　これに対し、図８および図９に示される写真から、比較例１および２の硬化層の表面には、黒色のくぼみが多数存在する様子がわかる。この黒色のくぼみは、無機フィラーが脱離して生じた空洞である。すなわち、比較例１および２の封止シートを用いて形成された硬化層では、アルカリ性溶液による処理により、多数の無機フィラーが脱離したことがわかる。
　ここで、表１に示す構成成分の詳細は以下の通りである。
［熱可塑性樹脂］
　ＢｉｓＡ型フェノキシ樹脂：ビスフェノールＡ型フェノキシ樹脂（三菱化学社製，製品名「ｊＥＲ１２５６」）
［熱硬化性樹脂］
　ＢｉｓＡ型エポキシ樹脂：ビスフェノールＡ型エポキシ樹脂（三菱化学社製，製品名「ｊＥＲ８２８」）
　ビフェニル型エポキシ樹脂：ビフェニル型エポキシ樹脂（日本化薬社製，製品名「ＮＣ－３０００－Ｌ」）
　ナフタレン型エポキシ樹脂：ナフタレン型エポキシ樹脂（ＤＩＣ社製，製品名「ＨＰ－４７００」）
　ビフェニル型フェノール：ビフェニル型フェノール（明和化成社製，製品名「ＭＥＨＣ－７８５１－ＳＳ」）
［硬化触媒］
　イミダゾール系熱硬化触媒：２－エチル－４－メチルイミダゾール（四国化成社製，製品名「２Ｅ４ＭＺ」）
［無機フィラー］
　シラザン処理シリカフィラー：シリカフィラー（アドマテックス社製，製品名「ＳＯ－Ｃ２」，平均粒径：０．５μｍ，最大粒径：２μｍ，形状：球状）を、１，１，１，３，３，３－ヘキサメチルジシラザン（信越化学社製，製品名「ＳＺ－３１」，最小被覆面積：９６７ｍ２／ｇ）を用いて表面処理したもの
　ジメチルジメトキシシラン処理シリカフィラー：シリカフィラー（アドマテックス社製，製品名「ＳＯ－Ｃ２」，平均粒径：０．５μｍ，最大粒径：２μｍ，形状：球状）を、ジメチルジメトキシシラン（信越化学社製，製品名「ＫＢＭ－２２」，最小被覆面積：６４９ｍ２／ｇ）を用いて表面処理したもの
　エポキシシラン処理シリカフィラー：シリカフィラー（アドマテックス社製，製品名「ＳＯ－Ｃ２」，平均粒径：０．５μｍ，最大粒径：２μｍ，形状：球状）を、３－グリシドキシプロピルトリメトキシシラン（信越化学社製，製品名「ＫＢＭ－４０３」，最小被覆面積：３３０ｍ２／ｇ）を用いて表面処理したもの
　ビニルシラン処理シリカフィラー：シリカフィラー（アドマテックス社製，製品名「ＳＯ－Ｃ２」，平均粒径：０．５μｍ，最大粒径：２μｍ，形状：球状）を、ビニルトリメトキシシラン（信越化学社製，製品名「ＫＢＭ－１００３」，最小被覆面積：５１５ｍ２／ｇ）を用いて表面処理したもの
Figure JPOXMLDOC01-appb-T000001
　以上のように、実施例で得られた封止シートは、アルカリ性溶液による処理によっても硬化層からの無機フィラーの脱離が生じ難くかった。
　本発明に係る封止シートは、硬化層からの無機フィラーの脱離が生じ難く、それにより、加熱によって硬化層が膨張し難いため、チップ内蔵基板やファンアウト型ウエハレベルパッケージといった半導体装置の製造に好適に利用することができる。
１…封止シート
　１１…接着剤層
　１１’…硬化層
　１２…剥離シート
２…半導体チップ
３…基材
４…封止体
５…孔
６…電極
７…チップ内蔵基板
８…粘着シート
９…層間絶縁膜

Claims (11)

  1. 　アルカリ性溶液を用いた処理工程を有する半導体装置の製造方法において、基板内に内蔵される半導体チップの封止または粘着シート上における半導体チップの封止に用いられる封止シートであって、
    　前記封止シートは、少なくとも硬化性の接着剤層を備え、
    　前記接着剤層は、熱硬化性樹脂、熱可塑性樹脂、および最小被覆面積が５５０ｍ２／ｇ以上、１５００ｍ２／ｇ以下である表面処理剤により表面処理された無機フィラーを含有する接着剤組成物から形成されたものであることを特徴とする封止シート。
  2. 　前記表面処理剤は、シラザン化合物、アルコキシシランおよびシランカップリング剤からなる群から選択される少なくとも１種であることを特徴とする請求項１に記載の封止シート。
  3. 　前記シラザン化合物は、下記式（１）
    　　　ＳｉＲ３－Ｎ（Ｈ）－ＳｉＲ３　…　（１）
    〔式（１）中、Ｒは、それぞれ独立に、炭素数が１以上、６以下である、置換されたまたは置換されていないアルキル基を表す。〕
    の構造を有する化合物であることを特徴とする請求項２に記載の封止シート。
  4. 　前記無機フィラーは、シリカフィラーまたはアルミナフィラーであることを特徴とする請求項１～３のいずれか一項に記載の封止シート。
  5. 　前記無機フィラーの平均粒径は、０．０１μｍ以上、３．０μｍ以下であることを特徴とする請求項１～４のいずれか一項に記載の封止シート。
  6. 　前記無機フィラーの最大粒径は、０．０５μｍ以上、５．０μｍ以下であることを特徴とする請求項１～５のいずれか一項に記載の封止シート。
  7. 　前記無機フィラーは、球状であることを特徴とする請求項１～６のいずれか一項に記載の封止シート。
  8. 　前記接着剤組成物は、イミダゾール系硬化触媒をさらに含有することを特徴とする請求項１～７のいずれか一項に記載の封止シート。
  9. 　基材の少なくとも一方の面上に１または２以上の半導体チップを設ける工程、
    　少なくとも前記半導体チップを覆うように、請求項１～８のいずれか一項に記載の封止シートにおける前記接着剤層を積層する工程、
    　前記接着剤層を硬化することで、前記接着剤層が硬化してなる硬化層と、前記硬化層により封止された前記半導体チップと、前記基材とを備える封止体を得る工程、
    　前記硬化層における前記基材とは反対側の面から、前記硬化層と前記半導体チップとの界面までを貫通する孔を形成する工程、
    　前記孔が形成された前記封止体をアルカリ性溶液に晒すことで、前記孔をデスミア処理する工程、および
    　前記孔を通じて前記半導体チップに電気的に接続された電極を形成することで、チップ内蔵基板を得る工程
    を含むことを特徴とする半導体装置の製造方法。
  10. 　粘着シートの粘着面上に１または２以上の半導体チップを設ける工程、
    　少なくとも前記半導体チップを覆うように、請求項１～８のいずれか一項に記載の封止シートにおける前記接着剤層を積層する工程、
    　前記接着剤層を硬化することで、前記接着剤層が硬化してなる硬化層と、前記硬化層により封止された前記半導体チップとを備える封止体を得る工程、
    　前記封止体から前記粘着シートを剥離する工程、
    　前記粘着シートの剥離により露出した前記封止体の面に、層間絶縁膜を積層する工程、
    　前記層間絶縁膜における前記封止体とは反対側の面から、前記層間絶縁膜と前記半導体チップとの界面までを貫通する孔を形成する工程、
    　前記孔が形成された前記層間絶縁膜が積層された前記封止体をアルカリ性溶液に晒すことで、前記孔をデスミア処理する工程、および
    　前記孔を通じて前記半導体チップに電気的に接続された電極を形成する工程
    を含むことを特徴とする半導体装置の製造方法。
  11. 　基材の少なくとも一方の面上または粘着シートの粘着面上に１または２以上の半導体チップを設ける工程、
    　少なくとも前記半導体チップを覆うように、請求項１～８のいずれか一項に記載の封止シートにおける前記接着剤層を積層する工程、
    　前記接着剤層を硬化することで、前記接着剤層が硬化してなる硬化層と、前記硬化層により封止された前記半導体チップとを備える封止体を得る工程、および
    　前記封止体をアルカリ性溶液に晒すことで、前記封止体の表面に凹凸を形成する工程
    を含むことを特徴とする半導体装置の製造方法。
PCT/JP2018/003726 2017-03-03 2018-02-05 封止シート、および半導体装置の製造方法 WO2018159217A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018520628A JP6357289B1 (ja) 2017-03-03 2018-02-05 封止シート、および半導体装置の製造方法
KR1020197016700A KR20190122642A (ko) 2017-03-03 2018-02-05 봉지 시트, 및 반도체 장치의 제조 방법
US16/488,531 US20200006167A1 (en) 2017-03-03 2018-02-05 Sealing sheet and method for producing semiconductor device
CN201880015474.XA CN110383465A (zh) 2017-03-03 2018-02-05 密封片及半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017040576 2017-03-03
JP2017-040576 2017-03-03

Publications (1)

Publication Number Publication Date
WO2018159217A1 true WO2018159217A1 (ja) 2018-09-07

Family

ID=63369992

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/003726 WO2018159217A1 (ja) 2017-03-03 2018-02-05 封止シート、および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20200006167A1 (ja)
KR (1) KR20190122642A (ja)
CN (1) CN110383465A (ja)
TW (1) TWI763782B (ja)
WO (1) WO2018159217A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251368A (ja) * 2012-05-31 2013-12-12 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2015106698A (ja) * 2013-12-02 2015-06-08 味の素株式会社 半導体装置の製造方法
WO2015119283A1 (ja) * 2014-02-10 2015-08-13 株式会社日本触媒 シリカ粒子、その粒子を含む樹脂組成物、ならびに、その用途
JP2016103625A (ja) * 2014-11-17 2016-06-02 日東電工株式会社 封止用シート、及び、半導体装置
JP2016213321A (ja) * 2015-05-08 2016-12-15 日立化成株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
WO2013172328A1 (ja) * 2012-05-14 2013-11-21 リンテック株式会社 接着性樹脂層付シートおよび半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251368A (ja) * 2012-05-31 2013-12-12 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2015106698A (ja) * 2013-12-02 2015-06-08 味の素株式会社 半導体装置の製造方法
WO2015119283A1 (ja) * 2014-02-10 2015-08-13 株式会社日本触媒 シリカ粒子、その粒子を含む樹脂組成物、ならびに、その用途
JP2016103625A (ja) * 2014-11-17 2016-06-02 日東電工株式会社 封止用シート、及び、半導体装置
JP2016213321A (ja) * 2015-05-08 2016-12-15 日立化成株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN110383465A (zh) 2019-10-25
TW201833275A (zh) 2018-09-16
US20200006167A1 (en) 2020-01-02
KR20190122642A (ko) 2019-10-30
TWI763782B (zh) 2022-05-11

Similar Documents

Publication Publication Date Title
WO2001060938A1 (en) Adhesive composition, process for producing the same, adhesive film made with the same, substrate for semiconductor mounting, and semiconductor device
JP6089567B2 (ja) 電子部品被覆用熱硬化性接着シートおよびその製造方法ならびにそれを用いた電子部材の製造方法
WO2015098833A1 (ja) 半導体パッケージの製造方法
CN107210274B (zh) 密封用膜及使用该密封用膜的电子部件装置
WO2015098829A1 (ja) 半導体パッケージの製造方法
WO2012090360A1 (ja) 金属ベース回路基板、金属ベース回路基板の製造方法
TW201921605A (zh) 半導體元件保護用材料及半導體裝置
JP2018148124A (ja) 封止シート、および半導体装置の製造方法
JP2004161886A (ja) 半導体封止用硬化性接着剤組成物および接着シート
JP2019129179A (ja) 半導体装置の製造方法
TW202124505A (zh) 樹脂組合物、硬化物、複合成形體、半導體裝置
JP6357289B1 (ja) 封止シート、および半導体装置の製造方法
WO2018159217A1 (ja) 封止シート、および半導体装置の製造方法
JP2006117824A (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート
JP2009124133A (ja) 接着部材、半導体素子搭載用支持部材及び半導体装置
WO2018159619A1 (ja) 封止シート、および半導体装置の製造方法
JP6960459B2 (ja) 半導体装置の製造方法
TW201915092A (zh) 樹脂薄片及其製造方法
JP7414162B2 (ja) 発光素子パッケージ及びその製造方法
JP7022133B2 (ja) 半導体装置の製造方法および積層シート
JP2007266394A (ja) 半導体用接着剤シート、これを用いた半導体接続用基板および半導体装置
TW202222881A (zh) 密封用之樹脂組成物
JP2023152859A (ja) 放熱シート積層体、及び放熱シート積層体の製造方法
JPWO2019188255A1 (ja) 樹脂シートおよびその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018520628

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18760424

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197016700

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18760424

Country of ref document: EP

Kind code of ref document: A1