CN105849880A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN105849880A
CN105849880A CN201480070975.XA CN201480070975A CN105849880A CN 105849880 A CN105849880 A CN 105849880A CN 201480070975 A CN201480070975 A CN 201480070975A CN 105849880 A CN105849880 A CN 105849880A
Authority
CN
China
Prior art keywords
chip
resin sheet
thermosetting resin
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480070975.XA
Other languages
English (en)
Inventor
志贺豪士
盛田浩介
石坂刚
饭野智绘
石井淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013270095A external-priority patent/JP2015126124A/ja
Priority claimed from JP2014098074A external-priority patent/JP2015216230A/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105849880A publication Critical patent/CN105849880A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供可制造空隙少的半导体装置的半导体装置的制造方法。一种半导体装置的制造方法，其包括如下工序：层叠体具备芯片安装基板、在芯片安装基板上配置的热固性树脂片、以及具备与热固性树脂片接触的中央部和在中央部的周边配置的周边部的膜，将层叠体的周边部按压于与芯片安装基板接触的载台，由此形成具备载台和膜的密闭容器的工序；和使密闭容器的外部的压力高于密闭容器的内部的压力，由此利用热固性树脂片覆盖半导体芯片，并且在基板与半导体芯片的间隙中填充热固性树脂片的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
关于倒装芯片连接方式的半导体装置的制造技术，在专利文献1中记载了一种技术，其中，将以倒装芯片连接方式安装有半导体芯片的基板配置在模具的腔室内后，以规定的压力向腔室内注入熔融状态的环氧树脂组合物，由此一并进行芯片下的间隙的填充和芯片整体的密封。一并进行芯片下的间隙的填充和芯片整体的密封的技术有时也被称为模具底部填充。
现有技术文献
专利文献
专利文献1：日本专利第5256185号公报
发明内容
发明要解决的问题
在专利文献1记载的技术中，容易在半导体装置内产生空隙。这是因为：在填充腔室的过程中环氧树脂组合物的粘度升高，难以填充整个腔室。另外，在专利文献1记载的技术中，在环氧树脂组合物中配合的填料中的小粒径的填料容易流动，因此容易引起填料的偏析。
本发明的目的在于解决上述课题，提供一种能够制造空隙少的半导体装置的半导体装置的制造方法。
用于解决问题的手段
本发明涉及一种半导体装置的制造方法，其包括如下工序：
层叠体具备芯片安装基板、
在芯片安装基板上配置的热固性树脂片、以及
具备与热固性树脂片接触的中央部和在中央部的周边配置的周边部的膜，
芯片安装基板具备基板和倒装芯片安装于基板上的半导体芯片，
将层叠体的周边部按压于与基板接触的台座，由此形成具备台座和膜的密闭容器的工序；和
使密闭容器的外部的压力高于密闭容器的内部的压力，由此利用热固性树脂片覆盖半导体芯片，并且在基板与半导体芯片的间隙中填充热固性树脂片的工序。
本发明中，利用密闭容器的内外的压力差，用热固性树脂片覆盖半导体芯片，并且在基板与半导体芯片的间隙中填充热固性树脂片。本发明中，不需要用树脂填充腔室的工序。因此，与传递成型方式的模具底部填充相比，能够制造空隙少的半导体装置。另外，与传递成型方式的模具底部填充相比，不易发生填料的偏析。
本发明中，例如可以使用日本特开2013-52424号公报中记载的真空加热接合装置(以下也称作真空热加压装置)等。
作为基板，没有特别限定，可以列举例如：有机基板、半导体晶片基板、玻璃基板等。作为半导体晶片基板，可以列举硅晶片基板等。
芯片安装基板优选具备多个半导体芯片。
本发明的半导体装置的制造方法只要包含形成密闭容器的工序；利用热固性树脂片覆盖半导体芯片，并且在基板与半导体芯片的间隙中填充热固性树脂片的工序，就没有特别限定。本发明的半导体装置的制造方法可以还包括：例如，利用热固性树脂片覆盖半导体芯片，并且对通过在基板与半导体芯片的间隙中填充热固性树脂片的工序而得到的密封体进行加热，由此形成固化体的工序；以及对固化体进行切割，由此得到半导体装置的工序等。本发明的半导体装置的制造方法可以还包括例如：对密封体进行加热由此形成固化体的工序、在固化体上形成再布线层由此形成再布线体的工序、以及对再布线体进行切割由此得到半导体装置的工序等。
发明的效果
根据本发明，可以制造空隙少的半导体装置。
附图说明
图1是真空加热接合装置的示意性截面图。
图2是示出在台座上配置有层叠体的状态的示意性截面图。
图3是示出形成有腔室的状态的示意性截面图。
图4是示出形成有保存芯片安装基板和热固性树脂片的密闭容器的状态的示意性截面图。
图5是示出使密闭容器的外部的压力为大气压的状态的示意性截面图。
图6是示出利用密闭容器的内外压力差形成密封体的状态的示意性截面图。
图7是在密封体的旁边配置有间隔物的状态的示意性截面图。
图8是示出利用平板按压密封体的状态的示意性截面图。
图9是固化体的示意性截面图。
图10是示出在固化体的基板上设置有凸块的状态的示意性截面图。
图11是通过对固化体进行切割而得到的半导体装置的示意性截面图。
图12是示出将层叠膜固定在框状按压部由此在芯片安装基板的上方配置有层叠膜的状态的示意性截面图。
图13是表示形成有腔室的状态的示意性截面图。
图14是示出形成有保存芯片安装基板和热固性树脂片的密闭容器的状态的示意性截面图。
图15是示出使密闭容器的外部的压力为大气压的状态的示意性截面图。
图16是示出利用密闭容器的内外压力差形成密封体的状态的示意性截面图。
图17是示出在密封体的旁边配置有间隔物的状态的示意性截面图。
图18是示出利用平板按压密封体的状态的示意性截面图。
图19是固化体的示意性截面图。
图20是示出在固化体的基板上设置有凸块的状态的示意性截面图。
图21是通过对固化体进行切割而得到的半导体装置的示意性截面图。
图22是示出在台座上配置有层叠体的状态的示意性截面图。
图23是表示芯片安装晶片的示意性截面图
图24是示出形成有腔室的状态的示意性截面图。
图25是示出形成有保存芯片安装晶片和热固性树脂片的密闭容器的状态的示意性截面图。
图26是示出使密闭容器的外部的压力为大气压的状态的示意性截面图。
图27是示出利用密闭容器的内外压力差形成密封体的状态的示意性截面图。
图28是示出在密封体的旁边配置有间隔物的状态的示意性截面图。
图29是示出利用平板按压密封体的状态的示意性截面图。
图30是固化体的示意性截面图。
图31是对固化层进行磨削后的固化体的示意性截面图。
图32是对半导体晶片进行磨削后的固化体的示意性截面图。
图33是再布线体的示意性截面图。
图34是通过对再布线体进行切割而得到的半导体装置的示意性截面图。
具体实施方式
以下列举实施方式对本发明详细地进行说明，但本发明并非仅限定于这些实施方式。
[实施方式1]
首先，对真空加热接合装置进行说明。
(真空加热接合装置)
如图1所示，在真空热加压装置中，在基台101上配置有加压缸下板102，滑动移动工作台103以能够利用滑动缸104在真空热加压装置内外移动的方式配置在加压缸下板102之上。在滑动移动工作台103的上方，配置有下加热板105，在下加热板105的上表面配置有下板部材106，在下板部材106的上表面配置有台座(以下也称为基板载置台)107。
在加压缸下板102之上配置多个支柱108，在支柱108的上端部固定有加压缸上板109。在加压缸上板109的下方，穿过支柱108配置有中间移动部材(中间部材)110，在中间移动部材110的下方隔着隔热板固定有上加热板111，在上加热板111的下表面的外周部，上框部材112被气密固定并向下方延伸。另外，在上加热板111的下表面，在上框部材112的内侧固定有内侧框体113。另外，在上加热板111的下表面上，在内侧框体113的内侧固定有平板117。
内侧框体113具备下端部的框状按压部113a和从该框状按压部113a向上方延伸的杆棒113b，在杆棒113b的周边配置有弹簧，杆棒113b隔热固定于上加热板111的下表面。框状按压部113a相对于杆棒113b通过弹簧被向下方施力。框状按压部113a能够使膜13气密地保持在与台座107之间。
在加压缸上板109的上表面配置有加压缸114，加压缸114的活塞杆115穿过加压缸上板109被固定在中间移动部材110的上表面，通过加压缸114，中间移动部材110和上加热板111和上框部材112能够沿上下一体地移动。在图1中，S是限制因加压缸114引起的中间移动部材110和上加热板111和上框部材112的下方的移动的止动件，下降后与加压缸114主体的上表面的止动板相抵接。作为加压缸114，使用油压缸、空压缸、伺服缸等。
加压缸114从使上框部材112提拉起的状态开始下降，上框部材112的下端部与在下板部材106的外周部端部设置的台阶部气密地滑动，然后使加压缸114暂时停止。由此，形成具备上加热板111、上框部材112和下板部材106的收纳容器。需要说明的是，在上框部材112设置有用于对收纳容器的内部(以下也称为腔室)进行抽真空、加压的真空·加压口116。
在打开腔室的状态下，可以通过滑动缸104将滑动移动工作台103、下加热板105、下板部材106和台座107以一体的方式拉出至外部。在将它们拉出的状态下，可以在台座107之上配置层叠体1等。
(半导体装置4的制造方法)
接着，对半导体装置4的制造方法进行说明。
如图2所示，将层叠体1配置在台座107上。层叠体1具备芯片安装基板11、在芯片安装基板11上配置的热固性树脂片12以及在热固性树脂片12上配置的膜13。
芯片安装基板11具备基板11a、倒装芯片安装于基板11a上的半导体芯片11b。半导体芯片11b与基板11a经由凸块11c电连接。
热固性树脂片12的外形尺寸为能够将半导体芯片11b密封的大小。
膜13具备与热固性树脂片12接触的中央部13a和在中央部13a的周边配置的周边部13b。膜13的外形尺寸为能够覆盖芯片安装基板11和热固性树脂片12的大小。
作为膜13，没有特别限定，可以列举例如：氟类膜、聚烯烃类膜、聚对苯二甲酸乙二酯(PET)膜等。
膜13在23℃时的拉伸断裂伸长率优选为30％以上、更优选为40％以上。该拉伸断裂伸长率为30％以上时，成型时的凹凸追随性良好。膜13在23℃时的拉伸断裂伸长率优选为300％以下、更优选为100％以下。该拉伸断裂伸长率为300％以下时，剥离作业容易进行。
拉伸断裂伸长率可以按照ASTM D882来测定。
膜13的软化温度没有特别限定，优选为80℃以下、更优选为60℃以下。该软化温度为80℃以下时，成型时的凹凸追随性良好。另外，膜13的软化温度优选为0℃以上。
需要说明的是，将拉伸弹性模量为300MPa时的温度作为软化温度。
膜13的厚度没有特别限定，优选为10μm～200μm。
台座107预先被加热。台座107的温度优选为70℃以上、更优选为80℃以上、进一步优选为85℃以上。该温度为70℃以上时，能够使热固性树脂片12熔融、使其流动。台座107的温度优选为120℃以下、更优选为110℃以下。该温度为120℃以下时，能够抑制热固性树脂片12的热固化的进行，并且能够抑制粘度升高。
如图3所示，使上加热板111和上框部材112下降，使上框部材112的下端部沿着下板部材106的外缘部气密地滑动，形成由上加热板111、上框部材112和下板部材106气密地围成的腔室。在形成腔室的阶段，停止上加热板111和上框部材112的下降。
接着，进行抽真空，使腔室内为减压状态。腔室内的压力优选为500Pa以下。
如图4所示，使框状按压部113a下降，由此将膜13的外周部13b按压于台座107，从而形成密闭容器121。密闭容器121具备台座107和膜13。在密闭容器121的内部配置有芯片安装基板11和在芯片安装基板11上配置的热固性树脂片12。需要说明的是，使腔室内变为减压状态后形成密闭容器121，因此密闭容器121的内部和外部为减压状态。
如图5所示，打开真空·加压口116，由此使腔室内的压力变为大气压。即，使密闭容器121的外部的压力变为大气压。
如图6所示，向真空·加压口116导入气体由此提高腔室内的压力。即，使密闭容器121的外部的压力高于大气压。由此，利用热固性树脂片12覆盖半导体芯片11b，并且在基板11a与半导体芯片11b的间隙中填充热固性树脂片12。由此，得到密封体2。
作为气体，没有特别限定，可以列举空气、氮气等。
气体导入后的密闭容器121的外部的压力优选为0.5MPa以上、更优选为0.6MPa以上、进一步优选为0.7MPa以上。密闭容器121的外部的压力的上限没有特别限定，优选为0.99MPa以下、更优选为0.9MPa以下。
密封体2具备芯片安装基板11和在芯片安装基板11上配置的树脂层21。树脂层21具备被夹于基板11a与半导体芯片11b之间的底部填充部21a、以及在底部填充部21a的周边配置的密封部21b。半导体芯片11b被密封部21b覆盖。密封体2与膜13接触。
如图7所示，在密封体2的旁边配置有间隔物131。
如图8所示，使平板117下降至与间隔物131相接触，对密封体2进行压制，调节密封体2的厚度。由此，能够使密封体2的厚度变得均匀。作为利用平板117按压密封体2时的压力，优选为0.1MPa～80MPa。
接着，去除膜13。
接着，切除密封部21b中从基板11a向侧方突出的部分。
如图9所示，对密封体2进行加热由此使树脂层21固化，从而形成固化体3。
固化体3具备芯片安装基板11和在芯片安装基板11上配置的固化层31。固化层31具备被夹于基板11a与半导体芯片11b之间的连接保护部31a、以及在连接保护部31a的周边配置的芯片保护部31b。半导体芯片11b被芯片保护部31b覆盖。
加热温度优选为100℃以上、更优选为120℃以上。另一方面，加热温度的上限优选为200℃以下、更优选为180℃以下。加热时间优选为10分钟以上、更优选为30分钟以上。另一方面，加热时间的上限优选为180分钟以下、更优选为120分钟以下。
如图10所示，在基板11a上设置有凸块32。
如图11所示，将固化体3制成单片(切割)，从而得到半导体装置4。
(热固性树脂片12)
对热固性树脂片12进行说明。
热固性树脂片12在50℃～150℃时的最低熔融粘度优选为5Pa·S以上、更优选为10Pa·S以上。该最低熔融粘度为5Pa·S以上时，加热时的操作性优异。热固性树脂片12在50℃～150℃时的最低熔融粘度优选为2000Pa·S以下、更优选为1500Pa·S以下、进一步优选为1000Pa·S以下、更进一步优选为500Pa·S以下、特别优选为300Pa·S以下。该最低熔融粘度为2000Pa·S以下时，能够使热固性树脂片12追随半导体芯片11b。另外，能够容易地在基板11a与半导体芯片11b的间隙中填充热固性树脂片12。
最低熔融粘度可以通过实施例中记载的方法来测定。
热固性树脂片12的最低熔融粘度可以通过无机填充剂的含量、无机填充剂的平均粒径等来控制。例如，通过减少无机填充剂、使用平均粒径大的无机填充剂，能够降低最低熔融粘度。
热固性树脂片12优选含有热固性树脂。作为热固性树脂，例如可以适当使用环氧树脂、酚醛树脂等。
作为环氧树脂，没有特别限定。例如可以使用三苯基甲烷型环氧树脂、甲酚线性酚醛型环氧树脂、联苯型环氧树脂、改性双酚A型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、改性双酚F型环氧树脂、双环戊二烯型环氧树脂、苯酚线性酚醛型环氧树脂、苯氧基树脂等各种环氧树脂。这些环氧树脂可以单独使用也可以合用两种以上。
其中，从能够赋予挠性的理由出发，优选双酚A型环氧树脂，更优选23℃时为液态的双酚A型环氧树脂。双酚A型环氧树脂的环氧当量优选为150g/eq～250g/eq。
另外，从能够使其低粘度的理由出发，优选与双酚A型环氧树脂一起使用双酚F型环氧树脂。双酚F型环氧树脂的软化点优选为50℃以上。该软化点为50℃以上时，能够提高常温时的操作性。双酚F型环氧树脂的软化点优选为100℃以下。该软化点为100℃以下时，能够降低熔融粘度。双酚F型环氧树脂的环氧当量优选为150g/eq～250g/eq。
环氧树脂100重量％中的双酚A型环氧树脂的含量优选为20重量％以上、更优选为25重量％以上。该含量为20重量％以上时，热固性树脂片12的挠性优异，因此处理容易。环氧树脂100重量％中的双酚A型环氧树脂的含量优选为70重量％以下、更优选为65重量％以下。该含量为70重量％以下时，能够提高热固性树脂片12的固化物的Tg，并且能够提高耐热循环可靠性。
酚醛树脂只要在与环氧树脂之间发生固化反应就没有特别限定。例如可以使用苯酚线性酚醛型固化剂(以下将苯酚线性酚醛型固化剂也称为苯酚线性酚醛树脂)、苯酚芳烷基树脂、联苯芳烷基树脂、双环戊二烯型酚醛树脂、甲酚线性酚醛树脂、甲阶酚醛树脂等。这些酚醛树脂可以单独使用也可以合用两种以上。其中，从固化反应性高的观点出发，优选苯酚线性酚醛型固化剂。
从与环氧树脂的反应性的观点出发，酚醛树脂的羟基当量优选为70g/eq～250g/eq。酚醛树脂的软化点优选为50℃以上。该软化点为50℃以上时，能够提高常温时的操作性。酚醛树脂的软化点优选为120℃以下。该软化点为120℃以下时，能够降低熔融粘度。
热固性树脂片12中的环氧树脂和酚醛树脂的总含量优选为5重量％以上、更优选为8重量％以上。该总含量为5重量％以上时，可以得到足够的固化物强度。热固性树脂片12中的环氧树脂和酚醛树脂的总含量优选为30重量％以下、更优选为25重量％以下、进一步优选为20重量％以下、特别优选为15重量％以下。该总含量为30重量％以下时，固化物的线性膨胀系数小，并且容易得到低吸水性。
关于环氧树脂和酚醛树脂的配合比例，从固化反应性的观点出发，优选配合使得酚醛树脂中的羟基的合计相对于环氧树脂中的环氧基1当量为0.7当量～1.5当量，更优选为0.9当量～1.2当量。
热固性树脂片12优选含有无机填充剂。
作为无机填充剂，可以列举例如：石英玻璃、滑石、二氧化硅(熔融二氧化硅、结晶性二氧化硅等)、氧化铝(氧化铝)、氮化硼、氮化铝、碳化硅等。其中，从能够良好地降低热膨胀系数的理由出发，优选二氧化硅。作为二氧化硅，从流动性优异的理由出发，优选熔融二氧化硅、更优选球状熔融二氧化硅。另外，从热导率高的理由出发，优选导热性填料，更优选氧化铝、氮化硼、氮化铝。需要说明的是，作为无机填充剂，优选为电绝缘性的无机填充剂。
无机填充剂的最大粒径优选为30μm以下、更优选为20μm以下。该最大粒径为30μm以下时，能够良好地填充基板11a与半导体芯片11b的间隙。另一方面，无机填充剂的最大粒径优选为5μm以上。
无机填充剂的最大粒径可以通过实施例中记载的方法来测定。
在无机填充剂的粒度分布中，优选至少存在峰A和峰B。具体而言，优选在0.01μm～10μm的粒径范围内存在有峰A、在1μm～100μm的粒径范围内存在有峰B。由此，能够在形成峰B的无机填充剂之间填充形成峰A的无机填充剂，能够高填充无机填充剂。
峰A更优选存在于0.1μm以上的粒径范围内。峰A更优选存在于1μm以下的粒径范围内。
峰B更优选存在于2.5μm以上的粒径范围内、进一步优选存在于4μm以上的粒径范围内。峰B更优选存在于10μm以下的粒径范围内。
在无机填充剂的粒度分布中，可以存在除峰A和峰B以外的峰。
需要说明的是，无机填充剂的粒度分布可以通过下述方法来测定。
无机填充剂的粒度分布的测定方法
将热固性树脂片12放入坩埚中，进行灼烧使热固性树脂片12灰化。将所得到的灰分分散在纯水中进行10分钟超声波处理，使用激光衍射散射式粒度分布测定装置(Beckman Coulter公司制、“LS 13320”；湿式法)求出粒度分布(体积基准)。
无机填充剂可以利用硅烷偶联剂进行处理(预处理)。由此，能够提高与树脂的润湿性，能够提高无机填充剂的分散性。
硅烷偶联剂为在分子中具有水解性基团和有机官能团的化合物。
作为水解性基团，可以列举例如：甲氧基、乙氧基等碳数为1～6的烷氧基、乙酰氧基、2-甲氧基乙氧基等。其中，从容易除去因水解而生成的醇等挥发成分的理由出发，优选甲氧基。
作为有机官能团，可以列举：乙烯基、环氧基、苯乙烯基、甲基丙烯酰基、丙烯酰基、氨基、脲基、巯基、硫醚基、异氰酸酯基等。其中，从容易与环氧树脂、酚醛树脂反应的理由出发，优选环氧基。
作为硅烷偶联剂，可以列举例如：乙烯基三甲氧基硅烷、乙烯基三乙氧基硅烷等含乙烯基的硅烷偶联剂；2-(3，4-环氧环己基)乙基三甲氧基硅烷、3-环氧丙氧基丙基甲基二甲氧基硅烷、3-环氧丙氧基丙基三甲氧基硅烷、3-环氧丙氧基丙基甲基二乙氧基硅烷、3-环氧丙氧基丙基三乙氧基硅烷等含环氧基的硅烷偶联剂；对苯乙烯基三甲氧基硅烷等含苯乙烯基的硅烷偶联剂；3-甲基丙烯酰氧基丙基甲基二甲氧基硅烷、3-甲基丙烯酰氧基丙基三甲氧基硅烷、3-甲基丙烯酰氧基丙基甲基二乙氧基硅烷、3-甲基丙烯酰氧基丙基三乙氧基硅烷等含甲基丙烯酰基的硅烷偶联剂；3-丙烯酰氧基丙基三甲氧基硅烷等含丙烯酰基的硅烷偶联剂；N-2-(氨基乙基)-3-氨基丙基甲基二甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三甲氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-三乙氧基甲硅烷基-N-(1，3-二甲基-亚丁基)丙胺、N-苯基-3-氨基丙基三甲氧基硅烷、N-(乙烯基苄基)-2-氨基乙基-3-氨基丙基三甲氧基硅烷等含氨基的硅烷偶联剂；3-脲基丙基三乙氧基硅烷等含脲基的硅烷偶联剂；3-巯基丙基甲基二甲氧基硅烷、3-巯基丙基三甲氧基硅烷等含巯基的硅烷偶联剂；双(三乙氧基甲硅烷基丙基)四硫醚等含硫醚基的硅烷偶联剂；3-异氰酸酯丙基三乙氧基硅烷等含异氰酸酯基的硅烷偶联剂等。
作为利用硅烷偶联剂对无机填充剂进行处理的方法，没有特别限定，可以列举：将无机填充剂和硅烷偶联剂在溶剂中进行混合的湿式法、使无机填充剂和硅烷偶联剂在气相中进行处理的干式法等。
硅烷偶联剂的处理量没有特别限定，优选相对于未处理的无机填充剂100重量份，处理0.1重量份～1重量份的硅烷偶联剂。
热固性树脂片12中的无机填充剂的含量优选为70重量％以上、更优选为75重量％以上。该含量为70重量％以上时，能够降低热固性树脂片12的固化物的热膨胀系数，并且能够提高半导体装置4的耐热循环可靠性。热固性树脂片12中的无机填充剂的含量优选为90重量％以下、更优选为87重量％以下。该含量为90重量％以下时，能够提高热固性树脂片12的流动性，并且能够使热固性树脂片12追随半导体芯片11b。另外，能够良好地填充基板11a与半导体芯片11b的间隙。
热固性树脂片12优选含有固化促进剂。
作为固化促进剂，只要使环氧树脂与酚醛树脂的固化进行就没有特别限定，可以列举例如：三苯基膦、四苯基膦四苯基硼酸酯等有机磷类化合物；2-苯基-4，5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟甲基咪唑等咪唑类化合物等。其中，从可以得到良好的保存性的理由出发，优选2-苯基-4，5-二羟基甲基咪唑。
相对于环氧树脂和酚醛树脂的合计100重量份，固化促进剂的含量优选为0.1重量份以上、更优选为0.5重量份以上。该含量为0.1重量份以上时，在实用性时间内固化完成。另外，固化促进剂的含量优选为5重量份以下、更优选为2重量份以下。该含量为5重量份以下时，可以得到良好的保存性。
热固性树脂片12可以含有热塑性树脂。
作为热塑性树脂，可以列举：天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁二烯橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙或6，6-尼龙等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂、氟树脂、苯乙烯-异丁烯-苯乙烯嵌段共聚物、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚物(MBS树脂)等。
作为热塑性树脂，优选弹性体。从在环氧树脂中的分散性的理由出发，特别优选具有由橡胶成分构成的核层和由丙烯酸类树脂构成的壳层的核壳型丙烯酸类树脂。
核层的橡胶成分没有特别限定，可以列举例如：丁二烯橡胶、异戊二烯橡胶、氯丁二烯橡胶、丙烯酸类橡胶、硅橡胶等。
核壳型丙烯酸类树脂的平均粒径优选为0.1μm以上、更优选为0.5μm以上。该平均粒径为0.1μm以上时，分散性良好。核壳型丙烯酸类树脂的平均粒径优选为200μm以下、更优选为100μm以下。该平均粒径为200μm以下时，制作出的片的平坦性良好。
需要说明的是，平均粒径例如可以通过使用从母体中任意抽取的试样利用激光衍射散射式粒度分布测定装置进行测定来导出。
热固性树脂片12中的热塑性树脂的含量优选为1重量％以上、更优选为2重量％以上。该含量为1重量％以上时，可以得到足够的固化物强度。热固性树脂片12中的热塑性树脂的含量优选为20重量％以下、更优选为10重量％以下。该含量为20重量％以下时，固化物的线性膨胀系数小，并且容易得到低吸水性。
热固性树脂片12中除上述成分以外可以适当含有在密封树脂的制造中通常使用的配合剂，例如阻燃剂成分、颜料等。
热固性树脂片12的制造方法没有特别限定。例如，可以通过涂布方式制造热固性树脂片12。例如，制作出含有上述各成分的粘接剂组合物溶液，将粘接剂组合物溶液涂布在基材隔板上并形成规定厚度从而形成涂布膜，然后使涂布膜干燥，由此能够制造热固性树脂片12。
作为用于粘接剂组合物溶液的溶剂，没有特别限定，优选能够将上述各成分均匀地溶解、混炼或分散的有机溶剂。可以列举例如：二甲基甲酰胺、二甲基乙酰胺、N-甲基吡咯烷酮、丙酮、甲基乙基酮、环己酮等酮类溶剂、甲苯、二甲苯等。
作为基材隔板，可以使用利用聚对苯二甲酸乙二酯(PET)、聚乙烯、聚丙烯、氟类剥离剂、长链烷基丙烯酸酯类剥离剂等剥离剂进行表面涂布后的塑料膜或纸等。作为粘接剂组合物溶液的涂布方法，可以列举例如：辊涂、丝网涂布、凹版涂布等。另外，涂布膜的干燥条件没有特别限定，例如可以在干燥温度为70～160℃、干燥时间为1～5分钟的条件下进行。
对于热固性树脂片12的制造方法，还优选将对上述各成分(例如，环氧树脂、酚醛树脂、无机填充剂和固化促进剂等)进行混炼而得到的混炼物塑性加工为片状的方法。由此，能够高填充无机填充剂，能够将热膨胀系数设计得较低。
具体而言，通过混炼辊、加压式捏合机、挤出机等公知的混炼机将环氧树脂、酚醛树脂、无机填充剂和固化促进剂等进行熔融混炼由此制备出混炼物，将得到的混炼物塑性加工成片状。作为混炼条件，温度的上限优选为140℃以下、更优选为130℃以下。温度的下限优选为上述各成分的软化点以上，例如为30℃以上、优选为50℃以上。混炼的时间优选为1～30分钟。另外，混炼优选在减压条件下(减压气氛下)进行，减压条件下的压力例如为1×10-4～0.1kg/cm2。
熔融混炼后的混炼物优选不进行冷却而保持高温状态进行塑性加工。作为塑性加工方法，没有特别限制，可以列举：平板压制法、T模挤出法、螺杆模头挤出法、辊轧制法、辊混炼法、吹塑挤出法、共挤出法、压延成型法等。作为塑性加工温度，优选为上述各成分的软化点以上，考虑到环氧树脂的热固化性和成型性，例如为40～150℃、优选为50～140℃、进一步优选为70～120℃。
热固性树脂片12的厚度没有特别限定，优选为100μm以上、更优选为150μm以上。另外，热固性树脂片12的厚度优选为2000μm以下、更优选为1000μm以下。该厚度为上述范围内时，能够良好地密封半导体芯片11b。
热固性树脂片12可以为单层结构，也可以为将两层以上的热固性树脂层层叠而成的多层结构。但是，从不用担心层间剥离、片厚度的均匀性高的理由出发，优选单层结构。
(变形例1)
在实施方式1，将层叠体1配置在台座107上，但在变形例1中，将芯片安装基板11配置在台座107上，接着在芯片安装基板11上配置热固性树脂片12，接着在热固性树脂片12上配置膜13。
(变形例2)
虽然在实施方式1将层叠体1配置在台座107上，但是在变形例2中，将具备芯片安装基板11和在芯片安装基板11上配置的热固性树脂片12的层叠物配置在台座107上，接着在层叠物上配置膜13。
(变形例3)
虽然在实施方式1利用平板117对密封体2进行压制，但是在变形例3中，不对密封体2进行压制。
如上所述，实施方式1的半导体装置4的制造方法包括：将层叠体1的外周部13b按压于台座107由此形成密闭容器121的工序、和使密闭容器121的外部的压力高于密闭容器121的内部的压力由此利用热固性树脂片12覆盖半导体芯片11b并且在基板11a与半导体芯片11b的间隙中填充热固性树脂片12的工序。
实施方式1中，不需要用树脂填充腔室的工序。因此，与传递成型方式的模具底部填充相比，能够制造空隙少的半导体装置4。另外，与传递成型方式的模具底部填充相比，不易发生填料的偏析。
实施方式1的半导体装置4的制造方法还包括：对密封体2进行加热由此形成固化体3的工序、以及对固化体3进行切割由此得到半导体装置4的工序等。
[实施方式2]
如图12所示，将层叠膜10固定于框状按压部113a。层叠膜10具备热固性树脂片12和在热固性树脂片12上配置的膜13。作为固定方法，例如存在有使层叠膜10吸附于框状按压部113a的方法、利用粘接剂将层叠膜10固定于框状按压部113a的方法、使膜13卷绕于框状按压部113a的方法等。接着，将芯片安装基板11配置在台座107上。
台座107预先被加热。台座107的适当的温度条件与实施方式3中说明的温度条件同样。
如图13所示，使上加热板111和上框部材112下降，使上框部材112的下端部沿着下板部材106的外缘部气密地滑动，形成由上加热板111、上框部材112和下板部材106气密地围成的腔室。在形成腔室的阶段，停止上加热板111和上框部材112的下降。
接着，进行抽真空，使腔室内为减压状态。腔室内的压力优选为500Pa以下。
使框状按压部113a下降，由此将层叠膜10配置在芯片安装基板11上，从而形成层叠体1。
如图14所示，在形成层叠体1后也继续使框状按压部113a下降，由此将膜13的外周部13b按压于台座107，从而形成密闭容器121。密闭容器121具备台座107和膜13。在密闭容器121的内部配置有芯片安装基板11和在芯片安装基板11上配置的热固性树脂片12。需要说明的是，使腔室内变为减压状态后形成密闭容器121，因此密闭容器121的内部和外部为减压状态。
如图15所示，打开真空·加压口116，由此使腔室内的压力变为大气压。即，使密闭容器121的外部的压力变为大气压。
如图16所示，向真空·加压口116导入气体由此提高腔室内的压力。即，使密闭容器121的外部的压力高于大气压。由此，利用热固性树脂片12覆盖半导体芯片11b，并且在基板11a与半导体芯片11b之间填充热固性树脂片12。由此，得到密封体2。
作为气体，没有特别限定，可以列举空气、氮气等。
密闭容器121的外部的适当的压力与实施方式1中说明的压力同样。
如图17所示，在密封体2的旁边配置有间隔物131。
如图18所示，使平板117下降至与间隔物131相接触，由此对密封体2进行压制，调节密封体2的厚度。由此，能够使密封体2的厚度变得均匀。作为利用平板117按压密封体2时的压力，优选为0.5kgf/cm2～20kgf/cm2。
接着，去除膜13。
接着，切除密封部21b中从基板11a向侧方突出的部分。
如图19所示，对密封体2进行加热由此使树脂层21固化，从而形成固化体3。
适当的加热温度与实施方式1中说明的加热温度同样。适当的加热时间与实施方式1中说明的加热时间同样。
如图20所示，在基板11a上设置有凸块32。
如图21所示，将固化体3制成单片(切割)，从而得到半导体装置4。
(变形例1)
在实施方式2中，将层叠膜10固定于框状按压部113a后，将芯片安装基板11配置在台座107上，但在变形例1中，将芯片安装基板11配置在台座107上后，将层叠膜10固定于框状按压部113a。
(变形例2)
在实施方式2中，利用平板117对密封体2进行压制，但在变形例2中，不对密封体2进行压制。
如上所述，实施方式2的半导体装置4的制造方法包括：将层叠体1的外周部13b按压于台座107由此形成密闭容器121的工序；和使密闭容器121的外部的压力高于密闭容器121的内部的压力由此利用热固性树脂片12覆盖半导体芯片11b并且在基板11a与半导体芯片11b的间隙中填充热固性树脂片12的工序。
实施方式2的半导体装置4的制造方法还包括：在减压气氛下将层叠膜10配置在芯片安装基板11上而形成层叠体1的工序。由于在减压气氛下将层叠膜10配置在芯片安装基板11上，因此能够防止在半导体芯片11b周边产生空隙。
实施方式2的半导体装置4的制造方法还包括：对密封体2进行加热由此形成固化体3的工序、以及对固化体3进行切割由此得到半导体装置4的工序等。
[实施方式3]
如图22所示，将层叠体6配置在台座107上。层叠体6具备芯片安装晶片61、在芯片安装晶片61上配置的热固性树脂片12和在热固性树脂片12上配置的膜13。
膜13具备与热固性树脂片12接触的中央部13a和在中央部13a的周边配置的周边部13b。
如图23所示，芯片安装晶片61具备半导体晶片61a和倒装芯片安装(倒装芯片焊接)于半导体晶片61a上的半导体芯片61b。
半导体晶片61a具备电极601a和与电极601a电连接的贯通电极601b。即，半导体晶片61a具备向半导体晶片61a的厚度方向延伸的贯通电极601b和与贯通电极601b电连接的电极601a。半导体晶片61a可以由设置有电极601a的电路形成面和与电路形成面对置的面来定义双面。
半导体芯片61b具备电路形成面(活性面)。在半导体芯片61b的电路形成面上配置有凸块62。
半导体芯片61b与半导体晶片61a经由凸块62电连接。
台座107预先被加热。台座107的适当的温度条件与实施方式1中说明的温度条件同样。
如图24所示，使上加热板111和上框部材112下降，使上框部材112的下端部沿着下板部材106的外缘部气密地滑动，形成由上加热板111、上框部材112和下板部材106气密地围成的腔室。在形成腔室的阶段，停止上加热板111和上框部材112的下降。
接着，进行抽真空，使腔室内变为减压状态。腔室内的压力优选为500Pa以下。
如图25所示，使框状按压部113a下降，由此使膜13的外周部13b按压于台座107，从而形成密闭容器121。密闭容器121具备台座107和膜13。在密闭容器121的内部配置有芯片安装晶片61和在芯片安装晶片61上配置的热固性树脂片12。需要说明的是，使真空腔室内变为减压状态后形成密闭容器121，因此密闭容器121的内部和外部为减压状态。
如图26所示，打开真空·加压口116，由此使腔室内的压力变为大气压。即，使密闭容器121的外部的压力变为大气压。
如图27所示，向真空·加压口116导入气体，由此提高腔室内的压力。即，使密闭容器121的外部的压力高于大气压。由此，利用热固性树脂片12覆盖半导体芯片61b，并且在半导体晶片61a与半导体芯片61b的间隙中填充热固性树脂片12。由此，得到密封体7。
作为气体，没有特别限定，可以列举空气、氮气等。
密闭容器121的外部的适当的压力与实施方式1中说明的压力同样。
密封体7具备芯片安装晶片61和在芯片安装晶片61上配置的树脂层71。树脂层71具备被夹于半导体晶片61a与半导体芯片61b之间的底部填充部71a、以及在底部填充部71a的周边配置的密封部71b。半导体芯片61b被密封部71b覆盖。密封体7与膜13接触。
如图28所示，在密封体7的旁边配置有间隔物131。
如图29所示，使平板117下降至与间隔物131相接触，由此对密封体7进行压制，调节密封体7的厚度。由此，能够使密封体7的厚度变得均匀。作为利用平板117按压密封体7时的压力，优选为0.5kgf/cm2～20kgf/cm2。
接着，去除膜13。
接着，切除密封部71b中从半导体晶片61a向侧方突出的部分。
如图30所示，对密封体7进行加热，由此使树脂层71固化，从而形成固化体8。
适当的加热温度与实施方式1中说明的加热温度同样。适当的加热时间与实施方式1中说明的加热时间同样。
固化体8具备芯片安装晶片61和在芯片安装晶片61上配置的固化层81。固化层81具备被夹于半导体晶片61a与半导体芯片61b之间的连接保护部81a、以及在连接保护部81a的周围配置的芯片保护部81b。半导体芯片61b被芯片保护部81b覆盖。
固化体8可以由配置有半导体晶片61a的晶片面和与晶片面对置的固化面来定义双面。在固化面上配置有固化层81
如图31所示，对固化体8的固化层81进行磨削。
如图32所示，对固化体8的半导体晶片61a进行磨削，从而使贯通电极601b露出。即，在对晶片面进行磨削而得到的磨削面82中，贯通电极601b露出。
如图33所示，利用半加成法等，在磨削面82上形成再布线层83，从而形成再布线体84。再布线层83具备再布线83a。接着，在再布线层83上形成凸块85。凸块85经由再布线83a、贯通电极601b、电极601a和凸块62而与半导体芯片61b电连接。
如图34所示，将再布线体84制成单片(切割)，从而得到半导体装置9。
(变形例1)
在实施方式3中，将层叠体6配置在台座107上，但在变形例1中，将芯片安装晶片61配置在台座107上，接着在芯片安装晶片61上配置热固性树脂片12，接着在热固性树脂片12上配置膜13。
(变形例2)
在实施方式3中，将层叠体6配置在台座107上，但在变形例2中，将具备芯片安装晶片61和在芯片安装晶片61上配置的热固性树脂片12的层叠物配置在台座107上，接着在层叠物上配置膜13。
(变形例3)
在实施方式3中，利用平板117对密封体7进行压制，但在变形例3中，不对密封体2进行压制。
(变形例4)
在实施方式3中，对固化体8的固化层81进行磨削，但在变形例4中，不对固化层81进行磨削。
如上所述，实施方式3的半导体装置9的制造方法包括：将层叠体6的外周部13b按压于台座107由此形成密闭容器121的工序；和使密闭容器121的外部的压力高于密闭容器121的内部的压力由此利用热固性树脂片12覆盖半导体芯片61b并且在半导体晶片61a与半导体芯片61b的间隙中填充热固性树脂片12的工序。
实施方式3中，不需要用树脂填充腔室的工序。因此，与传递成型方式的模具底部填充相比，能够制造空隙少的半导体装置9。另外，与传递成型方式的模具底部填充相比，不易发生填料的偏析。
实施方式3的半导体装置9的制造方法还包括：对密封体7进行加热由此形成固化体8的工序、在固化体8上形成再布线层83由此形成再布线体84的工序、以及对再布线体84进行切割由此得到半导体装置9的工序等。
实施例
以下，以例示的方式对本发明的优选实施例详细地进行说明。但是，该实施例中记载的材料、配合量等只要没有特别限定性记载，就没有将本发明的范围仅限于下述实施例的意思。
对用于制作热固性树脂片的成分进行说明。
环氧树脂A：三菱化学公司制造的EP828(双酚A型环氧树脂、环氧当量184g/eq～194g/eq、23℃时为液态)
环氧树脂B：新日铁化学公司制造的YSLV-80XY(双酚F型环氧树脂、环氧当量：200g/eq、软化点：80℃)
酚醛树脂：明和化成公司制的MEH-7500-3S(线性酚醛型固化剂、羟基当量103g/eq、软化点83℃)
球状填料A：电化学工业公司制的5SDC(熔融球状二氧化硅、平均粒径5μm)
球状填料B：Admatechs公司制的SO-25R(熔融球状二氧化硅、平均粒径0.5μm)
炭黑：三菱化学公司制的#20
固化促进剂：四国化成工业公司制的2PHZ-PW(2-苯基-4，5-二羟基甲基咪唑)
[密封用片的制作]
相对于环氧树脂A(商品名“EP828”、三菱化学公司制)100重量份，配合环氧树脂B(商品名“YSLV-80XY”、新日铁化学公司制)103重量份、酚醛树脂(商品名“MEH-7500-3S”、明和化成公司制)93重量份、球状填料A(商品名“5SDC”、电化学工业公司制)1500重量份、球状填料B(商品名“SO-25R”、Admatechs公司制)350重量份、炭黑(商品名“#20”、三菱化学公司制)5重量份、固化促进剂(商品名“2PHZ-PW”、四国化成工业公司制)3重量份，通过辊混炼机在依次在60℃加热2分钟、在80℃加热2分钟、在120℃加热6分钟、合计10分钟、减压条件下(0.01kg/cm2)进行熔融混炼，制备了混炼物。接着，将所得到的混炼物在120℃的条件下通过涂布流延头法在脱模处理膜上涂敷形成片状，制作了具备脱模处理膜和在脱模处理膜上配置的厚度500μm、纵190mm、横240mm的热固化树脂片的密封用片。作为脱模处理膜，使用了经有机硅脱模处理的厚度为50μm的聚对苯二甲酸乙二酯膜。
[热固化树脂片的制作]
从密封用片除去脱模处理膜，得到了纵190mm、横240mm、厚度500μm的热固化树脂片。
[芯片安装基板的准备]
准备具备纵190mm、横240mm的有机基板和倒装芯片安装于有机基板上的多个芯片的芯片安装基板。在芯片安装基板中，基板与芯片的间隙为80μm。作为芯片，使用了厚度780μm的10mm见方芯片。在芯片中，焊料凸块的间距为400μm。
[密封体的制作]
(实施例1)
通过在芯片安装基板上配置热固化树脂片，由此形成层叠物。层叠物具备芯片安装基板和在芯片安装基板上配置的热固化树脂片。在设定于90度的真空压制装置(ミカドテクノス公司制的VACUUM ACE)的台座上配置层叠物。接着，在层叠物上配置脱模膜(经有机硅脱模处理的厚度25μm的聚对苯二甲酸乙二酯膜)，用脱模膜覆盖层叠物。由此，形成具备芯片安装基板、在芯片安装基板上配置的热固化树脂片和在热固化树脂片上配置的脱模膜的层叠体。接着，形成具备上加热板、上框部材和下板部材的保存容器。在保存容器的内部(腔室)，配置有台座和在台座上配置的层叠体。接着，对腔室内进行减压。接着，将脱模膜的外周部按压于台座，形成包含台座和脱模膜的密闭容器。接着，将腔室开放由此使密闭容器的外部的压力为大气压。由此，用脱模膜按压层叠物。接着，将密闭容器的外部的压力设为180秒钟、0.5MPa。由此，用热固性树脂片覆盖芯片，并且在有机基板与芯片的间隙中填充热固性树脂片。
(比较例1)
通过在芯片安装基板上配置热固化树脂片，由此形成层叠物。层叠物具备芯片安装基板和在芯片安装基板上配置的热固化树脂片。在设定于90度的真空压制装置(ミカドテクノス公司制的VACUUM ACE)的台座上配置层叠物。接着，在层叠物上配置脱模膜(经有机硅脱模处理的厚度25μm的聚对苯二甲酸乙二酯膜)，用脱模膜覆盖层叠物。由此，形成具备芯片安装基板、在芯片安装基板上配置的热固化树脂片和在热固化树脂片上配置的脱模膜的层叠体。在层叠体的旁边配置间隔物。接着，形成具备上加热板、上框部材和下板部材的保存容器。在保存容器的内部(腔室)，配置有台座、在台座上配置的层叠体、在层叠体的旁边配置的间隔物。接着，对腔室内进行减压。接着，通过使在层叠体的上方配置的平板下降直至抵接间隔物，由此对层叠体进行了压制。由此，用热固性树脂片覆盖芯片，并且在有机基板与芯片的间隙中填充热固性树脂片。
[评价]
对于密封体和热固性树脂片进行了下述的评价。结果示于表1。
(密封性)
用超声波探伤成像装置观察密封体，将密封体中无空隙的情况判定为○，将存在空隙的情况判定为×。结果示于表1。
(最低熔融粘度)
使用辊式层压机，将两片厚度为500μm的热固性树脂片在90℃层叠，得到厚度为1000μm的层叠片。将层叠片冲裁成直径为25mm，由此得到直径为25mm的试验片。对于试验片，使用流动测试仪(Thermo FisherScientific公司制造的MahrsIII)在1Hz、应变5％、升温速度10℃/分钟条件下于50℃～150℃测定粘度。将测定的粘度的最低值作为最低熔融粘度。
表1
符号说明
1 层叠体
11 芯片安装基板
11a 基板
11b 半导体芯片
11c 凸块
12 热固性树脂片
13 膜
13a 中央部
13b 周边部
2 密封体
21 树脂层
21a 底部填充部
21b 密封部
3 固化体
31 固化层
31a 连接保护部
31b 芯片保护部
32 凸块
4 半导体装置
10 层叠膜
101 基台
102 加压缸下板
103 滑动移动工作台104 滑动缸
105 下加热板
106 下板部材
107 台座
108 支柱
109 加压缸上板
110 中间移动部材111 上加热板
112 上框部材
113 内侧框体
113a 框状按压部
113b 杆棒
114 加压缸
115 活塞杆
116 真空·加压口
117 平板
S 止动件
121 密闭容器
131 间隔物
6 层叠体
61 芯片安装晶片
61a 半导体晶片
601a 电极
601b 贯通电极
61b 半导体芯片
62 凸块
7 密封体
71 树脂层
71a 底部填充部
71b 密封部
8 固化体
81 固化层
81a 连接保护部
81b 芯片保护部
82 磨削面
83 再布线层
83a 再布线
84 再布线体
85 凸块
9 半导体装置

Claims (2)

1.一种半导体装置的制造方法，其包括如下工序：
层叠体具备芯片安装基板、
在所述芯片安装基板上配置的热固性树脂片、以及
具备与所述热固性树脂片接触的中央部和在所述中央部的周边配置的周边部的膜，
所述芯片安装基板具备基板和倒装芯片安装于所述基板上的半导体芯片，
将所述层叠体的所述周边部按压于与所述基板接触的台座，由此形成具备所述台座和所述膜的密闭容器的工序；和
使所述密闭容器的外部的压力高于所述密闭容器的内部的压力，由此利用所述热固性树脂片覆盖所述半导体芯片，并且在所述基板与所述半导体芯片的间隙中填充所述热固性树脂片的工序。
2.如权利要求1所述的半导体装置的制造方法，其中，所述芯片安装基板具备多个所述半导体芯片。
CN201480070975.XA 2013-12-26 2014-12-22 半导体装置的制造方法 Pending CN105849880A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-270095 2013-12-26
JP2013270095A JP2015126124A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法
JP2014098074A JP2015216230A (ja) 2014-05-09 2014-05-09 半導体装置の製造方法
JP2014-098074 2014-05-09
PCT/JP2014/083915 WO2015098842A1 (ja) 2013-12-26 2014-12-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN105849880A true CN105849880A (zh) 2016-08-10

Family

ID=53478696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480070975.XA Pending CN105849880A (zh) 2013-12-26 2014-12-22 半导体装置的制造方法

Country Status (4)

Country Link
KR (1) KR20160102214A (zh)
CN (1) CN105849880A (zh)
TW (1) TW201533856A (zh)
WO (1) WO2015098842A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112976666A (zh) * 2019-12-12 2021-06-18 东莞市天贺电子科技有限公司 一种应用于压缩成形的模具上的动平衡缓冲机构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102486893B1 (ko) * 2015-09-02 2023-01-09 쇼와덴코머티리얼즈가부시끼가이샤 수지 조성물, 경화물, 봉지용 필름 및 봉지 구조체
JP5978380B1 (ja) * 2015-12-25 2016-08-24 太陽インキ製造株式会社 半導体用封止材
KR20220041110A (ko) * 2019-08-09 2022-03-31 나가세케무텍쿠스가부시키가이샤 몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법
CN111312606B (zh) * 2019-11-29 2023-06-02 尚越光电科技股份有限公司 一种安全可靠的柔性cigs太阳能组件耐高压测试设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9200920D0 (en) 1992-01-16 1992-03-11 Lucas Ind Plc Method of and an apparatus for misfire and rough road detection
JP5435685B2 (ja) * 2007-02-28 2014-03-05 ナミックス株式会社 封止用樹脂フィルム
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP5334135B2 (ja) * 2010-08-20 2013-11-06 ニチゴー・モートン株式会社 積層装置
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
JP5189194B2 (ja) * 2011-09-05 2013-04-24 ミカドテクノス株式会社 真空加熱接合装置及び真空加熱接合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112976666A (zh) * 2019-12-12 2021-06-18 东莞市天贺电子科技有限公司 一种应用于压缩成形的模具上的动平衡缓冲机构
CN112976666B (zh) * 2019-12-12 2022-07-26 东莞市天贺电子科技有限公司 一种应用于压缩成形的模具上的动平衡缓冲机构

Also Published As

Publication number Publication date
TW201533856A (zh) 2015-09-01
WO2015098842A1 (ja) 2015-07-02
KR20160102214A (ko) 2016-08-29

Similar Documents

Publication Publication Date Title
CN105453253B (zh) 中空型电子器件密封用树脂片及中空型电子器件封装件的制造方法
CN105849880A (zh) 半导体装置的制造方法
CN105705308B (zh) 脱模膜、以及半导体封装体的制造方法
CN105849879A (zh) 半导体装置的制造方法和热固性树脂片
TWI589662B (zh) A film adhesive, a semiconductor package using a film adhesive, and a method of manufacturing the same
EP2469590A2 (en) Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
CN107207705B (zh) 环氧树脂组合物、膜状环氧树脂组合物、固化物及电子装置
CN105960426B (zh) 树脂组合物、树脂膜和半导体装置及其制造方法
TW201533831A (zh) 真空層壓裝置及半導體裝置的製造方法
CN107000268A (zh) 脱模膜以及半导体封装体的制造方法
JP6749887B2 (ja) 封止用フィルム及びそれを用いた電子部品装置
TW201339238A (zh) 電子零件封裝用樹脂組成物薄片及使用其之電子零件裝置之製法
TW201535543A (zh) 半導體封裝件之製造方法
TW201448135A (zh) 中空密封用樹脂薄片及中空封裝之製造方法
JP2014103176A (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
CN105210184A (zh) 电子部件装置的制造方法、层叠片、以及电子部件装置
TW201532151A (zh) 半導體封裝之製造方法
CN105324836A (zh) 电子器件的密封方法、电子器件封装件的制造方法及密封片
CN105102512A (zh) 电子器件密封用树脂片以及电子器件封装体的制造方法
TW201624578A (zh) 半導體裝置之製造方法
CN104377173A (zh) 半导体装置的制造方法和半导体装置
TW201443115A (zh) 中空密封用樹脂薄片及中空封裝之製造方法
KR20190024694A (ko) 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법
JP7014195B2 (ja) 封止材、該封止材により封止されている半導体装置及び該封止材を有する半導体パッケージの製造方法
CN105684143B (zh) 电子器件密封用树脂片及电子器件封装体的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160810