KR20220041110A - 몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법 - Google Patents

몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법 Download PDF

Info

Publication number
KR20220041110A
KR20220041110A KR1020227004491A KR20227004491A KR20220041110A KR 20220041110 A KR20220041110 A KR 20220041110A KR 1020227004491 A KR1020227004491 A KR 1020227004491A KR 20227004491 A KR20227004491 A KR 20227004491A KR 20220041110 A KR20220041110 A KR 20220041110A
Authority
KR
South Korea
Prior art keywords
layer
electronic component
multilayer sheet
mounting board
component mounting
Prior art date
Application number
KR1020227004491A
Other languages
English (en)
Inventor
다이스케 모리
마사히로 아사하라
가츠시 간
에이이치 노무라
Original Assignee
나가세케무텍쿠스가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나가세케무텍쿠스가부시키가이샤 filed Critical 나가세케무텍쿠스가부시키가이샤
Publication of KR20220041110A publication Critical patent/KR20220041110A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2955—Shape
    • H01L2224/29551—Shape being non uniform
    • H01L2224/29552—Shape being non uniform comprising protrusions or indentations
    • H01L2224/29553—Shape being non uniform comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H01L2224/29562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29899—Coating material
    • H01L2224/2999—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(과제) 본 발명의 과제는, 전극간으로의 침입성이 양호한 몰드 언더필 봉지 다층 시트를 제공하는 것이다.
(해결 수단) 상기 과제를 해결하기 위해서, 몰드 언더필 봉지용의 다층 시트로서, 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 (A) 층을 최외층으로서 구비하는 것을 특징으로 하는 다층 시트를 제공한다.

Description

몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법
본 발명은 몰드 언더필 봉지용의 다층 시트 및 몰드 언더필 봉지 방법에 관한 것이다.
전자 기기의 소형·박형화가 진행됨에 따라, 회로 기판에 자리잡고 있는 집적 회로에도, 공간 절약화가 요구되게 되고, 또 많은 신호를 재빠르게 전달하기 위해서 고밀도화할 필요가 생겼다. 많은 신호를 재빠르게 전달하기 위한 고밀도화에 의해, 반도체 칩 등의 전자 부품 (이하, 「전자 부품」 이라고 한다.) 과 패키지 기판 등의 접속은, 최근 다핀화나 고속화가 용이한 플립 칩 접속 방식이 많이 채용되고 있다. 전자 부품은, 외부의 먼지나 습기 등을 차단하기 위해서 봉지 (封止) 수지 등을 사용하여 봉지를 실시하고 있으며, 플립 칩 접속 방식으로 접속된 전자 부품의 봉지는, 전자 부품과 패키지 기판의 간극을 유동성이 있는 액상 또는 슬러리상의 봉지재로 언더필을 실시한 후, 다른 액상 또는 슬러리상의 봉지재 또는 봉지 필름으로 오버 몰드하는 방법이 일반적이다.
이들 언더필을 실시한 후에, 오버 몰드를 실시하는 방법은, 공정수가 많아 공정수가 들기 때문에, 언더필과 오버 몰드를 동시에 실시할 수 있는 몰드 언더필 재료가 제안되어 있다 (특허문헌 1).
일본 공개특허공보 2015-71670호
그러나, 최근 IOT 나 자동 운전 등에 이용되는 집적 회로는, 전자 부품을 보다 고밀도화시키기 위해서 많은 전극에 의해, 기판 등과의 접속을 실시하고 있다. 그 때문에, 하나의 칩 등에 있어서도 전극간끼리의 거리가 보다 좁아져 있어, 종래부터의 몰드 언더필 봉지 재료에서는, 전극간으로의 침입이 불충분하였다.
그래서, 본 발명의 과제는, 전극간으로의 침입성이 양호한 몰드 언더필 봉지용 다층 시트를 제공하는 것이다.
발명자는 상기 과제에 대해 예의 검토한 결과, 특정한 tanδ (손실 정접) 를 갖는 수지 조성물로 이루어지는 (A) 층을 최외층으로서 구비하는 다층 시트가, 상기 과제를 해결할 수 있는 것을 알아내어 본 발명을 완성하였다.
즉, 본 발명은 이하의 다층 시트이다.
상기 과제를 해결하기 위한 본 발명의 다층 시트는, 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 (A) 층을 최외층으로서 구비하는 것을 특징으로 하는 것이다.
tanδ (손실 정접) 는, 수지 조성물에 있어서의 탄성의 성질과 점성의 성질의 비율을 나타내는 것이다. 전극간끼리의 거리가 보다 좁은 반도체 칩 등의 전자 부품에 대해 언더필을 실시하는 경우, 점도가 작은 것만으로는 최심부로의 침입성이 불충분하다. 최심부로의 침입성을 보다 만족시키기 위해서는, 침입하고 있는 재료를 뒤에서부터 압출하는 힘인 탄성력도 필요해진다. 본 발명의 상기 tanδ (손실 정접) 의 극대값을 특정한 수지 조성물로 이루어지는 (A) 층을 함유하는 다층 시트는, 전극간의 거리가 보다 좁은 전자 부품에 대해 몰드 언더필을 실시할 때, 우수한 침입성을 발휘할 수 있다.
또한, 시트 형상이므로, 몰드 언더필 봉지에 있어서 액상 등의 수지를 주입하는 공정이 불필요해진다. 그 때문에, 트랜스퍼 성형 방식의 몰드 언더필 봉지에 비해, 보이드가 적은 전자 부품 실장 기판으로 할 수 있다.
또, 본 발명의 다층 시트의 일 실시양태로는, (A) 층은, 필러를 함유하고, 상기 필러의 최대 입자경이 20 ㎛ 이하인 것을 특징으로 하는 것이다.
이 특징에 의하면, 전극간의 거리가 보다 좁은 전자 부품에 대해 보다 우수한 침입성을 발휘할 수 있다.
또, 본 발명의 다층 시트의 일 실시양태로는, (A) 층에는, 체적 입도 분포의 누계 체적 50 ％ 에 있어서의 메디안 직경 (D50) (이하, 「메디안 직경」 이라고 한다.) 이 10 ㎛ 이하인 경화 촉진제를 함유하는 것을 특징으로 하는 것이다.
이 특징에 의하면, 전극간의 거리가 보다 좁은 전자 부품에 대해 보다 우수한 침입성을 발휘할 수 있다.
또, 본 발명의 다층 시트의 일 실시양태로는, (A) 층의 두께는 10 ∼ 500 ㎛ 인 것을 특징으로 하는 것이다.
이 특징에 의하면, 전자 부품의 휨을 억제할 수 있다. 또한, 전자 부품 밑으로 수지가 침입하기 쉬워져, 보다 우수한 침입성을 발휘할 수 있다.
또, 본 발명의 다층 시트의 일 실시양태로는, 하기 식 (1) 을 만족하는 수지 조성물로 이루어지는 (B) 층을 구비하는 것을 특징으로 하는 것이다.
하기 식 (1) 에 있어서, 「α」 는, 175 ℃ 에서 1 시간 열경화 처리한 후의 열경화물의 80 ℃ 이하에 있어서의 열팽창 계수 α [ppm/K] 를 나타낸다. 「E'」 는, 당해 열경화물의 25 ℃ 에 있어서의 저장 탄성률 E' [GPa] 를 나타낸다.
40000 ≤ α × E' ≤ 250000 [Pa/K] (1)
전자 부품은, 수지 경화시의 열에 의해 형상 변화를 일으키는 경우가 있지만, 식 (1) 을 만족하는 수지 조성물로 이루어지는 (B) 층을 구비하는 다층 시트는, 상기 전자 부품의 형상 변화에 추종할 수 있어, 우수한 침입성을 발휘하면서, 휨을 억제할 수 있다.
구체적으로는, 열팽창 계수는, 온도의 상승에 맞추어 시트의 길이가 변화하는 비율을 나타내고 있고, 저장 탄성률은, 시트의 강성을 나타내고 있다. 예를 들어, 식 (1) 의 수치 범위에 있어서, 열팽창 계수 α 가 큰 경우에는, 저장 탄성률 E' 가 작아져, 시트의 강성을 작게 할 수 있다. 그렇게 하면, 전자 부품의 형상 변화에 대해, 시트가 추종할 수 있어, 전자 부품의 열에 의한 응력을 완화시킬 수 있다. 그렇게 함으로써 전자 부품의 휨을 억제할 수 있다.
또, 본 발명의 다층 시트의 일 실시양태로는, 다층 시트는 필러를 70 질량％ 이상 함유하는 (B) 층을 구비하고, (A) 층의 두께에 대한 (B) 층의 두께의 비 (B/A) 가 1.0 ∼ 80 인 것을 특징으로 하는 것이다.
이 특징에 의하면, 전극간의 거리가 보다 좁은 전자 부품에 대해 보다 우수한 봉지성을 발휘할 수 있음과 함께, 봉지한 전자 부품에 대해 저휨성을 보다 발휘할 수 있다.
상기 과제를 해결하기 위한 본 발명의 몰드 언더필 봉지 방법은, 전자 부품 실장 기판의 몰드 언더필 봉지 방법으로서, 전극의 높이 (h) 가 5 ∼ 250 ㎛ 이고, 전극간의 폭 (w) 이 5 ∼ 500 ㎛ 인 전극을 구비한 전자 부품이 플립 칩 실장된 기판을 준비하는 공정, (A) 층을 최외층으로서 구비하는 다층 시트를 준비하는 공정, (A) 층이 전자 부품 및 기판과 접하도록 상기 다층 시트를 재치 (載置) 하는 공정, 상기 재치한 다층 시트를 가열 압축하는 공정을 구비하는 것을 특징으로 하는 것이다.
또한, 상기 A 층은 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 층이다.
본 발명의 몰드 언더필 봉지 방법은, 상기 (A) 층을 구비하는 다층 필름을 사용하고 있기 때문에, 전자 부품 실장 기판의 전극간으로 보다 효율적으로 침입시킬 수 있어, 보다 우수한 봉지 방법을 제공할 수 있다.
또, 본 발명의 몰드 언더필 봉지 방법의 일 실시양태로는, (A) 층은 필러를 함유하고, 상기 필러의 최대 입자경이, 상기 전극의 높이 (h) 및 전극간 폭 (w) 이하인 것을 특징으로 하는 것이다.
이 특징에 의하면, (A) 층에 있어서의 필러의 최대 입자경이 전극의 높이 (h) 및 전극간 폭 (w) 이하이므로, (A) 층을 함유하는 다층 필름을 전자 부품 실장 기판의 전극간으로 보다 효율적으로 침입시킬 수 있고, 또한, 전자 부품 실장 기판의 휨을 억제할 수 있다.
상기 과제를 해결하기 위한 본 발명의 전자 부품 실장 기판은, 상기 몰드 언더필 봉지는, (A) 층을 최외층으로서 구비하는 다층 시트에 의해 봉지되어 있는 것을 특징으로 하는 것이다.
또한, 상기 A 층은 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 층이다.
이 특징에 의하면, 상기 (A) 층을 구비하는 다층 시트에 의해, 전자 부품이 실장된 전자 부품 실장 기판의 전극간으로 보다 효율적으로 침입시킬 수 있기 때문에, 내열성이나 내습성이 우수한 전자 부품 실장 기판을 제공할 수 있다.
상기 과제를 해결하기 위한 본 발명의 전자 부품 실장 기판의 제조 방법은, 전자 부품이 플립 칩 실장된 기판을 준비하는 공정, (A) 층을 최외층으로서 구비하는 다층 시트를 준비하는 공정, (A) 층이 전자 부품 및 기판과 접하도록 상기 다층 시트를 재치하는 공정, 상기 재치한 다층 시트를 가열 압축하는 공정을 구비하는 것을 특징으로 하는 것이다.
또한, 상기 A 층은 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 층이다.
이 특징에 의하면, 상기 (A) 층을 구비하는 다층 시트에 의해, 전자 부품 실장 기판의 전극간으로 보다 효율적으로 침입시킬 수 있기 때문에, 내열성이나 내습성이 우수한 전자 부품 실장 기판의 제조 방법을 제공할 수 있다.
본 발명에 의하면, 전극간으로의 침입성이 양호한 몰드 언더필 봉지용 다층 시트를 제공할 수 있다.
도 1 은, 본 발명의 다층 시트의 개략 설명도이다.
도 2 는, 전자 부품 실장 기판의 개략 설명도이다.
도 3 은, 본 발명의 다층 시트를 전자 부품 실장 기판 상에 재치한 상태의 개략 설명도이다.
도 4 는, 본 발명의 다층 시트로 몰드 언더필 봉지된 전자 부품 실장 기판의 개략 설명도이다.
이하, 본 발명의 바람직한 실시형태에 대해 상세하게 설명한다. 단, 본 발명은, 이하의 실시형태에 한정되는 것은 아니다.
[몰드 언더필 봉지용의 다층 시트]
본 발명의 몰드 언더필 봉지용의 다층 시트는, 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 (A) 층을 최외층으로서 구비하는 것을 특징으로 하는 것이다.
몰드 언더필 봉지란, 플립 칩 접속 등으로 접속된 전자 부품과 기판을 봉지하는 방법의 하나이고, 전극 부분의 봉지를 실시하는 언더필 봉지와, 전자 부품을 포함한 전체의 봉지를 실시하는 오버 몰드 봉지를 일괄적으로 실시하는 봉지 방법을 나타낸다.
<(A) 층>
본 발명의 다층 시트는, 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 (A) 층을 최외층에 구비하고 있다.
본 발명의 tanδ (손실 정접) 의 극대값을 특정한 수지 조성물로 이루어지는 (A) 층을 최외층에 구비하는 다층 필름은, 전극간의 거리가 보다 좁은 전자 부품에 대해 몰드 언더필을 실시할 때, 우수한 침입성을 발휘할 수 있다.
여기서, 최외층이란, 다층 시트에 있어서, 가장 밖의 층을 말하고, 예를 들어 공기 등의 대기와 접촉하는 층을 말한다. 이 경우, 이형 필름이나 시트는, 최외층이라고는 하지 않는다. 그리고, 본 발명의 (A) 층은, 몰드 언더필 봉지에 있어서, 전자 부품 및 기판과 직접 접하도록 재치하는 층이다.
또, (A) 층을 최외층에 구비하고 있으므로, (A) 층이 전자 부품 및 기판과 접하도록 재치하여 봉지를 실시함으로써, 우수한 봉지성을 발휘할 수 있다.
tanδ (손실 정접) 의 극대값으로는, 바람직하게는 5 이상이고, 보다 바람직하게는 7 이상이다. tanδ (손실 정접) 의 극대값에 특별히 상한은 없지만, 바람직하게는 60 이하이고, 보다 바람직하게는 50 이하이다.
(A) 층을 구성하는 수지 조성물의 tanδ 의 극대값은, 필러의 함유량이나 열경화성 수지나 경화제의 종류에 따라 제어할 수 있다. 예를 들어, 필러의 함유량을 늘리면, 극대값이 작아지고, 필러의 함유량을 줄임으로써, 극대값을 크게 할 수 있다. 또, 가열시에 저점도가 되는 결정성 에폭시 수지나 액상 에폭시 수지 등을 열경화성 수지로서 사용하는 것, 저분자량의 페놀, 결정성 산 무수물, 액상 페놀 등의 저점도의 경화제를 사용함으로써 tanδ 의 극대값을 3 이상으로 할 수 있다.
본 발명에 있어서 (A) 층을 구성하는 수지 조성물의 tanδ 의 극대값은, 직경 25 ㎜Φ 의 시험편에 대해, 점탄성계 측정 장치 (예를 들어, TAInstruments 사 제조, ARES-LS2) 를 사용하여, 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초, 주파수 1 Hz 의 조건으로 측정된 값이다.
또한, (A) 층은, 바람직하게는 필러를 함유한다. (A) 층에 사용되는 필러는, 특별히 한정되는 것은 아니며, 용융 실리카나 결정성 실리카 등의 실리카, 알루미나, 탤크, 탄산칼슘, 티탄화이트, 벵갈라, 탄화규소, 질화붕소 (BN), 유리 비드 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상 병용해도 된다.
전극간으로의 침입성을 향상시킨다는 점에서, 실리카 분말을 사용하는 것이 바람직하고, 실리카 분말 중에서도 용융 실리카 분말을 사용하는 것이 보다 바람직하다. 용융 실리카 분말로는, 구상 용융 실리카 분말, 파쇄 용융 실리카 분말을 들 수 있지만, 유동성이라는 관점에서, 구상 용융 실리카 분말을 사용하는 것이 특히 바람직하고, 진구도가 높은 것이 보다 바람직하다.
또, 필러를 함유함으로써, 전자 부품의 휨을 억제할 수 있다.
또한, 상기 필러는, 미리 표면에 실란 커플링제를 반응시킨 것을 사용할 수도 있다. 표면에 실란 커플링제를 반응시킨 필러를 사용함으로써, 수지 조성물 중에서의 분산성을 향상시킬 수 있다. 실란 커플링제를 사용하는 경우의 배합량은, 필러 100 질량부에 대하여, 0.05 ∼ 5 질량부가 바람직하고, 0.1 ∼ 3 질량부가 보다 바람직하다.
(A) 층에 있어서, 상기 필러의 함유량으로는 바람직하게는 30 질량％ 이상이다. 하한값으로는, 보다 바람직하게는 73 질량％ 이상, 더욱 바람직하게는 76 질량％ 이상이다. 상한값으로는, 보다 바람직하게는 93 질량％ 이하이고, 더욱 바람직하게는 85 질량％ 이하이다. 필러의 함유량을 상기 범위로 함으로써, tanδ (손실 정접) 의 극대값을 3 이상으로 할 수 있다. 또한, 필러의 함유량이 30 ％ 이상인 경우, 수지 조성물의 가공성이 향상되는 경향이 있다.
상기 필러의 메디안 직경은, 예를 들어, 바람직하게는 0.1 ∼ 30 ㎛ 이다. 하한값으로는, 보다 바람직하게는, 0.1 ㎛ 이상이고, 더욱 바람직하게는 0.5 ㎛ 이상이다. 상한값으로는, 보다 바람직하게는 20 ㎛ 이하이고, 더욱 바람직하게는 10 ㎛ 이하이다.
또, (A) 층에 있어서, 상기 필러의 최대 입자경은, 예를 들어, 전극 높이, 또는 전극의 폭보다 작고, 바람직하게는 20 ㎛ 이하이다. 상한값으로는, 보다 바람직하게는 15 ㎛ 이하이고, 더욱 바람직하게는 10 ㎛ 이하이다.
(A) 층에 있어서 필러의 최대 입자경을 20 ㎛ 이하로 함으로써, 전극간으로의 침입성을 보다 향상시킬 수 있다.
또한, 상기 메디안 직경이나 최대 입자경은, 예를 들어, 모집단으로부터 임의로 추출되는 시료를 사용하고, 레이저 회절 산란식 입도 분포 측정 장치를 사용하여 측정함으로써 도출할 수 있는 값이다.
또한, (A) 층을 구성하는 소재는, 특별히 한정되지 않지만, 바람직하게는 수지이고, 보다 바람직하게는 열경화성 수지이다.
열경화성 수지로는, 예를 들어, 에폭시 수지, (메트)아크릴 수지, 페놀 수지, 멜라민 수지, 실리콘 수지, 우레아 수지, 우레탄 수지, 비닐에스테르 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 폴리이미드 수지 등을 들 수 있다. 이들은 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. (A) 층을 구성하는 수지 조성물의 tanδ 의 극대값을 3 이상으로 제어하기 위해서, 그 중에서도 에폭시 수지가 바람직하고, 가열시에 저점도가 되는 에폭시 수지, 예를 들어 나프탈렌형 에폭시 수지 등의 결정성 에폭시 수지나, 액상 비스페놀 A 형 에폭시 수지 등의 액상 에폭시 수지가 보다 바람직하다.
에폭시 수지는, 특별히 한정되지 않지만, 예를 들어, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 수첨 비스페놀 A 형 에폭시 수지, 수첨 비스페놀 F 형 에폭시 수지 등의 비스페놀형 에폭시 수지, 비페닐형 또는 테트라메틸비페닐형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 등의 지환식 지방족 에폭시 수지, 글리시딜아민형 에폭시 수지, 유기 카르복실산류의 글리시딜에테르 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 에폭시 수지는, 프레폴리머이어도 되고, 폴리에테르 변성형 에폭시 수지, 실리콘 변성형 에폭시 수지와 같은 에폭시 수지와 다른 폴리머의 공중합체이어도 된다. 그 중에서도, 바람직하게는, 비스페놀형 에폭시 수지, 비페닐형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 글리시딜아민형 에폭시 수지, 나프탈렌형 에폭시 수지, 폴리에테르 변성형 에폭시 수지 등을 들 수 있다.
에폭시 수지는, 수지 조성물의 점도 조절을 위해서, 에폭시기를 분자 중에 1 개 갖는 1 관능 에폭시 수지를, 에폭시 수지 전체에 대하여 0.1 ∼ 30 질량％ 정도 포함할 수 있다. 이와 같은 1 관능 에폭시 수지로는, 페닐글리시딜에테르, 2-에틸헥실글리시딜에테르, 에틸디에틸렌글리콜글리시딜에테르, 디시클로펜타디엔글리시딜에테르, 2-하이드록시에틸글리시딜에테르 등을 사용할 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
(A) 층에 있어서, 상기 열경화성 수지의 함유량은 특별히 한정되지 않지만, 바람직하게는 5 ∼ 50 질량％ 이다.
또한, (A) 층에 있어서, 에폭시 수지의 함유량은 특별히 한정되지 않지만, 5 질량％ 이상 50 질량％ 이하이다. 하한값으로는, 바람직하게는 5 질량％ 이상, 보다 바람직하게는 10 질량％ 이상이다. 상한값으로서, 바람직하게는 40 질량％ 이하, 보다 바람직하게는 30 질량％ 이하이다.
또한 (A) 층은 열경화성 수지의 경화제를 포함해도 되고, 경화제의 종류는, 특별히 한정되지 않지만, 예를 들어, 고형 페놀, 고형 페놀 노볼락이나 액상 페놀 노볼락 등의 페놀계 경화제, 디시안디아미드계 경화제 (디시안디아미드 등), 우레아계 경화제, 유기산 하이드라지드계 경화제, 폴리아민염계 경화제, 아민 어덕트계 경화제, 고형 산 무수물이나 액상 산 무수물 등의 산 무수물계 경화제, 이미다졸계 경화제 등을 들 수 있고, (A) 층의 tanδ 의 극대값을 3 이상으로 제어하기 위해서는, 액상 페놀 노볼락이나 액상 산 무수물 등의 저점도의 경화제를 사용하는 것이 바람직하다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 경화제의 종류는, 열경화성 수지에 따라 적절히 선택할 수 있다.
경화제의 양은, 경화제의 종류에 따라 상이하다. 에폭시 수지를 사용하는 경우, 예를 들어, 에폭시기 1 당량당, 경화제의 관능기의 당량수가 0.001 ∼ 2 당량, 나아가서는 0.005 ∼ 1.5 당량이 되는 양의 경화제를 사용하는 것이 바람직하다.
또한 (A) 층은, 경화 촉진제를 함유하는 것이 바람직하다. 경화 촉진제로는, 예를 들어, 이미다졸 화합물 등의 아민 화합물, 인 화합물, 및 유기 금속 화합물 등의 염기성의 화합물, 마이크로 캡슐형 경화 촉진제를 들 수 있다.
상기 이미다졸 화합물로는, 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 1-이소부틸2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1,2-디메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸-2-페닐이미다졸 등의 2-치환 이미다졸 화합물, 1-시아노에틸-2-운데실이미다졸륨트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트 등의 트리멜리트산염, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진 등의 트리아진 부가물, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가물, 2-페닐이미다졸이소시아누르산 부가물, 2-메틸이미다졸이소시아누르산 부가물, 2-페닐-4,5-디하이드록시메틸이미다졸 및 2-페닐-4-메틸-5-디하이드록시메틸이미다졸 등을 들 수 있다.
상기 인 화합물로는, 트리부틸포스핀 등의 트리알킬포스핀계 화합물, 트리페닐포스핀 등의 트리아릴포스핀계 화합물을 들 수 있다.
상기 아민 화합물로는, 2,4,6-트리스(디메틸아미노메틸)페놀, 디에틸아민, 트리에틸아민, 디에틸렌테트라민, 트리에틸렌테트라민 및 4,4-디메틸아미노피리딘 등도 들 수 있다. 아민 화합물은 아민 어덕트이어도 된다.
상기 유기 금속 화합물로는, 나프텐산아연, 나프텐산코발트, 옥틸산주석, 옥틸산코발트, 비스아세틸아세토네이트코발트 (II) 및 트리스아세틸아세토네이트코발트 (III) 등을 들 수 있다.
상기 마이크로 캡슐형 경화 촉진제로는, 예를 들어, 아민계 화합물 분말을 에폭시 수지 중에 분산시킨 미립자 조성물 등을 사용할 수 있다. 상기 아민계 화합물로는, 이하에 예시하는 것 중에서, 원하는 증점 배율에 기초하여 선택하면 된다. 상기 아민계 화합물로는, 지방족 제 1 아민, 지환식 제 1 아민, 방향족 제 1 아민, 지방족 제 2 아민, 지환식 제 2 아민, 방향족 제 2 아민, 이미다졸 화합물, 이미다졸린 화합물, 또는 이들 화합물과 카르복실산, 술폰산, 이소시아네이트, 에폭시 등과의 반응 생성물 등을 들 수 있다. 이들은 1 종 또는 2 종 이상을 병용할 수 있고, 예를 들어, 지방족 제 1 아민, 지환식 제 1 아민, 방향족 제 1 아민, 지방족 제 2 아민, 지환식 제 2 아민, 방향족 제 2 아민, 이미다졸 화합물, 또는 이미다졸린 화합물과, 그들의 카르복실산, 술폰산, 이소시아네이트, 또는 에폭시의 반응 생성물과의 병용을 바람직하게 사용할 수 있다. 또, 상기 아민계 화합물 분말은, 융점 또는 연화점이 60 ℃ 이상인 것이, 25 ℃ 에서의 증점을 억제하는 관점에서 바람직하다.
또한, (A) 층에 함유되는 경화 촉진제는, 바람직하게는 메디안 직경이 10 ㎛ 이하인 것이다. 메디안 직경이 10 ㎛ 이하인 경화 촉진제를 함유함으로써, 전극간의 거리가 보다 좁은 전자 부품에 대해 보다 우수한 침입성을 발휘할 수 있다. 즉, 입자경이 큰 입자를 포함하지 않기 때문에, 좁은 전극간으로의 침입 불량을 억제할 수 있다. 또, 메디안 직경이 작기 때문에, 계 중에서 큰 입자와 작은 입자로 분구 (分球) 되지 않기 때문에, 침입 후의 부분적인 경화 불량을 억제할 수 있다.
상기 경화 촉진제의 메디안 직경의 상한값으로는, 보다 바람직하게는 5 ㎛ 이하이고, 더욱 바람직하게는 3 ㎛ 이하이다. 하한값으로는, 바람직하게는 0.1 ㎛ 이상이다.
(A) 층에 있어서, 경화 촉진제의 함유량은, 열경화성 수지 100 질량부에 대하여, 예를 들어 0.1 질량부 이상 40 질량부 이하이다. 하한값으로는, 바람직하게는 1 질량부 이상, 보다 바람직하게는 5 질량부 이상이다. 상한값으로서, 바람직하게는 30 질량부 이하, 보다 바람직하게는 20 질량부 이하이다. 경화 촉진제를 상기 함유량으로 함으로써, 경화 불량의 발생을 억제시키면서, 휨을 억제할 수 있다.
또한 (A) 층에 있어서 에폭시 수지를 사용하는 경우, 경화 촉진제의 함유량은, 에폭시 수지 100 질량부에 대하여, 예를 들어 0.1 질량부 이상 40 질량부 이하이다. 하한값으로는, 바람직하게는 1 질량부 이상, 보다 바람직하게는 5 질량부 이상이다. 상한값으로서, 바람직하게는 30 질량부 이하, 보다 바람직하게는 20 질량부 이하이다. 경화 촉진제를 상기 함유량으로 함으로써, 경화 불량의 발생을 억제시키면서, 휨을 억제할 수 있다.
본 발명의 (A) 층에는, 본 발명의 목적을 저해하지 않는 한, 그 밖의 첨가제를 사용할 수 있다. 이와 같은 첨가제로는, 열가소성 수지, 실란 커플링제, 카본 블랙, 이온 포착제 등을 들 수 있다.
열가소성 수지로는, 비반응성 실리콘 오일이나 반응성 실리콘 오일 등의 실리콘 오일, 아크릴 수지, 페녹시 수지, 폴리올레핀, 폴리우레탄, 블록 이소시아네이트, 폴리에테르, 폴리에스테르, 폴리이미드, 폴리비닐알코올, 부티랄 수지, 폴리아미드, 염화비닐, 셀룰로오스, 열가소성 에폭시 수지, 열가소성 페놀 수지 등을 들 수 있다.
비반응성 실리콘 오일로는, 폴리실록산, 폴리에테르 변성 실리콘 오일, 알킬 변성 실리콘 오일 등을 들 수 있다. 반응성 실리콘 오일로는, 에폭시 변성 실리콘 오일, 카르복실 변성 실리콘 오일, 아미노 변성 실리콘 오일 등을 들 수 있다.
실란 커플링제로는, 예를 들어, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필트리에톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란 등을 들 수 있다. 상기 실란 커플링제는, 미리 표면에 실란 커플링제를 반응시킨 실리카를 사용하는 경우에도, 적절히 배합할 수 있다.
상기 실란 커플링제의 함유량은, (A) 층 중, 바람직하게는 0.1 ∼ 10 질량％ 이고, 보다 바람직하게는 2 ∼ 6 질량％ 이다.
상기 카본 블랙의 함유량은, (A) 층 중, 바람직하게는 0.1 ∼ 5 질량％ 이고, 보다 바람직하게는 0.5 ∼ 3 질량％ 이다.
상기 이온 포착제로는, 봉지 조성물 중의 불순물 이온을 포착하는 능력을 갖는 제로서, 봉지한 전자 부품의 신뢰성을 향상시킬 수 있는 것이면 된다. 이온 포착제로는, 예를 들어, 무기 이온 교환제 등을 들 수 있다.
이온 포착제를 함유하는 경우의 함유량은, 특별히 제한되지 않지만, 바람직하게는 (A) 층 중 0.05 질량％ 이상이고, 보다 바람직하게는 3 질량％ 이하이다.
또, 본 발명의 다층 시트에 있어서 (A) 층의 두께는, 바람직하게는 10 ∼ 500 ㎛ 이다. 하한값으로는, 보다 바람직하게는 20 ㎛ 이상이고, 더욱 바람직하게는 40 ㎛ 이상이다. 상한값으로는, 보다 바람직하게는 400 ㎛ 이하이고, 더욱 바람직하게는 300 ㎛ 이하이다.
(A) 층의 두께를 상기 범위로 함으로써, 전자 부품의 휨을 억제할 수 있다. 또한, 전자 부품 밑으로 수지가 침입하기 쉬워져, 보다 우수한 침입성을 발휘할 수 있다.
<(B) 층>
본 발명의 다층 시트는, (A) 층에 더하여 바람직하게는 (B) 층을 구비할 수 있다. 본 발명의 다층 시트는, (B) 층을 구비함으로써, 다층 시트에 있어서의 휨의 발생을 억제할 수 있다. 본 발명의 다층 시트에 있어서, (B) 층은 바람직하게는, (A) 층과는 반대면의 최외층 혹은 중간층이다. 또, 이 경우에 있어서도, 이형 필름이나 시트는, 최외층이라고는 하지 않는다.
또, 본 발명의 다층 시트는, (B) 층이 최외층이어도, 몰드 언더필 봉지에 있어서, 전자 부품 및 기판과 직접 접하도록 재치하는 일은 없다.
(B) 층은, 바람직하게는 필러를 함유하는 층이다. 필러의 종류로는 특별히 한정되지 않지만, 상기 (A) 층의 항에서 설명한 것과 동일한 것을 사용할 수 있다.
(B) 층에 있어서, 상기 필러의 함유량으로는 바람직하게는 70 질량％ 이상이다. 하한값으로는, 보다 바람직하게는 75 질량％ 이상, 더욱 바람직하게는 80 질량％ 이상이다. 상한값으로는, 바람직하게는 93 질량％ 이하이고, 보다 바람직하게는 90 질량％ 이하이다. 필러의 함유량을 상기 범위로 함으로써, 봉지한 전자 부품의 휨을 억제할 수 있다.
상기 필러의 메디안 직경은, 바람직하게는 0.1 ∼ 30 ㎛ 이다. 하한값으로는, 보다 바람직하게는, 1 ㎛ 이상이고, 더욱 바람직하게는 3 ㎛ 이상이다. 상한값으로는, 보다 바람직하게는 20 ㎛ 이하이고, 더욱 바람직하게는 15 ㎛ 이하이다.
상기 필러의 열팽창 계수는, 특별히 한정되지 않지만, 바람직하게는 1 ppm/K 이상이고, 보다 바람직하게는 2 ppm/K 이상이다. 상한값으로는, 바람직하게는 15 ppm/K 이하, 보다 바람직하게는 10 ppm/K 이하이다.
필러로서 열팽창 계수가 상기 범위인 것을 사용함으로써, (B) 층의 80 ℃ 이하에 있어서의 열팽창 계수를 제어할 수 있다.
또한, (B) 층을 구성하는 소재는, 특별히 한정되지 않지만, 바람직하게는 수지이고, 보다 바람직하게는 열경화성 수지이다. 열경화성 수지로는, 상기 (A) 층의 항에서 설명한 것과 동일한 것을 사용할 수 있고, 바람직하게는 에폭시 수지이다.
에폭시 수지는, 특별히 한정되지 않지만, 예를 들어, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 수첨 비스페놀 A 형 에폭시 수지, 수첨 비스페놀 F 형 에폭시 수지, 비스페놀 변성형 에폭시 수지 등의 비스페놀형 에폭시 수지, 비페닐형 또는 테트라메틸비페닐형 에폭시 수지, 페놀노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 지환식 지방족 에폭시 수지, 페놀프탈레인형 에폭시 수지, 유기 카르복실산류의 글리시딜에테르 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 에폭시 수지는, 프레폴리머이어도 되고, 폴리에테르 변성형 에폭시 수지, 실리콘 변성형 에폭시 수지와 같은 에폭시 수지와 다른 폴리머의 공중합체이어도 된다. 그 중에서도, 강직한 골격을 갖는 에폭시 수지인 비페닐형 에폭시 수지, 페놀노볼락형 에폭시 수지, 페놀프탈레인형 에폭시 수지, 비스페놀 변성형 에폭시 수지를 사용함으로써, (B) 층의 80 ℃ 이하에 있어서의 열팽창 계수를 작게 할 수 있다. 또한, 유연한 골격을 갖는 폴리에테르 변성형 에폭시 수지 등을 사용함으로써, (B) 층의 25 ℃ 에 있어서의 저장 탄성률 E' 를 작게 할 수 있다.
에폭시 수지는, 수지 조성물의 점도 조절을 위해서, 에폭시기를 분자 중에 1 개 갖는 1 관능 에폭시 수지를, 에폭시 수지 전체에 대하여 0.1 ∼30 질량％ 정도 포함할 수 있다. 이와 같은 1 관능 에폭시 수지로는, 페닐글리시딜에테르, 2-에틸헥실글리시딜에테르, 에틸디에틸렌글리콜글리시딜에테르, 디시클로펜타디엔글리시딜에테르, 2-하이드록시에틸글리시딜에테르 등을 사용할 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
(B) 층에 있어서, 상기 열경화성 수지의 함유량은 특별히 한정되지 않지만, 바람직하게는 2 ∼ 30 질량％ 이다.
또한, (B) 층에 있어서, 에폭시 수지의 함유량은 특별히 한정되지 않지만, 2 질량％ 이상 30 질량％ 이하이다. 하한값으로는, 바람직하게는 3 질량％ 이상, 보다 바람직하게는 5 질량％ 이상이다. 상한값으로서, 바람직하게는 25 질량％ 이하, 보다 바람직하게는 20 질량％ 이하이다.
또한 (B) 층은 열경화성 수지의 경화제, 경화 촉진제를 포함해도 되고, 경화제, 경화 촉진제의 종류는, (A) 층의 항에서 설명한 것과 동일한 것을 사용할 수 있다.
경화제의 양은, 경화제의 종류에 따라 상이하다. 에폭시 수지를 사용하는 경우, 예를 들어, 에폭시기 1 당량당, 경화제의 관능기의 당량수가 0.001 ∼ 2 당량, 나아가서는 0.005 ∼ 1.5 당량이 되는 양의 경화제를 사용하는 것이 바람직하다. 그 중에서도, 고형 페놀노볼락 수지, 바람직하게는 비페닐형 페놀노볼락 수지 등의 페놀계 경화제를 사용함으로써, (B) 층의 저장 탄성률을 작게 할 수 있다.
(B) 층에 있어서, 경화 촉진제의 함유량은, 열경화성 수지 100 질량부에 대하여, 바람직하게는 0.1 질량부 이상 40 질량부 이하이다. 하한값으로는, 보다 바람직하게는 1 질량부 이상, 더욱 바람직하게는 5 질량부 이상이다. 상한값으로서, 보다 바람직하게는 30 질량부 이하, 더욱 바람직하게는 20 질량부 이하이다. 경화 촉진제를 상기 함유량으로 함으로써, 경화 불량의 발생을 억제시키면서, 휨을 억제할 수 있다.
또한 (B) 층에 있어서 에폭시 수지를 사용하는 경우, 경화 촉진제의 함유량은, 에폭시 수지 100 질량부에 대하여, 바람직하게는 0.1 질량부 이상 40 질량부 이하이다. 하한값으로는, 보다 바람직하게는 1 질량부 이상, 더욱 바람직하게는 5 질량부 이상이다. 상한값으로서, 보다 바람직하게는 30 질량부 이하, 더욱 바람직하게는 20 질량부 이하이다. 경화 촉진제를 상기 함유량으로 함으로써, 경화 불량의 발생을 억제시키면서, 휨을 억제할 수 있다.
(B) 층에는, 본 발명의 목적을 저해하지 않는 한, 그 밖의 첨가제를 사용할 수 있다. 이와 같은 첨가제로는, 상기 (A) 층의 항에서 설명한 것과 동일한 것을 사용할 수 있고, 열가소성 수지, 실란 커플링제, 카본 블랙, 이온 포착제 등을 들 수 있다.
열가소성 수지로는, 비반응성 실리콘 오일이나 반응성 실리콘 오일 등의 실리콘 오일, 아크릴 수지, 페녹시 수지, 폴리올레핀, 폴리우레탄, 블록 이소시아네이트, 폴리에테르, 폴리에스테르, 폴리이미드, 폴리비닐알코올, 부티랄 수지, 폴리아미드, 염화비닐, 셀룰로오스, 열가소성 에폭시 수지, 열가소성 페놀 수지 등을 들 수 있다. 그 중에서도, 폴리에스테르, 아크릴 수지, 실리콘 오일, 폴리에테르, 폴리비닐알코올, 폴리아미드 등의 수지를 사용함으로써, (B) 층의 저장 탄성률을 작게 할 수 있다.
실란 커플링제로는, 예를 들어, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필트리에톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란 등을 들 수 있다. 상기 실란 커플링제는, 미리 표면에 실란 커플링제를 반응시킨 실리카를 사용하는 경우에도, 적절히 배합할 수 있다.
상기 실란 커플링제의 함유량은, (B) 층 중, 바람직하게는 0.1 ∼ 10 질량％ 이고, 보다 바람직하게는 2 ∼ 6 질량％ 이다.
상기 카본 블랙의 함유량은, (B) 층 중, 바람직하게는 0.1 ∼ 5 질량％ 이고, 보다 바람직하게는 0.5 ∼ 3 질량％ 이다.
상기 이온 포착제로는, 봉지 조성물 중의 불순물 이온을 포착하는 능력을 갖는 제로서, 봉지한 전자 부품의 신뢰성을 향상시킬 수 있는 것이면 된다. 이온 포착제로는, 예를 들어, 무기 이온 교환제 등을 들 수 있다.
이온 포착제를 함유하는 경우의 함유량은, 특별히 제한되지 않지만, 바람직하게는 (B) 층 중 0.05 질량％ 이상이고, 보다 바람직하게는 3 질량％ 이하이다.
또, 본 발명의 다층 시트에 있어서 (B) 층의 두께는, 바람직하게는 50 ∼ 800 ㎛ 이다. 하한값으로는, 보다 바람직하게는 100 ㎛ 이상이고, 더욱 바람직하게는 200 ㎛ 이상이다. 상한값으로는, 보다 바람직하게는 700 ㎛ 이하이고, 더욱 바람직하게는 600 ㎛ 이하이다.
(B) 층의 두께를 상기 범위로 함으로써, 전자 부품의 휨을 억제할 수 있다.
또, 본 발명의 다층 시트의 (B) 층은, 80 ℃ 이하에 있어서의 열팽창 계수 α [ppm/K] 및 상기 열경화물의 25 ℃ 에 있어서의 저장 탄성률 E' [GPa] 가 하기 식 (1) 을 만족하는 수지 조성물로 이루어지는 (B) 층을 구비하는 것이 바람직하다.
40000 ≤ α × E' ≤ 250000 [Pa/K] (1)
(B) 층의 α × E' 의 하한값으로는, 보다 바람직하게는 40000 이상이고, 더욱 바람직하게는 50000 이상이다. 상한값으로는, 보다 바람직하게는 220000 이하이고, 더욱 바람직하게는 180000 이하이다.
본 발명의 다층 시트는, 상기 식 (1) 을 만족하는 수지 조성물로 이루어지는 (B) 층을 구비함으로써 경화시의 열에 의한 응력을 완화시킬 수 있기 때문에, 전자 부품의 휨을 억제할 수 있다.
(B) 층을 구성하는 수지 조성물의 80 ℃ 이하에 있어서의 열팽창 계수 α 의 하한값으로는, 바람직하게는 3 ppm/K 이상이고, 보다 바람직하게는 5 ppm/K 이상이다. 상한값으로는, 바람직하게는 15 ppm/K 이하, 보다 바람직하게는 10 ppm/K 이하이다.
열팽창 계수 α 를 상기 범위로 함으로써, 전자 부품의 형상 변화에 대해, 시트가 추종할 수 있다.
(B) 층을 구성하는 수지 조성물의 열팽창 계수는, 첨가하는 필러의 열팽창 계수나 필러의 첨가량, 열경화성 수지의 화학 구조, 및 유리 전이 온도에 의해 제어할 수 있다. 예를 들어, 열팽창 계수가 작은 필러를 고충전하는 것이나, 강직한 골격을 갖는 에폭시 수지 등을 사용함으로써 열팽창 계수를 작게 할 수 있다. 또한, (B) 층의 유리 전이 온도를 크게 함으로써, 유리 전이 온도 이하의 열팽창 계수를 작게 할 수 있다.
열팽창률 α 의 측정 방법은, (B) 층만으로 이루어지는 수지 시트를 150 ℃ 에서 1 시간 열경화 처리한 후, 열경화물로부터, 길이 20 ㎜ × 폭 5 ㎜ × 두께 5 ㎛ 의 측정 시료를 준비한다. 측정 시료를 열기계 분석 장치 (TMA7100) 의 압축 측정용 지그에 세트한 후, -50 ∼ 300 ℃ 의 온도역에서, 하중 5 g, 승온 속도 2.5 ℃／min 의 조건하에 두고, 50 ℃ ∼ 70 ℃ 에서의 팽창률로부터 열팽창 계수 α 를 산출한다.
(B) 층을 구성하는 수지 조성물의 25 ℃ 에 있어서의 저장 탄성률 E' 의 하한값으로는, 바람직하게는 3 GPa 이상, 보다 바람직하게는 10 GPa 이상이다. 상한값으로는, 바람직하게는 50 GPa 이하, 보다 바람직하게는 30 GPa 이하이다.
저장 탄성률 E' 를 상기 범위로 함으로써, 시트의 강성에 의해, 전자 부품의 형상 변화를 억제할 수 있고, 결과적으로 전자 부품의 휨을 억제할 수 있다.
(B) 층을 구성하는 수지 조성물의 저장 탄성률은, 필러의 첨가량, 열경화성 수지나 경화제의 골격, 열가소성 수지의 종류에 따라 제어할 수 있다. 예를 들어, 필러의 첨가량을 많게 하는, 폴리에테르 구조 등의 유연성을 구비하는 골격을 갖는 에폭시 수지나 비페닐형 페놀노볼락 수지 등을 사용하는 것, 아크릴 수지 등의 열가소성 수지를 혼합함으로써, 저장 탄성률을 작게 할 수 있다.
저장 탄성률 E' 의 측정 방법은, 이하의 순서로 실시된다.
(1) (B) 층만으로 이루어지는 수지 시트를 150 ℃ 에서 1 시간 열경화 처리한 후, 열경화물로부터, 길이 50 ㎜ × 폭 10 ㎜ × 두께 2 ㎜ 의 측정 시료를 준비한다.
(2) 상기 측정 시료를 굽힘 측정용 지그에 세트하고, 점탄성 측정 장치 (DMA6100, 히타치 하이테크 사이언스 (주) 제조) 를 사용하여, -50 ∼ 300 ℃ 의 온도역에서의 굽힘 저장 탄성률을, 주파수 1 Hz, 승온 속도 2.5 ℃／min 의 조건하에서 측정한다.
(3) 상기 측정 결과로부터 25 ℃ 에서의 저장 탄성률 (E') 을 판독한다.
또한, 본 발명의 다층 시트의 (B) 층을 구성하는 수지 조성물은, 175 ℃ 에서 1 시간 열경화 처리한 후의 열경화물의 유리 전이 온도가 80 ℃ 이상인 것이 바람직하다. 175 ℃ 에서 1 시간 열경화 처리한 후의 열경화물의 유리 전이 온도가 80 ℃ 이상이므로, 다층 시트로 봉지된 봉지물은 우수한 열안정성을 가질 수 있다.
(B) 층의 열경화물의 유리 전이 온도를 80 ℃ 이상으로 하기 위해서는, 열경화물의 강직성을 향상시키면 되고, 예를 들어, 에폭시 수지 중의 에폭시기의 함유량을 증량하는 것, 경화제 중의 반응기수를 늘리는 것 등이 바람직하다.
또, 본 발명의 다층 시트 전체의 두께는, 특별히 한정되지 않지만, 바람직하게는 100 ㎛ 이상이다. 하한값으로는, 보다 바람직하게는 150 ㎛ 이상이고, 더욱 바람직하게는 200 ㎛ 이상이다. 상한값으로는, 보다 바람직하게는 1000 ㎛ 이하이고, 더욱 바람직하게는 800 ㎛ 이하이다.
(B) 층의 두께를 상기 범위로 함으로써, 전자 부품의 휨을 억제할 수 있다.
또, 본 발명의 다층 시트는 (A) 층의 두께에 대한 (B) 층의 두께의 비 (B/A) 가, 바람직하게는 1.0 ∼ 80 이고, 보다 바람직하게는 2.0 ∼ 10 이다.
(A) 층의 두께와 (B) 층의 두께의 비를 상기 범위로 함으로써, 전극간의 거리가 보다 좁은 전자 부품에 대해 보다 우수한 봉지성을 발휘할 수 있음과 함께, 봉지한 전자 부품에 대해 저휨성을 보다 발휘할 수 있다.
본 발명의 다층 시트는, 상기 (A) 층, (B) 층에 더하여, 그 밖의 층을 구비하고 있어도 된다. 그 밖의 층으로는, 바람직하게는, 상기 (A) 층, (B) 층의 항에서 설명한 열경화성 수지를 포함하고, 필러 등을 함유해도 된다.
또, 그 밖의 층은 1 층이거나, 그 이상의 층수이어도 된다.
본 발명의 다층 시트가 그 밖의 층을 포함하는 경우, 예를 들어 그 밖의 층을 (C) 층으로 하면, (A) 층/(C) 층/(B) 층이라는 구성이나, (A) 층/(B) 층/(C) 층이라는 구성으로 할 수 있다.
또, 본 발명의 다층 시트는, 바람직하게는 (A) 층을 구성하는 수지 조성물의 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이, (A) 층 이외의 층을 구성하는 수지 조성물의 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값 이하이다.
예를 들어, (A) 층과 (B) 층으로 이루어지는 2 층 시트인 경우, (A) 층/(C) 층/(B) 층이라는 3 상 시트인 경우, (A) 층을 구성하는 수지 조성물의 tanδ 의 극대값을, (B) 층을 구성하는 수지 조성물의 tanδ 의 극대값 이하로 함으로써, (A) 층과 (B) 층이 용융되어 혼합되는 것을 방지할 수 있어, 언더필과 오버 몰드 봉지를 효율적으로 실시할 수 있다.
또, 예를 들어 (A) 층/(B) 층/(C) 층이라는 구성으로 하는 경우에는, (A) 층을 구성하는 수지 조성물의 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이, (C) 층의 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값 이하로 하는 것이 바람직하다.
(A) 층을 구성하는 수지 조성물의 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이, (A) 층 이외의 층의 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값 이하로 함으로써, (A) 층과 상기 (A) 층 이외의 층이 용융되어 혼합되는 것을 방지할 수 있어, 언더필과 오버 몰드 봉지를 효율적으로 실시할 수 있다.
도 1 에 본 발명의 다층 시트의 개략 설명도를 나타낸다. 도 1 에 나타내는 다층 시트는, (A) 층 (11) 및 (B) 층 (12) 으로 이루어지는 2 층의 다층 시트이다.
도 1 에 나타내는 다층 시트는, (A) 층 (11) 및 (B) 층 (12) 을 각각 최외층에 구비하는 시트이지만, 상기한 바와 같이 (A) 층 및 (B) 층에 더하여 그 밖의 층을 구비하는 다층 시트로 할 수도 있다.
[다층 시트의 제조 방법]
본 발명의 다층 시트의 제조 방법은, 예를 들어 캘린더 제막법 (製膜法), 캐스팅 성막법, 인플레이션 압출법, T 다이 압출법, 드라이 라미네이트법 등으로 각 층을 개별적으로 성막해 두고, 그 후, 첩합 (貼合) 하거나, 공압출법 등을 사용하여 다층 시트를 제조해도 된다.
또, 기재 상에 다층 시트를 형성하고, 사용시에는 기재를 박리하여 사용할 수도 있다.
기재로는, 특별히 한정되지 않지만, 플라스틱 필름, 종이, 부직포, 금속 등을 들 수 있다. 플라스틱 필름으로는, 예를 들어, 폴리올레핀계 필름, 할로겐화 비닐 중합체계 필름, 아크릴 수지계 필름, 고무계 필름, 셀룰로오스계 필름, 폴리에스테르계 필름, 폴리카보네이트계 필름, 폴리스티렌계 필름, 폴리페닐렌술파이드계 필름, 시클로올레핀 폴리머계 필름을 들 수 있다. 또, 실리콘 등으로 이형 처리한 기재를 사용할 수도 있다.
기재의 두께는 특별히 한정되지 않지만, 바람직하게는 500 ㎛ 이하이다.
[전자 부품 실장 기판의 몰드 언더필 봉지 방법]
다음으로, 전자 부품 실장 기판의 몰드 언더필 봉지 방법에 대해 설명한다.
본 발명의 전자 부품 실장 기판의 몰드 언더필 봉지 방법은, 전극의 높이 (h) 가 5 ∼ 250 ㎛ 이고, 전극간의 폭 (w) 이 5 ∼ 500 ㎛ 인 전극을 구비한 전자 부품이 플립 칩 실장된 기판을 준비하는 공정, 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 (A) 층을 최외층으로서 구비하는 다층 시트를 준비하는 공정, (A) 층이 전자 부품 및 기판과 접하도록 상기 다층 시트를 재치하는 공정, 상기 재치한 다층 시트를 가열 압축하는 공정을 구비하는 것을 특징으로 하는 것이다.
전자 부품으로는, 트랜지스터나 콘덴서, 저항 등을 하나의 칩에 집적한 집적 회로 (IC) 나, IC 의 집적도를 더욱 높여, 1 개의 칩에 1000 개 이상의 소자를 넣은 대규모 집적 회로 (LSI) 등의 반도체 칩 등을 들 수 있다.
또, 전극의 형상은 특별히 한정되지 않고, 볼, 필러, 포스트, 칼럼 등을 들 수 있다. 전극의 재질로는 특별히 한정되지 않고, 예를 들어, Sn-Pb 계, Pb-Sn-Sb 계, Sn-Sb 계, Sn-Pb-Bi 계, 납 프리의 Sn-Ag 계, Sn-Ag-Cu 계, Bi-Sn 계, Sn-Cu 계, Sn-Ag-Bi-In 계, Sn-Zn-Bi 계 등의 땜납류, 금계 금속재, 구리계 금속재, 구리계 합금 등을 들 수 있다. 또한 전극의 높이 (h) 는 5 ∼ 250 ㎛ 이고, 전극간의 폭 (w) 은 5 ∼ 500 ㎛ 이다.
기판으로는, 예를 들어, 회로가 인쇄된 프린트 배선 기판 등을 들 수 있다.
다음으로, 몰드 언더필 봉지 방법에 대해, 도 2 ∼ 4 를 사용하여 설명한다.
도 2 는, 전자 부품 (21) 과 기판 (22) 이 전극 (23) 에 의해 접속된 전자 부품 실장 기판 (실장 기판) (20) 의 개략 설명도이다. 전자 부품 (21) 과 기판 (22) 은 전극 (23) 에 의해 도통되어 있다. 이 때, 전극간의 높이 (h) 는 5 ∼ 250 ㎛ 이고, 폭 (w) 은 5 ∼ 500 ㎛ 이다. 또, 전극의 직경으로는, 바람직하게는 10 ㎛ ∼ 1000 ㎛ 이다.
도 3 은, 층 (A) 가 전자 부품 (21) 및 기판 (22) 과 접하도록, 다층 시트 (10) 를 전자 부품 실장 기판 (실장 기판) (20) 상에 재치한 상태의 개략 설명도이다.
이 때, 다층 필름에 포함되는 필러의 최대 입자경은, 바람직하게는 전극간의 높이 (h) 및 폭 (w) 이하이다.
다음으로, 다층 시트 (10) 를 가열 압축함으로써, 전자 부품 실장 기판을 몰드 언더필 봉지할 수 있다.
이 때의 가열 온도는, 특별히 한정되지 않지만, 바람직하게는 70 ∼ 150 ℃ 이다. 하한값으로는, 보다 바람직하게는 80 ℃ 이상이고, 더욱 바람직하게는 90 ℃ 이상이다. 상한값으로는, 보다 바람직하게는 140 ℃ 이하이고, 더욱 바람직하게는 130 ℃ 이하이다.
압축하는 압력은 특별히 한정되지 않지만, 바람직하게는 0.5 ∼ 10 ㎫ 이다. 하한값으로는, 보다 바람직하게는 1 ㎫ 이상이고, 더욱 바람직하게는 1.5 ㎫ 이상이다. 상한값으로는, 보다 바람직하게는 8 ㎫ 이하이고, 더욱 바람직하게는 6 ㎫ 이하이다.
또, 가열 압축의 방법은 특별히 한정되지 않지만, 프레스판 등에 의해 다층 필름을 가열하면서 가압하는 방법을 들 수 있다. 또한 가열 압축시에는, 감압 조건으로 가열 압축할 수도 있다.
또, 다층 필름의 소재로서 열경화성 수지를 함유하는 경우에는, 후경화 공정을 형성하는 것이 바람직하다. 후경화 공정으로는, 가열하여 경화시키는 공정이다.
가열 온도는, 바람직하게는 90 ∼ 200 ℃ 이다. 하한값으로는, 보다 바람직하게는 120 ℃ 이상이고, 더욱 바람직하게는 140 ℃ 이상이다. 또한, 가열 시간은, 바람직하게는 30 ∼ 240 분이고, 보다 바람직하게는 60 ∼ 180 분이다.
도 4 는, 다층 시트 (10) 로 몰드 언더필 봉지된 전자 부품 실장 기판의 개략 설명도이다. 다층 시트 (10) 는, 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 (A) 층을 함유하고 있으므로, 전자 부품 실장 기판의 전극간으로 보다 효율적으로 침입시킬 수 있기 때문에, 내열성이나 내습성이 우수한 전자 부품 실장 기판이다.
실시예
이하에 실시예를 나타내어, 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
<다층 시트의 제조>
(1) (A) 층의 제조
표 1-1 ∼ 표 1-4 에 나타내는 배합으로 에폭시 수지, 경화제, 필러 (용융 실리카 FB501MDX1 : DENKA 주식회사 제조), 카본 블랙 (입자경 24 ㎚), 실란 커플링제 (KBM503 : 신에츠 실리콘 제조), 이온 포착제 (무기 이온 교환제), 경화 촉진제를 혼합하고, 롤 혼련기에 의해 120 ℃ 에서 30 분간 가열하고, 그 후 용융 혼련하여, 혼련물을 조제하였다. 표 중의 수치는 모두 질량부이다. 이어서, 얻어진 혼련물을, 100 ℃ 의 조건하, T 다이 압출법에 의해 이형 처리 필름 상에 도공하여 시트상으로 형성하여, 두께 20 ∼ 300 ㎛, 세로 500 ㎜, 가로 500 ㎜ 의 (A) 층을 제조하였다. 상기 이형 처리 필름으로는, 실리콘 이형 처리한 두께가 50 ㎛ 인 폴리에틸렌테레프탈레이트 필름을 사용하였다.
(2) (B) 층의 제조
비페닐형 에폭시 수지 100 질량부, 고형 페놀노볼락 수지 50 질량부, 필러 (용융 실리카 FB501MDX : DENKA 주식회사 제조) 1360 질량부, 카본 블랙 (입자경 24 ㎚) 2 질량부, 실란 커플링제 (KBM503 : 신에츠 실리콘 제조) 2 질량부, 이온 포착제 (무기 이온 교환제) 5 질량부, 경화 촉진제 (트리아릴포스핀계 화합물) 10 질량부를 배합하고, 롤 혼련기에 의해 120 ℃ 에서 30 분간 가열하고, 그 후 용융 혼련하여, 혼련물을 조제하였다. 이어서, 얻어진 혼련물을, 100 ℃ 의 조건하, T 다이 압출법에 의해 이형 처리 필름 상에 도공하여 시트상으로 형성하여, 두께 50 ∼ 800 ㎛, 세로 500 ㎜, 가로 500 ㎜ 의 (B) 층을 제조하였다. 상기 이형 처리 필름으로는, 실리콘 이형 처리한 두께가 50 ㎛ 인 폴리에틸렌테레프탈레이트 필름을 사용하였다.
(3) 몰드 언더필 봉지용 다층 시트의 제조
상기에서 제조한 (A) 층과 (B) 층을, 서로가 접하도록 적층하고, 라미네이터에 의해 온도 60 ℃ 에서 첩합하여, 몰드 언더필 봉지 시트를 제조하였다.
<tanδ (손실 정접) 의 극대값의 측정>
상기에서 얻어진 (A) 층을 구성하는 수지 조성물에 대해 tanδ 를 측정하였다. 측정은 직경 25 ㎜Φ 의 시험편으로서, 점탄성계 측정 장치 (TAInstruments 사 제조, ARES-LS2) 를 사용하여, 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초, 주파수 1 Hz 의 조건으로 실시하였다. 측정 결과를 표 1-1 ∼ 표 1-4 에 나타낸다.
<몰드 언더필 시험 1>
(전극간 침입성 시험)
유리 상에 탑재된 범프 높이 30 ㎛, 치수가 세로 25 ㎜ 가로 25 ㎜ 인 테스트용 칩에, 상기에서 제조한 몰드 언더필 봉지 시트의 (A) 층이 접하도록 재치하고, 성형 압력 3 ㎫, 125 ℃, 10 분으로 전경화한 후, 150 ℃, 60 분으로 후경화시켰다. 침입성의 평가는, 유리의 이면으로부터 직접 관찰하고, 하기의 기준으로 실시하였다.
[침입성 평가 기준]
◎ : 미침입부의 크기가 500 ㎛ 이하이다.
○ : 미침입부의 크기가 500 ㎛ 보다 크고, 1000 ㎛ 이하이다.
× : 미침입부의 크기가 1000 ㎛ 보다 크다.
[표 1-1]
Figure pct00001
[표 1-2]
Figure pct00002
[표 1-3]
Figure pct00003
[표 1-4]
Figure pct00004
표 1-1 ∼ 표 1-4 의 결과로부터, 실시예와 비교예를 비교하면, (A) 층을 구성하는 수지 조성물의 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ 의 극대값이 3 이상이면, 전극간 침입성이 우수한 봉지 시트로 할 수 있는 것을 알 수 있었다.
또한, 실시예 1 과 실시예 9 를 비교하면, 메디안 직경이 10 ㎛ 이하인 경화 촉진제를 사용한 시트는, 전극간 침입성이 보다 우수한 것을 알 수 있었다.
<몰드 언더필 시험 2>
표 2 에 나타내는 배합으로, 각 성분을 혼합하고, 롤 혼련기에 의해 120 ℃ 에서 30 분간 가열하고, 그 후 용융 혼련하여, 혼련물을 조제하였다. 이어서, 얻어진 혼련물을, 100 ℃ 의 조건하, T 다이 압출법에 의해 이형 처리 필름 상에 도공하여 시트상으로 형성하여, 두께 200 ∼ 800 ㎛, 세로 500 ㎜, 가로 500 ㎜ 의 (B) 층을 제조하였다. 상기 이형 처리 필름으로는, 실리콘 이형 처리한 두께가 50 ㎛ 인 폴리에틸렌테레프탈레이트 필름을 사용하였다.
표 1-1 의 실시예 1 에서 사용한 배합의 (A) 층과 (B) 층을, 서로가 접하도록 적층하고, 라미네이터에 의해 온도 60 ℃ 에서 첩합하여, 몰드 언더필 봉지 시트를 제조하였다.
다음으로, 얻어진 몰드 언더필 봉지 시트를 사용하여, 상기와 동일하게 전극간 침입성 시험을 실시하였다. 평가 기준은 상기와 동일하다.
또한, 하기 방법을 사용하여 휨량의 평가를 실시하였다.
(휨량 평가)
직경 12 인치 × 두께 775 ㎛ 의 실리콘 웨이퍼 상에, 상기 몰드 언더필 봉지 시트를 재치하고, 성형 압력 3 ㎫, 125 ℃, 10 분으로 전경화한 후, 150 ℃, 60 분으로 후경화시켰다.
[휨량 평가 기준]
상기 후경화 후, 실온까지 냉각시키고, 휨량을 이하의 기준으로 평가하였다. 측정 방법은 레이저 변위계를 사용하여, 실리콘 웨이퍼의 기판측 중심부와, 웨이퍼 단부 2 점의 고저차의 평균을 측정하고, 그 값을 휨량으로 하여, 이하의 기준으로 평가를 실시하였다.
○ : 휨이 12 ㎜ 이하이다.
× : 휨이 12 ㎜ 보다 크다.
[표 2]
Figure pct00005
표 2 의 결과로부터, 80 ℃ 이하에 있어서의 열팽창 계수 α [ppm/K] 및 상기 열경화물의 25 ℃ 에 있어서의 저장 탄성률 E' [GPa] 가 식 (1) 을 만족하는 수지 조성물로 이루어지는 (B) 층을 구비하는 시트는, 우수한 저휨 효과를 발휘하는 것을 알 수 있었다.
또한, 실시예 29 와 실시예 30 을 비교하면, (A) 층의 두께가 500 ㎛ 이하이면, 우수한 저휨 효과를 발휘하는 것을 알 수 있었다. 한편, (A) 층의 두께가 500 ㎛ 를 초과하면, 저휨 효과를 발휘할 수 없는 것을 알 수 있었다.
산업상 이용가능성
본 발명의 몰드 언더필 봉지용의 다층 시트는, 플립 칩하의 협 (狹) 갭 충전과 전체 봉지를 일괄적으로 실시할 수 있다. 그에 의해, IOT 나 자동 운전 등에 이용되는 집적 회로나 대규모 집적 회로의 봉지에 이용할 수 있다.
10 다층 시트
11 (A) 층
12 (B) 층
20 실장 기판
21 전자 부품
22 기판
23 전극
100 다층 시트로 봉지된 전자 부품 실장 기판

Claims (10)

  1. 몰드 언더필 봉지용의 다층 시트로서, 최외층으로서, 이하의 (A) 층을 구비하는 것을 특징으로 하는, 다층 시트.
    (A) 층 : 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 층.
  2. 제 1 항에 있어서,
    상기 (A) 층은, 필러를 함유하고, 상기 필러의 최대 입자경이 20 ㎛ 이하인 것을 특징으로 하는, 다층 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 (A) 층에는, 체적 입도 분포의 누계 체적 50 ％ 에 있어서의 메디안 직경 (D50) 이 10 ㎛ 이하인 경화 촉진제를 함유하는 것을 특징으로 하는, 다층 시트.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 (A) 층의 두께는 10 ∼ 500 ㎛ 인 것을 특징으로 하는, 다층 시트.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    추가로, 이하의 (B) 층을 구비하는 것을 특징으로 하는, 다층 시트.
    (B) 층 : 하기 식 (1) 을 만족하는 수지 조성물로 이루어지는 층.
    하기 식 (1) 에 있어서, 「α」 는, 175 ℃ 에서 1 시간 열경화 처리한 후의 열경화물의 80 ℃ 이하에 있어서의 열팽창 계수 α [ppm/K] 를 나타낸다. 「E'」 는, 당해 열경화물의 25 ℃ 에 있어서의 저장 탄성률 E' [GPa] 를 나타낸다.
    40000 ≤ α × E' ≤ 250000 [Pa/K] (1)
  6. 제 5 항에 있어서,
    상기 (A) 층의 두께에 대한 상기 (B) 층의 두께의 비 (B/A) 가 1.0 ∼ 80 인 것을 특징으로 하는, 다층 시트.
  7. 전자 부품 실장 기판의 몰드 언더필 봉지 방법으로서,
    전극의 높이 (h) 가 5 ∼ 250 ㎛ 이고, 전극간의 폭 (w) 이 5 ∼ 500 ㎛ 인 전극을 구비한 전자 부품이 플립 칩 실장된 기판을 준비하는 공정,
    최외층으로서, 이하의 (A) 층을 구비하는 다층 시트를 준비하는 공정,
    (A) 층이 전자 부품 및 기판과 접하도록 상기 다층 시트를 재치하는 공정, 그리고,
    재치한 상기 다층 시트를 가열 압축하는 공정을 구비하는 것을 특징으로 하는, 몰드 언더필 봉지 방법.
    (A) 층 : 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 층.
  8. 제 7 항에 있어서,
    상기 (A) 층은 필러를 함유하고, 상기 필러의 최대 입자경이, 상기 전극의 높이 (h) 및 전극간 폭 (w) 보다 작은 것을 특징으로 하는, 몰드 언더필 봉지 방법.
  9. 몰드 언더필 봉지된 전자 부품 실장 기판으로서, 상기 몰드 언더필 봉지는, 최외층으로서, 이하의 (A) 층을 구비하는 다층 시트에 의해 봉지되어 있는 것을 특징으로 하는, 전자 부품 실장 기판.
    (A) 층 : 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 층.
  10. 몰드 언더필 봉지된 전자 부품 실장 기판의 제조 방법으로서,
    전자 부품이 플립 칩 실장된 기판을 준비하는 공정,
    최외층으로서, 이하의 (A) 층을 구비하는 다층 시트를 준비하는 공정,
    (A) 층이 전자 부품 및 기판과 접하도록 상기 다층 시트를 재치하는 공정,
    재치한 상기 다층 시트를 가열 압축하는 공정을 구비하는 것을 특징으로 하는, 전자 부품 실장 기판의 제조 방법.
    (A) 층 : 측정 온도 125 ℃, 측정 시간 0 ∼ 100 초에 있어서의 tanδ (손실 정접) 의 극대값이 3 이상인 수지 조성물로 이루어지는 층.
KR1020227004491A 2019-08-09 2020-08-03 몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법 KR20220041110A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019147590 2019-08-09
JPJP-P-2019-147590 2019-08-09
PCT/JP2020/029714 WO2021029259A1 (ja) 2019-08-09 2020-08-03 モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法

Publications (1)

Publication Number Publication Date
KR20220041110A true KR20220041110A (ko) 2022-03-31

Family

ID=74569433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227004491A KR20220041110A (ko) 2019-08-09 2020-08-03 몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법

Country Status (6)

Country Link
US (1) US20220310546A1 (ko)
JP (1) JP6894077B1 (ko)
KR (1) KR20220041110A (ko)
CN (1) CN114207809A (ko)
TW (1) TW202122270A (ko)
WO (1) WO2021029259A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法
US20240071781A1 (en) * 2021-02-01 2024-02-29 Nagase Chemtex Corporation Method for sealing electronic component mounting substrate, and heat-curable sheet
WO2024024883A1 (ja) * 2022-07-29 2024-02-01 ナガセケムテックス株式会社 モールドアンダーフィル封止用シートおよびこれを用いる電子部品実装基板の封止方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015071670A (ja) 2013-10-02 2015-04-16 住友ベークライト株式会社 圧縮成形用モールドアンダーフィル材料、半導体パッケージ、構造体および半導体パッケージの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5223657B2 (ja) * 2008-12-24 2013-06-26 株式会社村田製作所 電子部品の製造方法及び製造装置
JP2012054363A (ja) * 2010-08-31 2012-03-15 Kyocera Chemical Corp 電子部品の封止方法
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
JP2015216230A (ja) * 2014-05-09 2015-12-03 日東電工株式会社 半導体装置の製造方法
JP6422296B2 (ja) * 2014-10-09 2018-11-14 新日本無線株式会社 電子部品およびその製造方法
JP6894076B2 (ja) * 2017-03-31 2021-06-23 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015071670A (ja) 2013-10-02 2015-04-16 住友ベークライト株式会社 圧縮成形用モールドアンダーフィル材料、半導体パッケージ、構造体および半導体パッケージの製造方法

Also Published As

Publication number Publication date
WO2021029259A1 (ja) 2021-02-18
US20220310546A1 (en) 2022-09-29
JP6894077B1 (ja) 2021-06-23
TW202122270A (zh) 2021-06-16
JPWO2021029259A1 (ja) 2021-09-13
CN114207809A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
JP4568940B2 (ja) 封止用エポキシ樹脂組成物及び電子部品装置
KR101439565B1 (ko) 플립 칩 반도체 패키지용 접속 구조, 빌드업층 재료, 봉지 수지 조성물 및 회로 기판
KR20220041110A (ko) 몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법
JP6340601B2 (ja) 封止用エポキシ樹脂組成物及び電子部品装置
KR20140117611A (ko) 반도체 장치 및 그 제조 방법
JP2004210901A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2009057575A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP5862176B2 (ja) 液状エポキシ樹脂組成物の選択方法及び製造方法、並びに電子部品装置の製造方法
WO2018198992A1 (ja) 液状封止樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP5708666B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP6332488B2 (ja) 液状エポキシ樹脂組成物の選択方法及び製造方法、並びに電子部品装置及びその製造方法
TWI664230B (zh) 液狀環氧樹脂組成物
JP2004186525A (ja) エリア実装型半導体装置
JP5929977B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP7093998B2 (ja) ディップ用先供給型半導体封止材、それを用いた半導体装置
JP2008169241A (ja) フリップチップ接続用熱圧接着剤およびそれを用いた実装方法
JP6482016B2 (ja) 封止材組成物、それを用いた半導体装置
JP2018172550A (ja) アンダーフィル用樹脂組成物、電子部品装置及びその製造方法
JP2005068330A (ja) 熱硬化性樹脂組成物
JP2018172549A (ja) アンダーフィル用樹脂組成物、電子部品装置及びその製造方法
JP5804479B2 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置
KR100690195B1 (ko) 반도체 소자 밀봉용 에폭시수지 조성물
JP2009206314A (ja) 片面樹脂封止型半導体装置
JP2002161192A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination