JPWO2021029259A1 - モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法 - Google Patents

モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法 Download PDF

Info

Publication number
JPWO2021029259A1
JPWO2021029259A1 JP2020568830A JP2020568830A JPWO2021029259A1 JP WO2021029259 A1 JPWO2021029259 A1 JP WO2021029259A1 JP 2020568830 A JP2020568830 A JP 2020568830A JP 2020568830 A JP2020568830 A JP 2020568830A JP WO2021029259 A1 JPWO2021029259 A1 JP WO2021029259A1
Authority
JP
Japan
Prior art keywords
layer
multilayer sheet
electronic component
component mounting
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020568830A
Other languages
English (en)
Other versions
JP6894077B1 (ja
Inventor
森　大輔
大輔 森
正宏 浅原
正宏 浅原
克司 菅
克司 菅
野村　英一
英一 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase Chemtex Corp
Original Assignee
Nagase Chemtex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase Chemtex Corp filed Critical Nagase Chemtex Corp
Application granted granted Critical
Publication of JP6894077B1 publication Critical patent/JP6894077B1/ja
Publication of JPWO2021029259A1 publication Critical patent/JPWO2021029259A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2955—Shape
    • H01L2224/29551—Shape being non uniform
    • H01L2224/29552—Shape being non uniform comprising protrusions or indentations
    • H01L2224/29553—Shape being non uniform comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H01L2224/29562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29899—Coating material
    • H01L2224/2999—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明の課題は、電極間への浸入性が良好であるモールドアンダーフィル封止多層シートを提供することである。【解決手段】上記課題を解決するために、モールドアンダーフィル封止用の多層シートであって、測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる（Ａ）層を最外層として備えることを特徴とする、多層シートを提供する。【選択図】なし

Description

本発明は、モールドアンダーフィル封止用の多層シート及びモールドアンダーフィル封止方法に関する。
電子機器の小型・薄型化が進むにつれ、回路基板に鎮座していた集積回路にも、省スペース化が要求されるようになり、また多くの信号をすばやく伝達するために高密度化する必要が生じてきた。多くの信号をすばやく伝達するための高密度化によって、半導体チップなどの電子部品（以下、「電子部品」という。）とパッケージ基板などとの接続は、近年多ピン化や高速化が容易なフリップチップ接続方式が多く採用されている。電子部品は、外部のほこりや湿気などを遮断するために封止樹脂などを用いて封止を行っており、フリップチップ接続方式で接続された電子部品の封止は、電子部品とパッケージ基板の隙間を流動性のある液状またはスラリー状の封止材でアンダーフィルを施した後、別の液状またはスラリー状の封止材または封止フィルムでオーバーモールドする方法が一般的である。
これらのアンダーフィルを施した後に、オーバーモールドを行う方法は、工程数が多く工数がかかるため、アンダーフィルとオーバーモールドを同時に行うことができるモールドアンダーフィル材料が提案されている（特許文献１）。
特開２０１５−７１６７０号公報
しかしながら、近年ＩＯＴや自動運転などに利用される集積回路は、電子部品をより高密度化させるために多くの電極によって、基板などとの接続を行っている。そのため、一つのチップなどにおいても電極間同士の距離がより狭くなっており、従来からのモールドアンダーフィル封止材料では、電極間への浸入が不十分であった。
そこで、本発明の課題は、電極間への浸入性が良好であるモールドアンダーフィル封止用多層シートを提供することである。
発明者は、上記課題に対して鋭意検討した結果、特定のｔａｎδ（損失正接）を有する樹脂組成物からなる（Ａ）層を最外層として備える多層シートが、上記課題を解決できることを見出し本発明を完成した。
すなわち、本発明は、以下の多層シートである。
上記課題を解決するための本発明の多層シートは、測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる（Ａ）層を最外層として備えることを特徴とするものである。
ｔａｎδ（損失正接）は、樹脂組成物における弾性の性質と粘性の性質との割合を示すものである。電極間同士の距離がより狭い半導体チップなどの電子部品に対してアンダーフィルを行う場合、粘度が小さいだけでは最深部への浸入性が不十分である。最深部への浸入性をより満足させるには、浸入している材料を後ろから押し出す力である弾性力も必要となる。本発明の上記ｔａｎδ（損失正接）の極大値を特定した樹脂組成物からなる（Ａ）層を含有する多層シートは、電極間の距離がより狭い電子部品に対してモールドアンダーフィルを行う際に、優れた浸入性を発揮することができる。
さらに、シート形状であることから、モールドアンダーフィル封止において液状などの樹脂を注入する工程が不要となる。そのため、トランスファ成型方式のモールドアンダーフィル封止に比べて、ボイドの少ない電子部品実装基板とすることができる。
また、本発明の多層シートの一実施態様としては、（Ａ）層は、フィラーを含有し、前記フィラーの最大粒子径が２０μｍ以下であることを特徴とするものである。
この特徴によれば、電極間の距離がより狭い電子部品に対してより優れた浸入性を発揮することができる。
また、本発明の多層シートの一実施態様としては、（Ａ）層には、体積粒度分布の累計体積５０％におけるメジアン径（Ｄ５０）（以下、「メジアン径」という。）が１０μｍ以下の硬化促進剤を含有することを特徴とするものである。
この特徴によれば、電極間の距離がより狭い電子部品に対してより優れた浸入性を発揮することができる。
また、本発明の多層シートの一実施態様としては、（Ａ）層の厚さは１０〜５００μｍであることを特徴とするものである。
この特徴によれば、電子部品の反りを抑制することができる。さらに、電子部品下に樹脂が浸入しやすくなり、より優れた浸入性を発揮することができる。
また、本発明の多層シートの一実施態様としては、下記式（１）を満たす樹脂組成物からなる（Ｂ）層を備えることを特徴とするものである。
下記式（１）において、「α」は、１７５℃で１時間熱硬化処理した後の熱硬化物の８０℃以下における熱膨張係数α［ｐｐｍ／Ｋ］を示す。「Ｅ’」は、当該熱硬化物の２５℃における貯蔵弾性率Ｅ’［ＧＰａ］を示す。
４００００≦α×Ｅ’≦２５００００ ［Ｐａ／Ｋ］ （１）
電子部品は、樹脂硬化時の熱により形状変化を起こすことがあるが、式（１）を満たす樹脂組成物からなる（Ｂ）層を備える多層シートは、前記電子部品の形状変化に追従することができ、優れた浸入性を発揮しつつ、反りを抑制することができる。
具体的には、熱膨張係数は、温度の上昇にあわせてシートの長さが変化する割合を示しており、貯蔵弾性率は、シートの剛性を表している。例えば、式（１）の数値範囲において、熱膨張係数αが大きい場合は、貯蔵弾性率Ｅ’が小さくなり、シートの剛性を小さくできる。そうすると、電子部品の形状変化に対して、シートが追従することができ、電子部品の熱による応力を緩和することができる。そうすることで電子部品の反りを抑制することができる。
また、本発明の多層シートの一実施態様としては、多層シートはフィラーを７０質量％以上含有する（Ｂ）層を備え、（Ａ）層の厚みに対する（Ｂ）層の厚みの比（Ｂ／Ａ）が１．０〜８０であることを特徴とするものである。
この特徴によれば、電極間の距離がより狭い電子部品に対してより優れた封止性を発揮することができるとともに、封止した電子部品に対して低反り性をより発揮することができる。
上記課題を解決するための本発明のモールドアンダーフィル封止方法は、電子部品実装基板のモールドアンダーフィル封止方法であって、電極の高さ（ｈ）が５〜２５０μｍであり、電極間の幅（ｗ）が５〜５００μｍである電極を備えた電子部品がフリップチップ実装された基板を準備する工程、（Ａ）層を最外層として備える多層シートを準備する工程、（Ａ）層が電子部品及び基板と接するように前記多層シートを載置する工程、前記載置した多層シートを加熱圧縮する工程を備えることを特徴とするものである。
なお、上記Ａ層は測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる層である。
本発明のモールドアンダーフィル封止方法は、上記（Ａ）層を備える多層フィルムを用いているため、電子部品実装基板の電極間へより効率よく浸入させることができ、より優れた封止方法を提供することができる。
また、本発明のモールドアンダーフィル封止方法の一実施態様としては、（Ａ）層はフィラーを含有し、前記フィラーの最大粒子径が、前記電極の高さ（ｈ）及び電極間幅（ｗ）以下であることを特徴とするものである。
この特徴によれば、（Ａ）層におけるフィラーの最大粒子径が電極の高さ（ｈ）及び電極間幅（ｗ）以下であることから、（Ａ）層を含有する多層フィルムを電子部品実装基板の電極間へより効率よく浸入させることができ、かつ、電子部品実装基板の反りを抑制することができる。
上記課題を解決するための本発明の電子部品実装基板は、前記モールドアンダーフィル封止は、（Ａ）層を最外層として備える多層シートによって封止されていることを特徴とするものである。
なお、上記Ａ層は測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる層である。
この特徴によれば、上記（Ａ）層を備える多層シートによって、電子部品が実装された電子部品実装基板の電極間へより効率よく浸入させることができているため、耐熱性や耐湿性に優れた電子部品実装基板を提供することができる。
上記課題を解決するための本発明の電子部品実装基板の製造方法は、電子部品がフリップチップ実装された基板を準備する工程、（Ａ）層を最外層として備える多層シートを準備する工程、（Ａ）層が電子部品及び基板と接するように前記多層シートを載置する工程、前記載置した多層シートを加熱圧縮する工程を備えることを特徴とするものである。
なお、上記Ａ層は測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる層である。
この特徴によれば、上記（Ａ）層を備える多層シートによって、電子部品実装基板の電極間へより効率よく浸入させることができるため、耐熱性や耐湿性に優れた電子部品実装基板の製造方法を提供することができる。
本発明によれば、電極間への浸入性が良好であるモールドアンダーフィル封止用多層シートを提供することができる。
本発明の多層シートの概略説明図である。 電子部品実装基板の概略説明図である。 本発明の多層シートを電子部品実装基板上に載置した状態の概略説明図である。 本発明の多層シートでモールドアンダーフィル封止された電子部品実装基板の概略説明図である。
以下、本発明の好適な実施形態について詳細に説明する。ただし、本発明は、以下の実施形態に限定されるものではない。
[モールドアンダーフィル封止用の多層シート]
本発明のモールドアンダーフィル封止用の多層シートは、測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる（Ａ）層を最外層として備えることを特徴とするものである。
モールドアンダーフィル封止とは、フリップチップ接続などで接続された電子部品と基板とを封止する方法の一つであり、電極部分の封止を行うアンダーフィル封止と、電子部品を含めた全体の封止を行うオーバーモールド封止を一括で行う封止方法のことを示す。
＜（Ａ）層＞
本発明の多層シートは、測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる（Ａ）層を最外層に備えている。
本発明のｔａｎδ（損失正接）の極大値を特定した樹脂組成物からなる（Ａ）層を最外層に備える多層フィルムは、電極間の距離がより狭い電子部品に対してモールドアンダーフィルを行う際に、優れた浸入性を発揮することができる。
ここで、最外層とは、多層シートにおいて、最も外の層のことをいい、例えば空気等の大気と接触する層をいう。この場合、離型フィルムやシートは、最外層とはいわない。そして、本発明の（Ａ）層は、モールドアンダーフィル封止において、電子部品及び基板と直接接するように載置する層である。
また、（Ａ）層を最外層に備えていることから、（Ａ）層が電子部品及び基板と接するように載置して封止を行うことで、優れた封止性を発揮することができる。
ｔａｎδ（損失正接）の極大値としては、好ましくは５以上である、より好ましくは７以上である。ｔａｎδ（損失正接）の極大値に特に上限はないが、好ましくは６０以下である、より好ましくは５０以下である。
（Ａ）層を構成する樹脂組成物のｔａｎδの極大値は、フィラーの含有量や熱硬化性樹脂や硬化剤の種類により制御することができる。例えば、フィラーの含有量を増やせば、極大値が小さくなり、フィラーの含有量を減らすことで、極大値を大きくすることができる。また、加熱時に低粘度となる結晶性エポキシ樹脂や液状エポキシ樹脂等を熱硬化性樹脂として用いること、低分子量のフェノール、結晶性酸無水物、液状フェノール等の低粘度の硬化剤を用いることによりｔａｎδの極大値を３以上とすることができる。
本発明において（Ａ）層を構成する樹脂組成物のｔａｎδの極大値は、直径２５ｍｍΦの試験片について、粘弾性計測定装置（例えば、ＴＡＩｎｓｔｒｕｍｅｎｔｓ社製、ＡＲＥＳ−ＬＳ２）を用いて、測定温度１２５℃、測定時間０〜１００秒、周波数１Ｈｚの条件で測定された値である。
さらに（Ａ）層は、好ましくはフィラーを含有する。（Ａ）層に用いられるフィラーは、特に限定されるものではなく、溶融シリカや結晶性シリカなどのシリカ、アルミナ、タルク、炭酸カルシウム、チタンホワイト、ベンガラ、炭化珪素、窒化ホウ素（ＢＮ）、ガラスビーズなどが挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
電極間への浸入性を向上させるという点から、シリカ粉末を用いることが好ましく、シリカ粉末の中でも溶融シリカ粉末を用いることがより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末を用いることが特に好ましく、真球度の高いものがより好ましい。
また、フィラーを含有することで、電子部品の反りを抑制することができる。
さらに、上記フィラーは、あらかじめ表面にシランカップリング剤を反応させたものを用いることもできる。表面にシランカップリング剤を反応させたフィラーを用いることで、樹脂組成物中での分散性を向上させることができる。シランカップリング剤を使用する場合の配合量は、フィラー１００質量部に対して、０．０５〜５質量部が好ましく、０．１〜３質量部がより好ましい。
（Ａ）層において、前記フィラーの含有量としては好ましくは３０質量％以上である。下限値としては、より好ましくは７３質量％以上、更に好ましくは７６質量％以上である。上限値としては、より好ましくは９３質量％以下であり、更に好ましくは８５質量％以下である。フィラーの含有量を上記範囲とすることで、ｔａｎδ（損失正接）の極大値が３以上とすることができる。なお、フィラーの含有量が３０％以上の場合、樹脂組成物の加工性が向上する傾向がある。
前記フィラーのメジアン径は、例えば、好ましくは０．１〜３０μｍである。下限値としては、より好ましくは、０．１μｍ以上であり、更に好ましくは０．５μｍ以上である。上限値としては、より好ましくは２０μｍ以下であり、更に好ましくは１０μｍ以下である。
また、（Ａ）層において、前記フィラーの最大粒子径は、例えば、電極高さ、又は、電極の幅より小さく、好ましくは２０μｍ以下である。上限値としては、より好ましくは１５μｍ以下であり、更に好ましくは１０μｍ以下である。
（Ａ）層においてフィラーの最大粒子径を２０μｍ以下とすることで、電極間への浸入性をより向上させることができる。
なお、上記メジアン径や最大粒子径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる値である。
さらに、（Ａ）層を構成する素材は、特に限定されないが、好ましくは樹脂であり、より好ましくは熱硬化性樹脂である。
熱硬化性樹脂としては、例えば、エポキシ樹脂、（メタ）アクリル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、ユリア樹脂、ウレタン樹脂、ビニルエステル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、ポリイミド樹脂などが挙げられる。これらは１種を単独で用いてもよく、２種以上を組み合わせて用いてもよい。（Ａ）層を構成する樹脂組成物のｔａｎδの極大値を３以上に制御するために、なかでもエポキシ樹脂が好ましく、加熱時に低粘度になるエポキシ樹脂、例えばナフタレン型エポキシ樹脂等の結晶性エポキシ樹脂や、液状ビスフェノールＡ型エポキシ樹脂等の液状エポキシ樹脂、がより好ましい。
エポキシ樹脂は、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡＤ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＦ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、ビフェニル型又はテトラメチルビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂等の脂環式脂肪族エポキシ樹脂、グリシジルアミン型エポキシ樹脂、有機カルボン酸類のグリシジルエーテルなどが挙げられる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。エポキシ樹脂は、プレポリマーであってもよく、ポリエーテル変性型エポキシ樹脂、シリコーン変性型エポキシ樹脂のようなエポキシ樹脂と他のポリマーとの共重合体であってもよい。なかでも、好ましくは、ビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ポリエーテル変性型エポキシ樹脂等が挙げられる。
エポキシ樹脂は、樹脂組成物の粘度調節のために、エポキシ基を分子中に１つ有する１官能エポキシ樹脂を、エポキシ樹脂全体に対して０．１〜３０質量％程度含むことができる。このような１官能エポキシ樹脂としては、フェニルグリシジルエーテル、２−エチルヘキシルグリシジルエーテル、エチルジエチレングリコールグリシジルエーテル、ジシクロペンタジエングリシジルエーテル、２−ヒドロキシエチルグリシジルエーテルなどを用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。
（Ａ）層において、上記熱硬化性樹脂の含有量は特に限定されないが、好ましくは５〜５０質量％である。
さらに、（Ａ）層において、エポキシ樹脂の含有量は特に限定されないが、５質量％以上５０質量％以下である。下限値としては、好ましくは５質量％以上、より好ましくは１０質量％以上である。上限値として、好ましくは４０質量％以下、より好ましくは３０質量％以下である。
さらに（Ａ）層は熱硬化性樹脂の硬化剤を含んでもよく、硬化剤の種類は、特に限定されないが、例えば、固形フェノール、固形フェノールノボラックや液状フェノールノボラック等のフェノール系硬化剤、ジシアンジアミド系硬化剤（ジシアンジアミドなど）、尿素系硬化剤、有機酸ヒドラジド系硬化剤、ポリアミン塩系硬化剤、アミンアダクト系硬化剤、固形酸無水物や液状酸無水物等の酸無水物系硬化剤、イミダゾール系硬化剤などが挙げられ、（Ａ）層のｔａｎδの極大値を３以上に制御するためには、液状フェノールノボラックや液状酸無水物等の低粘度の硬化剤を用いることが好ましい。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。硬化剤の種類は、熱硬化性樹脂に応じて適宜選択することができる。
硬化剤の量は、硬化剤の種類によって異なる。エポキシ樹脂を用いる場合、例えば、エポキシ基１当量あたり、硬化剤の官能基の当量数が０．００１〜２当量、更には０．００５〜１．５当量となる量の硬化剤を用いることが好ましい。
さらに（Ａ）層は、硬化促進剤を含有することが好ましい。硬化促進剤としては、例えば、イミダゾール化合物などのアミン化合物、リン化合物、及び有機金属化合物などの塩基性の化合物、マイクロカプセル型硬化促進剤が挙げられる。
上記イミダゾール化合物としては、イミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、１−イソブチル２−メチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、１，２−ジメチルイミダゾール、１−シアノエチル−２−メチルイミダゾール、１−シアノエチル−２−エチル−４−メチルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾール、１−シアノエチル−２−フェニルイミダゾールなどの２−置換イミダゾール化合物、１−シアノエチル−２−ウンデシルイミダゾリウムトリメリテイト、１−シアノエチル−２−フェニルイミダゾリウムトリメリテイトなどのトリメリット酸塩、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン、２，４−ジアミノ−６−［２’−ウンデシルイミダゾリル−（１’）］−エチル−ｓ−トリアジン、２，４−ジアミノ−６−［２’−エチル−４’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンなどのトリアジン付加物、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンイソシアヌル酸付加物、２−フェニルイミダゾールイソシアヌル酸付加物、２−メチルイミダゾールイソシアヌル酸付加物、２−フェニル−４，５−ジヒドロキシメチルイミダゾール及び２−フェニル−４−メチル−５−ジヒドロキシメチルイミダゾールなどが挙げられる。
上記リン化合物としては、トリブチルホスフィンなどのトリアルキルホスフィン系化合物、トリフェニルホスフィンなどのトリアリールホスフィン系化合物が挙げられる。
上記アミン化合物としては、２，４，６−トリス（ジメチルアミノメチル）フェノール、ジエチルアミン、トリエチルアミン、ジエチレンテトラミン、トリエチレンテトラミン及び４，４−ジメチルアミノピリジンなども挙げられる。アミン化合物はアミンアダクトであってよい。
上記有機金属化合物としては、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト（ＩＩ）及びトリスアセチルアセトナートコバルト（ＩＩＩ）などが挙げられる。
上記マイクロカプセル型硬化促進剤としては、例えば、アミン系化合物粉末をエポキシ樹脂中に分散した微粒子組成物などを使用することができる。上記アミン系化合物としては、以下に例示するものの中から、所望の増粘倍率に基づいて選択すればよい。上記アミン系化合物としては、脂肪族第一アミン、脂環式第一アミン、芳香族第一アミン、脂肪族第二アミン、脂環式第二アミン、芳香族第二アミン、イミダゾール化合物、イミダゾリン化合物、又はこれら化合物とカルボン酸、スルホン酸、イソシアネート、エポキシなどとの反応生成物などが挙げられる。これらは１種又は２種以上を併用することができ、例えば、脂肪族第一アミン、脂環式第一アミン、芳香族第一アミン、脂肪族第二アミン、脂環式第二アミン、芳香族第二アミン、イミダゾール化合物、又は、イミダゾリン化合物と、それらのカルボン酸、スルホン酸、イソシアネート、又は、エポキシとの反応生成物との併用を好ましく使用することができる。また、上記アミン系化合物粉末は、融点又は軟化点が６０℃以上であることが、２５℃での増粘を抑える観点から好ましい。
さらに、（Ａ）層に含有される硬化促進剤は、好ましくはメジアン径が１０μｍ以下のものである。メジアン径が１０μｍ以下の硬化促進剤を含有することで、電極間の距離がより狭い電子部品に対してより優れた浸入性を発揮することができる。すなわち、粒子径の大きな粒子を含まないため、狭い電極間への浸入不良を抑制することができる。また、メジアン径が小さいため、系中で大きい粒子と小さい粒子とに分球されないため、浸入後の部分的な硬化不良を抑制することができる。
上記硬化促進剤のメジアン径の上限値としては、より好ましくは５μｍ以下であり、更に好ましくは３μｍ以下である。下限値としては、好ましくは０．１μｍ以上である。
（Ａ）層において、硬化促進剤の含有量は、熱硬化性樹脂１００質量部に対して、例えば０．１質量部以上４０質量部以下である。下限値としては、好ましくは１質量部以上、より好ましくは５質量部以上である。上限値として、好ましくは３０質量部以下、より好ましくは２０質量部以下である。硬化促進剤を上記含有量とすることで、硬化不良の発生を抑制させつつ、反りを抑制することができる。
さらに（Ａ）層においてエポキシ樹脂を用いる場合、硬化促進剤の含有量は、エポキシ樹脂１００質量部に対して、例えば０．１質量部以上４０質量部以下である。下限値としては、好ましくは１質量部以上、より好ましくは５質量部以上である。上限値として、好ましくは３０質量部以下、より好ましくは２０質量部以下である。硬化促進剤を上記含有量とすることで、硬化不良の発生を抑制させつつ、反りを抑制することができる。
本発明の（Ａ）層には、本発明の目的を阻害しないかぎり、その他の添加剤を使用することができる。このような添加剤としては、熱可塑性樹脂、シランカップリング剤、カーボンブラック、イオン捕捉剤などが挙げられる。
熱可塑性樹脂としては、非反応性シリコーンオイルや反応性シリコーンオイルなどのシリコーンオイル、アクリル樹脂、フェノキシ樹脂、ポリオレフィン、ポリウレタン、ブロックイソシアネート、ポリエーテル、ポリエステル、ポリイミド、ポリビニルアルコール、ブチラール樹脂、ポリアミド、塩化ビニル、セルロース、熱可塑性エポキシ樹脂、熱可塑性フェノール樹脂などが挙げられる。
非反応性シリコーンオイルとしては、ポリシロキサン、ポリエーテル変性シリコーンオイル、アルキル変性シリコーンオイルなどが挙げられる。反応性シリコーンオイルとしては、エポキシ変性シリコーンオイル、カルボキシル変性シリコーンオイル、アミノ変性シリコーンオイルなどが挙げられる。
シランカップリング剤としては、例えば、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルトリエトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシランなどが挙げられる。上記シランカップリング剤は、あらかじめ表面にシランカップリング剤を反応させたシリカを用いる場合でも、適宜配合することができる。
上記シランカップリング剤の含有量は、（Ａ）層中、好ましくは０．１〜１０質量％であり、より好ましくは２〜６質量％である。
上記カーボンブラックの含有量は、（Ａ）層中、好ましくは０．１〜５質量％であり、より好ましくは０．５〜３質量％である。
上記イオン捕捉剤としては、封止組成物中の不純物イオンを捕捉する能力を有する剤であって、封止した電子部品の信頼性を向上させることができるものであればよい。イオン捕捉剤としては、例えば、無機イオン交換剤などが挙げられる。
イオン捕捉剤を含有する場合の含有量は、特に制限されないが、好ましくは（Ａ）層中０．０５質量％以上であり、より好ましくは３質量％以下である。
また、本発明の多層シートにおいて（Ａ）層の厚さは、好ましくは１０〜５００μｍである。下限値としては、より好ましくは２０μｍ以上であり、更に好ましくは４０μｍ以上である。上限値としては、より好ましくは４００μｍ以下であり、更に好ましくは３００μｍ以下である。
（Ａ）層の厚さを上記範囲とすることで、電子部品の反りを抑制することができる。さらに、電子部品下に樹脂が浸入しやすくなり、より優れた浸入性を発揮することができる。
＜（Ｂ）層＞
本発明の多層シートは、（Ａ）層に加えて好ましくは（Ｂ）層を備えることができる。本発明の多層シートは、（Ｂ）層を備えることにより、多層シートにおける反りの発生を抑制することができる。本発明の多層シートにおいて、（Ｂ）層は好ましくは、（Ａ）層とは反対面の最外層もしくは中間層である。また、この場合においても、離型フィルムやシートは、最外層とはいわない。
また、本発明の多層シートは、（Ｂ）層が最外層であっても、モールドアンダーフィル封止において、電子部品及び基板と直接接するように載置することはない。
（Ｂ）層は、好ましくはフィラーを含有する層である。フィラーの種類としては特に限定されないが、上記（Ａ）層の項で説明したものと同様のものを使用することができる。
（Ｂ）層において、前記フィラーの含有量としては好ましくは７０質量％以上である。下限値としては、より好ましくは７５質量％以上、更に好ましくは８０質量％以上である。上限値としては、好ましくは９３質量％以下であり、より好ましくは９０質量％以下である。フィラーの含有量を上記範囲とすることで、封止した電子部品の反りを抑制することができる。
前記フィラーのメジアン径は、好ましくは０．１〜３０μｍである。下限値としては、より好ましくは、１μｍ以上であり、更に好ましくは３μｍ以上である。上限値としては、より好ましくは２０μｍ以下であり、更に好ましくは１５μｍ以下である。
前記フィラーの熱膨張係数は、特に限定されないが、好ましくは１ｐｐｍ／Ｋ以上であり、より好ましくは２ｐｐｍ／Ｋ以上である。上限値としては、好ましくは１５ｐｐｍ／Ｋ以下、より好ましくは１０ｐｐｍ／Ｋ以下である。
フィラーとして熱膨張係数が上記範囲のものを用いることで、（Ｂ）層の８０℃以下における熱膨張係数を制御することができる。
さらに、（Ｂ）層を構成する素材は、特に限定されないが、好ましくは樹脂であり、より好ましくは熱硬化性樹脂である。熱硬化性樹脂としては、上記（Ａ）層の項で説明したものと同様のものを使用することができ、好ましくはエポキシ樹脂である。
エポキシ樹脂は、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡＤ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＦ型エポキシ樹脂、ビスフェノール変性型エポキシ樹脂などのビスフェノール型エポキシ樹脂、ビフェニル型又はテトラメチルビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂環式脂肪族エポキシ樹脂、フェノールフタレイン型エポキシ樹脂、有機カルボン酸類のグリシジルエーテルなどが挙げられる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。エポキシ樹脂は、プレポリマーであってもよく、ポリエーテル変性型エポキシ樹脂、シリコーン変性型エポキシ樹脂のようなエポキシ樹脂と他のポリマーとの共重合体であってもよい。なかでも、剛直な骨格を有するエポキシ樹脂であるビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノールフタレイン型エポキシ樹脂、ビスフェノール変性型エポキシ樹脂を用いることで、（Ｂ）層の８０℃以下における熱膨張係数を小さくすることができる。さらに、柔軟な骨格を有するポリエーテル変性型エポキシ樹脂等を用いることで、（Ｂ）層の２５℃における貯蔵弾性率Ｅ’を小さくすることができる。
エポキシ樹脂は、樹脂組成物の粘度調節のために、エポキシ基を分子中に１つ有する１官能エポキシ樹脂を、エポキシ樹脂全体に対して０．１〜３０質量％程度含むことができる。このような１官能エポキシ樹脂としては、フェニルグリシジルエーテル、２−エチルヘキシルグリシジルエーテル、エチルジエチレングリコールグリシジルエーテル、ジシクロペンタジエングリシジルエーテル、２−ヒドロキシエチルグリシジルエーテルなどを用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。
（Ｂ）層において、上記熱硬化性樹脂の含有量は特に限定されないが、好ましくは２〜３０質量％である。
さらに、（Ｂ）層において、エポキシ樹脂の含有量は特に限定されないが、２質量％以上３０質量％以下である。下限値としては、好ましくは３質量％以上、より好ましくは５質量％以上である。上限値として、好ましくは２５質量％以下、より好ましくは２０質量％以下である。
さらに（Ｂ）層は熱硬化性樹脂の硬化剤、硬化促進剤を含んでもよく、硬化剤、硬化促進剤の種類は、（Ａ）層の項で説明したものと同様のものを使用することができる。
硬化剤の量は、硬化剤の種類によって異なる。エポキシ樹脂を用いる場合、例えば、エポキシ基１当量あたり、硬化剤の官能基の当量数が０．００１〜２当量、更には０．００５〜１．５当量となる量の硬化剤を用いることが好ましい。なかでも、固形フェノールノボラック樹脂、好ましくはビフェニル型フェノールノボラック樹脂等のフェノール系硬化剤を用いることで、（Ｂ）層の貯蔵弾性率を小さくすることができる。
（Ｂ）層において、硬化促進剤の含有量は、熱硬化性樹脂１００質量部に対して、好ましくは０．１質量部以上４０質量部以下である。下限値としては、より好ましくは１質量部以上、更に好ましくは５質量部以上である。上限値として、より好ましくは３０質量部以下、更に好ましくは２０質量部以下である。硬化促進剤を上記含有量とすることで、硬化不良の発生を抑制させつつ、反りを抑制することができる。
さらに（Ｂ）層においてエポキシ樹脂を用いる場合、硬化促進剤の含有量は、エポキシ樹脂１００質量部に対して、好ましくは０．１質量部以上４０質量部以下である。下限値としては、より好ましくは１質量部以上、更に好ましくは５質量部以上である。上限値として、より好ましくは３０質量部以下、更に好ましくは２０質量部以下である。硬化促進剤を上記含有量とすることで、硬化不良の発生を抑制させつつ、反りを抑制することができる。
（Ｂ）層には、本発明の目的を阻害しないかぎり、その他の添加剤を使用することができる。このような添加剤としては、上記（Ａ）層の項で説明したものと同様のものを使用することができ、熱可塑性樹脂、シランカップリング剤、カーボンブラック、イオン捕捉剤などが挙げられる。
熱可塑性樹脂としては、非反応性シリコーンオイルや反応性シリコーンオイルなどのシリコーンオイル、アクリル樹脂、フェノキシ樹脂、ポリオレフィン、ポリウレタン、ブロックイソシアネート、ポリエーテル、ポリエステル、ポリイミド、ポリビニルアルコール、ブチラール樹脂、ポリアミド、塩化ビニル、セルロース、熱可塑性エポキシ樹脂、熱可塑性フェノール樹脂などが挙げられる。なかでも、ポリエステル、アクリル樹脂、シリコーンオイル、ポリエーテル、ポリビニルアルコール、ポリアミド等の樹脂を用いることで、（Ｂ）層の貯蔵弾性率を小さくすることができる。
シランカップリング剤としては、例えば、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルトリエトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシランなどが挙げられる。上記シランカップリング剤は、あらかじめ表面にシランカップリング剤を反応させたシリカを用いる場合でも、適宜配合することができる。
上記シランカップリング剤の含有量は、（Ｂ）層中、好ましくは０．１〜１０質量％であり、より好ましくは２〜６質量％である。
上記カーボンブラックの含有量は、（Ｂ）層中、好ましくは０．１〜５質量％であり、より好ましくは０．５〜３質量％である。
上記イオン捕捉剤としては、封止組成物中の不純物イオンを捕捉する能力を有する剤であって、封止した電子部品の信頼性を向上させることができるものであればよい。イオン捕捉剤としては、例えば、無機イオン交換剤などが挙げられる。
イオン捕捉剤を含有する場合の含有量は、特に制限されないが、好ましくは（Ｂ）層中０．０５質量％以上であり、より好ましくは３質量％以下である。
また、本発明の多層シートにおいて（Ｂ）層の厚さは、好ましくは５０〜８００μｍである。下限値としては、より好ましくは１００μｍ以上であり、更に好ましくは２００μｍ以上である。上限値としては、より好ましく７００はμｍ以下であり、更に好ましくは６００μｍ以下である。
（Ｂ）層の厚さを上記範囲とすることで、電子部品の反りを抑制することができる。
また、本発明の多層シートの（Ｂ）層は、８０℃以下における熱膨張係数α［ｐｐｍ／Ｋ］及び前記熱硬化物の２５℃における貯蔵弾性率Ｅ’［ＧＰａ］が下記式（１）を満たす樹脂組成物からなる（Ｂ）層を備えることが好ましい。
４００００≦α×Ｅ’≦２５００００ ［Ｐａ／Ｋ］ （１）
（Ｂ）層のα×Ｅ’の下限値としては、より好ましくは４００００以上であり、更に好ましくは５００００以上である。上限値としては、より好ましくは２２００００以下であり、更に好ましくは１８００００以下である。
本発明の多層シートは、上記式（１）を満たす樹脂組成物からなる（Ｂ）層を備えることで硬化時の熱による応力を緩和できるため、電子部品の反りを抑制することができる。
（Ｂ）層を構成する樹脂組成物の８０℃以下における熱膨張係数αの下限値としては、好ましくは３ｐｐｍ／Ｋ以上であり、より好ましくは５ｐｐｍ／Ｋ以上である。上限値としては、好ましくは１５ｐｐｍ／Ｋ以下、より好ましくは１０ｐｐｍ／Ｋ以下である。
熱膨張係数αを上記範囲とすることで、電子部品の形状変化に対して、シートが追従することができる。
（Ｂ）層を構成する樹脂組成物の熱膨張係数は、添加するフィラーの熱膨張係数やフィラーの添加量、熱硬化性樹脂の化学構造、及びガラス転移温度によって制御することができる。例えば、熱膨張係数の小さいフィラーを高充填することや、剛直な骨格を有するエポキシ樹脂等を用いることで熱膨張係数を小さくすることができる。さらに、（Ｂ）層のガラス転移温度を大きくすることで、ガラス転移温度以下の熱膨張係数を小さくすることできる。
熱膨張率αの測定方法は、（Ｂ）層のみからなる樹脂シートを１５０℃で１時間熱硬化処理した後、熱硬化物から、長さ２０ｍｍ×幅５ｍｍ×厚さ５μｍの測定試料を用意する。測定試料を熱機械分析装置（ＴＭＡ７１００）の圧縮測定用治具にセットした後、−５０〜３００℃の温度域で、荷重５ｇ、昇温速度２．５℃／ｍｉｎの条件下におき、５０℃〜７０℃での膨張率から熱膨張係数αを算出する。
（Ｂ）層を構成する樹脂組成物の２５℃における貯蔵弾性率Ｅ’の下限値としては、好ましくは３ＧＰａ以上、より好ましくは１０ＧＰａ以上である。上限値としては、好ましくは５０ＧＰａ以下、より好ましくは３０ＧＰａ以下である。
貯蔵弾性率Ｅ’を上記範囲とすることで、シートの剛性により、電子部品の形状変化を抑制することができ、結果として電子部品の反りを抑制することができる。
（Ｂ）層を構成する樹脂組成物の貯蔵弾性率は、フィラーの添加量、熱硬化性樹脂や硬化剤の骨格、熱可塑性樹脂の種類によって制御することができる。例えば、フィラーの添加量を多くする、ポリエーテル構造等の柔軟性を備える骨格を有するエポキシ樹脂やビフェニル型フェノールノボラック樹脂等を用いること、アクリル樹脂等の熱可塑性樹脂を混合することで、貯蔵弾性率を小さくすることができる。
貯蔵弾性率Ｅ’の測定方法は、以下の手順で行われる。
（１）（Ｂ）層のみからなる樹脂シートを１５０℃で１時間熱硬化処理した後、熱硬化物から、長さ５０ｍｍ×幅１０ｍｍ×厚さ２ｍｍの測定試料を用意する。
（２）前記測定試料を曲げ測定用治具にセットし、粘弾性測定装置（ＤＭＡ６１００、日立ハイテクサイエンス（株）製）を用いて、−５０〜３００℃の温度域での曲げ貯蔵弾性率を、周波数１Ｈｚ、昇温速度２．５℃／ｍｉｎの条件下で測定する。
（３）上記測定結果から２５℃での貯蔵弾性率（Ｅ’）を読み取る。
さらに、本発明の多層シートの（Ｂ）層を構成する樹脂組成物は、１７５℃で１時間熱硬化処理した後の熱硬化物のガラス転移温度が８０℃以上であることが好ましい。１７５℃で１時間熱硬化処理した後の熱硬化物のガラス転移温度が８０℃以上であることから、多層シートで封止された封止物は優れた熱安定性を有することができる。
（Ｂ）層の熱硬化物のガラス転移温度を８０℃以上とするためには、熱硬化物の剛直性を向上させればよく、例えば、エポキシ樹脂中のエポキシ基の含有量を増量すること、硬化剤中の反応基数を増やすこと等が好ましい。
また、本発明の多層シート全体の厚さは、特に限定されないが、好ましくは１００μｍ以上である。下限値としては、より好ましくは１５０μｍ以上であり、更に好ましくは２００μｍ以上である。上限値としては、より好ましくは１０００μｍ以下であり、更に好ましくは８００μｍ以下である。
（Ｂ）層の厚さを上記範囲とすることで、電子部品の反りを抑制することができる。
また、本発明の多層シートは（Ａ）層の厚みに対する（Ｂ）層の厚みの比（Ｂ／Ａ）が、好ましくは１．０〜８０であり、より好ましくは２.０〜１０である。
（Ａ）層の厚みと（Ｂ）層の厚みの比を上記範囲とすることで、電極間の距離がより狭い電子部品に対してより優れた封止性を発揮することができるとともに、封止した電子部品に対して低反り性をより発揮することができる。
本発明の多層シートは、上記（Ａ）層、（Ｂ）層に加えて、その他の層を備えていてもよい。その他の層としては、好ましくは、上記（Ａ）層、（Ｂ）層の項で説明した熱硬化性樹脂を含み、フィラーなどを含有してもよい。
また、その他の層は１層であるか、それ以上の層数であってもよい。
本発明の多層シートがその他の層を含む場合、例えばその他の層を（Ｃ）層とすると、（Ａ）層／（Ｃ）層／（Ｂ）層という構成や、（Ａ）層／（Ｂ）層／（Ｃ）層という構成とすることができる。
また、本発明の多層シートは、好ましくは（Ａ）層を構成する樹脂組成物の測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が、（Ａ）層以外の層を構成する樹脂組成物の測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値以下である。
例えば、（Ａ）層と（Ｂ）層からなる二層シートである場合、（Ａ）層／（Ｃ）層／（Ｂ）層という三相シートである場合、（Ａ）層を構成する樹脂組成物のｔａｎδの極大値を、（Ｂ）層を構成する樹脂組成物のｔａｎδの極大値以下とすることで、（Ａ）層と（Ｂ）層が溶融して混合されることを防ぐことができ、アンダーフィルとオーバーモールド封止を効率よく行うことができる。
また、例えば（Ａ）層／（Ｂ）層／（Ｃ）層という構成とする場合は、（Ａ）層を構成する樹脂組成物の測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が、（Ｃ）層の測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値以下とすることが好ましい。
（Ａ）層を構成する樹脂組成物の測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が、（Ａ）層以外の層の測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値以下とすることで、（Ａ）層と前記（Ａ）層以外の層が溶融して混合されることを防ぐことができ、アンダーフィルとオーバーモールド封止を効率よく行うことができる。
図１に本発明の多層シートの概略説明図を示す。図１に示す多層シートは、（Ａ）層１１及び（Ｂ）層１２からなる二層の多層シートである。
図１に示す多層シートは、（Ａ）層１１及び（Ｂ）層１２をそれぞれ最外層に備えるシートであるが、上記したように（Ａ）層及び（Ｂ）層に加えてその他の層を備える多層シートとすることもできる。
[多層シートの製造方法]
本発明の多層シートの製造方法は、例えばカレンダー製膜法、キャスティング成膜法、インフレーション押出法、Ｔダイ押出法、ドライラミネート法などで各層を個別で成膜しておき、その後、貼り合わせるか、共押出し法などを用いて多層シートを製造してもよい。
また、基材上に多層シートを形成し、使用時には基材を剥離して用いることもできる。
基材としては、特に限定されないが、プラスチックフィルム、紙、不織布、金属などが挙げられる。プラスチックフィルムとしては、例えば、ポリオレフィン系フィルム、ハロゲン化ビニル重合体系フィルム、アクリル樹脂系フィルム、ゴム系フィルム、セルロース系フィルム、ポリエステル系フィルム、ポリカーボネート系フィルム、ポリスチレン系フィルム、ポリフェニレンサルファイド系フィルム、シクロオレフィンポリマー系フィルムが挙げられる。また、シリコーンなどで離型処理した基材を用いることもできる。
基材の厚さは特に限定されないが、好ましくは５００μｍ以下である。
[電子部品実装基板のモールドアンダーフィル封止方法]
次に、電子部品実装基板のモールドアンダーフィル封止方法について説明する。
本発明の電子部品実装基板のモールドアンダーフィル封止方法は、電極の高さ（ｈ）が５〜２５０μｍであり、電極間の幅（ｗ）が５〜５００μｍである電極を備えた電子部品がフリップチップ実装された基板を準備する工程、測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である（Ａ）層を最外層として備える多層シートを準備する工程、（Ａ）層が電子部品及び基板と接するように前記多層シートを載置する工程、前記載置した多層シートを加熱圧縮する工程を備えることを特徴とするものである。
電子部品としては、トランジスタやコンデンサ、抵抗などを一つのチップに集積した集積回路（ＩＣ）や、ＩＣの集積度をさらに高め、１つのチップに１０００個以上の素子を収めた大規模集積回路（ＬＳＩ）などの半導体チップなどが挙げられる。
また、電極の形状は特に限定されず、ボール、ピラー、ポスト、カラムなどが挙げられる。電極の材質としては特に限定されず、例えば、Ｓｎ−Ｐｂ系、Ｐｂ−Ｓｎ−Ｓｂ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｐｂ−Ｂｉ系、鉛フリーのＳｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｂｉ−Ｓｎ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系、Ｓｎ−Ｚｎ−Ｂｉ系などのはんだ類、金系金属材、銅系金属材、銅系合金などが挙げられる。さらに電極の高さ（ｈ）は５〜２５０μｍであり、電極間の幅（ｗ）は５〜５００μｍである。
基板としては、例えば、回路が印刷されたプリント配線基板などが挙げられる。
次に、モールドアンダーフィル封止方法について、図２〜４を用いて説明する。
図２は、電子部品２１と基板２２が電極２３によって接続された電子部品実装基板（実装基板）２０の概略説明図である。電子部品２１と基板２２は電極２３によって導通されている。このとき、電極間の高さ（ｈ）は５〜２５０μｍであり、幅（ｗ）は５〜５００μｍである。また、電極の直径としては、好ましくは１０μｍ〜１０００μｍである。
図３は、層（Ａ）が電子部品２１及び基板２２と接するように、多層シート１０を電子部品実装基板（実装基板）２０上に載置した状態の概略説明図である。
このとき、多層フィルムに含まれるフィラーの最大粒子径は、好ましくは電極間の高さ（ｈ）及び幅（ｗ）以下である。
次に、多層シート１０を加熱圧縮することで、電子部品実装基板をモールドアンダーフィル封止することができる。
この時の加熱温度は、特に限定されないが、好ましくは７０〜１５０℃である。下限値としては、より好ましくは８０℃以上であり、更に好ましくは９０℃以上である。上限値としては、より好ましくは１４０℃以下であり、更に好ましくは１３０℃以下である。
圧縮する圧力は特に限定されないが、好ましくは０．５〜１０ＭＰａである。下限値としては、より好ましくは１ＭＰａ以上であり、更に好ましくは１．５ＭＰａ以上である。上限値としては、より好ましくは８ＭＰａ以下であり、更に好ましくは６ＭＰａ以下である。
また、加熱圧縮の方法は特に限定されないが、プレス板などによって多層フィルムを加熱しつつ押圧する方法が挙げられる。さらに加熱圧縮時には、減圧条件で加熱圧縮することもできる。
また、多層フィルムの素材として熱硬化性樹脂を含有する場合は、後硬化工程を設けることが好ましい。後硬化工程としては、加熱して硬化させる工程である。
加熱温度は、好ましくは９０〜２００℃である。下限値としては、より好ましくは１２０℃以上であり、更に好ましくは１４０℃以上である。さらに、加熱時間は、好ましくは３０〜２４０分であり、より好ましくは６０〜１８０分である。
図４は、多層シート１０でモールドアンダーフィル封止された電子部品実装基板の概略説明図である。多層シート１０は、測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である（Ａ）層を含有していることから、電子部品実装基板の電極間へより効率よく浸入させることができているため、耐熱性や耐湿性に優れた電子部品実装基板である。
以下に実施例を示して、本発明をさらに詳細に説明するが、本発明はこれらに限定されるものではない。
＜多層シートの作製＞
（１）（Ａ）層の作製
表１-１〜表１-４に示す配合でエポキシ樹脂、硬化剤、フィラー（溶融シリカ ＦＢ５０１ＭＤＸ1：ＤＥＮＫＡ株式会社製）、カーボンブラック（粒子径２４ｎｍ）、シランカップリング剤（ＫＢＭ５０３：信越シリコーン製）、イオン捕捉剤（無機イオン交換剤）、硬化促進剤を混合し、ロール混練機により１２０℃で３０分間加熱し、その後溶融混練し、混練物を調製した。表中の数値は全て質量部である。次いで、得られた混練物を、１００℃の条件下、Ｔダイ押出法により離型処理フィルム上に塗工してシート状に形成し、厚さ２０〜３００μｍ、縦５００ｍｍ、横５００ｍｍの（Ａ）層を作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムを用いた。
（２）（Ｂ）層の作製
ビフェニル型エポキシ樹脂１００質量部、固形フェノールノボラック樹脂５０質量部、フィラー（溶融シリカ ＦＢ５０１ＭＤＸ：ＤＥＮＫＡ株式会社製）１３６０質量部、カーボンブラック（粒子径２４ｎｍ）２質量部、シランカップリング剤（ＫＢＭ５０３：信越シリコーン製）２質量部、イオン捕捉剤（無機イオン交換剤）５質量部、硬化促進剤（トリアリールホスフィン系化合物）１０質量部を配合し、ロール混練機により１２０℃で３０分間加熱し、その後溶融混練し、混練物を調製した。次いで、得られた混練物を、１００℃の条件下、Ｔダイ押出法により離型処理フィルム上に塗工してシート状に形成し、厚さ５０〜８００μｍ、縦５００ｍｍ、横５００ｍｍの（Ｂ）層を作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムを用いた。
（３）モールドアンダーフィル封止用多層シートの作製
上記で作製した（Ａ）層と（Ｂ）層とを、お互いが接するように積層し、ラミネーターにより温度６０℃で貼り合せ、モールドアンダーフィル封止シートを作製した。
＜ｔａｎδ（損失正接）の極大値の測定＞
上記で得られた（Ａ）層を構成する樹脂組成物についてｔａｎδを測定した。測定は直径２５ｍｍΦの試験片として、粘弾性計測定装置（ＴＡＩｎｓｔｒｕｍｅｎｔｓ社製、ＡＲＥＳ−ＬＳ２）を用いて、測定温度１２５℃、測定時間０〜１００秒、周波数１Ｈｚの条件で行った。測定結果を表１-１〜表１-４に示す。
＜モールドアンダーフィル試験１＞
（電極間浸入性試験）
ガラス上に搭載されたバンプ高さ３０μｍ、寸法が縦２５ｍｍ横２５ｍｍのテスト用チップに、上記で作製したモールドアンダーフィル封止シートの（Ａ）層が接するように載地して、成型圧力３ＭＰａ、１２５℃、１０分で前硬化した後、１５０℃、６０分で後硬化させた。浸入性の評価は、ガラスの裏面から直接観察し、下記の基準で行った。
［浸入性評価基準］
◎：未浸入部の大きさが５００μｍ以下である。
〇：未浸入部の大きさが５００μｍより大きく、１０００μｍ以下である。
×：未浸入部の大きさが１０００μｍより大きい。
Figure 2021029259
Figure 2021029259
Figure 2021029259
Figure 2021029259
表１-１〜表１-４の結果より、実施例と比較例を比べると、（Ａ）層を構成する樹脂組成物の測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδの極大値が３以上であると、電極間浸入性に優れた、封止シートとすることができることがわかった。
さらに、実施例１と実施例９を比較すると、メジアン径が１０μｍ以下の硬化促進剤を用いたシートは、電極間浸入性がより優れることがわかった。
＜モールドアンダーフィル試験２＞
表２に示す配合で、各成分を混合して、ロール混練機により１２０℃で３０分間加熱し、その後溶融混練し、混練物を調製した。次いで、得られた混練物を、１００℃の条件下、Ｔダイ押出法により離型処理フィルム上に塗工してシート状に形成し、厚さ２００〜８００μｍ、縦５００ｍｍ、横５００ｍｍの（Ｂ）層を作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムを用いた。
表１-１の実施例１で用いた配合の（Ａ）層と（Ｂ）層とを、お互いが接するように積層し、ラミネーターにより温度６０℃で貼り合せ、モールドアンダーフィル封止シートを作製した。
次に、得られたモールドアンダーフィル封止シートを用いて、上記と同様に電極間浸入性試験を行った。評価基準は上記と同様である。
さらに、下記の方法を用いて反り量の評価を行った。
（反り量評価）
直径１２インチ×厚み７７５μｍのシリコンウエハ上に、上記モールドアンダーフィル封止シートを載地し、成型圧力３ＭＰａ、１２５℃、１０分で前硬化した後、１５０℃、６０分で後硬化させた。
［反り量評価基準］
上記、後硬化後、室温まで冷却し、反り量を以下の基準で評価した。測定方法はレーザー変位計を用いて、シリコンウエハの基板側中心部と、ウエハ端部２点との高低差の平均を測定し、その値を反り量として、以下の基準で評価を行った。
〇：反りが１２ｍｍ以下である。
×：反りが１２ｍｍより大きい。
Figure 2021029259
表２の結果より、８０℃以下における熱膨張係数α［ｐｐｍ／Ｋ］及び前記熱硬化物の２５℃における貯蔵弾性率Ｅ’［ＧＰａ］が式（１）を満たす樹脂組成物からなる（Ｂ）層を備えるシートは、優れた低反り効果を発揮することがわかった。
さらに、実施例２９と実施例３０とを比較すると、（Ａ）層の厚みが５００μｍ以下であると、優れた低反り効果を発揮することがわかった。一方、（Ａ）層の厚みが５００μｍを超えると、低反り効果が発揮できないことがわかった。
本発明のモールドアンダーフィル封止用の多層シートは、フリップチップ下の狭ギャップ充填と全体封止を一括で行うことができる。それにより、ＩＯＴや自動運転などに利用される集積回路や大規模集積回路の封止に利用することができる。
１０…多層シート、１１…（Ａ）層、１２…（Ｂ）層、２０…実装基板、２１…電子部品、２２…基板、２３…電極、１００…多層シートで封止された電子部品実装基板
上記課題を解決するための本発明のモールドアンダーフィル封止方法は、電子部品実装基板のモールドアンダーフィル封止方法であって、電極の高さ（ｈ）が５〜２５０μｍであり、電極間の幅（ｗ）が５〜５００μｍである電極を備えた電子部品がフリップチップ実装された基板を準備する工程、（Ａ）層を最外層として備える多層シートを準備する工程、（Ａ）層が電子部品及び基板と接するように前記多層シートを載置する工程、前記載置した多層シートを加熱圧縮する工程を備えることを特徴とするものである。
なお、上記Ａ層は測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる層である。
本発明のモールドアンダーフィル封止方法は、上記（Ａ）層を備える多層シートを用いているため、電子部品実装基板の電極間へより効率よく浸入させることができ、より優れた封止方法を提供することができる。
また、本発明のモールドアンダーフィル封止方法の一実施態様としては、（Ａ）層はフィラーを含有し、前記フィラーの最大粒子径が、前記電極の高さ（ｈ）及び電極間幅（ｗ）以下であることを特徴とするものである。
この特徴によれば、（Ａ）層におけるフィラーの最大粒子径が電極の高さ（ｈ）及び電極間幅（ｗ）以下であることから、（Ａ）層を含有する多層シートを電子部品実装基板の電極間へより効率よく浸入させることができ、かつ、電子部品実装基板の反りを抑制することができる。
＜（Ａ）層＞
本発明の多層シートは、測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる（Ａ）層を最外層に備えている。
本発明のｔａｎδ（損失正接）の極大値を特定した樹脂組成物からなる（Ａ）層を最外層に備える多層シートは、電極間の距離がより狭い電子部品に対してモールドアンダーフィルを行う際に、優れた浸入性を発揮することができる。
ここで、最外層とは、多層シートにおいて、最も外の層のことをいい、例えば空気等の大気と接触する層をいう。この場合、離型フィルムやシートは、最外層とはいわない。そして、本発明の（Ａ）層は、モールドアンダーフィル封止において、電子部品及び基板と直接接するように載置する層である。
また、（Ａ）層を最外層に備えていることから、（Ａ）層が電子部品及び基板と接するように載置して封止を行うことで、優れた封止性を発揮することができる。
ｔａｎδ（損失正接）の極大値としては、好ましくは５以上である、より好ましくは７以上である。ｔａｎδ（損失正接）の極大値に特に上限はないが、好ましくは６０以下である、より好ましくは５０以下である。
熱膨張係数αの測定方法は、（Ｂ）層のみからなる樹脂シートを１５０℃で１時間熱硬化処理した後、熱硬化物から、長さ２０ｍｍ×幅５ｍｍ×厚さ５μｍの測定試料を用意する。測定試料を熱機械分析装置（ＴＭＡ７１００）の圧縮測定用治具にセットした後、−５０〜３００℃の温度域で、荷重５ｇ、昇温速度２．５℃／ｍｉｎの条件下におき、５０℃〜７０℃での膨張率から熱膨張係数αを算出する。
図３は、（Ａ）層が電子部品２１及び基板２２と接するように、多層シート１０を電子部品実装基板（実装基板）２０上に載置した状態の概略説明図である。
このとき、多層シートに含まれるフィラーの最大粒子径は、好ましくは電極間の高さ（ｈ）及び幅（ｗ）以下である。
次に、多層シート１０を加熱圧縮することで、電子部品実装基板をモールドアンダーフィル封止することができる。
この時の加熱温度は、特に限定されないが、好ましくは７０〜１５０℃である。下限値としては、より好ましくは８０℃以上であり、更に好ましくは９０℃以上である。上限値としては、より好ましくは１４０℃以下であり、更に好ましくは１３０℃以下である。
圧縮する圧力は特に限定されないが、好ましくは０．５〜１０ＭＰａである。下限値としては、より好ましくは１ＭＰａ以上であり、更に好ましくは１．５ＭＰａ以上である。上限値としては、より好ましくは８ＭＰａ以下であり、更に好ましくは６ＭＰａ以下である。
また、加熱圧縮の方法は特に限定されないが、プレス板などによって多層シートを加熱しつつ押圧する方法が挙げられる。さらに加熱圧縮時には、減圧条件で加熱圧縮することもできる。
また、多層シートの素材として熱硬化性樹脂を含有する場合は、後硬化工程を設けることが好ましい。後硬化工程としては、加熱して硬化させる工程である。
加熱温度は、好ましくは９０〜２００℃である。下限値としては、より好ましくは１２０℃以上であり、更に好ましくは１４０℃以上である。さらに、加熱時間は、好ましくは３０〜２４０分であり、より好ましくは６０〜１８０分である。
＜モールドアンダーフィル試験１＞
（電極間浸入性試験）
ガラス上に搭載されたバンプ高さ３０μｍ、寸法が縦２５ｍｍ横２５ｍｍのテスト用チップに、上記で作製したモールドアンダーフィル封止シートの（Ａ）層が接するように載置して、成型圧力３ＭＰａ、１２５℃、１０分で前硬化した後、１５０℃、６０分で後硬化させた。浸入性の評価は、ガラスの裏面から直接観察し、下記の基準で行った。
［浸入性評価基準］
◎：未浸入部の大きさが５００μｍ以下である。
〇：未浸入部の大きさが５００μｍより大きく、１０００μｍ以下である。
×：未浸入部の大きさが１０００μｍより大きい。
（反り量評価）
直径１２インチ×厚み７７５μｍのシリコンウエハ上に、上記モールドアンダーフィル封止シートを載置し、成型圧力３ＭＰａ、１２５℃、１０分で前硬化した後、１５０℃、６０分で後硬化させた。
［反り量評価基準］
上記、後硬化後、室温まで冷却し、反り量を以下の基準で評価した。測定方法はレーザー変位計を用いて、シリコンウエハの基板側中心部と、ウエハ端部２点との高低差の平均を測定し、その値を反り量として、以下の基準で評価を行った。
〇：反りが１２ｍｍ以下である。
×：反りが１２ｍｍより大きい。

Claims (10)

  1. モールドアンダーフィル封止用の多層シートであって、最外層として、以下の（Ａ）層を備えることを特徴とする、多層シート。
    （Ａ）層：測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる層。
  2. 前記（Ａ）層は、フィラーを含有し、前記フィラーの最大粒子径が２０μｍ以下であることを特徴とする、請求項１に記載の多層シート。
  3. 前記（Ａ）層には、体積粒度分布の累計体積５０％におけるメジアン径（Ｄ５０）が１０μｍ以下の硬化促進剤を含有することを特徴とする、請求項１又は２に記載の多層シート。
  4. 前記（Ａ）層の厚さは１０〜５００μｍであることを特徴とする、請求項１〜３の何れか１項に記載の多層シート。
  5. さらに、以下の（Ｂ）層を備えることを特徴とする、請求項１〜４の何れか１項に記載の多層シート。
    （Ｂ）層：下記式（１）を満たす樹脂組成物からなる層。
    下記式（１）において、「α」は、１７５℃で１時間熱硬化処理した後の熱硬化物の８０℃以下における熱膨張係数α［ｐｐｍ／Ｋ］を示す。「Ｅ’」は、当該熱硬化物の２５℃における貯蔵弾性率Ｅ’［ＧＰａ］を示す。
    ４００００≦α×Ｅ’≦２５００００ ［Ｐａ／Ｋ］ （１）
  6. 前記（Ａ）層の厚みに対する前記（Ｂ）層の厚みの比（Ｂ／Ａ）が１．０〜８０であることを特徴とする、請求項５に記載の多層シート。
  7. 電子部品実装基板のモールドアンダーフィル封止方法であって、
    電極の高さ（ｈ）が５〜２５０μｍであり、電極間の幅（ｗ）が５〜５００μｍである電極を備えた電子部品がフリップチップ実装された基板を準備する工程、
    最外層として、以下の（Ａ）層を備える多層シートを準備する工程、
    （Ａ）層が電子部品及び基板と接するように前記多層シートを載置する工程、並びに、
    前記載置した多層シートを加熱圧縮する工程
    を備えることを特徴とする、モールドアンダーフィル封止方法。
    （Ａ）層：測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる層。
  8. 前記（Ａ）層はフィラーを含有し、前記フィラーの最大粒子径が、前記電極の高さ（ｈ）及び電極間幅（ｗ）より小さいことを特徴とする、請求項７に記載のモールドアンダーフィル封止方法。
  9. モールドアンダーフィル封止された電子部品実装基板であって、前記モールドアンダーフィル封止は、最外層として、以下の（Ａ）層を備える多層シートによって封止されていることを特徴とする、電子部品実装基板。
    （Ａ）層：測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる層。
  10. モールドアンダーフィル封止された電子部品実装基板の製造方法であって、
    電子部品がフリップチップ実装された基板を準備する工程、
    最外層として、以下の（Ａ）層を備える多層シートを準備する工程、
    （Ａ）層が電子部品及び基板と接するように前記多層シートを載置する工程、
    前記載置した多層シートを加熱圧縮する工程
    を備えることを特徴とする、電子部品実装基板の製造方法。
    （Ａ）層：測定温度１２５℃、測定時間０〜１００秒におけるｔａｎδ（損失正接）の極大値が３以上である樹脂組成物からなる層。
JP2020568830A 2019-08-09 2020-08-03 モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法 Active JP6894077B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019147590 2019-08-09
JP2019147590 2019-08-09
PCT/JP2020/029714 WO2021029259A1 (ja) 2019-08-09 2020-08-03 モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法

Publications (2)

Publication Number Publication Date
JP6894077B1 JP6894077B1 (ja) 2021-06-23
JPWO2021029259A1 true JPWO2021029259A1 (ja) 2021-09-13

Family

ID=74569433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020568830A Active JP6894077B1 (ja) 2019-08-09 2020-08-03 モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法

Country Status (6)

Country Link
US (1) US20220310546A1 (ja)
JP (1) JP6894077B1 (ja)
KR (1) KR20220041110A (ja)
CN (1) CN114207809A (ja)
TW (1) TW202122270A (ja)
WO (1) WO2021029259A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法
US20240071781A1 (en) * 2021-02-01 2024-02-29 Nagase Chemtex Corporation Method for sealing electronic component mounting substrate, and heat-curable sheet
WO2024024883A1 (ja) * 2022-07-29 2024-02-01 ナガセケムテックス株式会社 モールドアンダーフィル封止用シートおよびこれを用いる電子部品実装基板の封止方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5223657B2 (ja) * 2008-12-24 2013-06-26 株式会社村田製作所 電子部品の製造方法及び製造装置
JP2012054363A (ja) * 2010-08-31 2012-03-15 Kyocera Chemical Corp 電子部品の封止方法
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
JP6303373B2 (ja) 2013-10-02 2018-04-04 住友ベークライト株式会社 圧縮成形用モールドアンダーフィル材料、半導体パッケージ、構造体および半導体パッケージの製造方法
JP2015216230A (ja) * 2014-05-09 2015-12-03 日東電工株式会社 半導体装置の製造方法
JP6422296B2 (ja) * 2014-10-09 2018-11-14 新日本無線株式会社 電子部品およびその製造方法
JP6894076B2 (ja) * 2017-03-31 2021-06-23 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート

Also Published As

Publication number Publication date
WO2021029259A1 (ja) 2021-02-18
US20220310546A1 (en) 2022-09-29
JP6894077B1 (ja) 2021-06-23
TW202122270A (zh) 2021-06-16
CN114207809A (zh) 2022-03-18
KR20220041110A (ko) 2022-03-31

Similar Documents

Publication Publication Date Title
JP6894077B1 (ja) モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法
JP5354753B2 (ja) アンダーフィル材及び半導体装置
JP6789495B2 (ja) アンダーフィル用樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP4892164B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP6233441B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2015193851A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP7167912B2 (ja) 液状封止樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2009057575A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JPWO2019146617A1 (ja) 封止用樹脂組成物
JP5708666B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2016040393A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2015180760A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP5924443B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2015110803A (ja) 液状エポキシ樹脂組成物及び電子部品装置
WO2005080502A1 (ja) アンダーフィル用液状エポキシ樹脂組成物および同組成物を用いて封止した半導体装置
JP5929977B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP7095724B2 (ja) アンダーフィル用樹脂組成物、電子部品装置及び電子部品装置の製造方法
WO2022019184A1 (ja) 電子デバイスの製造方法、及び電子デバイス
WO2016059980A1 (ja) 液状エポキシ樹脂組成物
WO2024075342A1 (ja) エポキシ樹脂組成物、半導体装置、及び半導体装置の製造方法
JP6482016B2 (ja) 封止材組成物、それを用いた半導体装置
JP5804479B2 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置
TWI512033B (zh) 液狀樹脂組成物
TW201925259A (zh) 樹脂片材、半導體裝置及半導體裝置之製造方法
JP2018172549A (ja) アンダーフィル用樹脂組成物、電子部品装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201218

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201218

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20210105

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R150 Certificate of patent or registration of utility model

Ref document number: 6894077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250