JP6422296B2 - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP6422296B2
JP6422296B2 JP2014207654A JP2014207654A JP6422296B2 JP 6422296 B2 JP6422296 B2 JP 6422296B2 JP 2014207654 A JP2014207654 A JP 2014207654A JP 2014207654 A JP2014207654 A JP 2014207654A JP 6422296 B2 JP6422296 B2 JP 6422296B2
Authority
JP
Japan
Prior art keywords
chip
resin
sealing
mounting substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014207654A
Other languages
English (en)
Other versions
JP2016076666A (ja
Inventor
緒方 敏洋
敏洋 緒方
知晃 平
知晃 平
敏史 寺崎
敏史 寺崎
真吾 高崎
真吾 高崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2014207654A priority Critical patent/JP6422296B2/ja
Publication of JP2016076666A publication Critical patent/JP2016076666A/ja
Application granted granted Critical
Publication of JP6422296B2 publication Critical patent/JP6422296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子部品およびその製造方法に関し、特にメカニカルな動作が必要な電子部品や、封止樹脂の応力によって特性変動を起こす電子部品をリードフレームに実装する際、その表面上に中空構造を形成した電子部品およびその製造方法に関する。
表面弾性波(SAW)フィルタやMEMS(Micro Electro Mechanical Systems)素子などは素子表面でメカニカルな動作が必要な電子部品である。また、一部の半導体装置では封止に使用される樹脂の応力によって特性変動が生じる場合もある。このような電子部品をパッケージングする際には、その動作部となる電子部品表面を空洞化させた中空パッケージが用いられている。例えばSAWフィルタ等では金属キャップにより封止する構造のものや、素子表面に中空構造をとりながら樹脂を用いて封止する構造のものが種々提案されている。このうち、樹脂を用いて封止する構造の中空パッケージは、薄型化に適し、製造コストが低く抑えられるという利点がある。
ところで、樹脂を用いて封止する場合には、中空構造とする電子部品表面に封止樹脂が付着してしまうと、特性不具合が発生する。そこで、中空構造の内部に樹脂が入り込まないようにする方法が提案されている。その一つの方法は、樹脂止めとなるダムを形成する方法(例えば特許文献1)であり、別の方法は、樹脂フィルムを用いる方法(例えば特許文献2)である。このうち、後者は量産性に適した方法である。
以下、後者の方法について具体的に説明する。まず、所定の配線パターン(図示せず)が形成された実装基板101上に、チップ102がバンプ電極103を介してフリップチップ実装されている。ここで、メカニカルな動作が行われるチップ102の表面は、実装基板101側に向けて配置されている(図8a)。
次にチップ102を樹脂フィルム層104で覆うため、樹脂フィルム貼り付け用下型105と樹脂フィルム貼り付け用上型106との間に、チップ102を実装した実装基板101と樹脂フィルム層104を配置する(図8b)。樹脂フィルム貼り付け用下型105および樹脂貼り付け用上型106には、それぞれ貫通孔107が形成されている。
樹脂フィルム貼り付け用下型105と樹脂フィルム貼り付け用上型106とを接合させ、伸縮性のある樹脂フィルム層104とチップ102との間に残る空気を樹脂フィルム貼り付け用下型105に形成された貫通孔107を通して排出することで、樹脂フィルム層104がチップ102表面に沿って密着する。樹脂フィルム貼り付け用上型106の貫通孔107からキャビティ108内に圧力を加えることで、密着性を更に増すこともできる(図8c)。
その後、チップ102に密着した樹脂フィルム層104に紫外線を照射させたり、熱を加えることで硬化させる(図8d)。
その後樹脂封止を行うため、樹脂封止用下型109と樹脂封止用上型110との間に形成されるキャビティ111内に、チップ102を実装し、その表面を樹脂フィルム層104で被覆した実装基板101を載置して、封止樹脂を注入する。このとき樹脂フィルム層104によってチップ102表面に封止樹脂が流入することはない。その後、注入した封止樹脂を硬化させることで、樹脂フィルム層104上に封止樹脂112が形成される(図9a)。
樹脂封止用下型109および樹脂封止用上型110を取り外し(図9b)、封止樹脂112、樹脂フィルム層104および実装基板101を切断して個片化することで、中空構造を備えた電子部品を形成することができる(図9c)。
特開2004−134592号公報 特開2005−302835号公報
ところで、電子部品の信頼性を保つためには、樹脂フィルム層104と実装基板101とが十分に密着することが重要である。しかし、上記の方法では、例えば樹脂フィルム層104とバンプ電極103との間等に隙間が残ったり、樹脂フィルム層104の貼り付けが均一にならずに、シワが残り、樹脂フィルム層104と実装基板101との間に隙間が残ってしまう場合がある。このような状態でダイシングソーを用いて個片化すると、樹脂フィルム層104と実装基板101の間のわずかな隙間から水分等が侵入してしまうおそれがある。
このような問題を解消し、実装基板と封止樹脂との密着性を保持するためには、封止樹脂の一部が実装基板とチップとの間に流れ込むのが好ましい。一方で、封止樹脂が必要以上に流れ込むと、電子部品の特性劣化を招いてしまう。そこで本発明は、封止樹脂の流れ込みを制御することができる電子部品およびその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、チップを基材表面に電極パターンが形成された実装基板に実装し、樹脂封止する電子部品の製造方法において、チップ実装面に、前記チップ表面に形成された電極と接続されるチップ電極接続部と、該チップ電極接続部に囲まれた部分に、前記チップ電極接続部と離間し、前記チップ電極接続部と同じ高さの樹脂堰き止め部とを備え、前記チップ実装面の裏面側の外部実装面に外部接続部を備えた実装基板を用意する工程と、前記チップ表面が、前記樹脂堰き止め部に対向するように前記チップ電極接続部と前記チップ表面に形成された電極を接続する工程と、前記実装基板のチップ実装面に露出する前記実装基板および前記チップ上を被覆し、前記チップ表面と前記実装基板のチップ実装面との間に封止樹脂を注入するとともに、前記基材表面の高さと前記樹脂堰き止め部の表面の高さとの間に形成される段により拡げられた空間に前記封止樹脂が溜まり、前記チップ表面と前記樹脂堰き止め部との間に空間を残すように樹脂封止を行う工程と、を含むことを特徴とする。
本願請求項に係る発明は、請求項記載の電子部品の製造方法において、樹脂封止する工程は、減圧状態で、前記実装基板のチップ実装面に露出する前記実装基板および前記チップ上を樹脂シートで被覆し、前記減圧状態を破り常圧状態にすることにより前記樹脂シートを加圧し、前記段部により拡げられた空間に前記封止樹脂が溜まり、前記チップ表面と前記樹脂堰き止め部との間に空間を残すように樹脂封止することを特徴とする。
本発明の電子部品は、チップ電極接続部とチップ表面に形成された電極との接続部分が封止樹脂によって被覆されているため、耐湿性、耐振動性などの信頼性が向上できる。またこのような構造を採ることで、チップ表面に形成された電極をアルミニウムで構成することができ、高価な金を使用する必要がなくなり、製造コストを抑えることができるという利点がある。
本発明の製造方法による電子部品は、封止樹脂が段部まで流れ込み、気密性を保つとともに、段部が樹脂溜まりとして機能し、それ以上内部に侵入することをないため、信頼性を保ち、しかも特性劣化の発生を防止することが可能となる。
特に本発明によれば、樹脂封止工程において、リードフレームのチップ実装面を樹脂シートで被覆し、樹脂シートをリードフレームに密着させる際の減圧条件を調整することによって、減圧状態を破り常圧状態にしたときに残る空間の容積を制御することができる。その結果、段部に流れ込む樹脂の量を簡便に制御できることになる。
本発明の電子部品の説明図である。 本発明の電子部品の製造方法の説明図である。 本発明の電子部品の製造方法の説明図である。 本発明の電子部品の製造方法の説明図である。 本発明の電子部品の製造方法の説明図である。 本発明の電子部品の製造方法の説明図である。 本発明の電子部品の製造方法の説明図である。 従来のこの種の電子部品の製造方法の説明図である。 従来のこの種の電子部品の製造方法の説明図である。
本発明の電子装置は、樹脂堰き止め部を備えた実装基板に、チップ表面が樹脂堰き止め部に対向するようにチップを実装し、樹脂封止する構造となっている。また封止樹脂の一部は、樹脂堰き止め部により形成される段部まで流入し、この段部に溜まることでそれ以上の流入が止まり、チップ表面と実装基板表面(樹脂堰き止め部表面)との間に空間が残る構造となっている。
本発明の電子部品の製造方法は、樹脂溜まりとして機能する段部を形成することで、封止樹脂がチップ表面と樹脂堰き止め部との間に深く入り込むことを防ぐ構造を形成することができる。また段部は、チップ表面の電極とチップ電極接続部との接続部より内側に位置するため、その接続部は封止樹脂により被覆される構造を形成することができる。以下、本発明の実施例について詳細に説明する。
図1は本発明の電子部品の説明図である。図1において1は電子部品本体、2はチップ、3はチップ電極、4はバンプ電極、5は実装基板構成する基材、6は空間、7は樹脂堰き止め部、8はバンプ電極4を介してチップ2の表面に形成された電極と接続し、樹脂堰き止め部7を取り囲むように複数個形成されているチップ電極接続部、9は基材7の裏面側に露出し、電子部品本体1の周囲に沿って複数個形成されている外部接続部、10は樹脂堰き止め部7とチップ電極接続部8との間に基材5が露出することにより、基材5の表面の高さと樹脂堰き止め部7表面の高さとの間に生じる段部、11は封止樹脂、12は補助電極部である。以下の説明では表面にチップ電極接続部8、樹脂堰き止め部7、外部接続部9、補助電極部12等が形成された基材5を実装基板5aとして説明する。なお、実装基板は、基材として有機材料、無機材料のいずれでも良い。
チップ2の表面には、メカニカル動作をしたり、通常の樹脂封止ではその応力によって特性変動が起きてしまう回路等が形成されている。
実装基板5aは、チップ実装面に、チップ2の表面に形成されたチップ電極3とバンプ電極4を介して接続するチップ電極接続部8が形成されており、チップ実装面の裏面の外部実装面には、外部接続部9が形成されている。また、樹脂堰き止め部7とチップ電極接続部8との間には、基材5が露出し、基材5の高さが樹脂堰き止め部7の高さより低くなることで段部10が形成されている。本発明は、この段部10により拡げられた空間に封止樹脂が留まり、封止樹脂11がチップ2の下側の奥深くまで入り込むことを防止し、チップ2表面と樹脂堰き止め部7との間に空間6が残るように構成している。なお、図1では、封止樹脂11の一部が樹脂堰き止め部7上に一部乗り上げた状態に図示しているが、必ずしもこのような形状とすることが必須ではない。
次に本発明の電子部品の製造方法について説明する。まず、実装基板について説明する。図2は本発明に使用する実装基板の一例の一部を拡大した図で、チップ実装面の一部拡大図である。図2に示すように、チップ実装面には、樹脂堰き止め部7と、これを取り囲むようにチップ表面に形成された電極と接続するチップ電極接続部8が形成されている。図2では、10個のチップ電極接続端子8が形成されている。なお、チップ実装面の裏面の外部実装面には、チップ実装面同様、樹脂堰き止め部7に相当する補助電極12と外部接続部9が形成されている。補助電極12は、電子部品の実装に用いられるものではないが、機械的高度の弱い有機材料を基材5として使用する際には、樹脂封止時に基材5が変形することを防ぐため形成するのが望ましい。従って基材5として厚く機械的強度の強い有機材料(例えば、厚さ0.2mm程度以上)やセラミック等の無機材料を使用する際には、必ずしも必要ではない。
この実装基板は、板厚が0.15mm程度で、電極パターンとなる金属膜を基材表面に積層した実装基板を用意し、金属膜をパターニングすることで所望の電極パターン等を形成することができる。
まず、実装基板5aのチップ実装面側のチップ電極接続部8と、チップ2表面に形成されたチップ電極3をバンプ電極4を介してフリップチップ接続する。このような接続構造とすることで、チップ2表面は、樹脂堰き止め部7に対向する構造となる(図3)。
次に、樹脂封止を行う。まず、チップ2を実装した実装基板5aを減圧容器13内の加熱プレート14上に載置し、減圧容器13内を1×104Pa程度まで減圧する。樹脂シート15およびダイシングテープ16は、減圧させた状態で、ローラー17を使い周囲を隙間無く貼り付ける(図4)。ここで使用する樹脂シート15は、流動性の少ない樹脂を選択する。一例としてナガセケムテックス社製のA2029を使用した。またダイシングテープ16は、後述する個片化後に電子部品を配列保持するためのテープであり、塩化ビニル(PVC)、ポリオレフィン(PO)基材等からなる一般的なダイシングテープを使用することができる。この貼り付けの際、加熱プレート14で80℃程度に加熱される。
その後、減圧容器13を大気圧に戻すと、樹脂シート15で囲まれる内部の圧力と外部の圧力差により樹脂シート15が隙間に入り込み樹脂封止されることになる。図5は、樹脂封止された状態を示す図である。図5に示すように、樹脂シート15が隙間に流入して封止樹脂11が形成される。ここで封止樹脂11の一部は、段部10上まで流入していく。しかし本発明では、樹脂堰き止め部7が形成されているため、段部10が樹脂溜まりとして機能し、さらに空間6は樹脂シート15によって密閉された空間であるため、封止樹脂11の隙間への流入は所定の位置で止まり、空間6が残ることになる。なお、空間6の容積は、図4で説明した減圧容器内の圧力や、使用する樹脂シート15の種類、さらに加熱プレート14による加熱条件、接合後のバンプ6の高さ等を変えることで、再現性良く制御することができる。
個片化は、通常の方法により行う。即ち、封止樹脂11表面に接着したダイシングテープ16面の反対側から、ダイシングソー18を用いて個片化する。この個片化は、水をかけながらダイシングソー18を回転させて切断する。このときダイシングソー18は実装基板5a、封止樹脂11を切断し、ダイシングテープ16に達する。必要により、表面を保護シートで被覆した状態で個片化を行っても良い。この場合、ダイシングソー18が実装基板5aの連結部を切断して電極を形成する際に、外部接続部にバリ等が発生することが防止できる。
以下、通常の方法で電子部品の性能テストを行うことができる。図7に示すように、コンタクトプローブ19を外部接続部9に接触させ、冷熱プレート20によって所望の温度に設定された条件で測定を行う。
以上説明したように本発明によれば、樹脂を用いて中空パッケージ構造を簡便に形成することが可能となる。なお、本発明は、上記実施例に限定されるものではなく、種々変更することが可能である。例えば、樹脂堰き止め部7の形状は、図2に示すような正方形に限らず、中央部分に基材が露出する形状としてもよい。
1: 電子部品本体、2:チップ、3:チップ電極、4:バンプ電極、5:基材、5a:実装基板、6:空間、7:樹脂堰き止め部、8:チップ電極接続部、9:外部接続部、10:段部、11:封止樹脂、13:減圧容器、14:加熱プレート、15:樹脂シート、16:ダイシングテープ、17:ローラー、18:ダイシングソー、20:冷熱プレート、101:実装基板、、102:チップ、103:バンプ電極、104樹脂フィルム層、105:樹脂フィルム貼り付け用下型、106:樹脂フィルム貼り付け用上型、107:貫通孔、108:キャビティ、109:樹脂封止用下型、110:樹脂封止用上型、111:キャビティ、112:封止樹脂

Claims (2)

  1. チップを基材表面に電極パターンが形成された実装基板に実装し、樹脂封止する電子部品の製造方法において、
    チップ実装面に、前記チップ表面に形成された電極と接続されるチップ電極接続部と、該チップ電極接続部に囲まれた部分に前記チップ電極接続部と離間し、前記チップ電極接続部と同じ高さの樹脂堰き止め部とを備え、前記チップ実装面の裏面側の外部実装面に外部接続部を備えた実装基板を用意する工程と、
    前記チップ表面が、前記樹脂堰き止め部に対向するように前記チップ電極接続部と前記チップ表面に形成された電極を接続する工程と、
    前記実装基板のチップ実装面に露出する前記実装基板および前記チップ上を被覆し、前記チップ表面と前記実装基板のチップ実装面との間に封止樹脂を注入するとともに、前記基材表面の高さと前記樹脂堰き止め部の表面の高さとの間に形成される段部により拡げられた空間に前記封止樹脂が溜まり、前記チップ表面と前記樹脂堰き止め部との間に空間を残すように樹脂封止を行う工程と、を含むことを特徴とする電子部品の製造方法。
  2. 請求項1記載の電子部品の製造方法において、樹脂封止する工程は、減圧状態で、前記実装基板のチップ実装面に露出する前記実装基板および前記チップ上を樹脂シートで被覆し、前記減圧状態を破り常圧状態にすることにより前記樹脂シートを加圧し、前記段部により拡げられた空間に前記封止樹脂が溜まり、前記チップ表面と前記樹脂堰き止め部との間に空間を残すように樹脂封止することを特徴とする電子部品の製造方法。
JP2014207654A 2014-10-09 2014-10-09 電子部品およびその製造方法 Active JP6422296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014207654A JP6422296B2 (ja) 2014-10-09 2014-10-09 電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014207654A JP6422296B2 (ja) 2014-10-09 2014-10-09 電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016076666A JP2016076666A (ja) 2016-05-12
JP6422296B2 true JP6422296B2 (ja) 2018-11-14

Family

ID=55951690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014207654A Active JP6422296B2 (ja) 2014-10-09 2014-10-09 電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP6422296B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021029259A1 (ja) * 2019-08-09 2021-02-18 ナガセケムテックス株式会社 モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207222B2 (ja) * 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JP2758115B2 (ja) * 1992-12-28 1998-05-28 ローム株式会社 半導体装置
JPH11233673A (ja) * 1998-02-13 1999-08-27 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP3702961B2 (ja) * 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型sawデバイスの製造方法
JP2009010942A (ja) * 2007-05-29 2009-01-15 Nippon Dempa Kogyo Co Ltd 圧電部品及びその製造方法
WO2010109703A1 (ja) * 2009-03-24 2010-09-30 日本電気株式会社 電子装置、基板および電子装置の製造方法

Also Published As

Publication number Publication date
JP2016076666A (ja) 2016-05-12

Similar Documents

Publication Publication Date Title
US20100252923A1 (en) Semiconductor device and method of manufacturing same
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
US8334172B2 (en) Manufacturing method of semiconductor device
US9735128B2 (en) Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules
JP2010230655A (ja) センサ装置およびその製造方法
JP5907195B2 (ja) 電子部品及び電子部品の製造方法
CN105374778B (zh) 晶片封装体及其制造方法
JP4923486B2 (ja) 電子デバイス、電子デバイスの製造方法
JP2002368028A (ja) 半導体パッケージ及びその製造方法
JP6093163B2 (ja) 中空構造を有する装置の製造方法及び検査方法
JP5264281B2 (ja) 圧電部品の製造方法
TW201705316A (zh) 晶片封裝製程及晶片封裝體
JP6422296B2 (ja) 電子部品およびその製造方法
JP2005303251A (ja) 集積回路のパッケージ方法
JP6266350B2 (ja) 電子部品およびその製造方法
US20170178993A1 (en) Electronic component and methods of manufacturing the same
TWI740350B (zh) 半導體裝置之製造方法
US9426897B2 (en) Electronic component and method for manufacturing electronic component
JP6266351B2 (ja) センサ装置およびその製造方法
JP2004007051A (ja) 封止用部材およびこれを用いた表面弾性波装置の製造方法
US8941194B1 (en) Pressure sensor device having bump chip carrier (BCC)
JP6223085B2 (ja) 半導体装置の製造方法
JP6566846B2 (ja) 中空パッケージ及びその製造方法
JP4082265B2 (ja) 半導体装置の製造方法
JP6445295B2 (ja) センサ装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181016

R150 Certificate of patent or registration of utility model

Ref document number: 6422296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250