JP6223085B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6223085B2
JP6223085B2 JP2013190138A JP2013190138A JP6223085B2 JP 6223085 B2 JP6223085 B2 JP 6223085B2 JP 2013190138 A JP2013190138 A JP 2013190138A JP 2013190138 A JP2013190138 A JP 2013190138A JP 6223085 B2 JP6223085 B2 JP 6223085B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin film
film layer
resin
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013190138A
Other languages
English (en)
Other versions
JP2015056572A (ja
Inventor
博之 倉田
博之 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2013190138A priority Critical patent/JP6223085B2/ja
Publication of JP2015056572A publication Critical patent/JP2015056572A/ja
Application granted granted Critical
Publication of JP6223085B2 publication Critical patent/JP6223085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に表面弾性波フィルタやＭＥＭＳ等で使用される半導体素子表面上を空洞化した中空構造を備えた半導体装置の製造方法に関する。
表面弾性波（ＳＡＷ）フィルタやＭＥＭＳ（Micro Electro Mechanical Systems）素子など半導体素子表面でメカニカルな動作が必要な半導体装置では、半導体素子表面を空洞化させた中空パッケージが使用されている。この種の中空パッケージでは、金属キャップにより封止する構造のものや樹脂を用いて封止する構造のものが種々提案されている（例えば特許文献１）。このうち、樹脂を用いて封止する構造の中空パッケージは、薄型化や低コストである点から利点が大きい。
図３および図４は、この種の樹脂を用いて封止する中空構造を備えた半導体装置の製造工程の一例を示している。所定の配線パターン（図示せず）が形成された実装基板１上に、半導体素子２がバンプ電極３を介してフリップチップ実装されている。ここで、メカニカルな動作が必要な半導体素子表面を、実装基板１側に向けて配置している（図３ａ）。
次に半導体素子２を樹脂フィルム層４で覆うため、樹脂フィルム貼り付け用下型５と樹脂フィルム貼り付け用上型６との間に、半導体素子２を実装した実装基板１と樹脂フィルム層４を配置する（図３ｂ）。樹脂フィルム貼り付け用下型５および樹脂貼り付け用上型６には、それぞれ貫通孔７が形成されている。
樹脂フィルム貼り付け用下型５と樹脂フィルム貼り付け用上型６とを接合させ、伸縮性のある樹脂フィルム層４と半導体素子２との間に残る空気を樹脂フィルム貼り付け用下型５に形成された貫通孔７を通して排出することで、樹脂フィルム層４が半導体素子２表面に沿って密着する。樹脂フィルム貼り付け用上型６の貫通孔７からキャビティ８内に圧力を加えることで、密着性を更に増すこともできる（図３ｃ）。
その後、半導体素子２に密着した樹脂フィルム層４に紫外線を照射させたり、熱を加えることで硬化させる（図３ｄ）。
その後樹脂封止を行うため、樹脂封止用下型９と樹脂封止用上型１０との間に形成されるキャビティ１１内に、半導体素子２を実装し、その表面を樹脂フィルム層４で被覆した実装基板１を載置して、封止樹脂を注入する。このとき樹脂フィルム層４によって半導体素子２表面に封止樹脂が流入することはない。その後、注入した封止樹脂を硬化させることで、樹脂フィルム層４上に封止樹脂１２が形成される（図４ａ）。
樹脂封止用下型９および樹脂封止用上型１０を取り外し（図４ｂ）、封止樹脂１２，樹脂フィルム層４および実装基板１を切断して個片化することで、中空構造を備えた半導体装置を形成することができる（図４ｃ）。
ところで、樹脂フィルム層４を半導体素子２表面および実装基板１上に密着させる際、伸縮性のある樹脂フィルム層４が伸びて半導体素子２表面に沿って密着するため、図３および図４に示すようにバンプ電極により接続するのが好ましい。半導体素子２と実装基板１とを金属ワイヤで接続している場合には、樹脂フィルム層４の伸縮によって、半導体素子２の表面に、樹脂フィルム層４が接してしまい、中空構造が形成できないためである。
特開２００５−３０２８３５号公報
従来の中空構造を備えた半導体装置の製造方法では、金属ワイヤで半導体素子と実装基板とを接続する構造の半導体装置には採用することができなかった。本発明は、金属ワイヤで半導体素子と実装基板を接続する構造の半導体装置であっても、簡便に中空構造を形成することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項１に係る発明は、半導体素子表面に形成された電極から金属ワイヤによって電気的な接続が形成されているとともに、前記半導体素子表面と封止樹脂との間に中空部が形成されている半導体装置の製造方法において、実装基板上に複数の半導体素子を実装し、該半導体素子表面に形成された電極から金属ワイヤにより電気的な接続を形成する工程と、前記半導体素子表面に気体を内包し、隣接する半導体素子間の前記実装基板表面に密着するように、樹脂フィルム層で前記実装基板表面を被覆する工程と、前記半導体素子表面に残る気体を膨張させた後、あるいは膨張させながら、少なくとも前記樹脂フィルム層を含む封止樹脂を硬化させ、前記半導体素子表面と前記樹脂フィルム層との間に、大気圧より低い圧力の前記気体が内包する中空部を形成する工程と、個々の半導体装置に個片化する工程とを備え、前記半導体素子表面に残る気体を膨張させる工程は、前記実装基板を密閉容器内に載置し、前記密閉容器内を減圧させることで、前記半導体素子表面に残る気体を膨張させる工程であることを特徴とする。
本願請求項２に係る発明は、請求項１記載の半導体装置において、前記中空部を形成する工程は、前記実装基板表面を被覆した前記樹脂フィルム層上に液状樹脂を塗布する工程と、前記半導体素子表面に残る気体を膨張させた後、あるいは膨張させながら、前記樹脂フィルム層および前記液状樹脂を硬化させ、前記半導体素子表面と前記樹脂フィルム層および前記液状樹脂が硬化した封止樹脂の前記樹脂フィルム層との間に、大気圧より低い圧力の前記気体が内包する中空部を形成する工程を含むことを特徴とする。
本発明の半導体装置の製造方法による半導体装置は、金属ワイヤによって接続された半導体素子表面に中空構造を備える構造となっているため、半導体素子や半導体装置を実装する基板を変更することなく、製造コストを抑えながら、中空構造を形成することができる。
また半導体装置が高周波デバイスの場合、信号配線と半導体素子表面が対向すると高周波特性に影響があり、フリップチップ実装が好ましくない場合があるが、本発明のように金属ワイヤにより接続する構造とすると信号配線と半導体素子表面が対向する構造を避けることができ、高周波デバイスの特性に影響を与えることなく中空構造を形成することができる。
また本発明の半導体装置の製造方法による半導体装置は、中空構造内の圧力が大気圧より低くなるため、中空構造の内壁が内側に引き寄せられる圧力が加わるため、実装基板と樹脂フィルム層との接着を密に保つことが可能となる。
また、本発明の半導体装置の製造方法は、通常の半導体装置の製造工程に、減圧のための密閉容器を用意するだけでよいため、通常の半導体装置の製造方法同様、歩留まり良く製造することができるという利点がある。
本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 従来のこの種の半導体装置の製造方法を説明する図である。 従来のこの種の半導体装置の製造方法を説明する図である。
本発明の半導体装置の製造方法は、樹脂フィルム層で半導体素子を被覆する際、樹脂フィルム層内に気体を残したままとしておき、その後、残った気体を膨張させ、この状態で封止樹脂を硬化させることで、中空構造を形成することを特徴としている。以下、本発明の実施例について詳細に説明する。
所定の配線パターン（図示せず）が形成された実装基板１上に、半導体素子２を実装する。半導体素子２と実装基板１上の配線パターンは、金属ワイヤ１３によって接続されている。メカニカルな動作が必要な半導体素子表面は、上面側に向けて配置している（図１ａ）。ここで、金属ワイヤ１３を半導体素子２の周囲四方向に配置したり、金属ワイヤ１３の数を増やしたり、あるいは金属ワイヤ１３間の間隔を狭くすると、半導体素子２表面に空気が残りやすくなる。
半導体素子２を樹脂フィルム層４で覆うため、従来例同様、樹脂フィルム貼り付け用下型５と樹脂フィルム貼り付け用上型６との間に、半導体素子２を実装した実装基板１と樹脂フィルム層４を配置する（図１ｂ）。樹脂フィルム貼り付け用下型５および樹脂貼り付け用上型６には、それぞれ貫通孔７が形成されている。ここで、樹脂フォルム層４は、例えば、２５℃における弾性率が５８０Ｍｐａ程度の柔らかさで、伸びる材料を使用する。
樹脂フィルム貼り付け用下型５と樹脂フィルム貼り付け用上型６とを接合させ、樹脂フィルム層４と半導体素子２との間に残る空気を樹脂フィルム貼り付け用下型５に形成された貫通孔７を通して排出することで、樹脂フィルム層４が実装基板１と密着する（図１ｃ）。ここで、樹脂フィルム層４と半導体素子２表面との間には空気１４が残り、金属ワイヤ１３を押しつぶしたり、半導体素子２表面の電極と金属ワイヤ１３の接合が破断することがないように、吸引時間、吸引圧力、温度を調整する。通常は、樹脂フィルム貼り付け用下型５の貫通孔７から吸引を開始すると樹脂フィルム層４は実装基板１と密着するので、樹脂フィルム層４と実装基板１が密着し半導体素子２表面に空気１４が残った状態で、吸引を停止すればよい。また、樹脂フィルム貼り付け用上型６に形成された貫通孔７から、樹脂フィルム貼り付け用上型６と樹脂フィルム層４との間の空気を吸引すると、樹脂フィルム層４と半導体素子２との間に残る空気１４が、半導体素子２表面付近に集まるとともに、樹脂フィルム層４と実装基板１とが完全に密着する。
実装基板１上に実装された半導体素子２を被覆した樹脂フィルム層４上に封止樹脂１２を塗布する。この封止樹脂１２の塗布は、実装基板１の周囲にダム部を形成し、その内側に液状樹脂を滴下すればよい（図２ａ）。封止樹脂１２は、液状樹脂に限らず、別の樹脂フィルム層を積層することも可能であるが、金属ワイヤ１３に過剰な力が加わらないようにする必要がある。
次に、封止樹脂１２を硬化させる前に、実装基板１を減圧容器１５中に入れ、減圧容器１５に形成された貫通孔７から、減圧容器７内の空気を排出する。封止樹脂１２は硬化前で流動性に富んだ状態であるので、図２（ｂ）に示すように、内部に含まれる空気１４が膨張する。なお、樹脂フィルム層４は、硬化後であっても柔らかく伸びるため、空気１４が膨張する。この状態で封止樹脂１２を加熱し、あるいは紫外線を照射することにより、封止樹脂１２を硬化させる。この硬化によって、空気１４は膨張した状態で残り、中空構造を形成することができる。ここで減圧の結果、封止樹脂の１２の表面が盛り上がるように変形することもあるが、半導体素子の表面が平坦である方が好ましい場合は、更に表面に封止樹脂１２を塗布して平坦化し、再度硬化する工程を加えればよい。また表面を研磨して平坦化してもよい。
その後、封止樹脂１２、樹脂フィルム層４および実装基板１を、例えばダイシングソーを用いて切断することで個片化し、中空構造を備えた半導体装置を形成することができる（図２ｃ）。
以上説明したように、半導体素子２と実装基板１を金属ワイヤ１３で接続する構造の半導体装置であっても、中空構造を簡便に形成することが可能となる。
なお、上記説明では中空構造内に残る気体が空気として説明したが、樹脂フィルム層４で半導体素子２を被覆する際の雰囲気ガスが空気以外の気体であれば、中空構造内に残る気体は、その雰囲気ガスとなる。
１：実装基板、２：半導体素子、３：バンプ電極、４：樹脂フィルム層、５：樹脂フィルム貼り付け用下型、６：樹脂フィルム貼り付け用上型、７：貫通孔、８：キャビティ、９：樹脂封止用下型、10：樹脂封止用上型、11：キャビティ、12：封止樹脂、１３：金属ワイヤ、１４：空気、１５：減圧容器

Claims (2)

  1. 半導体素子表面に形成された電極から金属ワイヤによって電気的な接続が形成されているとともに、前記半導体素子表面と封止樹脂との間に中空部が形成されている半導体装置の製造方法において、
    実装基板上に複数の半導体素子を実装し、該半導体素子表面に形成された電極から金属ワイヤにより電気的な接続を形成する工程と、
    前記半導体素子表面に気体を内包し、隣接する半導体素子間の前記実装基板表面に密着するように、樹脂フィルム層で前記実装基板表面を被覆する工程と、
    前記半導体素子表面に残る気体を膨張させた後、あるいは膨張させながら、少なくとも前記樹脂フィルム層を含む封止樹脂を硬化させ、前記半導体素子表面と前記樹脂フィルム層との間に、大気圧より低い圧力の前記気体が内包する中空部を形成する工程と、
    個々の半導体装置に個片化する工程とを備え、
    前記半導体素子表面に残る気体を膨張させる工程は、前記実装基板を密閉容器内に載置し、前記密閉容器内を減圧させることで、前記半導体素子表面に残る気体を膨張させる工程であることを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記中空部を形成する工程は、
    前記実装基板表面を被覆した前記樹脂フィルム層上に液状樹脂を塗布する工程と、
    前記半導体素子表面に残る気体を膨張させた後、あるいは膨張させながら、前記樹脂フィルム層および前記液状樹脂を硬化させ、前記半導体素子表面と前記樹脂フィルム層および前記液状樹脂が硬化した封止樹脂の前記樹脂フィルム層との間に、大気圧より低い圧力の前記気体が内包する中空部を形成する工程を含むことを特徴とする半導体装置の製造方法。
JP2013190138A 2013-09-13 2013-09-13 半導体装置の製造方法 Active JP6223085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013190138A JP6223085B2 (ja) 2013-09-13 2013-09-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013190138A JP6223085B2 (ja) 2013-09-13 2013-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015056572A JP2015056572A (ja) 2015-03-23
JP6223085B2 true JP6223085B2 (ja) 2017-11-01

Family

ID=52820733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013190138A Active JP6223085B2 (ja) 2013-09-13 2013-09-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6223085B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714651U (ja) * 1993-05-10 1995-03-10 クラリオン株式会社 中空封止パッケージ
JP2001053092A (ja) * 1999-08-13 2001-02-23 Japan Radio Co Ltd パッケージ、デバイス及びその製造方法
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP4244920B2 (ja) * 2004-12-14 2009-03-25 株式会社デンソー 半導体センサ
JP2007007774A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 微小電気機械装置用パッケージおよびその製造方法

Also Published As

Publication number Publication date
JP2015056572A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
US9299671B2 (en) Integrated CMOS back cavity acoustic transducer and the method of producing the same
TWI476877B (zh) 氣腔式封裝結構及方法
US7605466B2 (en) Sealed wafer packaging of microelectromechanical systems
WO2003084061A1 (fr) Procede de montage d'un element a onde acoustique de surface, dispositif a onde acoustique de surface et element a onde acoustique de surface sous enveloppe de resine
US20070182029A1 (en) Semiconductor component and method for producing semiconductor components
US9508663B2 (en) Assembly and packaging of MEMS device
JP4863935B2 (ja) 電子部品パッケージおよびその製造方法
JP2002368028A (ja) 半導体パッケージ及びその製造方法
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
JP6093163B2 (ja) 中空構造を有する装置の製造方法及び検査方法
JP2010538847A (ja) 複数のチップの製造方法
JP2013085250A (ja) 高信頼性ウェハレベルパッケージと製造方法
TWI735843B (zh) 微機電系統麥克風封裝
JP6223085B2 (ja) 半導体装置の製造方法
CN105144358A (zh) 半导体装置的制造方法以及半导体装置
TWI689114B (zh) 壓電陶瓷裝置及其形成方法
JP6266350B2 (ja) 電子部品およびその製造方法
TWI740350B (zh) 半導體裝置之製造方法
JP2004007051A (ja) 封止用部材およびこれを用いた表面弾性波装置の製造方法
JP2008108782A (ja) 電子装置およびその製造方法
JP6422296B2 (ja) 電子部品およびその製造方法
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
JP6223084B2 (ja) 半導体装置およびその製造方法
JP6859634B2 (ja) 中空パッケージの製造方法
JP2012089579A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171003

R150 Certificate of patent or registration of utility model

Ref document number: 6223085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250