JP2010538847A - 複数のチップの製造方法 - Google Patents

Abstract

本発明では、ウェハ結合体において、すなわちウェハ上に配置された多数のチップに対して並列に、可能な限り多数の製造工程を実施できるチップの製造方法を提案する。本発明は、基板（１）の表面層（２）から機能が実現される複数のチップの製造方法に関する。本製造方法では、表面層（２）をパターニングし、少なくとも１つの空洞（３）を該表面層（２）の下方に形成し、個々のチップ領域（５）が懸架ウェブを介してのみ相互間および／または他の基板（１）に接続され、かつ／または、個々のチップ領域（５）が、該空洞（３）の領域に設けられた支持エレメント（７）を介して該空洞（３）の下方の基板層（４）に接続される。チップ分離時に、前記懸架ウェブおよび／または支持エレメント（７）を分断する。本発明では、パターニングされ下方に空洞を有する基板（１）の表面層（２）をチップ分離前にプラスチック材料（１０）に埋め込む。

Description

先行技術
本発明は、基板の表面層から機能性が実現される複数のチップの製造方法に関する。本製造方法の枠内では、基板の表面層をパターニングし、少なくとも１つの空洞を該表面層の下方に形成し、個々のチップ領域が懸架ウェブを介してのみ相互間および／または他の基板に接続され、かつ／または、該空洞の領域に設けられた支持エレメントを介して該空洞の下方の基板層に接続される。このような製造工程の終了時にチップを分離する際に、前記懸架ウェブおよび／または支持エレメントを分断する。

さらに本発明は、このようにして製造されたチップにも関する。

通常は、半導体チップの機能性の処理は個別に行わず、半導体ウェハ上に結合された状態で複数の半導体チップごとに同時に行う。このようなウェハ上には、チップサイズおよびウェハサイズに応じて数千個の素子を配置することができ、これらの素子は製造方法の終了時に分離しなければならない。

ＤＥ１０３５００３６Ａ１に、チップの分離を簡略化する手法が記載されている。この手法はとりわけ、半導体基板の表面層にのみ機能性が実現される薄層化チップを製造する際にも使用することができる。

この手法では側方のチップ境界を、基板の表面層を完全に貫通するエッチングトレンチによって決定する。さらに、表面マイクロマシニング手法によって表面層の下方に空洞を形成し、個々のチップ領域が空洞の領域内の支持エレメントを介してのみ、該空洞の下方の基板層に接続されるようにする。チップ分離時にはこの支持エレメントを機械的に分断し、たとえば個々のチップの実装時のピックアンドプレース工程で分断する。

この公知の手法で製造されたチップの表面は保護されず、後で個別に、すなわち連続的にパッシベーションしなければならない。このことは実際には、とりわけ極度に薄いチップの場合に問題となる。

発明の開示
本発明では、ウェハ結合体において、すなわちウェハ上に配置された多数のチップに対して並列に、可能な限り多数の製造工程を実施できるチップの製造方法を提案する。

こうするために本発明では、冒頭に述べた形式の製造方法において、パターニングされ下方に空洞を有する、基板の表面層をチップ分離前にプラスチック材料中に埋め込む。

すなわち本発明の製造方法では、処理終了時にすべてのチップに、ウェハレベルで１つの処理工程でプラスチックパッケージングを施す。すなわち本発明では、冒頭に述べたようにパターニングされ懸架部および／または支持エレメントのみを介して支持基板に接続された表面層を十分にプラスチック中に埋め込むことにより、このようにして得られるプラスチック被覆部がチップの良好な表面パッシベーションを形成するようできることが認識されている。このプラスチック被覆部によって、とりわけ極度に薄いチップの場合にさらに、後続の分離時および実装時の処理が格段に簡略化される。

本発明においてチップをウェハ結合された状態でプラスチック材料に埋め込むためには、プラスチック材料をパターニングされた表面層にのみ被着するのではなく、該パターニングされた表面層の下方の空洞にも挿入しなければならない。こうするために、本発明の製造方法の有利な実施形態では、パターニングされ下方に空洞を有する基板の表面層の周りにプラスチック材料を射出成形する。このようにして、とりわけこの射出成形を真空で行うと、非常に良好な表面被覆部を実現することができる。プラスチック材料としてはたとえば、エポキシド、ビフェニルまたは多芳香環系樹脂を使用することができる。

特に有利なのは、パターニングされた表面層のうち少なくともチップを形成する領域を、該領域を包囲するプラスチック材料とともに１ブロックで、すなわち１つの製造工程で、他の基板から除去することである。こうするためには、プラスチック材料と基板材料との付着を克服しなければならない。さらに、相応の懸架ウェブおよび／または場合によっては支持エレメントも分断しなければならない。その後は、プラスチックによって被覆されたチップを従来の手法によって簡単に分離することができ、たとえばソーイングまたはレーザ切断によって分離することができる。

本発明の製造方法の特に有利な実施形態では、チップをウェハ結合された状態でパッケージングするだけでなく、ウェハ結合された状態でフリップチップ実装用にも構成する。こうするためには、プラスチック材料に埋め込む前にチップ領域にはんだバンプを設ける。その後に初めて、パターニングされ下方に空洞を有する基板の表面層をプラスチック材料に埋め込み、特にはんだバンプが該プラスチック材料から突出するようにする。このようにしてパッケージングされたチップは、分離後にこのはんだバンプを使用して簡単に電気的コンタクトおよび実装することができる。

冒頭に既に説明したように、本発明の思想を有利に構成しかつ発展させることができる手段は種々存在する。このような手段に関しては、請求項１以下の請求項と、図面に基づく本発明の実施例の以下の説明とを参照する。

表面層の下方に空洞を形成した後の基板の概略的な縦断面図である。 表面層下方の空洞領域における、図１ａに示された基板の水平断面図である。 表面層のパターニングおよびチップ表面の回路の処理が行われた後の、図１に示した基板の縦断面図である。 はんだバンプが設けられ表面層がプラスチック材料に埋め込まれた後の、図２に示した基板の縦断面図である。 プラスチックが被覆された表面層を除去する際の、図３に示した基板の縦断面図である。 図４に示した結合体から分離後に得られるチップを示す。

本発明の実施形態
図１〜５に例として、本発明の製造方法の複数の連続する段階における多数のチップの２つのチップ領域を示す。このことに相応して、すべての図面において同一の参照符号を使用する。以下で説明する実施例は、極度に薄膜化されたチップの製造に関する実施例であるが、本願で対象となる発明はこのようなチップに限定されない。重要なのは、チップの機能性、すなわち電気的な回路素子と場合によっては機械的な構造エレメントとが、基板１の表面層２から形成されることだけである。こうするために、この回路素子および構造エレメントを、ここで説明する実施例のように表面層２に直接組み込むか、または該表面層上の層構成体に組み込むことができる。

図１ａおよび１ｂに、２つの空洞３が表面層２の下方に形成された後の基板１を示す。これらの空洞３は、それぞれチップを形成すべき表面層２の領域の下方に形成されている。正方形のダイアフラム状であるこれら２つのチップ領域５は基板材料の外縁６によって区切られており、各チップ領域５は、空洞３の領域内に配置され基板材料から成る５つの支持エレメント７によって支持され、後続の処理のために固定されている。ここで、支持エレメントの直径がダイアフラムの厚さのオーダ以内である限り、該支持エレメントの形状、数および位置は任意に選択できることを述べておく。たとえば、柱状の支持エレメントも、線形の支持壁も形成できる。空洞３は有利には、表面マイクロメカニカル手法によって形成され、たとえばＡＰＳＭ（Advanced Porous Silicon Membrane）法によって形成され、支持エレメント７も各チップ領域５と空洞３の下方の基板層４とを接続する接続部として形成される。

チップ領域５が表面層２の下方の空洞３によって画定された後、チップ縁部も露出させる。こうするためには、表面層２を適切にパターニングする。こうするために有利なのはトレンチ処理を使用することである。というのもこのパターニング手法によって、細い懸架ウェブないしは接続ウェブを表面層２に有する任意のチップ形態や、このようなウェブを表面層２に有さない任意のチップ形態を実現できるからである。その後に初めて、導体路およびボンディングパッドを有する半導体回路８を表面層２のチップ領域５内に拡散させる。図２にこの工程の結果を示す。同図ではトレンチ溝を９で示す。

ここで説明した実施例のチップは、フリップチップ実装のために形成される。こうするためには、パターニングされ下方に空洞が形成された基板１の表面層２を本発明にしたがってプラスチック材料１１に埋め込む前に、チップ表面の半導体回路８にそれぞれはんだバンプ１０を設ける。こうするために、基板１上に単にウェハモールディング法で、適切なプラスチック材料を噴射することができる。プラスチック材料１１が、パターニングされた表面層２の下方の空洞３に完全に充填されることを保証するために有利なのは、モールド工具を真空排気することである。図３に、チップの電気的コンタクト部であるはんだバンプ１０を表面モールド成形時に保護し、該はんだバンプ１０がプラスチック被覆部１１から突出して後でチップ実装時に未だはんだ付け可能であるようにするのが示されている。

ここで、プラスチック材料１１に埋め込まれたすべてのチップを有するこのモールド成形ブロックを、１工程で他の基板１から取り外す。図４にこのことを示す。その際には、支持エレメント７と、表面層２に懸架ウェブが形成されている場合にはこの懸架ウェブを分断する。このような場合、モールド材料と、しばしば基板材料として使用されることが多い平滑なシリコンとの付着はあまり良好でないので、モールド成形ブロックを比較的小さい手間で他の基板から外すことができる。また、鋏運動または皮剥き運動によってプラスチックブロックの取り外しを支援することができ、また、超音波を使用することによっても支援することができる。

その後に、プラスチック材料１１とパターニングされた表面層２とから成る結合体を個々のチップ領域５間のトレンチ溝９の領域において鋸断またはレーザ切断することにより、パッケージングされたチップ１２を分離する。このようにして得られたチップ１２を図５に示す。すでに述べたように、はんだバンプ１０は個々のチップ１２のプラスチック被覆部１１から突出している。チップ１２の表面はすでにプラスチック被覆部１１によってパッシベーションされているので、次のフリップチップ実装時にアンダーフィルを使用する必要はなくなる。最後に、本発明による製造方法により、プラスチック被覆部１１の外表面に懸架ウェブおよび／または支持エレメント７が存在するのが認識できることも述べておく。

Claims (7)

1. チップの機能性を基板（１）の表面層（２）から実現する、複数のチップの製造方法であって、
   ・前記表面層（２）をパターニングして少なくとも１つの空洞（３）を該表面層（２）の下方に形成することにより、個々のチップ領域（５）が懸架ウェブを介してのみ相互に、かつ／または他の基板（１）に接続されるようにし、および／または、個々の該チップ領域（５）が該空洞（３）の領域内の支持エレメント（７）を介して該空洞（３）の下方の基板層（４）に接続されるようにし、
   ・前記懸架ウェブおよび／または支持エレメント（７）を分断して前記チップを分離する製造方法において、
   ・パターニングされ下方に前記空洞を有する前記基板（１）の表面層（２）を、前記チップの分離前にプラスチック材料（１０）に埋め込むことを特徴とする、製造方法。
2. パターニングされ下方に前記空洞を有する前記基板（１）の表面層（２）の周りに射出成形を行う、請求項１記載の製造方法。
3. 前記射出成形を真空中で行う、請求項２記載の製造方法。
4. 前記プラスチック材料（１０）として、エポキシド、ビフェニルまたは多芳香環系樹脂を使用する、請求項１から３までのいずれか１項記載の製造方法。
5. 相応の前記懸架ウェブおよび／または場合によっては支持エレメント（７）を分断して、パターニングされた表面層（２）のうち少なくとも前記チップを形成する領域を、該領域を包囲するプラスチック材料（１０）とともに前記他の基板（１）から取り外し、
   その後に、前記プラスチック材料（１０）に埋め込まれたチップを分離する、請求項１から４までのいずれか１項記載の製造方法。
6. 前記チップ領域（５）にフリップチップ実装用のはんだバンプ（９）を設け、
   前記はんだバンプ（９）が前記プラスチック材料（１０）から突出するように、パターニングされ前記空洞を下方に有する前記基板（１）の表面層（２）を該プラスチック材料（１０）に埋め込む、請求項１から５までのいずれか１項記載の製造方法。
7. 請求項１から６までのいずれか１項記載の製造方法で製造され、プラスチック被覆部（１０）と該プラスチック被覆部（１０）から突出するはんだバンプ（９）とを備えたチップ（１１）において、
   前記プラスチック被覆部（１０）の外表面に、当該チップ（１１）の製造方法によって懸架ウェブおよび／または支持エレメント（７）が存在するのが認識できることを特徴とする、チップ。

Images