DE102007043526A1 - Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip - Google Patents
Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip Download PDFInfo
- Publication number
- DE102007043526A1 DE102007043526A1 DE102007043526A DE102007043526A DE102007043526A1 DE 102007043526 A1 DE102007043526 A1 DE 102007043526A1 DE 102007043526 A DE102007043526 A DE 102007043526A DE 102007043526 A DE102007043526 A DE 102007043526A DE 102007043526 A1 DE102007043526 A1 DE 102007043526A1
- Authority
- DE
- Germany
- Prior art keywords
- surface layer
- substrate
- chips
- plastic
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000002344 surface layer Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000725 suspension Substances 0.000 claims abstract description 11
- 150000001875 compounds Chemical class 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 235000010290 biphenyl Nutrition 0.000 claims description 2
- 150000002118 epoxides Chemical class 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 claims 2
- 239000004305 biphenyl Substances 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- QFLWZFQWSBQYPS-AWRAUJHKSA-N (3S)-3-[[(2S)-2-[[(2S)-2-[5-[(3aS,6aR)-2-oxo-1,3,3a,4,6,6a-hexahydrothieno[3,4-d]imidazol-4-yl]pentanoylamino]-3-methylbutanoyl]amino]-3-(4-hydroxyphenyl)propanoyl]amino]-4-[1-bis(4-chlorophenoxy)phosphorylbutylamino]-4-oxobutanoic acid Chemical compound CCCC(NC(=O)[C@H](CC(O)=O)NC(=O)[C@H](Cc1ccc(O)cc1)NC(=O)[C@@H](NC(=O)CCCCC1SC[C@@H]2NC(=O)N[C@H]12)C(C)C)P(=O)(Oc1ccc(Cl)cc1)Oc1ccc(Cl)cc1 QFLWZFQWSBQYPS-AWRAUJHKSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000004074 biphenyls Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000006223 plastic coating Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00896—Temporary protection during separation into individual elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/053—Depositing a protective layers
Abstract
Mit der vorliegenden Erfindung wird ein Herstellungsverfahren für Chips vorgeschlagen, mit dem möglichst viele Verfahrensschritte im Waferverbund, also parallel für eine Vielzahl von auf einem Wafer angeordneten Chips, durchgeführt werden. Es handelt sich dabei um ein Verfahren zum Herstellen einer Vielzahl von Chips, deren Funktionalität, ausgehend von der Oberflächenschicht (2) eines Substrats (1), realisiert wird. Bei diesem Verfahren wird die Oberflächenschicht (2) strukturiert und mindestens ein Hohlraum (3) unter der Oberflächenschicht (2) erzeugt, so dass die einzelnen Chipbereiche (5) lediglich über Aufhängestege untereinander und/oder mit dem übrigen Substrat (1) verbunden sind und/oder so dass die einzelnen Chipbereiche (5) über Stützelemente (7) im Bereich des Hohlraums (3) mit der Substratschicht (4) unterhalb des Hohlraums (3) verbunden sind. Beim Vereinzeln der Chips werden die Aufhängestege und/oder Stützelemente (7) aufgetrennt. Erfindungsgemäß wird die strukturierte und unterhöhlte Oberflächenschicht (2) des Substrats (1) vor dem Vereinzeln der Chips in eine Kunststoffmasse (10) eingebettet.
Description
- Stand der Technik
- Die Erfindung betrifft ein Verfahren zum Herstellen einer Vielzahl von Chips, deren Funktionalität ausgehend von der Oberflächenschicht eines Substrats realisiert wird. Im Rahmen dieses Verfahrens wird die Oberflächenschicht des Substrats strukturiert und es wird mindestens ein Hohlraum unter der Oberflächenschicht erzeugt, so dass die einzelnen Chipbereiche lediglich über Aufhängestege untereinander und/oder mit dem übrigen Substrat verbunden sind und/oder über Stützelemente im Bereich des Hohlraums mit der Substratschicht unterhalb des Hohlraums verbunden sind. Beim Vereinzeln des Chips am Ende des Herstellungsprozesses werden die Aufhängestege und/oder Stützelemente aufgetrennt.
- Ferner betrifft die Erfindung einen entsprechend gefertigten Chip.
- Üblicherweise erfolgt die Prozessierung der Funktionalität von Halbleiterchips nicht einzeln sondern für eine Vielzahl von Halbleiterchips gleichzeitig, im Verbund auf einem Halbleiterwafer. Auf einem solchen Wafer können je nach Chipgröße und Wafergröße einige Tausend Bauelemente angeordnet werden, die dann am Ende des Herstellungsverfahrens vereinzelt werden müssen.
- In der deutschen Offenlegungsschrift
DE 103 50 036 A1 wird ein Verfahren beschrieben, mit dem das Vereinzeln der Chips vereinfacht werden soll. Dieses Verfahren lässt sich insbesondere auch bei der Herstellung von abgedünnten Chips einsetzen, deren Funktionalität lediglich in einer Oberflächenschicht des Halbleitersubstrats realisiert wird. Die seitlichen Chipgrenzen werden hier mit Hilfe von Ätzgräben festgelegt, die die Oberflächenschicht des Substrats vollständig durchdringen. Außerdem werden mit oberflächenmikromechanischen Verfahren Hohlräume unterhalb der Oberflächenschicht erzeugt, so dass die einzelnen Chipbereiche lediglich über Stützelemente im Bereich eines Hohlraums mit der Substratschicht unterhalb dieses Hohlraums verbunden sind. Zum Vereinzeln der Chips werden diese Stützelemente dann mechanisch aufgetrennt, beispielsweise in einem Abgreifprozess im Rahmen der Einzelchipmontage. - Die Oberflächen der nach dem bekannten Verfahren gefertigten Chips sind ungeschützt. Sie müssen nachträglich einzeln, also sequenziell, passiviert werden. Dies erweist sich in der Praxis insbesondere bei extrem dünnen Chips als problematisch.
- Offenbarung der Erfindung
- Mit der vorliegenden Erfindung wird ein Herstellungsverfahren für Chips vorgeschlagen, bei dem möglichst viele Verfahrensschritte im Waferverbund, also parallel für eine Vielzahl von auf einem Wafer angeordneten Chips, durchgeführt werden.
- Erfindungsgemäß wird dazu bei einem Verfahren der eingangs genannten Art die strukturierte und unterhöhlte Oberflächenschicht des Substrats vor dem Vereinzeln der Chips in eine Kunststoffmasse eingebettet.
- Im Rahmen des erfindungsgemäßen Verfahrens werden also alle Chips am Ende der Prozessierung in einem einzigen Prozessschritt auf Waferebene mit einer Kunststoffverpackung versehen. Erfindungsgemäß ist nämlich erkannt worden, dass sich eine wie eingangs beschrieben strukturierte Oberflächenschicht, die nur über Aufhängungen und/oder Stützelemente mit dem Trägersubstrat verbunden ist, so weitgehend in Kunststoff einbetten lässt, dass die resultierende Kunststoffummantelung eine gute Oberflächenpassivierung für die Chips bildet. Diese Kunststoffummantelung vereinfacht insbesondere bei extrem dünnen Chips zudem das Handling bei der nachfolgenden Vereinzelung und Montage deutlich.
- Um die Chips erfindungsgemäß im Waferverbund in eine Kunststoffmasse einzubetten, muss diese nicht nur auf die strukturierte Oberflächenschicht aufgebracht werden, sondern auch in die Hohlräume unter der strukturierten Oberflächenschicht eingebracht werden. In einer vorteilhaften Variante des erfindungsgemäßen Verfahrens wird die strukturierte und unterhöhlte Oberflächenschicht des Substrats dazu mit der Kunststoffmasse umspritzt. Damit kann eine sehr gute Oberflächenüberdeckung erzielt werden, insbesondere, wenn das Umspritzen unter Vakuum erfolgt. Als Kunststoffmasse können beispielsweise Epoxide, Biphenyle oder auch multiaromatische Harze verwendet werden.
- Von besonderem Vorteil ist es, wenn zumindest der die Chips bildende Bereich der strukturierten Oberflächenschicht zusammen mit der diesen Bereich umgebenden Kunststoffmasse in einem Block, also in einem einzigen Prozessschritt, vom übrigen Substrat abgenommen wird. Dazu muss die Haftung zwischen dem Kunststoffmaterial und dem Substratmaterial überwunden werden. Außerdem müssen die entsprechenden Aufhängestege und/oder etwaige Stützelemente aufgetrennt werden. Die mit Kunststoff ummantelten Chips können danach einfach mit herkömmlichen Verfahren vereinzelt werden, beispielsweise durch Sägen oder Laserschneiden.
- In einer besonders vorteilhaften Variante des erfindungsgemäßen Verfahrens werden die Chips nicht nur im Waferverbund verpackt sondern auch im Waferverbund für eine Flip-Chip-Montage präpariert. Dazu werden die Chipbereiche vor dem Einbetten in die Kunststoffmasse mit Lotbumps versehen. Erst danach wird die strukturierte und unterhöhlte Oberflächenschicht des Substrats in die Kunststoffmasse eingebettet, und zwar so dass die Lotbumps aus der Kunststoffmasse herausragen. Die so verpackten Chips können nach dem Vereinzeln einfach unter Verwendung der Lotbumps elektrisch kontaktiert und montiert werden.
- Kurze Beschreibung der Zeichnungen
- Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die dem unabhängigen Patentanspruch 1 nachgeordneten Patentansprüche und andererseits auf die nachfolgende Beschreibung eines Ausführungsbeispiels der Erfindung anhand der Zeichnungen verwiesen.
-
1a zeigt einen schematische Längsschnitt durch ein Substrat nach dem Erzeugen von Hohlräumen unter einer Oberflächenschicht und -
1b zeigt einen Horizontalschnitt durch das in1a dargestellte Substrat im Bereich der Hohlräume unter der Oberflächenschicht. -
2 zeigt das in1a dargestellte Substrat im Längsschnitt nach einer Strukturierung der Oberflächenschicht und nach dem Prozessieren von Schaltungen in den Chipoberflächen. -
3 zeigt das in2 dargestellte Substrat im Längsschnitt nach dem Aufbringen von Lotbumps und nach dem Einbetten der Oberflächenschicht in eine Kunststoffmasse. -
4 zeigt das in3 dargestellte Substrat im Längsschnitt beim Abnehmen der mit Kunststoff ummantelten Oberflächenschicht. -
5 zeigt die aus dem in4 dargestellten Verbund gewonnenen Chips nach dem Vereinzeln. - Ausführungsformen der Erfindung
- In den
1 bis5 sind beispielhaft für eine Vielzahl von Chips zwei Chipbereiche in aufeinander folgenden Stadien des erfindungsgemäßen Herstellungsverfahrens dargestellt. Dementsprechend werden für alle Figuren dieselben Bezugszeichen verwendet. Das nachfolgend beschriebene Ausführungsbeispiel bezieht sich auf die Herstellung von extrem abgedünnten Chips, ohne dass die hier in Rede stehende Erfindung auf diese Art von Chips beschränkt ist. Wesentlich ist lediglich, dass die Funktionalität der Chips, d. h. die elektrischen Schaltungselemente und ggf. die mechanischen Strukturelemente, ausgehend von einer Oberflächenschicht2 eines Substrats1 realisiert werden. Dazu können diese Schaltungs- und Strukturelemente entweder direkt in die Oberflächenschicht2 integriert werden, wie im hier beschriebenen Ausführungsbeispiel, oder auch in einen Schichtaufbau auf dieser Oberflächenschicht. - Die
1a und1b zeigen das Substrat1 , nachdem zwei Hohlräume3 unter der Oberflächenschicht2 erzeugt worden sind, und zwar unter den Bereichen der Oberflächenschicht2 , in denen jeweils ein Chip realisiert werden soll. Diese beiden quadratischen, membranartigen Chipbereiche5 sind von einer Umrandung6 des Substratmaterials begrenzt und werden jeweils durch fünf im Bereich der Hohlräume3 angeordnete Stützelemente7 aus Substratmaterial unterstützt und für die nachfolgende Prozessierung fixiert. An dieser Stelle sei angemerkt, dass die Form, Anzahl und Lage der Stützelemente beliebig gewählt werden können, solange deren Durchmesser in der Größenordnung der Membrandicke liegt. So können beispielsweise neben säulenartigen Stützelementen auch linienförmige Stützmauern realisiert werden. Die Hohlräume3 werden bevorzugt mit Verfahren der Oberflächenmikromechanik, wie z. B. dem APSM (Advanced Porous Silicon Membrane) Verfahren, erzeugt, wobei auch die Stützelemente7 als Verbindung des jeweiligen Chipbereichs5 mit der Substratschicht4 unterhalb des Hohlraums3 ausgebildet werden. - Nachdem die Chipbereiche
5 mit Hilfe der Hohlräume3 unterhalb der Oberflächenschicht2 definiert worden sind, werden auch die Chipränder freigelegt, indem die Oberflächenschicht2 entsprechend strukturiert wird. dazu wird vorzugsweise ein Trenchprozess verwendet, da dieses Strukturierungsverfahren die Realisierung beliebiger Chipformen mit oder ohne dünne Aufhängungs- bzw. Verbindungsstege in der Oberflächenschicht2 erlaubt. Erst danach werden Halbleiterschaltungen8 mit Leiterbahnen und Bondpads in die Chipbereiche5 der Oberflächenschicht2 diffundiert. Das Ergebnis dieses Verfahrensschritts ist in2 dargestellt, wo die Trenchgräben mit9 bezeichnet sind. - Die Chips des hier beschriebenen Ausführungsbeispiels werden für eine Flip-Chip-Montage präpariert. Dazu werden die Halbleiterschaltungen
8 auf den Chipoberflächen jeweils mit Lotbumps10 versehen, bevor die strukturierte und unterhöhlte Oberflächenschicht2 des Substrats1 erfindungsgemäß in eine Kunststoffmasse11 eingebettet wird. Dazu kann das Substrat1 einfach in einem Wafer Molding Verfahren mit einer geeigneten Kunststoffmasse überspritzt werden. Um sicher zu stellen, dass die Kunststoffmasse11 die Hohlräume3 unter der strukturierten Oberflächenschicht2 vollständig ausfüllt, wird das Moldwerkzeug vorteilhafterweise evakuiert.3 veranschaulicht, dass die Lotbumps10 als elektrische Kontaktierung der Chips beim Übermolden geschützt werden, so dass sie aus der Kunststoffumhüllung11 herausragen und später, bei der Chipmontage noch lötbar sind. - Der gemoldete Block mit sämtlichen in Kunststoffmasse
11 eingebetteten Chips wird dann in einem Prozessschritt vom übrigen Substrat1 abgehoben, was in4 dargestellt ist. Dabei werden die Stützelemente7 und etwaige in der Oberflächenschicht2 ausgebildete Aufhängestege aufgetrennt. Da die Haftung von Moldcompound auf blankem Silizium, das häufig als Substratmaterial verwendet wird, nicht sehr gut ist, lässt sich der gemoldete Block in diesen Fällen mit vergleichsweise geringem Aufwand vom übrigen Substrat lösen. Das Abheben des Kunststoffblocks kann aber auch durch eine Scher- oder Schälbewegung oder durch den Einsatz von Ultraschall unterstützt werden. - Erst danach erfolgt die Vereinzelung der bereits verpackten Chips
12 durch Sägen oder Laserschneiden des Verbunds aus Kunststoffmasse11 und strukturierter Oberflächenschicht2 im Bereich der Trenchgräben9 zwischen den einzelnen Chipbereichen5 . Die so gewonnenen Chips12 sind in5 dargestellt. Wie bereits erwähnt, ragen die Lotbumps10 aus der Kunststoffumhüllung11 der einzelnen Chips12 heraus. Da die Oberfläche der Chips12 bereits durch die Kunststoffummantelung11 passiviert ist, wird bei einer anschließenden Flip-Chip-Montage kein Underfill benötigt. Schließlich sei noch darauf hingewiesen, dass bedingt durch das erfindungsgemäße Herstellungsverfahren in der Außenfläche der Kunststoffumhüllung11 Aufhängestege und/oder Stützelemente7 zu erkennen sind. - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- - DE 10350036 A1 [0004]
Claims (7)
- Verfahren zum Herstellen einer Vielzahl von Chips, deren Funktionalität ausgehend von der Oberflächenschicht (
2 ) eines Substrats (1 ) realisiert wird, – bei dem die Oberflächenschicht (2 ) strukturiert wird und mindestens ein Hohlraum (3 ) unter der Oberflächenschicht (2 ) erzeugt wird, so dass die einzelnen Chipbereiche (5 ) lediglich über Aufhängestege untereinander und/oder mit dem übrigen Substrat (1 ) verbunden sind, und/oder so dass die einzelnen Chipbereiche (5 ) über Stützelemente (7 ) im Bereich des Hohlraums (3 ) mit der Substratschicht (4 ) unterhalb des Hohlraums (3 ) verbunden sind, und – bei dem die Chips vereinzelt werden, wobei die Aufhängestege und/oder Stützelemente (7 ) aufgetrennt werden, dadurch gekennzeichnet, dass die strukturierte und unterhöhlte Oberflächenschicht (2 ) des Substrats (1 ) vor dem Vereinzeln der Chips in eine Kunststoffmasse (10 ) eingebettet wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die strukturierte und unterhöhlte Oberflächenschicht (
2 ) des Substrats (1 ) umspritzt wird. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Umspritzen unter Vakuum erfolgt.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Kunststoffmasse (
10 ) ein Epoxid, ein Biphenyl oder ein multiaromatisches Harz verwendet wird. - Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass zumindest der die Chips bildende Bereich der strukturierten Oberflächenschicht (
2 ) zusammen mit der diesen Bereich umgebenden Kunststoffmasse (10 ) vom übrigen Substrat (1 ) abgenommen wird, wobei die entsprechenden Aufhängestege und/oder etwaige Stützelemente (7 ) aufgetrennt werden, und dass die in die Kunststoffmasse (10 ) eingebetteten Chips erst danach vereinzelt werden. - Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Chipbereiche (
5 ) mit Lotbumps (9 ) für eine Flip-Chip-Montage versehen werden und dass die strukturierte und unterhöhlte Oberflächenschicht (2 ) des Substrats (1 ) dann so in die Kunststoffmasse (10 ) eingebettet wird, dass die Lotbumps (9 ) aus der Kunststoffmasse (10 ) herausragen. - Chip (
11 ) mit einer Kunststoffumhüllung (10 ) und aus der Kunststoffumhüllung (10 ) herausragenden Lotbumps (9 ), hergestellt gemäß einem Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in der Außenfläche der Kunststoffumhüllung (10 ) Aufhängestege und/oder Stützelemente (7 ) zu erkennen sind, die vom Herstellungsverfahren des Chip (11 ) herrühren.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007043526.8A DE102007043526B4 (de) | 2007-09-12 | 2007-09-12 | Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip |
PCT/EP2008/059688 WO2009033871A1 (de) | 2007-09-12 | 2008-07-24 | Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip |
JP2010524430A JP2010538847A (ja) | 2007-09-12 | 2008-07-24 | 複数のチップの製造方法 |
US12/677,068 US8405210B2 (en) | 2007-09-12 | 2008-07-24 | Method for producing a plurality of chips and a chip produced accordingly |
EP08786380A EP2191503A1 (de) | 2007-09-12 | 2008-07-24 | Verfahren zum herstellen einer vielzahl von chips und entsprechend hergestellter chip |
KR1020107005407A KR20100061469A (ko) | 2007-09-12 | 2008-07-24 | 복수의 칩의 제조 방법 및 이에 상응하게 제조된 칩 |
CN200880106772A CN101803003A (zh) | 2007-09-12 | 2008-07-24 | 用于制造多个芯片的方法和相应地制造的芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007043526.8A DE102007043526B4 (de) | 2007-09-12 | 2007-09-12 | Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007043526A1 true DE102007043526A1 (de) | 2009-03-19 |
DE102007043526B4 DE102007043526B4 (de) | 2020-10-08 |
Family
ID=39942422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007043526.8A Expired - Fee Related DE102007043526B4 (de) | 2007-09-12 | 2007-09-12 | Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip |
Country Status (7)
Country | Link |
---|---|
US (1) | US8405210B2 (de) |
EP (1) | EP2191503A1 (de) |
JP (1) | JP2010538847A (de) |
KR (1) | KR20100061469A (de) |
CN (1) | CN101803003A (de) |
DE (1) | DE102007043526B4 (de) |
WO (1) | WO2009033871A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009027180A1 (de) | 2009-06-25 | 2010-12-30 | Robert Bosch Gmbh | Mikromechanisches Element sowie Verfahren zu dessen Herstelllung |
DE102009046081A1 (de) * | 2009-10-28 | 2011-05-12 | Robert Bosch Gmbh | Eutektische Bondung von Dünnchips auf einem Trägersubstrat |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012069078A1 (de) | 2010-11-23 | 2012-05-31 | Robert Bosch Gmbh | Eutektische bondung von dünnchips auf einem trägersubstrat |
WO2013162504A2 (en) | 2012-04-23 | 2013-10-31 | Apple Inc. | Methods and systems for forming a glass insert in an amorphous metal alloy bezel |
FR3009887B1 (fr) * | 2013-08-20 | 2015-09-25 | Commissariat Energie Atomique | Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere |
CN107238785B (zh) * | 2016-03-25 | 2020-12-29 | 联芯科技有限公司 | 芯片测试基座 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10350036A1 (de) | 2003-10-27 | 2005-05-25 | Robert Bosch Gmbh | Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5950070A (en) * | 1997-05-15 | 1999-09-07 | Kulicke & Soffa Investments | Method of forming a chip scale package, and a tool used in forming the chip scale package |
US6429530B1 (en) * | 1998-11-02 | 2002-08-06 | International Business Machines Corporation | Miniaturized chip scale ball grid array semiconductor package |
US6656765B1 (en) * | 2000-02-02 | 2003-12-02 | Amkor Technology, Inc. | Fabricating very thin chip size semiconductor packages |
TW559960B (en) * | 2002-09-19 | 2003-11-01 | Siliconware Precision Industries Co Ltd | Fabrication method for ball grid array semiconductor package |
US7064010B2 (en) * | 2003-10-20 | 2006-06-20 | Micron Technology, Inc. | Methods of coating and singulating wafers |
JP4801337B2 (ja) * | 2004-09-21 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2007
- 2007-09-12 DE DE102007043526.8A patent/DE102007043526B4/de not_active Expired - Fee Related
-
2008
- 2008-07-24 KR KR1020107005407A patent/KR20100061469A/ko not_active Application Discontinuation
- 2008-07-24 JP JP2010524430A patent/JP2010538847A/ja not_active Withdrawn
- 2008-07-24 CN CN200880106772A patent/CN101803003A/zh active Pending
- 2008-07-24 EP EP08786380A patent/EP2191503A1/de not_active Withdrawn
- 2008-07-24 WO PCT/EP2008/059688 patent/WO2009033871A1/de active Application Filing
- 2008-07-24 US US12/677,068 patent/US8405210B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10350036A1 (de) | 2003-10-27 | 2005-05-25 | Robert Bosch Gmbh | Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009027180A1 (de) | 2009-06-25 | 2010-12-30 | Robert Bosch Gmbh | Mikromechanisches Element sowie Verfahren zu dessen Herstelllung |
US8217476B2 (en) | 2009-06-25 | 2012-07-10 | Robert Bosch Gmbh | Micromechanical component and method for the manufacture thereof |
DE102009046081A1 (de) * | 2009-10-28 | 2011-05-12 | Robert Bosch Gmbh | Eutektische Bondung von Dünnchips auf einem Trägersubstrat |
DE102009046081B4 (de) | 2009-10-28 | 2021-08-26 | Robert Bosch Gmbh | Eutektische Bondung von Dünnchips auf einem Trägersubstrat |
Also Published As
Publication number | Publication date |
---|---|
WO2009033871A1 (de) | 2009-03-19 |
JP2010538847A (ja) | 2010-12-16 |
EP2191503A1 (de) | 2010-06-02 |
DE102007043526B4 (de) | 2020-10-08 |
US8405210B2 (en) | 2013-03-26 |
US20100283147A1 (en) | 2010-11-11 |
KR20100061469A (ko) | 2010-06-07 |
CN101803003A (zh) | 2010-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013211613B4 (de) | Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung | |
DE10202881B4 (de) | Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips | |
DE10164800B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips | |
DE102014115653B4 (de) | Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips | |
DE102012025818B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102007043526B4 (de) | Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip | |
DE102006005994A1 (de) | Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile | |
DE102016111931B4 (de) | Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages | |
DE102004052921A1 (de) | Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen | |
DE112020005737T5 (de) | Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden | |
WO2001046664A2 (de) | Verfahren zur herstellung mikromechanischer strukturen | |
DE102014105335A1 (de) | Mikrofonmodul und Verfahren zu dessen Herstellung | |
DE102013222733A1 (de) | Mikromechanische Sensorvorrichtung | |
DE102006005419B4 (de) | Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben | |
DE102010041129A1 (de) | Multifunktionssensor als PoP-mWLP | |
DE102015214222A1 (de) | Verfahren zur Herstellung eines Bauelements und ein Bauelement | |
DE102014100772A1 (de) | Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement | |
WO2017016957A1 (de) | Verfahren zur herstellung eines bauelements und ein bauelement | |
DE10225373A1 (de) | Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen | |
DE102014224559A1 (de) | Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren | |
DE102010001759B4 (de) | Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems | |
DE102010030457A1 (de) | Verfahren zur Herstellung von gehäusten mikromechanischen Bauelementen und entsprechendes gehäustes mikromechanisches Bauelement | |
DE102013211562B4 (de) | Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat | |
DE19856331B4 (de) | Verfahren zur Eingehäusung elektronischer Bauelemente | |
WO2020064525A1 (de) | Verfahren zur Herstellung eines MEMS-Sensors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed |
Effective date: 20131111 |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |