WO2017016957A1 - Verfahren zur herstellung eines bauelements und ein bauelement - Google Patents

Verfahren zur herstellung eines bauelements und ein bauelement Download PDF

Info

Publication number
WO2017016957A1
WO2017016957A1 PCT/EP2016/067316 EP2016067316W WO2017016957A1 WO 2017016957 A1 WO2017016957 A1 WO 2017016957A1 EP 2016067316 W EP2016067316 W EP 2016067316W WO 2017016957 A1 WO2017016957 A1 WO 2017016957A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor body
semiconductor
carrier
carrier layer
Prior art date
Application number
PCT/EP2016/067316
Other languages
English (en)
French (fr)
Inventor
Martin Unterburger
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/747,447 priority Critical patent/US10903406B2/en
Priority to JP2018504259A priority patent/JP2018523310A/ja
Priority to CN201680043905.4A priority patent/CN107924977B/zh
Publication of WO2017016957A1 publication Critical patent/WO2017016957A1/de
Priority to US17/126,125 priority patent/US20210104653A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1163—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Definitions

  • a method for producing a component and a component are specified.
  • Semiconductor chip often encounter difficulties that the semiconductor chip is not sufficiently fixed during about a casting process or that a housing material does not sufficiently adhere to side surfaces of the semiconductor chip due to a high concentration of foreign particles contained in the housing material. Also suffers the finished
  • a task is a simplified and at the same time
  • the object is to provide a simplified producible component with a high mechanical stability.
  • a semiconductor body is produced provided.
  • the semiconductor body can be part of a
  • the semiconductor chip is preferably a sapphire semiconductor chip with a semiconductor body mounted on a sapphire substrate
  • Coating process is epitaxially deposited on a sapphire substrate.
  • the semiconductor chip is free of a housing in the early stage of the process.
  • the semiconductor chip may be free of a carrier which is approximately at a subsequent process step of the
  • the semiconductor body is different from a growth substrate. It can also be provided a plurality of such semiconductor bodies.
  • the semiconductor body may also be part of a semiconductor composite, wherein the semiconductor composite in a later
  • Step can be separated into a plurality of semiconductor bodies.
  • the semiconductor body has a radiation passage area and a rear side facing away from the radiation passage area. Under a radiation passage surface is a
  • the semiconductor body is arranged approximately on a radiation-transmissive substrate, for example on a sapphire substrate, the rear side of the semiconductor body can likewise be formed as a radiation passage area. However, this does not mean that in this case electromagnetic radiation exclusively by the
  • Radiation passage surface is coupled or disconnected.
  • Radiation can pass.
  • Semiconductor bodies can each have a surface of a
  • the semiconductor body has in particular on the rear side one or a plurality of connection points for making electrical contact with the semiconductor body.
  • the connection points can be about the back protruding parts of
  • connection layers may extend into the semiconductor body.
  • the semiconductor body has at least two spaced-apart and different electrical ones on the rear side
  • connection points which are each electrically connected to approximately a semiconductor layer of the semiconductor body.
  • the component has in particular a radiation exit ⁇ or a radiation entrance surface , at the
  • electromagnetic radiation such as from the device
  • the radiation exit or radiation entrance surface may be formed by the radiation passage area of the semiconductor body.
  • the radiation exit or a radiation entrance surface may be a surface of a
  • radiation-transmissive substrate such as one
  • a composite carrier has, for example, a carrier layer and a carrier which is arranged on the carrier layer and in particular partially cured
  • Connecting layer on. Under a partially cured Connecting layer is understood to mean a layer whose
  • the composite beam may be a printed circuit board prepreg.
  • the prepreg has, for example, a metal layer approximately in the form of a metal foil as a carrier layer and a
  • connection layer approximately of a printed circuit board material.
  • the connecting layer may have a fiber-reinforced matrix material and is for example one with
  • a metal layer such as a copper layer, in particular in the form of a pure copper foil, are provided, wherein a bonding layer is applied approximately in the form of an adhesive layer having an adhesive on the metal layer.
  • the semiconductor body or a plurality of semiconductor bodies is applied to the composite carrier in such a way that the connection point or connection points are partially hardened
  • Connecting layer at least partially or completely penetrate. If the semiconductor body has a plurality of connection points on its rear side, the
  • Terminals are also partially or completely embedded in the connection layer, so that the
  • connection layer Junction or junctions in lateral directions of the connection layer are approximately completely surrounded.
  • a lateral direction is understood as meaning a direction which runs in particular parallel to a main extension surface of the semiconductor body.
  • Under a vertical Direction is understood to mean a direction which is approximately perpendicular to the main extension surface.
  • the bonding layer is formed to form a solid and about
  • Composite beam fully cured.
  • the semiconductor body can be firmly connected to the carrier layer by the curing of the connecting layer so that the semiconductor body is separated from the carrier layer, for example, only by an irreversible destruction of the connecting layer.
  • the curing can be done for example by a heat treatment. Blurring of the semiconductor body
  • a shaped body material such as a plastic
  • Composite carrier in particular around the semiconductor body, applied to form a shaped body, so that side surfaces of the semiconductor body are covered by the shaped body.
  • the shaped body material can be an electrically insulating material, which can be filled in particular with white particles, for example with scattering and reflecting titanium oxide or silicon oxide particles.
  • the molded body material becomes approximately on the side of the semiconductor body on the composite carrier
  • Molded body material in the form of a potting compound, preferably by means of a casting process, in particular under pressure on the composite support and the
  • the shaped body material may be applied so that the radiation passage area is free of the
  • Shaped body material remains, while the side surfaces of the semiconductor chip at least partially or in particular
  • Semiconductor body and is about the composite support, in particular of the cured compound layer
  • a casting process is generally understood to mean a process with which a molding composition is preferably under
  • casting method includes casting (English:
  • a recess is formed by the carrier layer and the
  • Connection point in particular for exposing a plurality of connection points formed. Also, a plurality of recesses through the carrier layer and the
  • Connection layer are formed to expose a plurality of connection points.
  • the recess or the Recesses can be filled with an electrically conductive material, so that the electrically conductive material is in electrical contact with the connection point or to the connection points.
  • Material can be identical to a material of
  • Carrier layer or be different from this.
  • connection column which in particular electrically connects a connection point on the back of the semiconductor body with the carrier layer.
  • the recess is completely filled, so that the connection column terminates flush with the carrier layer.
  • Connecting column and / or on the carrier layer may have a
  • the solder layer can be any solder layer.
  • a column Under a column is generally understood a geometric structure with a vertical height, a lateral width and a lateral cross section, wherein the lateral
  • Cross-section along the vertical direction ie along the height, has a substantially unchanged shape and wherein a surface of the cross section along the
  • the column in this sense is particularly integrally formed and can be produced approximately in a single process step.
  • the lateral cross section of the column is in the shape of a circle, a polygon, an ellipse, or other shapes.
  • An aspect ratio in height to width may be between 0.1 and 10 inclusive, between about 0.3 and 3, or more.
  • a geometric structure with abruptly changing surfaces of the cross section along the vertical direction, roughly with a step on side faces of the geometric structure, is often on a composite of two or more in separate
  • the semiconductor body is immediately after filling the
  • Recesses are formed so that the electrical short circuit is canceled by the intermediate trench.
  • the intermediate trench is produced through the carrier layer, so that approximately the connecting layer in the
  • Carrier layer can through the intermediate trench in two
  • the subregions of the carrier layer are each electrically connected approximately to a connection point on the rear side of the semiconductor body, whereby the component to be produced is externally electrically contactable on the rear side, ie via a rear side of the carrier layer, and thus as a surface mountable
  • Component is designed.
  • the semiconductor body has a
  • the semiconductor body has on the side of the back one or a plurality of connection points for electrical
  • a composite carrier having a carrier layer and a partially cured bonding layer disposed on the carrier layer is provided. In a subsequent step, the
  • Solidified semiconductor bodies and the composite carrier After the bonding layer has hardened, a shaped body material is applied to the carrier composite, for instance around the semiconductor body
  • connection points and the carrier layer is at least one or a plurality of recesses through the carrier layer and the connecting layer therethrough
  • the recess or the plurality of recesses can be filled with an electrically conductive material, so that the electrically conductive material is in electrical contact with the carrier layer and the connection point or the plurality of connection points.
  • a semiconductor body or a plurality of semiconductor bodies can be applied to the composite carrier and can be prefixed in a simplified manner.
  • Bonding layer is a solid and durable and thus not temporary composite of the composite beam and the
  • Semiconductor body or the semiconductor body is completely or almost completely prevented in the course of the further process steps.
  • the molding material may be filled with white particles
  • Viscosity usually only with great effort by means of a conventional method on lateral surfaces of the
  • a material which is highly filled with white particles is understood as meaning a material which has a matrix material and white particles embedded in the matrix material, the white particles having at least 60, approximately at least 70 or at least 80
  • connection layer may also have potential
  • Connecting layer which remains in particular on finished finished component, for example, on a
  • Thermal transfer film can be dispensed with.
  • the bonding layer is made of a fiber-reinforced one
  • the bonding layer can be laminated over the whole area with the carrier layer formed approximately as a metal foil.
  • the composite beam can be a
  • the composite carrier is a
  • Epoxy resin layer having a high Tg namely having a glass transition temperature between about 140 ° C and 210 ° C or between 150 ° C and 210 ° C inclusive, preferably between 180 ° C and 210 ° C inclusive.
  • the composite support is a full surface laminated with a copper foil epoxy resin, wherein the
  • Epoxy resin layer is reinforced about with glass fibers.
  • the shaped body is formed from a shaped body material that is highly filled up with white particles, wherein the shaped body
  • the entire semiconductor body is thereby completely surrounded by the shaped body in lateral directions. It has turned out that slides are assisted Pour a particularly suitable method for applying the highly filled molding material to a prefixed
  • Semiconductor body or semiconductor chip is.
  • the semiconductor body has on the back two electrical
  • Connection points which are associated with different electrical polarities of the semiconductor body, wherein after curing of the bonding layer, two mutually laterally spaced recesses through the support layer and the bonding layer for exposing the two
  • connection points are formed. These recesses are filled in particular with an electrically conductive material.
  • the semiconductor body can be electrically short-circuited immediately after the filling of the recesses.
  • an intermediate trench between the filled recesses may be formed so that the electrical short circuit is canceled by the intermediate trench.
  • the recess or the plurality of recesses may be filled with a same material as the material of the carrier layer.
  • the connection point
  • connection points made of copper or coated with copper.
  • the carrier layer can also be made of copper, wherein the recess or the plurality of recesses can also be filled with copper.
  • Carrier layer can be applied.
  • Copper is a particularly suitable material for the carrier layer, which can be structured approximately in conductor tracks. Copper is also characterized by a particularly high thermal conductivity as well a particularly low electrical resistance.
  • copper By using a similar material, in this case copper, for the connection points, the carrier layer and the resulting from the filling of the recesses
  • Connection columns can be a mechanically particularly stable
  • Contact structure can be generated with a high thermal and electrical conductivity. Possible mechanical
  • the semiconductor body is provided as part of a bare semiconductor chip with two electrical connection points on a rear side.
  • the unhoused semiconductor chip may be a flip chip, such as a sapphire flip chip, or a semiconductor chip with a through the semiconductor layers
  • the shaped body, the carrier layer and the connecting layer can form a coherent housing for the semiconductor body, so that the component has a semiconductor body surrounding it by the housing after its completion. That is, with the formation of the shaped body, the semiconductor body is housed.
  • a plurality of such components is produced.
  • Semiconductor body composite such as in the wafer composite, or in the form of laterally spaced unpackaged semiconductor chips can be applied to the composite support, so that the
  • Separating trenches can be produced in the lateral direction between the components to be produced and in the vertical direction through the carrier layer, for example by means of a mechanical method and / or by means of laser boring.
  • connection points with the carrier layer, which is subdivided in particular in different electrical polarities associated sub-layers, the
  • each component comprises one of the semiconductor bodies and a housing, wherein the housing of a contiguous composite of the singulated shaped body, the separated carrier layer and
  • Connecting layer is formed.
  • the housing can be directly on the semiconductor body, approximately in
  • Wafer composite or produced directly on the semiconductor chip.
  • the carrier layer can be structured so that the separation trenches is approximately free of the carrier layer. In a subsequent separating step, the components are thus separated only by the separation of the shaped body and / or the connecting layer and not necessarily by the separation of the carrier layer, so possible
  • the molding can be made from a migration-preventing material may be formed so that the shaped body acts as a barrier layer, which is a possible migration of copper atoms and copper ions
  • the component has a semiconductor body and a housing.
  • the housing is formed from a coherent composite of a shaped body, a carrier layer and a cured electrically insulating compound layer.
  • the component has on one of the carrier layer facing back of the semiconductor body on or a plurality of electrical connection points for electrical contacting of the semiconductor body.
  • junctions is at least partially arranged in the between the semiconductor body and the carrier layer
  • connection layer arranged and in particular completely surrounded in lateral directions of the connecting layer.
  • the bonding layer has in particular a cured resin layer or a cured adhesive layer.
  • the shaped body covers side surfaces of the semiconductor body, wherein the shaped body in plan view of the carrier layer the
  • the molded body completely overlaps with the bonding layer. That is, in plan view, the
  • Bonding layer completely cover the molding and so mechanically worn the molding in this regard. Also, the molded body, the side surfaces of the semiconductor body completely cover. The molded body is flush with the semiconductor body.
  • the device According to one embodiment of the device, the
  • junction is electrically connected to a first semiconductor layer of a first charge carrier type of the semiconductor body and a second electrical
  • junction is electrically connected to a second semiconductor layer of a second charge carrier type of the semiconductor body.
  • Semiconductor body may have a plurality of connection points, which are associated with a same electrical polarity of the device to improve the power distribution.
  • the carrier layer is in particular at least two
  • the subregions of the carrier layer can each have a connection column which extends in the vertical direction, in particular through the connection layer, to a connection point.
  • the connecting layer is partly in the lateral direction partially between the Arranged connection points and in particular integrally formed.
  • Embodiment of a method for producing one or a plurality of components in schematic sectional views Embodiment of a method for producing one or a plurality of components in schematic sectional views
  • FIGS. 1 to 7 show different process stages of an exemplary embodiment of a method for producing a Plurality of components 100 in schematic
  • a composite support 90 is provided.
  • the composite carrier 90 has a carrier layer 91, which is preferably as a metal layer, preferably as a metal foil
  • connection layer 92 has in particular a partially cured
  • the connecting layer 92 is initially particularly viscous, preferably pasty and shapeable.
  • the connecting layer 92 is initially particularly viscous, preferably pasty and shapeable.
  • Connecting layer 92 have a glue.
  • the tie layer 92 may be a printed circuit board material having, for example, an expanded plastic matrix material reinforced with fibers, preferably glass fibers.
  • the composite support 90 may also be formed 3, 4 or more layers.
  • Connection layer 92 is electrically insulating
  • the carrier layer 91 is electrically conductive and in particular has a metal such as copper.
  • the carrier layer 91 can be provided as a copper layer, in particular as a copper foil, wherein the connecting layer 92 is produced by applying a
  • Adhesive such as a glue
  • Carrier layer 91 for example by means of a
  • Coating method can be formed.
  • the composite support 90 as a
  • the prepreg has a metal layer formed as the support layer 91, such as a copper foil, and one as the connection layer 92 formed electrically insulating layer such as a resin material.
  • the prepreg has a metal layer formed as the support layer 91, such as a copper foil, and one as the connection layer 92 formed electrically insulating layer such as a resin material.
  • the prepreg has a metal layer formed as the support layer 91, such as a copper foil, and one as the connection layer 92 formed electrically insulating layer such as a resin material.
  • the prepreg has a
  • the metal layer may be a copper foil, which has a vertical thickness, in particular between 18 pm and 250 pm.
  • Tg designates a
  • a high Tg value is understood as meaning a temperature between 140 ° C and 210 ° C, approximately between 150 ° C and 210 ° C inclusive, or between 180 ° C and 210 ° C inclusive.
  • the bonding layer 92 has a Tg equal to or greater than 180 ° C, so that the
  • Shaped body material for example by means of casting, in which the temperature can be up to 180 ° C, not softened.
  • a plurality of semiconductor bodies 10 are applied to the composite carrier 90.
  • the semiconductor body 10 has a radiation passage area 11 and one of the
  • the radiation passage area 11 may be formed by a surface of a substrate 9, such as a growth substrate 9 or by a surface of a semiconductor layer 2.
  • the semiconductor body 10 has on the back 12th
  • connection points 70 can be parts of connection layers which can extend into the semiconductor body 10.
  • the semiconductor body 10 has a first one
  • Semiconductor layer 1 of the semiconductor body is electrically conductively connected, and a second connection point 72 which is electrically conductively connected to a second semiconductor layer 2 of the semiconductor body 10.
  • the semiconductor body 10 also has an active layer 3, which is arranged between the first semiconductor layer 1 and the second semiconductor layer 2, and in the operation of the device for emission or detection of electromagnetic radiation in
  • the radiation passage area 11 may be unstructured or to increase the efficiency of the
  • Terminals 70, 71 and 72 may be formed of copper or coated with copper.
  • the semiconductor body 10 may be part of a non-break
  • Semiconductor chips may be formed. A unhoused one
  • the semiconductor chip is free of a housing which laterally surrounds the semiconductor body.
  • the unhoused semiconductor chip may be free of a carrier extending from the
  • the unhoused semiconductor chip may be a sapphire flip chip. It is also possible for the growth substrate to be removed from the semiconductor body in a further method step, so that the component 100 is free of a growth substrate.
  • the unhoused semiconductor chip may be a flip chip in which the first semiconductor layer 1 and the active layer 3 for Exposing the second semiconductor layer 2 are partially removed and the second connection point 72 is electrically conductively connected to an exposed surface with the second semiconductor layer 2.
  • the unhoused one may be a flip chip in which the first semiconductor layer 1 and the active layer 3 for Exposing the second semiconductor layer 2 are partially removed and the second connection point 72 is electrically conductively connected to an exposed surface with the second semiconductor layer 2.
  • connection point which is formed as part of a connection layer in the form of a via, wherein the via extends through the first semiconductor layer 1 and the active layer 3 to the second semiconductor layer 2 and is thus electrically connected to the second semiconductor layer 2.
  • the second connection point 72 and / or the connection layer can in this case in lateral directions from the first
  • the semiconductor bodies 10 are applied to the composite carrier 90, so that the connection points 70 in the
  • Composite support 90 are prefixed. A located in the lateral direction between the connection points 70
  • Gap may thereby be partially or completely filled with a material of the bonding layer 92.
  • Bonding layer 92 for forming a solid, in particular permanent composite of the semiconductor bodies 10 and the composite support 90 cured approximately by a thermal treatment.
  • printed circuit board material such as
  • epoxy resin becomes a permanent mechanical bond between the joints Semiconductor bodies 10 and the composite support 90 produced, wherein the semiconductor body 10 after curing, for example, only by destruction of the connecting layer 92 of the
  • Carrier layer 91 can be separated. After the curing of the connection layer 92, the positions of the semiconductor bodies 10 on the composite support 90 are thus permanently and in particular not fixed in a changeable manner.
  • a housing material for example in the form of a potting compound for producing a molded body 50, is applied to the composite support 90, for example by means of a casting process, such that the molded body 50 partially or completely covers side surfaces of the semiconductor bodies 10.
  • a housing material for example in the form of a potting compound for producing a molded body 50
  • the shaped body material may be a shaped body material filled with scattering or reflecting particles.
  • Shaped body material to be filled with the particles may thus be at least about 60, for example at least 70 or 80% of the total weight or of the total weight
  • Shaped body material can be without fixing the
  • Semiconductor body 10 due to the low viscosity and low adhesion of the molding material apply only with great effort on side surfaces of the semiconductor body 10. By fixing the semiconductor body 10 prior to forming the shaped body 50, an approximately with scattering or
  • highly filled molded body material can be applied to the composite carrier 90 in a simplified manner, so that the shaped body material for forming the shaped body 10 can adhere to the side surfaces of the semiconductor body 20 readily.
  • a plurality of recesses 93 are respectively formed through the carrier layer 91 and the connection layer 92 to expose the connection points 70.
  • the recesses 93 each have a bottom surface which passes through a surface of the
  • junction 70 is formed. Notwithstanding Figure 4, it is also possible to expose about two or more associated with the different electrical polarities
  • Connection points 70 of a semiconductor body 10 only a common recess 93 form. That is, in the common recess 93, the connection points 70 of a semiconductor body 10 can be exposed.
  • the recesses 93 are each filled with an electrically conductive material to form a plurality of connection columns 80.
  • the recesses 93 can thereby with a same material as a material of
  • Carrier layer 91 filled.
  • the first layer 91 the first layer of the first layer 91 .
  • Carrier layer 91 may be formed of copper.
  • the recesses 93 may be filled with copper.
  • the recesses 93 may be filled with a material that differs from the material of the carrier layer 91
  • the semiconductor body 10 and the plurality of semiconductor bodies 10 may be electrically short-circuited, since the formed in the recesses 93
  • the common recess 93 may be so filled, for example by means of a separation structure or a mask, that the connection points of the various connection points 70 and formed in the common recess 93 connecting columns 80 are electrically insulated from each other, whereby the
  • Semiconductor body 10 is electrically not short-circuited immediately after filling the common recess 93.
  • a plurality of intermediate trenches 94 are formed in FIG. 6, wherein the intermediate trenches 94 are each formed between two filled-in recesses 93 of a semiconductor body 10.
  • the bonding layer 92 is exposed in the regions of the intermediate trenches 94. As a result, a possible electrical short circuit of the respective semiconductor body 10 can be canceled.
  • a plurality of separating trenches 95 are also produced, with the separating trenches 95 being separated by the
  • Carrier layer 91 in particular up to or in the connecting layer 92 extend.
  • the separating trenches 95 are each formed between two components 100 to be produced or between two rows of components 100 to be produced.
  • the components 100 can be separated in a subsequent method step along the separation trenches 95, so that each component 100 has a semiconductor body 10 and a housing 20, wherein the housing 20 of a continuous composite of the singulated shaped body 50, the isolated
  • Carrier layer 91 and the isolated connection layer 92 is formed.
  • HDI High Density Interconnect
  • Support layer 91 can thereby by means of a mechanical method, such as by drilling and / or by means of a
  • Recesses 93 opened by a mechanical method to about the connection layer 92, whereupon the
  • Recesses 93 are further deepened approximately by a laser process, such as laser drilling, until the connection points 70 are at least partially exposed in the respective recesses.
  • Laser drilling is a particularly suitable method for producing such recesses, as the
  • Recesses 93 can be generated by this method in terms of their positions and sizes very specific and precise in a very short time. It has also
  • copper layers can serve as particularly suitable stopping layers during laser drilling.
  • Connection points 70 are therefore preferably made of copper
  • the separating trenches 95 are in particular formed such that the separating trenches 95 extend only through the carrier layer 91 and not through the connecting layer 92 or the shaped body 50.
  • the separating trenches 95 are thus separated along the separating trenches 95, which prevents possibly metal residues, such as copper residues from the carrier layer 91 can reach in the direction of the semiconductor body 10.
  • Separation trenches 95 may each have an inner wall with separation tracks.
  • all inner walls of the trenches 93, the intermediate trenches 94 and / or the separating trenches 95 may have separating traces. Under separation marks are traces approximately on the
  • the separation traces can also be present in the form of filled with electrically conductive material grooves or severed glass fiber bundles on the inner wall of the recess.
  • FIG. 7 shows a plurality of separated components 100, in particular in the form of chip-size packages (CSPs). Each component 100 has a
  • Semiconductor body 10 is completely surrounded in lateral directions of the housing 20.
  • the housing 20 is completely surrounded in lateral directions of the housing 20.
  • Carrier layer 91 completely with the connecting layer 92 and / or completely with the carrier layer 91.
  • the shaped body 50 is thus mechanically supported by the connecting layer 92 and / or by the carrier layer 91.
  • the shaped body 50 terminates flush, in particular with the semiconductor body 10.
  • the molded body 50 closes in the lateral direction with both the bonding layer 92 and the
  • Carrier layer 91 from.
  • the carrier layer 91 of the housing 20 is subdivided approximately into a first subarea 81 and into a second subarea 82, wherein the subareas 81 and 82 are spatially separated from each other by an intermediate trench 94 in the lateral direction.
  • the sections 81 and 82 each comprise one or a plurality of
  • Terminal columns 80 and extend in particular through the connection layer 92 through to a first
  • connection points 71 and 72 each have a connection plane with the carrier layer 91, wherein the connection plane within the connection layer 92, that is not at an edge or on a surface of the
  • Connection layer 92 located. In FIG. 7, the connection columns 80, as shown in FIG. 5, are not shown.
  • connection layer 92 overlaps both the first portion 81 and the second
  • connection layer 92 has an intermediate region which is arranged in the lateral direction between the first connection point 71 and the second connection point 72, wherein the intermediate region of the connection layer 92 in plan view laterally bridges the intermediate trench 94 and thereby approximately one Most of the intermediate trench, in particular the entire intermediate trench 94 covered.
  • the device 100 is free in particular at the point of the intermediate trench 94 of a mechanical vulnerability, whereby the device 100 is formed overall particularly mechanically stable.
  • FIG. 8 shows a plurality of separated components according to a further exemplary embodiment of a method for producing a plurality of components 100 in FIG
  • Section view shown. This embodiment substantially corresponds to the embodiment shown in FIG.
  • the housing 20 has a side surface with a step, wherein the step of the connection layer 92 and the support layer 91 is formed.
  • the connecting layer 92 projects beyond the carrier layer 91 in the lateral direction.
  • Connection layer 92 and the semiconductor body 10 completely covered together. This can ensure that the carrier layer 91 in the singling in a
  • Plural of components 100 is not severed, whereby the risk of deposition of metal residues, in particular copper residues, such as on the
  • Radiation passage surface is largely prevented. This also minimizes possible migration of copper atoms or copper ions in the direction of the radiation exit surface during operation of the component. A danger, for example, with regard to copper contamination can thus be minimized.
  • the plurality of semiconductor bodies 10 in the form of a common Semiconductor composite applied to the composite support 90.
  • the semiconductor composite is structured in a subsequent step into a plurality of semiconductor bodies 10 arranged next to one another.
  • gaps created by the structuring between the semiconductor bodies 10 are filled or cast with a shaped body material. That shown in FIG.
  • Embodiment corresponds essentially to the exemplary embodiment illustrated in FIG. 5 for a method for producing a plurality of components 100.
  • Semiconductor body 10 can be exposed by a common recess 93, wherein the common recess 93 can be filled in a subsequent step, for example by means of a mask or a separation structure so that two spatially separated from each other
  • Terminal columns 80 can be formed.
  • Terminal columns 80 may be formed by an intermediate trench 94, which is approximately part of the common recess 93,
  • Connection columns 80 each about with one of
  • Semiconductor body 10 are electrically connected.

Abstract

Es wird ein Verfahren zur Herstellung eines Bauelements (100) aufweisend einen Halbleiterkörper (10) und einen Verbundträger (90) angegeben, bei dem der Halbleiterkörper rückseitige Anschlussstellen aufweist, die in einer teilausgehärteten Verbindungsschicht (92) eingebettet sind, wobei die Verbindungsschicht zur Bildung eines festen Verbunds aus dem Halbleiterkörper und dem Verbundträger ausgehärtet wird, bevor ein Formkörpermaterial zur Ausbildung eines Formkörpers (50) des Bauelements auf den Verbundträger aufgebracht und an dem Halbleiterkörper befestigt wird. Des Weiteren wird ein Bauelement angegeben, das insbesondere durch ein solches Verfahren hergestellt wird, wobei der Formkörper (50) Seitenflächen des Halbleiterkörpers (10) bedeckt, in Draufschicht auf die Trägerschicht (91) den Halbleiterkörper vollumfänglich umgibt und mit der Verbindungsschicht (92) überlappt.

Description

Beschreibung
Verfahren zur Herstellung eines Bauelements und ein
Bauelement
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 214 219.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Es werden ein Verfahren zur Herstellung eines Bauelements und ein Bauelement angegeben.
Bei der Ausbildung eines Gehäuses unmittelbar an einem
Halbleiterchip treten oft Schwierigkeiten auf, dass der Halbleiterchip etwa während eines Gießverfahrens nicht ausreichend fixiert ist oder dass ein Gehäusematerial aufgrund einer hohen Konzentration an in dem Gehäusematerial enthaltenen Fremdpartikeln nicht ausreichend an Seitenflächen des Halbleiterchips haftet. Auch leidet das fertig
hergestellte Bauelement oft an einer unzureichenden
Wärmeabfuhr aus dem Halbleiterchip sowie an potenziellen Schwachstellen bezüglich mechanischer Verbindungen zwischen Kontaktstrukturen des Halbleiterchips und Kontaktstrukturen des Gehäuses.
Eine Aufgabe ist es, ein vereinfachtes und zugleich
effizientes Verfahren zur Herstellung eines Bauelements oder einer Mehrzahl von Bauelementen anzugeben. Eine weitere
Aufgabe ist es, ein vereinfacht herstellbares Bauelement mit einer hohen mechanischen Stabilität anzugeben.
Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung eines Bauelements wird ein Halbleiterkörper bereitgestellt. Der Halbleiterkörper kann Teil eines
Halbleiterchips in einem frühen Verfahrensstadium sein. Der Halbleiterchip ist bevorzugt ein Saphir-Halbleiterchip mit einem Halbleiterkörper, der auf einem Saphirsubstrat
angeordnet und/oder etwa mittels eines
Beschichtungsverfahrens auf ein Saphirsubstrat epitaktisch abgeschieden ist. Insbesondere ist der Halbleiterchip in dem frühen Verfahrensstadium frei von einem Gehäuse. Auch kann der Halbleiterchip frei von einem Träger sein, der etwa bei einem nachfolgenden Verfahrensschritt von dem
Halbleiterkörper nicht entfernt wird und insbesondere
verschieden von einem Aufwachssubstrat ist. Es kann auch eine Mehrzahl von solchen Halbleiterkörpern bereitgestellt sein. Der Halbleiterkörper kann auch Teil eines Halbleiterverbunds sein, wobei der Halbleiterverbund in einem späteren
Verfahrensschritt in eine Mehrzahl von Halbleiterkörpern vereinzelt werden kann.
Der Halbleiterkörper weist eine Strahlungsdurchtrittsfläche und eine der Strahlungsdurchtrittsfläche abgewandte Rückseite auf. Unter einer Strahlungsdurchtrittsfläche wird eine
Oberfläche verstanden, durch die elektromagnetische Strahlung hindurchtritt, bevor sie aus dem Bauelement ausgekoppelt oder von dem Bauelement absorbiert wird. Ist der Halbleiterkörper etwa auf einem strahlungsdurchlässigen Substrat, zum Beispiel auf einem Saphirsubstrat, angeordnet, kann die Rückseite des Halbleiterkörper ebenfalls als Strahlungsdurchtrittsfläche ausgebildet sein. Dies bedeutet aber nicht, dass hierbei elektromagnetische Strahlung ausschließlich durch die
Strahlungsdurchtrittfläche ein- oder ausgekoppelt wird.
Vielmehr ist auch möglich, dass der Halbleiterkörper
Seitenflächen aufweist, durch die elektromagnetische
Strahlung hindurchtreten kann. Die Strahlungsdurchtrittsflache und/oder die Rückseite des
Halbleiterkörpers können jeweils eine Oberfläche einer
Halbleiterschicht des Halbleiterkörpers oder etwa einer auf dem Halbleiterkörper angeordneten weiteren Schicht sein. Der Halbleiterkörper weist insbesondere auf der Rückseite eine oder eine Mehrzahl von Anschlussstellen zur elektrischen Kontaktierung des Halbleiterkörpers auf. Die Anschlussstellen können etwa über die Rückseite herausragende Teile von
Anschlussschichten sein, wobei sich die Anschlussschichten in den Halbleiterkörper hinein erstrecken können. Insbesondere weist der Halbleiterkörper auf der Rückseite zumindest zwei voneinander beabstandete und verschiedenen elektrischen
Polaritäten zugeordnete Anschlussstellen auf, die jeweils etwa mit einer Halbleiterschicht des Halbleiterkörpers elektrisch leitend verbunden sind.
Das Bauelement weist insbesondere eine Strahlungsaustritts¬ oder eine Strahlungseintrittsfläche auf, an der
elektromagnetische Strahlung etwa aus dem Bauelement
ausgekoppelt oder in das Bauelement eingekoppelt wird. Die Strahlungsaustritts- oder Strahlungseintrittsfläche kann durch die Strahlungsdurchstrittsfläche des Halbleiterkörpers gebildet sein. Alternativ kann die Strahlungsaustritts- oder eine Strahlungseintrittsfläche eine Oberfläche eines
strahlungsdurchlässigen Substrats, etwa eines
Saphirsubstrats, oder Oberfläche einer auf dem
Halbleiterkörper angeordneten Schutzschicht sein.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Verbundträger bereitgestellt. Der Verbundträger weist zum Beispiel eine Trägerschicht und eine auf der Trägerschicht angeordnete und insbesondere teilausgehärtete
Verbindungsschicht auf. Unter einer teilausgehärteten Verbindungsschicht wird eine Schicht verstanden, dessen
Material etwa angetrocknet aber nicht ausgehärtet ist.
Der Verbundträger kann ein Leiterplattenprepreg sein. Das Prepreg weist beispielsweise eine Metallschicht etwa in Form einer Metallfolie als eine Trägerschicht und eine
Verbindungsschicht etwa aus einem Leiterplattenmaterial auf. Die Verbindungsschicht kann dabei ein mit Fasern verstärktes Matrixmaterial aufweisen und ist zum Beispiel eine mit
Glasfasern verstärkte Harzschicht. Alternativ kann zur
Ausbildung des Verbundträgers eine Metallschicht, etwa eine Kupferschicht insbesondere in Form einer reinen Kupferfolie, bereitgestellt werden, wobei eine Verbindungsschicht etwa in Form einer Klebeschicht aufweisend einen Klebstoff auf die Metallschicht aufgebracht wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterkörper oder eine Mehrzahl von Halbleiterkörpern auf den Verbundträger so aufgebracht, dass die Anschlussstelle oder Anschlussstellen in die teilausgehärtete
Verbindungsschicht zumindest teilweise oder vollständig eindringen. Weist der Halbleiterkörper auf dessen Rückseite eine Mehrzahl von Anschlussstellen auf, können die
Anschlussstellen ebenfalls teilweise oder vollständig in die Verbindungsschicht eingebettet werden, sodass die
Anschlussstelle beziehungsweise Anschlussstellen in lateralen Richtungen von der Verbindungsschicht etwa vollumfänglich umgeben sind.
Unter einer lateralen Richtung wird eine Richtung verstanden, die insbesondere parallel zu einer Haupterstreckungsfläche des Halbleiterkörpers verläuft. Unter einer vertikalen Richtung wird eine Richtung verstanden, die etwa senkrecht zu der Haupterstreckungsflache gerichtet ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Verbindungsschicht zur Bildung eines festen und etwa
dauerhaften Verbunds aus dem Halbleiterkörper und dem
Verbundträger vollständig ausgehärtet. Das heißt, dass der Halbleiterkörper durch die Aushärtung der Verbindungsschicht mit der Trägerschicht so fest verbunden werden kann, dass der Halbleiterkörper etwa nur durch eine irreversible Zerstörung der Verbindungsschicht von der Trägerschicht getrennt wird. Das Aushärten kann beispielsweise durch eine Wärmebehandlung erfolgen. Ein Verschwimmen des Halbleiterkörpers
beziehungsweise der Halbleiterkörper in den darauffolgenden Verfahrensschritten kann dadurch verhindert werden. Somit ist es möglich, eine Vielzahl von thermisch stabilen und
kostengünstigen Materialien etwa für die Ausbildung eines Formkörpers für ein Gehäuse direkt am Halbleiterkörper zu verwenden, die auch unter thermischen Stress die notwendige Steifigkeit bei starker mechanischer Belastung beibehalten.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Formkörpermaterial, etwa ein Kunststoff, auf den
Verbundträger, insbesondere um den Halbleiterkörper, zur Bildung eines Formkörpers aufgebracht, sodass Seitenflächen des Halbleiterkörpers von dem Formkörper bedeckt werden. Das Formkörpermaterial kann ein elektrisch isolierendes Material sein, das insbesondere mit Weißpartikeln, etwa mit streuenden und reflektierenden Titanoxid- oder Siliziumoxid-Partikeln gefüllt sein kann. Das Formkörpermaterial wird etwa auf der Seite des Halbleiterkörpers auf den Verbundträger
aufgebracht, sodass sich die Verbindungsschicht in der vertikaler Richtung zwischen dem Formkörper und der Trägerschicht befindet. Insbesondere liegt das
Formkörpermaterial in Form einer Vergussmasse vor, die bevorzugt mittels eines Gießverfahrens insbesondere unter Druckeinwirkung auf den Verbundträger und um den
Halbleiterkörper beziehungsweise um die Halbleiterkörper aufgebracht wird. Das Formkörpermaterial kann so aufgebracht sein, dass die Strahlungsdurchtrittsfläche frei von dem
Formkörpermaterial bleibt, während die Seitenflächen des Halbleiterchips zumindest teilweise oder insbesondere
vollständig von dem Formkörpermaterial bedeckt werden. Ein solcher Formkörper haftet an den Seitenflächen des
Halbleiterkörpers und wird etwa von dem Verbundträger, insbesondere von der ausgehärteten Verbindungsschicht
mechanisch getragen.
Unter einem Gießverfahren wird allgemein ein Verfahren verstanden, mit dem eine Formmasse bevorzugt unter
Druckeinwirkung gemäß einer vorgegebenen Form ausgestaltet und erforderlichenfalls ausgehärtet werden kann. Insbesondere umfasst der Begriff „Gießverfahren" Gießen (englisch:
molding), Folien assistiertes Gießen (englisch: foil assisted molding), Spritzgießen (englisch: injection molding),
Spritzpressen (englisch: transfer molding) und Formpressen (englisch: compression molding).
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Ausnehmung durch die Trägerschicht und die
Verbindungsschicht hindurch zur Freilegung der
Anschlussstelle, insbesondere zur Freilegung einer Mehrzahl von Anschlussstellen ausgebildet. Auch kann eine Mehrzahl von Ausnehmungen durch die Trägerschicht und die
Verbindungsschicht hindurch zur Freilegung einer Mehrzahl von Anschlussstellen ausgebildet werden. Die Ausnehmung oder die Ausnehmungen können mit einem elektrisch leitfähigen Material aufgefüllt werden, sodass das elektrisch leitfähige Material in einem elektrischen Kontakt mit der Anschlussstelle oder zu den Anschlussstellen steht. Das elektrisch leitfähige
Material kann dabei identisch zu einem Material der
Trägerschicht oder von diesem verschieden sein. Insbesondere wird die Ausnehmung beziehungsweise die Mehrzahl von
Ausnehmungen mit dem elektrisch leitfähigen Material so aufgefüllt, dass das leitfähige Material in den Ausnehmungen jeweils eine Anschlusssäule bildet, welche insbesondere eine Anschlussstelle auf der Rückseite des Halbleiterkörpers mit der Trägerschicht elektrisch verbindet. Insbesondere wird die Ausnehmung vollständig aufgefüllt, sodass die Anschlusssäule mit der Trägerschicht bündig abschließt. Auf der
Anschlusssäule und/oder auf der Trägerschicht kann eine
Lotschicht aufgebracht werden. Die Lotschicht kann
anschließend veredelt werden.
Unter einer Säule wird allgemein eine geometrische Struktur mit einer vertikalen Höhe, einer lateralen Breite und einem lateralen Querschnitt verstanden, wobei der laterale
Querschnitt entlang der vertikalen Richtung, also entlang der Höhe, eine im Wesentlichen unveränderte Form aufweist und wobei sich eine Fläche des Querschnitts entlang der
vertikalen Richtung insbesondere nicht sprunghaft ändert. Die Säule in diesem Sinne ist insbesondere einstückig ausgebildet und ist etwa in einem einzigen Verfahrensschritt herstellbar. Zum Beispiel weist der laterale Querschnitt der Säule die Form eines Kreises, eines Vielecks, einer Ellipse oder andere Formen auf. Ein Aspektverhältnis hinsichtlich der Höhe zur Breite kann zwischen einschließlich 0,1 und 10, etwa zwischen einschließlich 0,3 und 3, oder mehr sein. Eine geometrische Struktur mit sprunghaft verändernden Flächen des Querschnitts entlang der vertikalen Richtung, etwa mit einer Stufe auf Seitenflächen der geometrischen Struktur, ist oft auf einen Verbund aus zwei oder mehreren in separaten
Verfahrensschritten hergestellten Teilschichten
zurückzuführen, und ist im Zweifel nicht als die hier
beschriebene Säule zu verstehen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterkörper unmittelbar nach dem Auffüllen der
Ausnehmung beziehungsweise der Ausnehmungen kurzzeitig elektrisch kurzgeschlossen. In einem nachfolgenden Schritt kann ein Zwischengraben zwischen den ausgefüllten
Ausnehmungen so ausgebildet werden, dass der elektrische Kurzschluss durch den Zwischengraben aufgehoben wird.
Insbesondere wird der Zwischengraben durch die Trägerschicht hindurch erzeugt, sodass etwa die Verbindungsschicht im
Bereich des Zwischengrabens freigelegt wird. Die
Trägerschicht kann durch den Zwischengraben in zwei
Teilbereiche unterteilt sein, wobei die Teilbereiche
unterschiedlichen elektrischen Polaritäten des
herzustellenden Bauelements zugeordnet sind. Die Teilbereiche der Trägerschicht sind jeweils etwa mit einer Anschlussstelle auf der Rückseite des Halbleiterkörpers elektrisch verbunden, wodurch das herzustellende Bauelement rückseitig, das heißt über eine Rückseite der Trägerschicht, extern elektrisch kontaktierbar und somit als ein oberflächenmontierbares
Bauelement ausgestaltet ist.
In mindestens einer Ausführungsform des Verfahrens zur
Herstellung eines oder einer Mehrzahl von Bauelementen wird ein Halbleiterkörper oder eine Mehrzahl von Halbleiterkörpern bereitgestellt. Der Halbleiterkörper weist eine
Strahlungsdurchtrittsfläche und eine der Strahlungsdurchtrittsflache abgewandte Rückseite auf. Der Halbleiterkörper weist auf Seiten der Rückseite eine oder eine Mehrzahl von Anschlussstellen zur elektrischen
Kontaktierung des Halbleiterkörpers auf. Ein Verbundträger mit einer Trägerschicht und einer auf der Trägerschicht angeordneten teilausgehärteten Verbindungsschicht wird bereitgestellt. In einem nachfolgenden Schritt wird der
Halbleiterkörper auf den Verbundträger aufgebracht, sodass die Anschlussstelle beziehungsweise die Mehrzahl von
Anschlussstellen in die teilausgehärtete Verbindungsschicht eindringt. Zur Fixierung des Halbleiterkörpers
beziehungsweise der Halbleiterkörper wird die
Verbindungsschicht zur Bildung eines festen, etwa dauerhaften Verbunds aus dem Halbleiterkörper beziehungsweise den
Halbleiterkörpern und dem Verbundträger ausgehärtet. Nach dem Aushärten der Verbindungsschicht wird ein Formkörpermaterial auf den Trägerverbund, etwa um den Halbleiterkörper
beziehungsweise um die Halbleiterkörper, zur Bildung eines Formkörpers aufgebracht, sodass Seitenflächen des
Halbleiterkörpers beziehungsweise der Halbleiterkörper von dem Formkörper bedeckt werden. Zur Herstellung eines
elektrischen Kontakts zwischen der Anschlussstelle
beziehungsweise den Anschlussstellen und der Trägerschicht wird zumindest ein oder eine Mehrzahl von Ausnehmungen durch die Trägerschicht und die Verbindungsschicht hindurch
erzeugt, sodass die Anschlussstelle beziehungsweise die
Mehrzahl von Anschlussstellen freigelegt wird. Die Ausnehmung beziehungsweise die Mehrzahl von Ausnehmungen kann mit einem elektrisch leitfähigen Material aufgefüllt werden, sodass das elektrisch leitfähige Material in einem elektrischen Kontakt mit der Trägerschicht und der Anschlussstelle beziehungsweise der Mehrzahl von Anschlussstellen steht. Mit der Verwendung einer teilausgehärteten Verbindungsschicht kann ein Halbleiterkörper beziehungsweise eine Mehrzahl von Halbleiterkörpern auf den Verbundträger aufgebracht und vereinfacht vorfixiert werden. Durch das Aushärten der
Verbindungsschicht wird ein fester und dauerhafter und somit nicht temporärer Verbund aus dem Verbundträger und dem
Halbleiterkörper beziehungsweise den Halbleiterkörpern ausgebildet, sodass etwa ein Verschwimmen des
Halbleiterkörpers beziehungsweise der Halbleiterkörper im Laufe der weiteren Prozessschritte vollständig oder nahezu vollständig unterbunden wird.
Durch die Fixierung kann der Halbleiterkörper oder die
Mehrzahl von Halbleiterkörpern vereinfacht und sicher mit einem Formkörpermaterial beispielsweise mittels eines
Gießverfahrens, insbesondere mittels eines Folien
assistierten Gießens, umgössen werden. Das Formkörpermaterial kann dabei ein mit Weißpartikeln hochgefülltes
Vergussmaterial sein, das aufgrund dessen niedriger
Viskosität normalerweise nur mit großem Aufwand mittels eines herkömmlichen Verfahrens auf laterale Flächen des
Halbleiterkörpers aufgebracht werden kann. Unter einem mit Weißpartikeln hochgefüllten Material wird ein Material verstanden, das ein Matrixmaterial und in das Matrixmaterial eingebettete Weißpartikel aufweist, wobei die Weißpartikel mindestens 60, etwa mindestens 70 oder mindestens 80
Gewichts- oder Volumen-% des hochgefüllten Materials
ausmachen. Durch die Fixierung des Halbleiterkörpers
beziehungsweise der Halbleiterkörper kann ein hochgefülltes Material mittels eines Gießverfahrens, bevorzugt mittels Folien assistierten Gießens, ohne großen Aufwand auf laterale Flächen der Halbleiterkörper zur Ausbildung eines Formkörpers aufgebracht werden. Durch die Fixierung der Halbleiterkörper in der Verbindungsschicht können außerdem potenzielle
mechanische Schwachstellen, die bei herkömmlichen
Verbindungsverfahren wie Sintern, Kleben oder Löten
auftreten, weitgehend vermieden werden. Aufgrund der
Fixierung der Halbleiterkörper durch das Aushärten der
Verbindungsschicht, die insbesondere am fertighergestellten Bauelement verbleibt, kann beispielsweise auf eine
Thermotransferfolie verzichtet werden.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Verbindungsschicht aus einem mit Fasern verstärkten
Harzmaterial gebildet. Die Verbindungsschicht kann dabei mit der etwa als eine Metallfolie ausgebildeten Trägerschicht vollflächig kaschiert sein. Der Verbundträger kann eine
Mehrzahl von solchen Verbindungsschichten und Trägerschichten aufweisen. Insbesondere ist der Verbundträger ein
Leiterplattenprepreg, das als ein Verbundlaminat ausgebildet ist, welches zumindest eine teilausgehärtete
Epoxidharzschicht mit einem hohen Tg-Wert, nämlich mit einer Glasumwandlungstemperatur etwa zwischen einschließlich 140° C und 210° C oder zwischen einschließlich 150° C und 210° C, bevorzugt zwischen einschließlich 180° C und 210° C aufweist. Insbesondere ist der Verbundträger eine mit einer Kupferfolie vollflächig kaschierte Epoxidharzschicht, wobei die
Epoxidharzschicht etwa mit Glasfasern verstärkt ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Formkörper aus einem etwa mit Weißpartikeln hochgefüllten Formkörpermaterial ausgebildet, wobei der Formkörper
bevorzugt mittels Folien assistierten Gießens ausgebildet wird. Insbesondere wird der gesamte Halbleiterkörper dadurch in lateralen Richtungen vollumfänglich von dem Formkörper umgeben. Es hat sich herausgestellt, dass Folien assistiertes Gießen ein besonders geeignetes Verfahren zum Aufbringen vom hochgefüllten Formkörpermaterial auf einen vorfixierten
Halbleiterkörper oder Halbleiterchip ist.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Halbleiterkörper auf der Rückseite zwei elektrische
Anschlussstellen auf, die unterschiedlichen elektrischen Polaritäten des Halbleiterkörpers zugehörig sind, wobei nach dem Aushärten der Verbindungsschicht zwei voneinander lateral beabstandete Ausnehmungen durch die Trägerschicht und die Verbindungsschicht hindurch zur Freilegung der zwei
Anschlussstellen ausgebildet werden. Diese Ausnehmungen werden insbesondere mit einem elektrisch leitfähigen Material aufgefüllt. Dabei kann der Halbleiterkörper unmittelbar nach dem Ausfüllen der Ausnehmungen elektrisch kurzgeschlossen sein. In einem nachfolgenden Schritt kann ein Zwischengraben zwischen den ausgefüllten Ausnehmungen so ausgebildet werden, dass der elektrische Kurzschluss durch den Zwischengraben aufgehoben wird.
Die Ausnehmung oder die Mehrzahl von Ausnehmungen kann mit einem gleichen Material wie das Material der Trägerschicht aufgefüllt sein. Insbesondere ist die Anschlussstelle
beziehungsweise die Mehrzahl von Anschlussstellen aus Kupfer ausgebildet oder mit Kupfer beschichtet. Die Trägerschicht kann auch aus Kupfer ausgebildet sein, wobei die Ausnehmung oder die Mehrzahl von Ausnehmungen ebenfalls mit Kupfer befüllt werden kann. Hierzu kann ein galvanisches Verfahren zur Ausbildung der Anschlussstellen und/oder der
Trägerschicht angewandt werden. Kupfer stellt ein besonders geeignetes Material für die Trägerschicht dar, die etwa in Leiterbahnen strukturiert werden kann. Kupfer zeichnet sich außerdem durch eine besonders hohe Wärmeleitfähigkeit sowie einen besonders geringen elektrischen Widerstand aus. Durch die Verwendung eines gleichen Materials, in diesem Fall etwa Kupfer, für die Anschlussstellen, die Trägerschicht sowie die durch das Auffüllen der Ausnehmungen entstehenden
Anschlusssäulen kann eine mechanisch besonders stabile
Kontaktstruktur mit einer hohen thermischen und elektrischen Leitfähigkeit erzeugt werden. Mögliche mechanische
Schwachstellen etwa wie beim substratbasierten CSP (Chip-size Package) an dessen Chip-Substrat-Verbindungsebene treten bei der Anwendung von reinen Kupferverbindungen nicht oder kaum auf. Außerdem weist reine Kupferverbindung eine hohe
thermische sowie elektrische Leitfähigkeit auf und ist allgemein als Einstoffverbünd wenig anfällig gegenüber üblichen Zuverlässigkeitsanforderungen. Im Vergleich zu weiteren hochleistungsfähigen Materialien wie Silber und Gold ist Kupfer außerdem besonders kostengünstig.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterkörper als Teil eines ungehäusten Halbleiterchips mit zwei elektrischen Anschlussstellen auf einer Rückseite bereitgestellt. Der ungehäuste Halbleiterchip kann dabei ein Flipchip, etwa ein Saphir-Flipchip, oder ein Halbleiterchip mit einer sich durch die Halbleiterschichten hindurch
erstreckenden Durchkontaktierung sein. Der Formkörper, die Trägerschicht und die Verbindungsschicht können dabei ein zusammenhängendes Gehäuse für den Halbleiterkörper bilden, sodass das Bauelement nach dessen Fertigstellung einen durch das Gehäuse umgebenden Halbleiterkörper aufweist. Das heißt, mit der Bildung des Formkörpers wird der Halbleiterkörper eingehäust .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Mehrzahl von solchen Bauelementen hergestellt. Eine Mehrzahl von Halbleiterkörpern in Form eines
Halbleiterkörperverbunds, etwa im Waferverbund, oder in Form von lateral beabstandeten ungehäusten Halbleiterchips kann auf den Verbundträger aufgebracht werden, sodass die
Anschlussstellen der Halbleiterkörper in die teilausgehärtete Verbindungsschicht eindringen. Trenngräben können in der lateralen Richtung zwischen den herzustellenden Bauelementen und in vertikaler Richtung durch die Trägerschicht hindurch etwa mittels eines mechanischen Verfahrens und/oder mittels Laserviabohrens erzeugt werden. Nach der elektrischen
Kontaktierung der Anschlussstellen mit der Trägerschicht, die dabei insbesondere in verschiedenen elektrischen Polaritäten zugehörige Teilschichten unterteilt wird, können die
herzustellenden Bauelemente etwa entlang der Trenngräben vereinzelt werden, sodass jedes Bauelement einen von den Halbleiterkörpern und ein Gehäuse aufweist, wobei das Gehäuse aus einem zusammenhängenden Verbund aus dem vereinzelten Formkörper, der vereinzelten Trägerschicht und
Verbindungsschicht gebildet ist. Durch ein solches Verfahren kann das Gehäuse direkt am Halbleiterkörper, etwa im
Waferverbund, oder direkt am Halbleiterchip hergestellt werden .
Die Trägerschicht kann dabei so strukturiert werden, dass die Trenngräben etwa frei von der Trägerschicht ist. Bei einem nachfolgenden Vereinzelungsschritt werden die Bauelemente somit lediglich durch die Trennung des Formkörpers und/oder der Verbindungsschicht und nicht notwendigerweise durch die Trennung der Trägerschicht vereinzelt, sodass mögliche
Metallreste aus der Trägerschicht, etwa Kupferpartikel, die beim Vereinzelungsprozess freigesetzt werden können, nicht in Richtung der Strahlungsdurchtrittsfläche der Bauelemente gelangen können. Der Formkörper kann aus einem migrationshindernden Material ausgebildet sein, so dass der Formkörper etwa als eine Barriereschicht wirkt, die eine mögliche Migration von Kupferatomen und Kupferionen
beispielsweise während des Betriebs des Bauelements in
Richtung der Strahlungsdurchtrittsflache verhindert.
In mindestens einer Ausführungsform eines Bauelements weist das Bauelement einen Halbleiterkörper und ein Gehäuse auf. Das Gehäuse ist aus einem zusammenhängenden Verbund aus einem Formkörper, einer Trägerschicht und einer ausgehärteten elektrisch isolierenden Verbindungsschicht gebildet. Das Bauelement weist auf einer der Trägerschicht zugewandten Rückseite des Halbleiterkörpers eine oder eine Mehrzahl von elektrischen Anschlussstellen zur elektrischen Kontaktierung des Halbleiterkörpers auf. Die elektrische Anschlussstelle beziehungsweise die Mehrzahl von elektrischen
Anschlussstellen ist zumindest bereichsweise in der zwischen dem Halbleiterkörper und der Trägerschicht angeordneten
Verbindungsschicht angeordnet und in lateralen Richtungen von der Verbindungsschicht insbesondere vollumfänglich umgeben. Die Verbindungsschicht weist insbesondere eine ausgehärtete Harzschicht oder eine ausgehärtete KlebstoffSchicht auf. Der Formkörper bedeckt Seitenflächen des Halbleiterkörpers, wobei der Formkörper in Draufsicht auf die Trägerschicht den
Halbleiterkörper vollumfänglich umgibt und mit der
Verbindungsschicht überlappt.
Insbesondere überlappt der Formkörper vollständig mit der Verbindungsschicht. Das heißt, in Draufsicht kann die
Verbindungsschicht den Formkörper vollständig bedecken und so den Formkörper in dieser Hinsicht mechanisch getragen. Auch kann der Formkörper die Seitenflächen des Halbleiterkörpers vollständig bedecken. Der Formkörper schließt dabei etwa mit dem Halbleiterkörper bündig ab.
Gemäß einer Ausführungsform des Bauelements weist der
Halbleiterkörper auf dessen Rückseite zwei elektrische
Anschlussstellen auf, von denen eine erste elektrische
Anschlussstelle mit einer ersten Halbleiterschicht eines ersten Ladungsträgertyps des Halbleiterkörpers elektrisch leitend verbunden ist und eine zweite elektrische
Anschlussstelle mit einer zweiten Halbleiterschicht eines zweiten Ladungsträgertyps des Halbleiterkörpers elektrisch leitend verbunden ist. Insbesondere weist der
Halbleiterkörper eine zwischen den Halbleiterschichten angeordnete aktive Schicht auf, die im Betrieb des
Bauelements etwa zur Emission oder zur Detektion von
elektromagnetischen Strahlungen eingerichtet ist. Der
Halbleiterkörper kann zur Verbesserung der Stromverteilung eine Mehrzahl von Anschlussstellen aufweisen, die einer gleichen elektrischen Polarität des Bauelements zugeordnet sind .
Die Trägerschicht ist insbesondere in mindestens zwei
voneinander lateral beabstandete, in Draufsicht mit der
Verbindungsschicht überlappende Teilbereiche unterteilt, wobei die Teilbereiche der Trägerschicht jeweils etwa mit einer der zwei Anschlussstellen elektrisch leitend verbunden sind. Die Teilbereiche der Trägerschicht können dabei jeweils eine Anschlusssäule aufweisen, die sich in der vertikalen Richtung insbesondere durch die Verbindungsschicht hindurch zu einer Anschlussstelle erstreckt. Dabei können die
Teilbereiche durch die Verbindungsschicht voneinander
elektrisch getrennt sein. Die Verbindungsschicht ist etwa in der lateralen Richtung teilweise zwischen den Anschlussstellen angeordnet und insbesondere einstückig ausgebildet .
Das vorstehend beschriebene Verfahren ist für die Herstellung eines hier beschriebenen Bauelements besonders geeignet. Im Zusammenhang mit dem Verfahren beschriebene Merkmale können daher auch für das Bauelement herangezogen werden und
umgekehrt .
Weitere Vorteile, bevorzugte Ausführungsformen und
Weiterbildungen des Verfahrens sowie des Bauelements ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 11 erläuterten Ausführungsbeispielen. Es zeigen:
Figuren 1 bis 7 verschiedene Verfahrensstadien eines
Ausführungsbeispiels für ein Verfahren zur Herstellung eines oder einer Mehrzahl von Bauelementen in schematischen Schnittansichten, und
Figuren 8 bis 11 weitere Ausführungsbeispiele für ein
Verfahren zur Herstellung eines oder einer Mehrzahl von Bauelementen in schematischen Schnittansichten.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur
Verdeutlichung übertrieben groß dargestellt werden.
In Figuren 1 bis 7 sind verschiedene Verfahrensstadien eines Ausführungsbeispiels für ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen 100 in schematischen
Schnittansichten dargestellt.
Es wird in der Figur 1 ein Verbundträger 90 bereitgestellt. Der Verbundträger 90 weist eine Trägerschicht 91, die etwa als eine Metallschicht bevorzugt als eine Metallfolie
ausgebildet ist, und eine auf der Trägerschicht 91
angeordnete Verbindungsschicht 92 auf. Die Verbindungsschicht 92 weist insbesondere ein teilausgehärtetes
Verbindungsmaterial auf. Die Verbindungsschicht 92 ist zunächst insbesondere zähflüssig, bevorzugt pastös und formbar ausgebildet. Beispielsweise kann die
Verbindungsschicht 92 einen Klebestoff aufweisen. Auch kann die Verbindungsschicht 92 ein Leiterplattenmaterial sein, das etwa ein mit Fasern, bevorzugt mit Glasfasern, verstärktes KunstStoffmatrixmaterial aufweist. Der Verbundträger 90 kann auch 3-, 4- oder mehrlagig ausgebildet sein. Die
Verbindungsschicht 92 ist dabei elektrisch isolierend
ausgebildet. Die Trägerschicht 91 ist elektrisch leitfähig ausgebildet und weist insbesondere ein Metall etwa Kupfer auf .
Die Trägerschicht 91 kann dabei als eine Kupferschicht, insbesondere als eine Kupferfolie bereitgestellt werden, wobei die Verbindungsschicht 92 durch Aufbringen eines
Haftvermittlers, etwa eines Klebestoffs, auf die
Trägerschicht 91 beispielsweise mit Hilfe eines
Beschichtungsverfahrens ausgebildet werden kann.
Alternativ wird der Verbundträger 90 als ein
Leiterplattenprepreg bereitgestellt. Das Prepreg weist eine als die Trägerschicht 91 ausgebildete Metallschicht, etwa in Form einer Kupferfolie, und eine als die Verbindungsschicht 92 ausgebildete elektrisch isolierende Schicht etwa aus einem Harzmaterial auf. Beispielsweise weist das Prepreg eine
Verbindungsschicht 92 aus einem teilausgehärteten Hoch-Tg- Epoxidharz auf, das insbesondere mit der Trägerschicht 91 aus einem Metall wie zum Beispiel Kupfer etwa vollflächig
kaschiert ist. Die Metallschicht kann dabei eine Kupferfolie sein, die eine vertikale Dicke insbesondere zwischen 18 pm und 250 pm aufweist. Tg bezeichnet dabei eine
Glasumwandlungstemperatur, bei der das Epoxidharzgefüge ab Erreichen dieser Temperatur weich und dehnbar wird. Unter einem Hoch-Tg-Wert wird insbesondere eine Temperatur zwischen 140° C und 210° C, etwa zwischen einschließlich 150° C und 210° C, oder zwischen einschließlich 180° C und 210° C verstanden. Bevorzugt weist die Verbindungssschicht 92 eine Tg größer oder gleich 180° C auf, sodass die
Verbindungsschicht 92 etwa beim Aufbringen des
Formkörpermaterials, zum Beispiel mittels Gießens, bei dem die Temperatur bis zu 180° C betragen kann, nicht erweicht.
Gemäß Figur 2 wird eine Mehrzahl von Halbleiterkörpern 10 auf den Verbundträger 90 aufgebracht. Der Halbleiterkörper 10 weist eine Strahlungsdurchtrittsfläche 11 und eine der
Strahlungsdurchtrittsfläche abgewandte Rückseite 12 auf. Die Strahlungsdurchtrittsfläche 11 kann durch eine Oberfläche eines Substrats 9, etwa eines Aufwachssubstrats 9 oder durch eine Oberfläche einer Halbleiterschicht 2 gebildet sein. Der Halbleiterkörper 10 weist auf der Rückseite 12
Anschlussstellen 70 zur elektrischen Kontaktierung des
Halbleiterkörpers 10 auf. Die Anschlussstellen 70 können dabei Teile von Anschlussschichten sein, die sich in den Halbleiterkörper 10 hinein erstrecken können. Beispielsweise weist der Halbleiterkörper 10 eine erste
Anschlussstelle 71 auf, die mit einer ersten
Halbleiterschicht 1 des Halbleiterkörpers elektrisch leitend verbunden ist, und eine zweite Anschlussstelle 72 auf, die mit einer zweiten Halbleiterschicht 2 des Halbleiterkörpers 10 elektrisch leitend verbunden ist. Der Halbleiterkörper 10 weist außerdem eine aktive Schicht 3 auf, die zwischen der ersten Halbleiterschicht 1 und der zweiten Halbleiterschicht 2 angeordnet ist, und im Betrieb des Bauelements zur Emission oder Detektion von elektromagnetischen Strahlungen in
sichtbaren, ultravioletten oder infraroten Spektralbereichen eingerichtet ist. Die Strahlungsdurchtrittsflache 11 kann unstrukturiert oder zur Erhöhung der Effizienz der
Strahlungsein- oder -auskopplung strukturiert sein. Die
Anschlussstellen 70, 71 und 72 können aus Kupfer ausgebildet oder mit Kupfer beschichtet sein.
Der Halbleiterkörper 10 kann als Teil eines ungehausten
Halbleiterchips ausgebildet sein. Ein ungehäuster
Halbleiterchip ist insbesondere frei von einem Gehäuse, das den Halbleiterkörper lateral umgibt. Auch kann der ungehäuste Halbleiterchip frei von einem Träger sein, der sich vom
Aufwachssubstrat unterscheidet. Alternativ kann der
Halbleiterkörper 10 eines ungehäusten Halbleiterchips auf einem Trägersubstrat 9 auf einem Aufwachssubstrat 9
angeordnet sein. Bei dem ungehäusten Halbleiterchip kann es sich um einen Saphir-Flipchip handeln. Es ist auch möglich, dass das Aufwachssubstrat in einem weiteren Verfahrensschritt von dem Halbleiterkörper entfernt wird, sodass das Bauelement 100 frei von einem Aufwachssubstrat ist.
Der ungehäuste Halbleiterchip kann ein Flipchip sein, bei dem die erste Halbleiterschicht 1 und die aktive Schicht 3 zur Freilegung der zweiten Halbleiterschicht 2 teilweise entfernt sind und die zweite Anschlussstelle 72 an einer freigelegten Oberfläche mit der zweiten Halbleiterschicht 2 elektrisch leitend verbunden ist. Alternativ kann der ungehäuste
Halbleiterchip eine Anschlussstelle aufweisen, die als Teil einer Anschlussschicht in Form einer Durchkontaktierung ausgebildet ist, wobei sich die Durchkontaktierung durch die erste Halbleiterschicht 1 und die aktive Schicht 3 hindurch zu der zweiten Halbleiterschicht 2 erstreckt und so mit der zweiten Halbleiterschicht 2 elektrisch verbunden ist. Die zweite Anschlussstelle 72 und/oder die Anschlussschicht können dabei in lateralen Richtungen von der ersten
Halbleiterschicht 1 und von der aktiven Schicht 3
vollumfänglich umschlossen sein und von diesen Schichten durch eine Isolierungsschicht elektrisch isoliert sein.
Die Halbleiterkörper 10 werden auf den Verbundträger 90 aufgebracht, sodass die Anschlussstellen 70 in die
teilausgehärtete Verbindungsschicht 92 des Verbundträgers 90 eindringen, wodurch die Halbleiterkörper 10 auf dem
Verbundträger 90 vorfixiert werden. Ein in der lateralen Richtung zwischen den Anschlussstellen 70 befindlichen
Zwischenraum kann dadurch teilweise oder vollständig mit einem Material der Verbindungsschicht 92 gefüllt sein.
In einem weiteren Verfahrensschritt wird die
Verbindungsschicht 92 zur Bildung eines festen, insbesondere dauerhaften Verbunds aus den Halbleiterkörpern 10 und dem Verbundträger 90 etwa durch eine thermische Behandlung ausgehärtet. Insbesondere bei einem mit Fasern, insbesondere mit Glasfasern, verstärkten Leiterplattenmaterial wie
Epoxidharz wird durch das Aushärten der Verbindungsschicht 92 eine dauerhafte mechanische Verbindung zwischen den Halbleiterkörpern 10 und dem Verbundträger 90 hergestellt, wobei die Halbleiterkörper 10 nach dem Aushärten etwa nur durch Zerstörung der Verbindungsschicht 92 von der
Trägerschicht 91 getrennt werden können. Nach dem Aushärten der Verbindungsschicht 92 werden somit die Positionen der Halbleiterkörper 10 auf dem Verbundträger 90 dauerhaft und insbesondere nicht mehr veränderbar fixiert.
In der Figur 3 wird nach dem Fixieren der Halbleiterkörper 10 ein Gehäusematerial, etwa in Form einer Vergussmasse zur Erzeugung eines Formkörpers 50 zum Beispiel mittels eines Gießverfahrens auf den Verbundträger 90 aufgebracht, sodass der Formkörper 50 Seitenflächen der Halbleiterkörper 10 teilweise oder vollständig bedeckt. Insbesondere werden
Zwischenräume zwischen den Halbleiterkörpern 10 mit dem
Formkörpermaterial befüllt. Das Formkörpermaterial kann dabei ein mit streuenden oder reflektierenden Partikeln gefülltes Formkörpermaterial sein. Insbesondre kann das
Formkörpermaterial mit den Partikeln hochgefüllt sein. Die Partikel können also etwa mindestens 60, beispielsweise mindestens 70 oder 80 % des Gesamtgewichts oder des
Gesamtvolumens des Formkörpermaterials ausmachen. Solches mit streuenden oder reflektierenden Partikeln hoch gefüllte
Formkörpermaterial lässt sich ohne Fixierung der
Halbleiterkörper 10 wegen der niedrigen Viskosität sowie des geringen Haftvermögens des Formkörpermaterials nur mit großem Aufwand auf Seitenflächen der Halbleiterkörper 10 aufbringen. Durch die Fixierung der Halbleiterkörper 10 vor dem Ausbilden des Formkörpers 50 kann ein etwa mit streuenden oder
reflektierenden Partikeln hoch gefülltes Formkörpermaterial beispielsweise mittels eines Folien assistierten Gießens vereinfacht auf den Verbundträger 90 aufgebracht werden, sodass das Formkörpermaterial zur Ausbildung des Formkörpers 10 an den Seitenflächen der Halbleiterkörper 20 ohne Weiteres anhaften kann.
In Figur 4 wird eine Mehrzahl von Ausnehmungen 93 jeweils durch die Trägerschicht 91 und die Verbindungsschicht 92 hindurch zur Freilegung der Anschlussstellen 70 ausgebildet. Mit anderen Worten weisen die Ausnehmungen 93 jeweils eine Bodenfläche auf, welche durch eine Oberfläche der
Anschlussstelle 70 gebildet ist. Abweichend von der Figur 4 ist es auch möglich, zur Freilegung etwa zweier oder mehrerer den verschiedenen elektrischen Polaritäten zugeordneter
Anschlussstellen 70 eines Halbleiterkörpers 10 lediglich eine gemeinsame Ausnehmung 93 auszubilden. Das heißt, in der gemeinsamen Ausnehmung 93 können die Anschlussstellen 70 eines Halbleiterkörpers 10 freigelegt werden.
In Figur 5 werden die Ausnehmungen 93 jeweils mit einem elektrisch leitfähigen Material zur Bildung einer Mehrzahl von Anschlusssäulen 80 aufgefüllt. Die Ausnehmungen 93 können dabei mit einem gleichen Material wie ein Material der
Trägerschicht 91 aufgefüllt sein. Zum Beispiel kann die
Trägerschicht 91 aus Kupfer ausgebildet sein. Insbesondere können die Ausnehmungen 93 mit Kupfer ausgefüllt sein. Auch können die Ausnehmungen 93 mit einem Material aufgefüllt sein, das sich von dem Material der Trägerschicht 91
unterscheidet. Unmittelbar nach dem Ausfüllen der
Ausnehmungen kann der Halbleiterkörper 10 beziehungsweise die Mehrzahl von Halbleiterkörpern 10 elektrisch kurzgeschlossen sein, da die in den Ausnehmungen 93 ausgebildeten
Anschlusssäulen 80 an die Trägerschicht 91 angrenzen und so mit dieser elektrisch verbunden sein können. Im Falle einer gemeinsamen Ausnehmung 93, in dem beide Anschlussstellen 70 eines Halbleiterkörpers 10 freigelegt sind, kann die gemeinsame Ausnehmung 93 beispielsweise mit Hilfe einer Trennstruktur oder einer Maske so ausgefüllt sein, dass die den verschiedenen Anschlussstellen 70 zugehörigen und in der gemeinsamen Ausnehmung 93 ausgebildeten Anschlusssäulen 80 voneinander elektrisch isoliert sind, wodurch der
Halbleiterkörper 10 unmittelbar nach dem Auffüllen der gemeinsamen Ausnehmung 93 elektrisch nicht kurzgeschlossen ist .
Es wird in der Figur 6 eine Mehrzahl von Zwischengräben 94 ausgebildet, wobei die Zwischengräben 94 jeweils zwischen zwei aufgefüllten Ausnehmungen 93 eines Halbleiterkörpers 10 ausgebildet werden. Insbesondere wird die Verbindungsschicht 92 in den Bereichen der Zwischengräben 94 freigelegt. Dadurch kann ein möglicher elektrischer Kurzschluss des jeweiligen Halbleiterkörpers 10 aufgehoben werden.
Gemäß Figur 6 wird außerdem eine Mehrzahl von Trenngräben 95 erzeugt, wobei sich die Trenngräben 95 durch die
Trägerschicht 91 hindurch insbesondere bis zu der oder in die Verbindungsschicht 92 erstrecken. In der lateralen Richtung sind die Trenngräben 95 jeweils zwischen zwei herzustellenden Bauelementen 100 beziehungsweise zwischen zwei Reihen von herzustellenden Bauelementen 100 ausgebildet. Die Bauelemente 100 können in einem nachfolgenden Verfahrensschritt entlang der Trenngräben 95 vereinzelt werden, sodass jedes Bauelement 100 einen Halbleiterkörpern 10 und ein Gehäuse 20 aufweist, wobei das Gehäuse 20 aus einem zusammenhängenden Verbund aus dem vereinzelten Formkörper 50, der vereinzelten
Trägerschicht 91 und der vereinzelten Verbindungsschicht 92 ausgebildet ist. Die Ausnehmungen 93, die Zwischengräben 94 und die Trenngräben 95 können beispielsweise mittels eines
Leiterplattenprozesses ausgebildet werden. Der
Leiterplattenprozess kann dabei zum Beipsiel Prozesse
umfassen, die bei der Herstellung von HDI (High-Densitiy- Interconnect ) Leiterplatten eingesetzt werden. Die
Ausnehmungen 93 beziehungsweise Gräben 94 und 95 in der
Trägerschicht 91 können dabei mittels eines mechanischen Verfahrens, etwa mittels Bohrens und/oder mittels eines
Laserverfahrens erzeugt werden. Insbesondere werden die
Ausnehmungen 93 durch ein mechanisches Verfahren etwa bis zu der Verbindungsschicht 92 geöffnet, woraufhin die
Ausnehmungen 93 etwa durch ein Laserverfahren, etwa durch Laserbohren, weiter vertieft werden, bis die Anschlussstellen 70 in den jeweiligen Ausnehmungen zumindest stellenweise freigelegt werden. Laserbohren ist ein besonders geeignetes Verfahren zur Erzeugung solcher Ausnehmungen, da die
Ausnehmungen 93 durch dieses Verfahren hinsichtlich deren Positionen und Größen ganz gezielt und präzise in kürzester Zeit erzeugt werden können. Es hat sich außerdem
herausgestellt, dass Kupferschichten beim Laserbohren als besonders geeignete Stoppschichten dienen können. Die
Anschlussstellen 70 sind daher bevorzugt aus Kupfer
ausgebildet oder bestehen aus diesem.
Die Trenngräben 95 werden insbesondere so ausgebildet, dass sich die Trenngräben 95 lediglich durch die Trägerschicht 91 und nicht durch die Verbindungsschicht 92 oder den Formkörper 50 hindurch erstrecken. Bei der Vereinzelung in eine Mehrzahl von Halbleiterbauelementen 100 werden somit lediglich der Formkörper 50 und/oder die Verbindungsschicht 92 entlang der Trenngräben 95 getrennt, wodurch verhindert wird, dass eventuell Metallreste, etwa Kupferreste aus der Trägerschicht 91 in Richtung des Halbleiterkörpers 10 gelangen können.
Die Ausnehmungen 93, die Zwischengräben 94 oder die
Trenngräben 95 können jeweils eine Innenwand mit Trennspuren aufweisen. Insbesondere können alle Innenwände der Gräben 93, der Zwischengräben 94 und/oder der Trenngräben 95 Trennspuren aufweisen. Unter Trennspuren werden Spuren etwa auf der
Innenwand der jeweiligen Ausnehmung verstanden, die etwa bei der Ausbildung der Ausnehmung entstanden sind. Solche Spuren können charakteristische Spuren eines entsprechenden
Bearbeitungsprozesses sein. Die Trennspuren können außerdem in Form von mit elektrisch leitfähigen Material gefüllten Rillen oder durchtrennten Glasfaserbündeln auf der Innenwand der Ausnehmung vorliegen.
In Figur 7 ist eine Mehrzahl von vereinzelten Bauelementen 100 insbesondere in Form von CSPs (Chip-size Packages) dargestellt. Jedes Bauelement 100 weist einen
Halbleiterkörper 10 und ein Gehäuse 20 auf, wobei der
Halbleiterkörper 10 in lateralen Richtungen von dem Gehäuse 20 vollumfänglich umgeben ist. Insbesondere sind die
Seitenflächen des Halbleiterkörpers 10 von dem Formkörper 50 des Gehäuses 20 vollständig bedeckt. In Draufsicht auf die Trägerschicht 91 überlappt der Formkörper 50 zumindest teilweise mit der Verbindungsschicht 92. Insbesondere
überlappt der Formkörper 50 in Draufsicht auf die
Trägerschicht 91 vollständig mit der Verbindungsschicht 92 und/oder vollständig mit der Trägerschicht 91. Der Formkörper 50 wird somit von der Verbindungsschicht 92 und/oder von der Trägerschicht 91 mechanisch getragen. In der vertikalen Richtung schließt der Formkörper 50 insbesondere mit dem Halbleiterkörper 10 bündig ab. In der Figur 7 schließt der Formkörper 50 in der lateralen Richtung sowohl mit der Verbindungsschicht 92 als auch mit der
Trägerschicht 91 ab. Die Trägerschicht 91 des Gehäuses 20 ist etwa in einen ersten Teilbereich 81 und in einem zweiten Teilbereich 82 unterteilt, wobei die Teilbereiche 81 und 82 durch einen Zwischengraben 94 in der lateralen Richtung voneinander räumlich getrennt sind. Die Teilbereiche 81 und 82 umfassen dabei jeweils eine oder eine Mehrzahl von
Anschlusssäulen 80 und erstrecken sich insbesondere durch die Verbindungsschicht 92 hindurch zu einer ersten
Anschlussstelle 71 beziehungsweise zu einer zweiten
Anschlussstelle 72, um jeweils einen elektrischen Kontakt mit der jeweiligen Anschlussstelle 71 beziehungsweise 72 zu bilden. Die Anschlussstellen 71 und 72 weisen jeweils eine Verbindungsebene mit der Trägerschicht 91 auf, wobei sich die Verbindungsebene innerhalb der Verbindungsschicht 92, also nicht an einem Rand oder an einer Oberfläche der
Verbindungsschicht 92, befindet. In der Figur 7 sind die Anschlusssäulen 80, so wie sie in der Figur 5 dargestellt sind, nicht dargestellt.
In Draufsicht überlappt die Verbindungsschicht 92 sowohl mit dem ersten Teilbereich 81 als auch mit dem zweiten
Teilbereich 82 der Trägerschicht 91. Insbesondere weist die Verbindungsschicht 92 einen Zwischenbereich auf, der in der lateralen Richtung zwischen der ersten Anschlussstelle 71 und der zweiten Anschlussstelle 72 angeordnet ist, wobei der Zwischenbereich der Verbindungsschicht 92 in Draufsicht den Zwischengraben 94 lateral überbrückt und dabei etwa einen Großteil des Zwischengrabens, insbesondere den kompletten Zwischengraben 94 überdeckt. Durch diesen Zwischenbereich der Verbindungsschicht 92 ist das Bauelement 100 insbesondere an der Stelle des Zwischengrabens 94 frei von einer mechanischen Schwachstelle, wodurch das Bauelement 100 insgesamt besonders mechanisch stabil ausgebildet ist.
In Figur 8 ist eine Mehrzahl von vereinzelten Bauelementen gemäß eines weiteren Ausführungsbeispiels für ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen 100 in
Schnittansicht dargestellt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 7 dargestellten Ausführungsbeispiel. Im Unterschied hierzu weist das Gehäuse 20 eine Seitenfläche mit einer Stufe auf, wobei die Stufe von der Verbindungsschicht 92 und der Trägerschicht 91 gebildet ist. Dabei ragt die Verbindungsschicht 92 in der lateralen Richtung über die Trägerschicht 91 hinaus. In Draufsicht sind die Teilbereiche 81 und 82 der Trägerschicht 91 von der
Verbindungsschicht 92 und dem Halbleiterkörper 10 zusammen vollständig überdeckt. Dadurch kann sichergestellt werden, dass die Trägerschicht 91 bei der Vereinzelung in eine
Mehrzahl von Bauelementen 100 nicht durchgetrennt wird, wodurch die Gefahr einer Ablagerung von Metallresten, insbesondere von Kupferresten, etwa auf der
Strahlungsdurchtrittsfläche weitgehend verhindert wird. Auch kann dadurch eine mögliche Migration von Kupferatomen oder Kupferionen in Richtung der Strahlungsaustrittsfläche etwa während des Betriebs des Bauelements minimiert werden. Eine Gefahr etwa bezüglich einer Kupferkontamination kann somit minimiert werden.
Das in der Figur 9 dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 2 dargestellten Ausführungsbeispiel. Im Unterschied hierzu wird die Mehrzahl von Halbleiterkörpern 10 in Form eines gemeinsamen Halbleiterverbunds auf den Verbundträger 90 aufgebracht. Der Halbleiterverbund wird in einem nachfolgenden Schritt in eine Mehrzahl von nebeneinander angeordneten Halbleiterkörpern 10 strukturiert. In der Figur 10 werden durch die Strukturierung entstandene Zwischenräume zwischen den Halbleiterkörpern 10 mit einem Formkörpermaterial aufgefüllt beziehungsweise vergossen. Das in der Figur 10 dargestellte
Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 5 dargestellten Ausführungsbeispiel für ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen 100.
Das in der Figur 11 dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 6 dargestellten Ausführungsbeispiel. Im Unterschied hierzu wird verdeutlicht, dass die zwei Anschlussstellen 70 des jeweiligen
Halbleiterkörpers 10 durch eine gemeinsame Ausnehmung 93 freigelegt werden können, wobei die gemeinsame Ausnehmung 93 in einem nachfolgenden Verfahrensschritt beispielsweise mittels einer Maske oder einer Trennstruktur so ausgefüllt werden kann, dass zwei voneinander räumlich getrennte
Anschlusssäulen 80 ausgebildet werden können. Die
Anschlusssäulen 80 können dabei durch einen Zwischengraben 94, der etwa Teil der gemeinsamen Ausnehmung 93 ist,
voneinander lateral beabstandet sein, wobei die
Anschlusssäulen 80 jeweils etwa mit einer der
Anschlussstellen 70 auf der Rückseite 12 des
Halbleiterkörpers 10 elektrisch leitend verbunden sind.
Die Ausbildung eines festen statt temporären Verbunds aus dem Halbleiterkörper und den Verbundträger vor dem Elnhausen des Halbleiterkörpers erlaubt die Verwendung mechanisch stabiler und hochtemperaturstabiler Gehäusematerialien für ein Gehäuse für den Halbleiterkörper, insbesondere die Verwendung von einem mit Fremdpartikeln hochgefüllten Gehäusematerial, das etwa mittels eines Folien assistierten Gießen (englisch: foil assisted molding) ohne großen Aufwand und effizient auf den Halbleiterkörper aufgebracht werden kann.
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Bauelements (100) aufweisend einen Halbleiterkörper (10) mit folgenden
Verfahrensschritten:
a) Bereitstellen des Halbleiterkörpers (10), der eine
Strahlungsdurchtrittsflache (11) und eine der
Strahlungsdurchtrittsflache abgewandte Rückseite (12) aufweist, wobei der Halbleiterkörper auf der Rückseite eine Anschlussstelle (70) zur elektrischen Kontaktierung des Halbleiterkörpers (10) aufweist,
b) Bereitstellen eines Verbundträgers (90) mit einer
Trägerschicht (91) und einer auf die Trägerschicht (91) aufgebrachten teilausgehärteten Verbindungsschicht (92), c) Aufbringen des Halbleiterkörpers (10) auf den
Verbundträger (90), sodass die Anschlussstelle (70) in die teilausgehärtete Verbindungsschicht (92) eindringt, d) Aushärten der Verbindungsschicht (92) zur Bildung eines festen Verbunds aus dem Halbleiterkörper (10) und dem Verbundträger (90),
e) Aufbringen eines Formkörpermaterials auf den
Verbundträger zur Bildung eines Formkörpers (50) nach dem Aushärten der Verbindungsschicht, wobei der
Formkörper Seitenflächen (13) des Halbleiterkörpers bedeckt ,
f) Ausbilden einer Ausnehmung (93) durch die Trägerschicht (91) und die Verbindungsschicht (92) hindurch zur
Freilegung der Anschlussstelle (70), und
g) Auffüllen der Ausnehmung (93) mit einem elektrisch
leitfähigen Material, sodass das elektrisch leitfähige Material in elektrischen Kontakt mit der Anschlussstelle (70) und der Trägerschicht (91) steht.
2. Verfahren nach Anspruch 1,
bei dem die Verbindungsschicht (92) aus einem mit Fasern verstärkten Harzmaterial gebildet ist und mit der als
Metallfolie ausgebildeten Trägerschicht (91) vollflächig kaschiert ist.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Trägerschicht (91) eine Kupferfolie ist und die Verbindungsschicht (92) eine mit Glasfasern verstärkte
Epoxidharzschicht ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Trägerschicht (91) als Kupferschicht
bereitgestellt wird und die Verbindungsschicht (92) mittels Aufbringens eines Klebstoffs auf die Trägerschicht (91) ausgebildet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Formkörpermaterial in Form einer Vergussmasse bereitgestellt wird und der Formkörper (50) mittels eines Gießverfahrens ausgebildet wird, sodass der Formkörper die Seitenflächen des Halbleiterkörpers (10) bedeckt.
6. Verfahren nach dem vorhergehenden Anspruch,
bei dem der Formkörper (50) mittels Folien assistierten
Gießens ausgebildet wird, wobei der Halbleiterkörper (10) in lateraler Richtung vollumfänglich von dem Formkörper (50) umgeben wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (10) auf der Rückseite (12) zwei elektrische Anschlussstellen (70) aufweist, die
unterschiedlichen elektrischen Polaritäten des Halbleiterkörpers (10) zugehörig sind, wobei im Schritt f) zwei voneinander lateral beabstandete Ausnehmungen (93) durch die Trägerschicht (91) und die Verbindungsschicht (92) hindurch zur Freilegung der Anschlussstellen (70) ausgebildet werden .
8. Verfahren nach dem vorhergehenden Anspruch,
bei dem der Halbleiterkörper (10) unmittelbar nach dem
Ausfüllen der Ausnehmungen (93) elektrisch kurzgeschlossen ist und ein Zwischengraben (94) in einem nachfolgenden
Schritt zwischen den ausgefüllten Ausnehmungen (93) so ausgebildet wird, dass der elektrische Kurzschluss durch den Zwischengraben (94) aufgehoben wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Ausnehmung (93) mit einem gleichen Material wie das Material der Trägerschicht (91) aufgefüllt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Anschlussstelle (70) aus Kupfer ausgebildet oder mit Kupfer beschichtet ist, die Trägerschicht (91) aus Kupfer ausgebildet ist und die Ausnehmung (93) mit Kupfer befüllt wird .
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (10) als Teil eines ungehäusten Halbleiterchips mit zwei elektrischen Anschlussstellen auf der Rückseite (12) bereitgestellt wird und das Bauelement (100) nach der Fertigstellung ein Gehäuse (20) für den
Halbleiterkörper (10) aufweist, wobei das Gehäuse (20) aus einem zusammenhängenden Verbund aus dem Formkörper (50), der Trägerschicht (91) und der Verbindungsschicht (92)
ausgebildet wird.
12. Verfahren nach einem der vorhergehenden Ansprüche zur Herstellung einer Mehrzahl von solchen Bauelementen (100), bei dem
- eine Mehrzahl von Halbleiterkörpern (10) auf dem
Verbundträger (90) aufgebracht wird, wobei die
Anschlussstellen (70) der Halbleiterkörper (10) in die teilausgehärtete Verbindungsschicht (92) eindringen,
- Trenngräben (95) in lateraler Richtung zwischen den
Halbleiterkörpern (10) und in vertikaler Richtung durch die Trägerschicht (91) hindurch erzeugt werden,
- die Bauelemente (100) entlang der Trenngräben (95)
vereinzelt werden, sodass jedes Bauelement (100) einen von den Halbleiterkörpern (10) und ein Gehäuse (20) aufweist, wobei das Gehäuse (20) aus einem
zusammenhängenden Verbund aus dem Formkörper (50), der Trägerschicht (91) und der Verbindungsschicht (92) gebildet ist.
13. Bauelement (100) mit einem Halbleiterkörper (10) und einem Gehäuse (20), bei dem
- das Gehäuse (20) aus einem zusammenhängenden Verbund aus einem Formkörper (50), einer Trägerschicht (91) und einer ausgehärteten elektrisch isolierenden
Verbindungsschicht (92) gebildet ist,
- das Bauelement eine elektrische Anschlussstelle (70) zur elektrischen Kontaktierung des Halbleiterkörpers (10) auf einer der Trägerschicht (91) zugewandten Rückseite (12) des Halbleiterkörpers (10) aufweist,
- die elektrische Anschlussstelle (70) in der zwischen dem Halbleiterkörper (10) und der Trägerschicht (91) angeordneten Verbindungsschicht (92) angeordnet und in lateralen Richtungen von der Verbindungsschicht (92) vollumfänglich umgeben ist,
- der Formkörper (50) Seitenflächen des
Halbleiterkörpers (10) bedeckt, wobei der Formkörper (50) in Draufschicht auf die Trägerschicht (91) den Halbleiterkörper (10) vollumfänglich umgibt und mit der Verbindungsschicht (92) überlappt.
14. Bauelement (100) nach dem vorhergehenden Anspruch, bei dem der Halbleiterkörper (10) auf der Rückseite (12) zwei elektrische Anschlussstellen (70) aufweist, von denen eine erste elektrische Anschlussstelle (71) mit einer ersten
Halbleiterschicht (1) eines ersten Ladungsträgertyps des Halbleiterkörpers (10) elektrisch leitend verbunden ist und eine zweite elektrische Anschlussstelle (72) mit einer zweiten Halbleiterschicht (2) eines zweiten Ladungsträgertyps des Halbleiterkörpers (10) elektrisch leitend verbunden ist, wobei die Trägerschicht (91) in zwei voneinander lateral beanstandete, in Draufsicht mit der Verbindungsschicht (92) überlappende Teilbereiche (81, 82) unterteilt ist, die jeweils mit einer der zwei Anschlussstellen (71, 72)
elektrisch verbunden sind.
15. Bauelement (100) nach einem der Ansprüche 13 bis 14, bei dem der Formkörper (50) in Draufsicht mit der
Verbindungsschicht (92) überlappt und so von der
Verbindungsschicht (92) mechanisch getragen wird.
16. Bauelement (100) nach einem der Ansprüche 13 bis 15, bei dem die Anschlussstelle (70) aus Kupfer ausgebildet oder mit Kupfer beschichtet ist und die Trägerschicht (91) aus Kupfer ausgebildet ist, wobei sich die elektrische
Anschlussstelle (70) und die Trägerschicht (91) in die Verbindungsschicht (92) zur Bildung eines elektrischen Kontakts erstrecken.
PCT/EP2016/067316 2015-07-28 2016-07-20 Verfahren zur herstellung eines bauelements und ein bauelement WO2017016957A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/747,447 US10903406B2 (en) 2015-07-28 2016-07-20 Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body
JP2018504259A JP2018523310A (ja) 2015-07-28 2016-07-20 構成素子の製造方法および構成素子
CN201680043905.4A CN107924977B (zh) 2015-07-28 2016-07-20 用于制造器件的方法和器件
US17/126,125 US20210104653A1 (en) 2015-07-28 2020-12-18 Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015214219.1 2015-07-28
DE102015214219.1A DE102015214219A1 (de) 2015-07-28 2015-07-28 Verfahren zur Herstellung eines Bauelements und ein Bauelement

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/747,447 A-371-Of-International US10903406B2 (en) 2015-07-28 2016-07-20 Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body
US17/126,125 Division US20210104653A1 (en) 2015-07-28 2020-12-18 Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body

Publications (1)

Publication Number Publication Date
WO2017016957A1 true WO2017016957A1 (de) 2017-02-02

Family

ID=56464220

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/067316 WO2017016957A1 (de) 2015-07-28 2016-07-20 Verfahren zur herstellung eines bauelements und ein bauelement

Country Status (5)

Country Link
US (2) US10903406B2 (de)
JP (1) JP2018523310A (de)
CN (1) CN107924977B (de)
DE (1) DE102015214219A1 (de)
WO (1) WO2017016957A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
KR102417584B1 (ko) * 2018-10-31 2022-07-05 니치아 카가쿠 고교 가부시키가이샤 발광 장치, 발광 모듈, 발광 장치 및 발광 모듈의 제조 방법
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102022102431A1 (de) * 2022-02-02 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2221885A1 (de) * 2007-11-19 2010-08-25 Panasonic Corporation Halbleiterleuchtbauelement und verfahren zur herstellung eines halbleiterleuchtbauelements
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20130026518A1 (en) * 2011-01-28 2013-01-31 Seoul Opto Device Co., Ltd. Wafer level led package and method of fabricating the same
US20140061682A1 (en) * 2012-08-30 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
DE102013202906A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3574025B2 (ja) 2000-01-31 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
JP3510839B2 (ja) 2000-03-28 2004-03-29 三洋電機株式会社 半導体装置およびその製造方法
JP3540770B2 (ja) 2000-06-09 2004-07-07 三洋電機株式会社 光照射装置の製造方法
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP3876250B2 (ja) 2003-06-24 2007-01-31 スタンレー電気株式会社 表面実装型半導体電子部品および製造方法
JP2006066868A (ja) 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP5447928B2 (ja) 2009-06-17 2014-03-19 株式会社エレメント電子 実装基板およびそれを用いた薄型発光装置の製造方法
DE102010046257A1 (de) 2010-09-22 2012-03-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP5657591B2 (ja) 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
JP5840388B2 (ja) 2011-06-01 2016-01-06 日東電工株式会社 発光ダイオード装置
JP5744643B2 (ja) * 2011-06-28 2015-07-08 シチズン電子株式会社 発光装置の製造方法
US9269873B2 (en) 2012-03-13 2016-02-23 Citizen Holdings Co., Ltd. Semiconductor light emitting device and method for manufacturing same
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
JP5915519B2 (ja) 2012-12-27 2016-05-11 株式会社デンソー 音像定位装置、及び、プログラム
DE102013206225A1 (de) 2013-04-09 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
JP6394052B2 (ja) 2013-05-13 2018-09-26 日亜化学工業株式会社 発光装置及びその製造方法
TWI661578B (zh) 2013-06-20 2019-06-01 晶元光電股份有限公司 發光裝置及發光陣列
DE102014112540A1 (de) 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2221885A1 (de) * 2007-11-19 2010-08-25 Panasonic Corporation Halbleiterleuchtbauelement und verfahren zur herstellung eines halbleiterleuchtbauelements
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20130026518A1 (en) * 2011-01-28 2013-01-31 Seoul Opto Device Co., Ltd. Wafer level led package and method of fabricating the same
US20140061682A1 (en) * 2012-08-30 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
DE102013202906A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements

Also Published As

Publication number Publication date
US20180219145A1 (en) 2018-08-02
US20210104653A1 (en) 2021-04-08
JP2018523310A (ja) 2018-08-16
CN107924977B (zh) 2020-03-06
US10903406B2 (en) 2021-01-26
CN107924977A (zh) 2018-04-17
DE102015214219A1 (de) 2017-02-02

Similar Documents

Publication Publication Date Title
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102007041926B4 (de) Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102011000751A1 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102014108368A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102016106137A1 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2012038127A1 (de) Multifunktionssensor als pop-mwlp
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014100772A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102016103585A1 (de) Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
DE102017215797A1 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16741035

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15747447

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2018504259

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16741035

Country of ref document: EP

Kind code of ref document: A1