CN107924977B - 用于制造器件的方法和器件 - Google Patents

用于制造器件的方法和器件 Download PDF

Info

Publication number
CN107924977B
CN107924977B CN201680043905.4A CN201680043905A CN107924977B CN 107924977 B CN107924977 B CN 107924977B CN 201680043905 A CN201680043905 A CN 201680043905A CN 107924977 B CN107924977 B CN 107924977B
Authority
CN
China
Prior art keywords
layer
semiconductor body
carrier
semiconductor
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680043905.4A
Other languages
English (en)
Other versions
CN107924977A (zh
Inventor
马丁·翁特比格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107924977A publication Critical patent/CN107924977A/zh
Application granted granted Critical
Publication of CN107924977B publication Critical patent/CN107924977B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1163—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Abstract

提出一种用于制造器件(100)的方法，所述器件具有半导体本体(10)和复合载体(90)，其中半导体本体具有后侧的联接点，所述后侧的联接点嵌入部分硬化的连接层(92)中，其中在将用于构成器件的成形体(50)的成形体材料施加到复合载体上并且固定在半导体本体上之前，硬化连接层，以形成由半导体本体和复合载体构成的牢固的复合件。此外，提出一种器件，所述器件尤其通过这种方法制造，其中成形体(50)覆盖半导体本体(10)的侧面，在载体层(91)的俯视图中全环周地包围成形体并且与连接层(92)重叠。

Description

用于制造器件的方法和器件
相关申请的交叉参引
本申请要求德国专利申请10 2015 214 219.1的优先权，其公开内容借此通过参考并入本文。
技术领域
提出一种用于制造器件的方法和一种器件。
背景技术
在将壳体直接构成在半导体芯片上时通常出现如下困难：半导体芯片例如在浇注法期间不充分地固定，或者壳体材料由于高浓度的包含在壳体材料中的杂质颗粒不充分地附着在半导体芯片的侧面上。制成的器件通常也承受从半导体芯片中的不充分的散热以及承受关于在壳体的接触结构和半导体芯片的接触结构之间的机械连接的潜在的薄弱点。
发明内容
一个目的是：提出用于制造一个器件或多个器件的简化的且同时有效的方法。另一目的是：提出一种具有高的机械稳定性的可简单制造的器件。
根据用于制造器件的方法的至少一个实施方式，提供半导体本体。半导体本体在早期的方法阶段中是半导体芯片的一部分。半导体芯片优选是具有半导体本体的蓝宝石半导体芯片，所述半导体本体设置在蓝宝石衬底上和/或例如借助于覆层方法外延地沉积到蓝宝石衬底上。特别地，半导体芯片在早期的方法阶段中没有壳体。半导体芯片也能够没有下述载体，所述载体例如在随后的方法步骤中不从半导体本体移除，并且尤其与生长衬底不同。也能够提供多个这种半导体本体。半导体本体也能够是半导体复合件的一部分，其中半导体复合件在稍后的方法步骤中能够分割成多个半导体本体。
半导体本体具有辐射透射面和背离辐射透射面的后侧。将辐射透射面理解为如下表面：电磁辐射在其从器件中耦合输出或由器件吸收之前穿过所述表面透射。如果半导体本体例如设置在辐射可穿透的衬底、例如蓝宝石衬底上，那么半导体本体的后侧同样能够构成为辐射透射面。但是，这不表示：在此电磁辐射仅通过辐射透射面耦合输入或耦合输出。更确切地说，也可行的是：半导体本体具有侧面，电磁辐射能够穿过所述侧面透射。半导体本体的后侧和/或辐射透射面能够分别是半导体本体的半导体层的表面或例如设置在半导体本体上的另一层的表面。半导体本体尤其在后侧上具有一个或多个联接点，用于电接触半导体本体。联接点例如能够是联接层的突出于后侧的部分，其中联接层能够延伸进入到半导体本体中。特别地，半导体本体在后侧上具有至少两个彼此间隔开且与不同电极性相关联的联接点，所述联接点分别例如与半导体本体的半导体层导电连接。
器件尤其具有辐射出射面或辐射入射面，在所述辐射出射面或辐射入射面上电磁辐射例如从器件中耦合输出或者耦合输入到器件中。辐射出射面或辐射入射面能够通过半导体本体的辐射透射面形成。替选地，辐射出射面或辐射入射面能够是辐射可穿透的衬底的表面、例如蓝宝石衬底的表面，或者是设置在半导体本体上的保护层的表面。
根据方法的至少一个实施方式，提供复合载体。复合载体例如具有载体层和设置在载体层上且尤其部分硬化的连接层。将部分硬化的连接层理解为如下层，所述层的材料例如开始干燥，但是尚未硬化。
复合载体能够是电路板半固化片。半固化片例如具有金属层作为载体层和连接层，所述金属层例如呈金属薄膜的形式，并且所述连接层例如由电路板材料构成。连接层在此能够具有用纤维强化的基体材料并且例如是用玻璃纤维强化的树脂层。替选地，为了构成复合载体，能够提供金属层，例如尤其呈纯铜薄膜的形式的铜层，其中连接层施加到金属层上，所述粘接层例如呈具有粘接剂的粘接层的形式。
根据方法的至少一个实施方式，将一个半导体本体或多个半导体本体施加到复合载体上，使得一个联接点或多个联接点至少部分地或完全地进入到部分硬化的连接层中。如果半导体本体在其后侧上具有多个联接点，那么联接点同样能够部分地或完全地嵌入到连接层中，使得一个联接点或多个联接点在横向方向上由连接层大致全环周地包围。
将横向方向理解为如下方向，所述方向尤其平行于半导体本体的主延伸面伸展。将竖直方向理解为如下方向，所述方向大致垂直于主延伸面定向。
根据方法的至少一个实施方式，完全地硬化连接层，以形成牢固的且大致持久的复合件，所述复合件由半导体本体和复合载体构成。这就是说，半导体本体能够通过硬化连接层与载体层牢固地连接，使得半导体本体例如仅通过不可逆地破坏连接层与载体层分开。硬化例如能够通过热处理进行。由此能够避免一个半导体本体或多个半导体本体在随后的方法步骤中模糊。因此可行的是：将多种热稳定的且成本适宜的材料例如用于直接在半导体本体上构成用于壳体的成形体，所述材料在热应力下在强机械负荷的情况下也保持所需要的强度。
根据方法的至少一个实施方式，将成形体材料、例如塑料施加到复合载体上，尤其围绕半导体本体施加，以形成成形体，使得半导体本体的侧面由成形体覆盖。成形体材料能够是电绝缘材料，所述电绝缘材料尤其能够借助白色颗粒、例如借助散射性的和反射性的氧化钛或氧化硅颗粒填充。成形体材料例如在半导体本体的侧部上施加到复合载体上，使得连接层在竖直方向上处于成形体和载体层之间。特别地，成形体材料以囊封料的形式存在，所述囊封料优选借助于浇注法尤其在压力作用下施加到复合载体上，并且围绕一个半导体本体或多个半导体本体施加。成形体材料能够施加成，使得辐射透射面保持没有成形体材料，而半导体芯片的侧面至少部分地或尤其完全地由成形体材料覆盖。这种成形体附着在半导体本体的侧面上并且例如由复合载体、尤其硬化的连接层机械承载。
通常，将浇注法理解为如下方法，借助所述方法能够将模塑料优选在压力作用下根据预设的形状构成并且在需要的情况下硬化。特别地，术语“浇注法”包括浇注(英文：molding)、薄膜辅助浇注(英文：foil assisted molding)、喷射浇注(英文：injectionmolding)、注塑(英文：Transfer Molding)和模压成型(英文：compression molding)。
根据方法的至少一个实施方式，构成穿过载体层和连接层的一个凹部，以露出一个联接点，尤其以露出多个联接点。也能够构成穿过载体层和连接层的多个凹部，以露出多个联接点。一个凹部或多个凹部能够用导电材料填充，使得导电材料与一个联接点或多个联接点电接触。导电材料在此能够与载体层的材料相同或与其不同。特别地，一个凹部或多个凹部用导电材料填充，使得凹部中的导电材料分别形成联接柱，所述联接柱尤其将半导体本体的后侧上的联接点与载体层电连接。特别地，将凹部完全地填充，使得联接柱与载体层平接。在联接柱上和/或在载体层上能够施加焊料层。随后能够将焊料层精制。
将柱通常理解为具有竖直高度、横向宽度和横向横截面的几何结构，其中横向横截面沿着竖直方向、即沿着高度具有基本上不变的形状，并且其中横截面的面积沿着竖直方向尤其不突变。就该意义而言的柱尤其一件式地构成，并且例如能够在唯一的方法步骤中制造。例如，柱的横向横截面具有圆形的、多边形的、椭圆形的形状或其他的形状。关于高度与宽度的纵横比能够在0.1和10之间、例如在0.3和3之间、或更大，其中包括边界值。横截面的面积沿着竖直方向突变、例如在几何结构的侧面上具有台阶的几何结构通常归于复合件，所述复合件由两个或更多个在单独的方法步骤中制造的子层构成，并且毫无疑问地不应理解为在此描述的柱。
根据方法的至少一个实施方式，半导体本体在填充一个凹部或多个凹部之后立即暂时电短路。在随后的步骤中，能够在填充的凹部之间构成中间沟槽，使得通过中间沟槽消除电短路。特别地，产生穿过载体层的中间沟槽，使得例如在中间沟槽的区域中露出连接层。载体层能够通过中间沟槽划分成两个子区域，其中子区域与要制造的器件的不同的电极性相关联。载体层的子区域分别例如与半导体本体的后侧上的联接点电连接，由此要制造的器件在后侧、即经由载体层的后侧能够从外部电接触，进而构成为可表面安装的器件。
在用于制造一个或多个器件的方法的至少一个实施方式中，提供一个半导体本体或多个半导体本体。半导体本体具有辐射透射面和背离辐射透射面的后侧。半导体本体在后侧的侧部上具有用于电接触半导体本体的一个或多个联接点。提供复合载体，所述复合载体具有载体层和设置在载体层上的部分硬化的连接层。在随后的步骤中，将半导体本体施加到复合载体上，使得一个联接点或多个联接点进入到部分硬化的连接层中。为了固定一个半导体本体或多个半导体本体，硬化连接层，以形成由一个半导体本体或多个半导体本体和连接载体构成的牢固的、例如持久的复合件。在连接层硬化之后，将成形体材料施加到复合载体上，例如围绕一个半导体本体或多个半导体本体施加，以形成成形体，使得一个半导体本体的或多个半导体本体的侧面由成形体覆盖。为了建立在一个联接点或多个联接点和载体层之间的电接触，产生穿过载体层和连接层的至少一个或多个凹部，使得露出一个联接点或多个联接点。一个凹部或多个凹部能够用导电材料填充，使得导电材料与一个联接点或多个联接点和载体层电接触。
通过使用部分硬化的连接层，能够将一个半导体本体或多个半导体本体施加并且简单地预先固定到复合载体上。通过硬化连接层，构成牢固的且持久的进而非暂时的复合件，所述复合件由复合载体和一个半导体本体或多个半导体本体构成，使得例如在另外的工艺步骤期间完全地或几乎完全地禁止一个半导体本体或多个半导体本体的模糊(Verschwimmen)。
通过固定，例如借助于浇注法、尤其借助于薄膜辅助浇注能够简化地并且可靠地借助成形体材料环绕浇注一个半导体本体或多个半导体本体。在此，成形体材料能够是用白色颗粒高度填充的囊封材料，所述囊封材料由于其低的粘性通常仅能够以大的耗费借助于常规的方法施加到半导体本体的横向面上。将用白色颗粒高度填充的材料理解为如下材料，所述材料具有基体材料和嵌入到基体材料中的白色颗粒，其中白色颗粒共计占高度填充的材料的至少60重量或体积％，例如至少70重量或体积％或至少80重量或体积％。通过固定一个半导体本体或多个半导体本体，能够将高度填充的材料借助于浇注法、优选借助于薄膜辅助浇注在没有大的耗费的情况下施加到半导体本体的横向面上，以构成成形体。通过将半导体本体固定在连接层中，还能够尽可能地避免潜在的机械薄弱点，所述机械薄弱点在常规的连接方法、例如烧结、粘接或焊接中出现。由于通过硬化尤其保留在制成的器件上的连接层来固定半导体本体，例如能够放弃热转移薄膜。
根据方法的至少一个实施方式，连接层由用纤维强化的树脂材料形成。在此，连接层能够借助例如构成为金属薄膜的载体层整面地包覆。复合载体能够具有多个这种连接层和载体层。特别地，复合载体是电路板半固化片，所述电路板半固化片构成为复合叠层，所述复合叠层具有至少一个部分硬化的环氧树脂层，所述环氧树脂层具有高Tg值，即具有大致在140℃和210℃之间或在150℃和210℃之间、优选在180℃和210℃之间的玻璃转化温度。特别地，复合载体是用铜薄膜整面包覆的环氧树脂层，其中环氧树脂层例如用玻璃纤维强化。
根据方法的至少一个实施方式，成形体由例如用白色颗粒高度填充的成形体颗粒构成，其中成形体优选借助于薄膜辅助浇注构成。特别地，整个半导体本体由此在横向方向上全环周地由成形体包围。已经证实：薄膜辅助浇注是用于将高度填充的成形体材料施加到预先固定的半导体本体或半导体芯片上的尤其适合的方法。
根据方法的至少一个实施方式，成形体在后侧上具有两个电联接点，所述电联接点属于半导体本体的不同的电极性，其中在硬化连接层之后，构成穿过载体层和连接层的两个彼此横向间隔开的凹部，以露出两个联接点。所述凹部尤其用导电材料填充。在此，半导体本体在填充凹部之后能够立即电短路。在随后的步骤中，在填充的凹部之间能够构成中间沟槽，使得通过中间沟槽消除电短路。
一个凹部或多个凹部能够用与载体层的材料相同的材料填充。特别地，一个联接点或多个联接点由铜构成或用铜覆层。载体层也能够由铜构成，其中一个凹部或多个凹部同样能够用铜填充。对此，能够使用电镀方法来构成联接点和/或载体层。铜为尤其适合于载体层的材料，所述载体层例如能够结构化成印制导线。此外，铜的特征在于尤其高的热导率以及尤其小的电阻。通过为联接点、载体层以及通过填充凹部形成的联接柱使用相同的材料、在该情况下例如铜，能够产生具有高的热导率和电导率的机械尤其稳定的接触结构。例如如在基于衬底的CSP(Chip-size Package，芯片级封装)时在其芯片-衬底连接平面处的可能的机械薄弱点在使用纯铜连接的情况下不出现或几乎不出现。此外，纯铜连接具有高的热导率以及电导率，并且通常作为单材料复合件相对于通常的可靠性要求是不易受影响的。与其他的高性能材料、例如银和金相比，铜此外是尤其低成本的。
根据方法的至少一个实施方式，半导体本体作为未封装的半导体芯片的一部分提供，所述半导体芯片在后侧上具有两个电联接点。在此，未封装的半导体芯片能够是倒装芯片，例如蓝宝石倒装芯片，或者具有延伸穿过半导体层的过孔的半导体芯片。在此，成形体、载体层和连接层能够形成用于半导体本体的连贯的壳体，使得器件在其制成之后具有通过壳体包围的半导体本体。这就是说，借助形成成形体来封装半导体本体。
根据方法的至少一个实施方式，提供多个这种器件。呈半导体本体复合件、例如晶片复合件中的半导体本体复合件的形式或呈横向间隔开的未封装的半导体芯片的形式的多个半导体本体能够施加到复合载体上，使得半导体本体的联接点进入到部分硬化的连接层中。分离沟槽能够沿横向方向在要制造的器件之间并且在竖直方向上穿过载体层例如借助于机械方法和/或借助于激光过孔钻孔来产生。在联接点与载体层电接触之后，能够例如沿着分离沟槽分割要制造的器件，使得每个器件具有半导体本体之一和壳体，其中所述载体层在此尤其划分成属于不同的电极性的子层，其中壳体由连贯的复合件构成，所述复合件由分割的成形体、分割的载体层和连接层形成。通过这种方法，壳体能够直接地在半导体本体上制造，例如在晶片复合件中制造，或者直接在半导体芯片上制造。
在此，载体层能够结构化，使得分离沟槽例如没有载体层。在随后的分割步骤中，器件因此仅通过分离成形体和/或连接层并且不一定通过分离载体层来分割，使得出自载体层中的金属残余物、例如铜颗粒不能够朝器件的辐射透射面的方向下落，其中所述金属残余物能够在分割工艺中释放。成形体能够由阻碍迁移的材料构成，使得成形体例如起阻挡层的作用，所述阻挡层防止在器件运行期间铜原子和铜离子朝辐射透射面的方向的可能的迁移。
在器件的至少一个实施方式中，器件具有半导体本体和壳体。壳体由连贯的复合件形成，所述复合件由成形体、载体层和硬化的电绝缘的连接层构成。器件在半导体本体的朝向载体层的后侧上具有一个或多个电联接点，所述电联接点用于电接触半导体本体。一个电联接点或多个电联接点至少局部地设置在连接层中并且在横向方向上由连接层尤其全环周地包围，其中所述连接层设置在半导体本体和载体层之间。连接层尤其具有硬化的树脂层或硬化的粘接剂层。成形体覆盖半导体本体的侧面，其中成形体在载体层的俯视图中全环周地包围半导体本体并且与连接层重叠。
特别地，成形体完全地与连接层重叠。这就是说，在俯视图中，连接层能够完全地覆盖成形体，进而在该方面机械地承载成形体。成形体也能够完全地覆盖半导体本体的侧面。在此，成形体大致与半导体本体平接。
根据器件的一个实施方式，半导体本体在其后侧上具有两个电联接点，所述电联接点中的第一电联接点与半导体本体的第一载流子类型的第一半导体层导电连接，并且第二电联接点与半导体本体的第二载流子类型的第二半导体层导电连接。特别地，半导体本体具有设置在半导体层之间的有源层，所述有源层在器件运行时例如设计用于发射或检测电磁辐射。半导体本体为了改进电流分布能够具有多个联接点，所述联接点与器件的相同的电极性相关联。
载体层尤其划分成至少两个彼此横向间隔开的、在俯视图中与连接层重叠的子区域，其中载体层的子区域分别例如与两个联接点中的一个联接点导电连接。载体层的子区域在此能够分别具有联接柱，所述联接柱在竖直方向上尤其穿过连接层延伸至联接点。在此，子区域能够通过连接层彼此电分离。连接层例如在横向方向上部分地设置在联接点之间并且尤其一件式地构成。
上面描述的方法尤其适合于制造在此描述的器件。结合方法描述的特征因此也考虑用于器件并且反之亦然。
附图说明
从下面结合图1至11阐述的实施例中得出方法的以及器件的其他的优点、优选的实施方式和改进形式。附图示出：
图1至7示出用于制造一个或多个器件的方法的一个实施例的不同的方法阶段的示意剖面图，和
图8至11示出用于制造一个或多个器件的方法的其他实施例的示意剖面图。
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图分别是示意图进而不一定是合乎比例的。更确切地说，为了说明，能够将相对小的元件和尤其层厚度夸大地示出。
具体实施方式
在图1至7中示出用于制造多个器件100的方法的一个实施例的不同的方法阶段的示意剖面图。
在图1中提供复合载体90。复合载体90具有载体层91，所述载体层例如构成为金属层，优选构成为金属薄膜，并且具有设置在载体层91上的连接层92。连接层92尤其具有部分硬化的连接材料。连接层92首先尤其粘稠地、优选膏状地并且可成形地构成。例如，连接层92能够具有粘接剂。连接层92也能够是电路板材料，所述电路板材料例如具有用纤维、优选用玻璃纤维强化的塑料基体材料。复合载体90也能够以3个子层、4个子层或更多个子层的方式构成。在此，连接层92电绝缘地构成。载体层91导电地构成并且尤其具有金属，例如铜。
在此，载体层91能够作为铜层提供，尤其作为铜薄膜提供，其中连接层92通过施加增附剂、例如粘接剂，例如借助于覆层方法构成到载体层91上。
替选地，复合载体90作为电路板半固化片提供。半固化片具有构成为载体层91的金属层，例如呈铜薄膜的形式的金属层，和构成为连接层92的电绝缘层，所述电绝缘层例如由树脂材料构成。例如，半固化片具有由部分硬化的高Tg环氧树脂构成的连接层92，所述部分硬化的高Tg环氧树脂尤其借助由金属、例如铜构成的载体层91例如整面地包覆。在此，金属层能够是铜薄膜，所述铜薄膜具有尤其在18μm和250μm之间的竖直厚度。在此，Tg表示玻璃转化温度，其中环氧树脂组织结构从达到该温度开始变软并且可延展。将高Tg值尤其理解为在140℃和210℃之间、例如在150℃和210℃之间、或者在180℃和210℃之间的温度，其中包括边界值。优选地，连接层92具有大于或等于180℃的Tg，使得连接层92例如在例如借助于浇注施加成形体材料时不软化，在所述浇注时温度能够为直至180℃。
根据图2，将多个半导体本体10施加到复合载体90上。半导体本体10具有辐射透射面11和背离辐射透射面的后侧12。辐射透射面11能够通过衬底9的、例如生长衬底9的表面或通过半导体层2的表面形成。半导体本体10在后侧12上具有用于电接触半导体本体10的联接点70。联接点70在此能够是联接层的一部分，所述联接层能够延伸进入到半导体本体10中。
例如，半导体本体10具有第一联接点71和第二联接点72，所述第一联接点与半导体本体的第一半导体层1导电连接，所述第二联接点与半导体本体10的第二半导体层2导电连接。此外，半导体本体10具有有源层3，所述有源层设置在第一半导体层1和第二半导体层2之间，并且在器件运行时设计用于发射或检测在可见的、紫外的或红外的光谱范围中的电磁辐射。辐射透射面11能够不结构化，或者为了提高辐射耦合输入或耦合输出的效率能够结构化。联接点70、71和72能够由铜构成，或者用铜覆层。
半导体本体10能够构成为未封装的半导体芯片的一部分。未封装的半导体芯片尤其没有横向地包围半导体本体的壳体。未封装的半导体芯片也能够没有载体，所述载体与生长衬底不同。替选地，未封装的半导体芯片的半导体本体10能够在载体衬底9上设置在生长衬底9上。未封装的半导体芯片能够为蓝宝石倒装芯片。也可行的是：将生长衬底在另一方法步骤中从半导体本体移除，使得器件100没有生长衬底。
未封装的半导体芯片能够是倒装芯片，其中第一半导体层1和有源层3被部分地移除以露出第二半导体层2，并且第二联接点72在露出的表面上与第二半导体层2导电连接。替选地，未封装的半导体芯片能够具有联接点，所述联接点以过孔的形式构成为联接层的一部分，其中过孔穿过第一半导体层1和有源层3延伸至第二半导体层2，进而与第二半导体层2电连接。第二联接点72和/或联接层在此能够在横向方向上由第一半导体层1和由有源层3全环周地包围，并且与所述层通过绝缘层电绝缘。
将半导体本体10施加到复合载体90上，使得联接点70进入到复合载体90的部分硬化的连接层92中，由此半导体本体10预先固定在复合载体90上。在横向方向上处于联接点70之间的中间空间由此能够部分地或完全地借助连接层92的材料填充。
在另一方法步骤中，例如通过热处理硬化连接层92，以形成由半导体本体10和复合载体90构成的牢固的、尤其持久的复合件。尤其在用纤维、尤其玻璃纤维强化的电路板材料、例如环氧树脂中，通过硬化连接层92在半导体本体10和复合载体90之间建立持久的机械连接，其中半导体本体10在硬化之后例如仅能够通过破坏连接层92与载体层91分离。在硬化连接层92之后，因此半导体本体10在复合载体90上的位置持久地并且尤其不再可变地固定。
在图3中，在固定半导体本体10之后，借助于浇注法将例如呈用于产生成形体50的囊封料的形式的壳体材料施加到复合载体90上，使得成形体50部分地或完全地覆盖半导体本体10的侧面。特别地，用成形体材料填充半导体本体10之间的中间空间。在此，成形体材料能够是用散射性的或反射性的颗粒填充的成形体材料。特别地，能够用颗粒高度填充成形体材料。颗粒因此能够例如共计为成形体材料的总体积或总重量的至少60％、例如至少70％或80％。用散射性的或反射性的颗粒高度填充的这种成形体材料在没有固定半导体本体10的情况下由于成形体材料的低的粘性以及小的附着能力仅能够以大的耗费施加在半导体本体10的侧面上。通过在构成成形体50之前固定半导体本体10，例如借助于薄膜辅助的浇注能够简化地将例如用散射性的或反射性的颗粒高度填充的成形体材料施加到复合载体90上，使得成形体材料为了构成成形体10能够容易地附着在半导体本体20的侧面上。
在图4中，构成分别穿过载体层91和连接层92的多个凹部93，以露出联接点70。换言之，凹部93分别具有底面，所述底面通过联接点70的表面形成。与图4不同，也可行的是：为了露出半导体本体10的例如两个或更多个与不同电极性相关联的联接点70，仅构成一个共同的凹部93。这就是说，在共同的凹部93中能够露出半导体本体10的联接点70。
在图5中分别用导电材料填充凹部93，以形成多个联接柱80。凹部93在此能够用与载体层91的材料相同的材料填充。例如，载体层91能够由铜构成。特别地，凹部93能够用铜填充。凹部93也能够用与载体层91的材料不同的材料填充。在填充凹部之后，一个半导体本体10或多个半导体本体10能够立即电短路，因为在凹部93中构成的联接柱80邻接于载体层91进而能够与其电连接。在共同的凹部93的情况下，共同的凹部93例如能够借助于分离结构或掩模填充，使得属于不同的联接点70且在共同的凹部93中构成的联接柱80彼此电绝缘，由此半导体本体10在填充共同的凹部93之后不立即电短路，其中在所述共同的凹部中露出半导体本体10的两个联接点70。
在图6中构成多个中间沟槽94，其中中间沟槽94分别构成在半导体本体10的两个填充的凹部93之间。特别地，在中间沟槽94的区域中露出连接层92。由此，能够消除相应的半导体本体10的可能的电短路。
此外，根据图6产生多个分离沟槽95，其中分离沟槽95穿过载体层91尤其延伸直至连接层92或延伸到其中。在横向方向上，分离沟槽95分别构成在两个要制造的器件100之间或两排要制造的器件100之间。器件100能够在随后的方法步骤中沿着分离沟槽95分割，使得每个器件100具有半导体本体10和壳体20，其中壳体20由连贯的复合件构成，所述复合件由分割的成形体50、分割的载体层91和分割的连接层92构成。
凹部93、中间沟槽94和分离沟槽95例如能够借助于电路板工艺构成。在此，电路板工艺例如能够包括如下工艺，所述工艺在制造HDI(高密度互连，High-Density-Interconnect)电路板时使用。在此，载体层91中的凹部93或沟槽94和95能够借助于机械方法、例如借助于钻孔和/或借助于激光方法产生。特别地，凹部93通过机械方法例如打开直至连接层92，随后凹部93例如通过激光方法、例如通过激光钻孔进一步加深，直至在相应的凹部中至少局部地露出联接点70。激光钻孔是用于产生这种凹部的尤其适合的方法，因为凹部93通过该方法关于其定位和大小能够完全有针对性地且精确地在最短时间中产生。此外已经证实的是：铜层在激光钻孔时能够用作为尤其适合的停止层。因此，联接点70优选由铜构成或由其组成。
分离沟槽95尤其构成为，使得分离沟槽95仅延伸穿过载体层91并且不延伸穿过连接层92或成形体50。因此，在分割成多个半导体器件100时，沿着分离沟槽95仅分离成形体50和/或连接层92，由此防止：可能的金属残余物、例如出自载体层91中的铜残余物能够朝半导体本体10的方向下落。
凹部93、中间沟槽94或分离沟槽95能够分别具有内壁，所述内壁具有分离痕迹。特别地，沟槽93的、中间沟槽94的和/或分离沟槽95的全部内壁能够具有分离痕迹。将分离痕迹理解为例如在相应的凹部的内壁上的痕迹，所述痕迹例如在构成凹部时形成。这种痕迹能够是相应的加工工艺的特征性的痕迹。此外，分离痕迹能够以用导电材料填充的凹槽或切断的玻璃纤维束的形式存在于凹部的内壁上。
在图7中示出尤其呈CSP(Chip-size Packages，芯片级封装)的形式的多个分割的器件100。每个器件100具有半导体本体10和壳体20，其中半导体本体10在横向方向上由壳体20全环周地包围。特别地，半导体本体10的侧面由壳体20的成形体50完全地覆盖。在载体层91的俯视图中，成形体50至少部分地与连接层92重叠。特别地，成形体50在载体层91的俯视图中完全地与连接层92重叠和/或完全地与载体层91重叠。因此，成形体50由连接层92和/或由载体层91机械地承载。
在竖直方向上，成形体50尤其与半导体本体10平接。在图7中，成形体50在横向方向上既终止于连接层92又终止于载体层91。壳体20的载体层91例如划分成第一子区域81和第二子区域82，其中子区域81和82通过中间沟槽94在横向方向上彼此空间分离。子区域81和82在此分别包括一个或多个连接柱80并且尤其穿过连接层92延伸至第一联接点71或第二联接点72，以便分别形成与相应的联接点71或72的电接触。联接点71和72分别具有与载体层91的连接平面，其中连接平面位于连接层92之内，即不处于连接层92的边缘或表面上。在图7中未示出如在图5中示出的联接柱80。
在俯视图中，连接层92与载体层91的第一子区域81和第二子区域82重叠。特别地，连接层92具有中间区域，所述中间区域在横向方向上设置在第一联接点71和第二联接点72之间，其中连接层92的中间区域在俯视图中横向地跨越中间沟槽94并且在此例如覆盖中间沟槽的大部分，尤其覆盖整个中间沟槽94。通过连接层92的所述中间区域，器件100尤其在中间沟槽94的部位处没有机械薄弱点，由此器件100整体上尤其机械稳定地构成。
在图8中示出根据用于制造多个器件100的方法的另一实施例的多个分割的器件的剖面图。所述实施例基本上对应于在图7中示出的实施例。与其不同地，壳体20具有侧面，所述侧面具有台阶，其中台阶由连接层92和载体层91形成。在此，连接层92在横向方向上伸出载体层91。在俯视图中，载体层91的子区域81和82由连接层92和半导体本体10共同完全地覆盖。由此能够确保：在分割成多个器件100时，载体层91不被切断，由此进一步防止金属残余物、尤其铜残余物例如在辐射透射面上堆积。由此例如在器件运行期间铜原子或铜离子朝辐射出射面的方向的可能的迁移最小化。例如关于铜污染的危险因此能够最小化。
在图9中示出的实施例基本上对应于在图2中示出的实施例。与其不同，多个半导体本体10以共同的半导体复合件的形式施加到复合载体90上。将半导体复合件在随后的步骤中结构化成多个彼此并排设置的半导体本体10。在图10中，用成形体材料填充或浇注在半导体本体10之间通过结构化形成的中间空间。在图10中示出的实施例基本上对应于在图5中示出的、用于制造多个器件100的方法的实施例。
在图11中示出的实施例基本上对应于在图6中示出的实施例。与其不同，要说明的是：相应的半导体本体10的两个联接点70能够通过共同的凹部93露出，其中共同的凹部93在随后的方法步骤中例如能够借助于掩模或分离结构填充，使得能够构成两个彼此空间分离的联接柱80。在此，联接柱80能够通过中间沟槽94彼此横向间隔开，所述中间沟槽例如是共同的凹部93的一部分，其中联接柱80分别例如与半导体本体10的后侧12上的联接点70之一导电连接。
在封装半导体本体之前由半导体本体和复合载体构成牢固的、而不是暂时的复合件允许为用于半导体本体的壳体使用机械稳定的且高温稳定的壳体材料，尤其允许使用用杂质颗粒高度填充的壳体材料，所述壳体材料例如能够借助于薄膜辅助浇注(英文：foilassisted molding)无需大的耗费且有效地施加到半导体本体上。
本发明不通过根据实施例对本发明进行的描述局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含实施例中的特征的任意组合，即使所述特征或所述组合自身没有明确地在实施例中说明时也如此。

Claims (15)

1.一种用于制造具有半导体本体(10)的器件(100)的方法，所述方法具有如下方法步骤：
a)提供所述半导体本体(10)，所述半导体本体具有辐射透射面(11)和背离所述辐射透射面的后侧(12)，其中所述半导体本体在所述后侧上具有用于电接触所述半导体本体(10)的联接点(70)，
b)提供复合载体(90)，所述复合载体具有导电的载体层(91)和施加到所述载体层(91)上的部分硬化的连接层(92)，
c)将所述半导体本体(10)施加到所述复合载体(90)上，使得所述联接点(70)进入到部分硬化的所述连接层(92)中，
d)硬化所述连接层(92)，以形成由所述半导体本体(10)和所述复合载体(90)构成的牢固的复合件，
e)在硬化所述连接层之后，将成形体材料施加到所述复合载体上，以形成成形体(50)，其中所述成形体覆盖所述半导体本体的侧面(13)，
f)构成穿过所述载体层(91)和所述连接层(92)的凹部(93)，以露出所述联接点(70)，和
g)用导电材料填充所述凹部(93)，使得所述导电材料与所述联接点(70)和所述载体层(91)电接触，
h)所述半导体本体(10)在填充所述凹部(93)之后立即电短路，并且在填充的所述凹部(93)之间构成中间沟槽(94)，使得通过所述中间沟槽(94)消除电短路。
2.根据权利要求1所述的方法，
其中所述连接层(92)由用纤维强化的树脂材料形成，并且用构成为金属薄膜的所述载体层(91)完全地包覆。
3.根据权利要求1或2所述的方法，
其中所述载体层(91)是铜薄膜，并且所述连接层(92)是用玻璃纤维强化的环氧树脂层。
4.根据权利要求1或2所述的方法，
其中将所述载体层(91)作为铜层提供，并且借助于将粘接剂施加到所述载体层(91)上来构成所述连接层(92)。
5.根据权利要求1或2所述的方法，
其中将所述成形体材料以囊封料的形式提供，并且借助于浇注法构成所述成形体(50)，使得所述成形体覆盖所述半导体本体(10)的侧面。
6.根据权利要求1或2所述的方法，
其中借助于薄膜辅助浇注来构成所述成形体(50)，其中所述半导体本体(10)在横向方向上全环周地由所述成形体(50)包围。
7.根据权利要求1或2所述的方法，
其中所述半导体本体(10)在所述后侧(12)上具有两个电联接点(70)，所述电联接点属于所述半导体本体(10)的不同的电极性，其中在步骤f)中构成穿过所述载体层(91)和所述连接层(92)的两个彼此横向间隔开的凹部(93)，以露出所述联接点(70)。
8.根据权利要求1或2所述的方法，
其中用与所述载体层(91)的材料相同的材料填充所述凹部(93)。
9.根据权利要求1或2所述的方法，
其中所述联接点(70)由铜构成，或者用铜覆层，所述载体层(91)由铜构成，并且所述凹部(93)用铜填充。
10.根据权利要求1或2所述的方法，
其中所述半导体本体(10)作为未封装的半导体芯片的一部分提供，所述半导体芯片在所述后侧(12)上具有两个电联接点，并且所述器件(100)在制成之后具有用于所述半导体本体(10)的壳体(20)，其中所述壳体(20)由连贯的复合件构成，所述复合件由所述成形体(50)、所述载体层(91)和所述连接层(92)构成。
11.根据权利要求1或2所述的方法，所述方法用于制造多个这种器件(100)，其中
-将多个半导体本体(10)施加在所述复合载体(90)上，其中所述半导体本体(10)的所述联接点(70)进入到部分硬化的所述连接层(92)中，
-在横向方向上在所述半导体本体(10)之间并且在竖直方向上穿过所述载体层(91)产生分离沟槽(95)，
-沿着所述分离沟槽(95)分割所述器件(100)，使得每个器件(100)具有所述半导体本体(10)中的一个半导体本体和壳体(20)，其中所述壳体(20)由连贯的复合件构成，所述复合件由所述成形体(50)、所述载体层(91)和所述连接层(92)形成。
12.一种具有半导体本体(10)的器件(100)，所述器件具有壳体(20)，其中
-所述壳体(20)由连贯的复合件形成，所述复合件由成形体(50)、导电的载体层(91)和硬化的电绝缘的连接层(92)形成，
-所述器件在所述半导体本体(10)的朝向所述载体层(91)的后侧(12)上具有电联接点(70)，用于电接触所述半导体本体(10)，
-所述电联接点(70)设置在所述连接层(92)中并且在横向方向上由所述连接层(92)全环周地包围，其中所述连接层设置在所述半导体本体(10)和所述载体层(91)之间，
-所述成形体(50)覆盖所述半导体本体(10)的侧面，其中所述成形体(50)在所述载体层(91)的俯视图中全环周地包围所述半导体本体(10)并且与所述连接层(92)重叠，
-凹部(93)穿过所述载体层(91)和所述连接层(92)构成，以露出所述联接点(70)，和
-所述凹部(93)用导电材料填充，使得所述导电材料与所述联接点(70)和所述载体层(91)电接触，
-中间沟槽(94)在填充的所述凹部(93)之间构成，使得通过所述中间沟槽(94)消除电短路。
13.根据权利要求12所述的器件(100)，
其中所述半导体本体(10)在所述后侧(12)上具有两个电联接点(70)，所述电联接点中的第一电联接点(71)与所述半导体本体(10)的第一载流子类型的第一半导体层(1)导电连接，并且第二电联接点(72)与所述半导体本体(10)的第二载流子类型的第二半导体层(2)导电连接，其中所述载体层(91)划分成两个彼此横向间隔开的、在俯视图中与所述连接层(92)重叠的子区域(81，82)，所述子区域分别与两个所述联接点(71，72)中的一个联接点电连接。
14.根据权利要求12或13所述的器件(100)，
其中所述成形体(50)在俯视图中与所述连接层(92)重叠，进而由所述连接层(92)机械地承载。
15.根据权利要求12或13所述的器件(100)，
其中所述联接点(70)由铜构成或者用铜覆层，并且所述载体层(91)由铜构成，其中所述电联接点(70)和所述载体层(91)延伸到所述连接层(92)中，以形成电接触。
CN201680043905.4A 2015-07-28 2016-07-20 用于制造器件的方法和器件 Expired - Fee Related CN107924977B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015214219.1A DE102015214219A1 (de) 2015-07-28 2015-07-28 Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102015214219.1 2015-07-28
PCT/EP2016/067316 WO2017016957A1 (de) 2015-07-28 2016-07-20 Verfahren zur herstellung eines bauelements und ein bauelement

Publications (2)

Publication Number Publication Date
CN107924977A CN107924977A (zh) 2018-04-17
CN107924977B true CN107924977B (zh) 2020-03-06

Family

ID=56464220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680043905.4A Expired - Fee Related CN107924977B (zh) 2015-07-28 2016-07-20 用于制造器件的方法和器件

Country Status (5)

Country Link
US (2) US10903406B2 (zh)
JP (1) JP2018523310A (zh)
CN (1) CN107924977B (zh)
DE (1) DE102015214219A1 (zh)
WO (1) WO2017016957A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282984B2 (en) 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
KR102417584B1 (ko) * 2018-10-31 2022-07-05 니치아 카가쿠 고교 가부시키가이샤 발광 장치, 발광 모듈, 발광 장치 및 발광 모듈의 제조 방법
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102022102431A1 (de) * 2022-02-02 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2221885A1 (en) * 2007-11-19 2010-08-25 Panasonic Corporation Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3574025B2 (ja) 2000-01-31 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
JP3510839B2 (ja) 2000-03-28 2004-03-29 三洋電機株式会社 半導体装置およびその製造方法
JP3540770B2 (ja) 2000-06-09 2004-07-07 三洋電機株式会社 光照射装置の製造方法
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP3876250B2 (ja) 2003-06-24 2007-01-31 スタンレー電気株式会社 表面実装型半導体電子部品および製造方法
JP2006066868A (ja) 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP5447928B2 (ja) 2009-06-17 2014-03-19 株式会社エレメント電子 実装基板およびそれを用いた薄型発光装置の製造方法
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010046257A1 (de) * 2010-09-22 2012-03-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR101761834B1 (ko) 2011-01-28 2017-07-27 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP5657591B2 (ja) 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
JP5840388B2 (ja) 2011-06-01 2016-01-06 日東電工株式会社 発光ダイオード装置
JP5744643B2 (ja) * 2011-06-28 2015-07-08 シチズン電子株式会社 発光装置の製造方法
JP6008940B2 (ja) * 2012-03-13 2016-10-19 シチズンホールディングス株式会社 半導体発光装置及びその製造方法
JP2014049577A (ja) 2012-08-30 2014-03-17 Toshiba Corp 半導体装置及びその製造方法
JP5624699B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5915519B2 (ja) 2012-12-27 2016-05-11 株式会社デンソー 音像定位装置、及び、プログラム
DE102013202906A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013206225A1 (de) 2013-04-09 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
JP6394052B2 (ja) 2013-05-13 2018-09-26 日亜化学工業株式会社 発光装置及びその製造方法
TWI661578B (zh) * 2013-06-20 2019-06-01 晶元光電股份有限公司 發光裝置及發光陣列
DE102014112540A1 (de) 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2221885A1 (en) * 2007-11-19 2010-08-25 Panasonic Corporation Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Also Published As

Publication number Publication date
WO2017016957A1 (de) 2017-02-02
US20210104653A1 (en) 2021-04-08
US10903406B2 (en) 2021-01-26
US20180219145A1 (en) 2018-08-02
DE102015214219A1 (de) 2017-02-02
JP2018523310A (ja) 2018-08-16
CN107924977A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US20210104653A1 (en) Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
US9768037B2 (en) Electronic device package including metal blocks
US10236419B2 (en) Component and metod for producing a component
US9853011B2 (en) Semiconductor package structure and method for manufacturing the same
US9082767B2 (en) Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
US8980687B2 (en) Semiconductor device and method of manufacturing thereof
CN108231608B (zh) 半导体封装体和用于制造半导体封装体的方法
US9202753B2 (en) Semiconductor devices and methods of producing these
US10546987B2 (en) Method for producing a component, and a component
US20120061700A1 (en) Method and system for providing a reliable light emitting diode semiconductor device
CN102054812A (zh) 器件及制造方法
US10629781B2 (en) Semiconductor element and method for production thereof
US20230268477A1 (en) Optoelectronic semiconductor component and production method
US20170283247A1 (en) Semiconductor device including a mems die
JP6228686B2 (ja) オプトエレクトロニクス半導体コンポーネントを製造する方法及びオプトエレクトロニクス半導体コンポーネント
US20180182943A1 (en) Component and method of producing a component
US10879426B2 (en) Carrier for a component, component and method for producing a carrier or a component
US10361345B2 (en) Method of producing a plurality of optoelectronic semiconductor components and optoelectronic semiconductor component
CN107980183B (zh) 半导体芯片
US10665758B2 (en) Component having a metal carrier and method for producing components
US10763406B2 (en) Semiconductor component comprising a first and a second shaped body and method for producing a semiconductor component comprising a first and a second shaped body
US10528104B2 (en) System and methods for substrates
US20170345981A1 (en) Light-emitting device
WO2024008513A1 (en) Component having anchoring structure and method for producing a component having anchoring structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200306

CF01 Termination of patent right due to non-payment of annual fee