DE102016111931B4 - Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages - Google Patents

Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages Download PDF

Info

Publication number
DE102016111931B4
DE102016111931B4 DE102016111931.8A DE102016111931A DE102016111931B4 DE 102016111931 B4 DE102016111931 B4 DE 102016111931B4 DE 102016111931 A DE102016111931 A DE 102016111931A DE 102016111931 B4 DE102016111931 B4 DE 102016111931B4
Authority
DE
Germany
Prior art keywords
buffer layer
die
integrated component
carrier
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016111931.8A
Other languages
English (en)
Other versions
DE102016111931A1 (de
Inventor
Xiaojie Xue
Michael J. Zylinski
Thomas M. Goida
Kathleen O. O'Donnell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of DE102016111931A1 publication Critical patent/DE102016111931A1/de
Application granted granted Critical
Publication of DE102016111931B4 publication Critical patent/DE102016111931B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/11—Structural features, others than packages, for protecting a device against environmental influences
    • B81B2207/115—Protective layers applied directly to the device before packaging
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)

Abstract

Integriertes-Bauelement-Package (1), aufweisend:einen Träger (2); einen Integriertes-Bauelement-Die (3), der auf den Träger (2) montiert ist;eine Pufferschicht (5), die zwischen dem Integriertes-Bauelement-Die (3) und dem Träger (2) angeordnet ist, wobei die Pufferschicht (5) eine Struktur zur Reduzierung der Übertragung von Belastungen zwischen dem Träger (2) und dem Integriertes-Bauelement-Die (3) aufweist, wobei die Struktur so definiert ist, dass eine Lücke (G) zwischen einem Teil des Integriertes-Bauelement-Dies (3) und einem Teil der Pufferschicht (5) besteht, wobei der Träger (2) ein zusätzliches Integriertes-Bauelement-Die (2) ist.

Description

  • HINTERGRUND
  • Erfindungsgebiet
  • Das Gebiet betrifft gestapelte Integriertes-Bauelement-Dies (stacked integrated device dies) und Belastungsisolationsmerkmale (stress isolation features) für gestapelte Integriertes-Bauelement-Dies, sowie Verfahren zum Herstellen eines Integriertes-Bauelement-Packages.
  • Beschreibung des Stands der Technik
  • In verschiedenen Packagetypen (types of packages) können zwei oder mehrere Integriertes-Bauelement-Dies aufeinander gestapelt sein. Belastungen können zwischen den gestapelten Dies übertragen werden, was die Leistungsfähigkeit des Package vermindern kann. Demzufolge bleibt ein fortdauernder Bedarf bestehen, die Übertragung von Belastungen zwischen gestapelten Integriertes-Bauelement-Dies zu reduzieren.
  • US 2008/0176362 A1 offenbart verschiedene Verfahren, bei denen der Halbleiterchip und der Leitrahmen (oder das BGA- oder LGA-Substrat) voneinander beabstandet sind, um die Spannung zu verringern. In einem Szenario wird ein Luftspalt zwischen dem Halbleiterchip und dem Leitrahmen gebildet, indem ein Umfang (beispielsweise unter Verwendung von Polymer hergestellt) entweder auf dem Halbleiterchip oder dem Leitrahmen abgeschieden wird. In einem anderen Szenario wird ein anisotroper leitender Film (ACF) mit einem Luftspalt zwischen dem Halbleiterchip und dem Leitrahmen (oder dem BGA- oder LGA-Substrat) gebildet. Der Luftspalt entlastet den Halbleiterchip. Ferner werden ein Isolatorpaket auf Lead-Frame-Basis und ein BGA- (oder LGA-) Isolatorpaket beschrieben. Ein Fensterrahmen-ACF-basiertes Isolationsverfahren für die magnetische Kopplung in einem Lead-Frame-Gehäuse und einem BGA- (oder LGA-) Gehäuse wird ebenfalls beschrieben.
  • US 2012/0080764 A1 offenbart ein MEMS-Paket mit einem Substrat mit L-förmigen Querschnitt. Das Substrat umfasst einen vertikalen Abschnitt mit einer Vorderfläche und einer Rückseite und einen horizontalen Abschnitt, der aus einem unteren Teil der Vorderfläche des vertikalen Abschnitts herausragt, wobei die Vorderseite des vertikalen Abschnitts einen Montagebereich enthält. Ein MEMS-Chip ist an dem Montagebereich so angebracht, dass der MEMS-Chip im Wesentlichen parallel zur Vorderseite ausgerichtet ist; einen Deckel, der an der Vorderseite des Substrats angebracht ist, während der MEMS-Chip bedeckt ist; und mehrere Leitungen, die auf einer Bodenfläche des Substrats ausgebildet sind. Die Leitungen können sich im wesentlichen parallel zueinander und im wesentlichen senkrecht zur Vorderfläche erstrecken. Der MEMS-Chip kann im Wesentlichen senkrecht zu einem PCB-Substrat ausgerichtet sein, auf dem das Gehäuse montiert ist.
  • US 2013/0093068 A1 offenbart eine Herstellung einer Halbleitervorrichtung, bei der eine Isolierschicht über einem temporären Substrat angebracht wird. Durch die Isolierschicht wird eine Durchkontaktierung gebildet. Die Durchkontaktierung ist mit leitendem Material gefüllt. Ein Halbleiterchip hat einen spannungsempfindlichen Bereich. Um den stressempfindlichen Bereich bildet sich ein Damm. Der Halbleiterchip ist an der leitenden Durchkontaktierung montiert. Der Damm erzeugt eine Lücke neben dem spannungsempfindlichen Bereich. Über dem Halbleiterchip wird eine Einkapselung abgeschieden. Der Damm verhindert, dass die Einkapselung in die Lücke gelangt. Das temporäre Substrat wird entfernt. Über dem Halbleiterchip wird eine erste Verbindungsstruktur gebildet. Der Spalt isoliert den spannungsempfindlichen Bereich von der ersten Verbindungsstruktur. Über dem Halbleiterchip kann eine Abschirmschicht oder ein Kühlkörper ausgebildet sein. Eine zweite Verbindungsstruktur kann über dem Halbleiterchip gegenüber der ersten Verbindungsstruktur gebildet werden.
  • US 2015/0179591 A1 offenbart eine Package-on-Package (PoP)-Vorrichtung aufweisend eine Formmasse mit einem darin eingebetteten Metall, eine über der Formmasse angeordnete Passivierungsschicht, die Passivierungsschicht mit einer vertikal mit der Metallverbindung ausgerichteten Passivierungsschichtaussparung und ein Umverteilungsschicht-Bindungskissen Durch Verschließen des Metalls über einen Teil des Umverteilungsschicht-Bindungskissens innerhalb der Passivierungsschichtaussparung, der über eine obere Oberfläche der Formmasse hinausragt.
  • KURZDARSTELLUNG
  • In einer Ausführungsform wird ein Integriertes-Bauelement-Package offenbart. Das Package kann einen Träger und einen auf dem Träger montierten Integriertes-Bauelement-Die beinhalten. Eine Pufferschicht kann zwischen dem Integriertes-Bauelement-Die und dem Träger angeordnet sein. Die Pufferschicht kann eine Struktur zur Reduzierung der Übertragung von Belastungen zwischen dem Träger und dem Integriertes-Bauelement-Die aufweisen. Die Struktur kann so definiert sein, dass eine Lücke zwischen einem Teil des Integriertes-Bauelement-Dies und einem Teil der Pufferschicht besteht.
  • In einer anderen Ausführungsform wird ein Verfahren zur Herstellung eines Integriertes-Bauelement-Package offenbart. Das Verfahren kann das Abscheiden bzw. Ablagern (depositing) einer Pufferschicht auf einem Träger oder einem integrierten Bauelement beinhalten. Das Verfahren kann ferner das Strukturieren der Pufferschicht durch wenigstens einen Teil einer Dicke der Pufferschicht beinhalten. Das Verfahren kann außerdem das Montieren des integrierten Bauelements auf den Träger beinhalten, so dass die Pufferschicht zwischen dem Träger und dem integrierten Bauelement angeordnet wird.
  • Figurenliste
  • Diese Aspekte und andere werden aus der folgenden Beschreibung bevorzugter Ausführungsformen und den beiliegenden Zeichnungen, die die Erfindung veranschaulichen, ersichtlich werden, wobei:
    • 1 ist eine schematische perspektivische Ansicht eines Integriertes-Bauelement-Package gemäß einer Ausführungsform.
    • 2 ist eine schematische Seitenansicht eines Teils eines Integriertes- Bauelement-Package in Übereinstimmung mit verschiedenen Ausführungsformen.
    • 3 ist eine schematische perspektivische Ansicht eines ersten Integriertes-Bauelement-Dies mit einer darauf aufgebrachten beispielhaften Pufferschicht.
    • 4A-4B sind schematische perspektivische Ansichten eines ersten Integriertes-Bauelement-Dies mit einer Pufferschicht mit einem auf dem ersten Integriertes-Bauelement-Die aufgebrachten Dammteil.
    • 5 ist eine schematische perspektivische Ansicht eines ersten Integriertes-Bauelement-Dies mit einer Pufferschicht gemäß einer Ausführungsform.
    • 6A-6B sind schematische perspektivische Ansichten eines ersten Integriertes-Bauelement-Dies mit einer Pufferschicht, die mit einer Ausbuchtung und einem Dammteil, der über wenigstens einem Teil eines Umfangs einer der Ausbuchtungen angeordnet ist, strukturiert ist.
    • 7-9 sind schematische perspektivische Ansichten eines ersten Integriertes-Bauelement-Dies mit einer strukturierten Pufferschicht, die sich oberhalb einer Vertiefung erstreckt, gemäß verschiedener Ausführungsformen.
    • 10 ist eine schematische perspektivische Ansicht eines ersten Integriertes-Bauelement-Dies mit einer Pufferschicht, die mit mehreren abgeschlossenen Kanälen strukturiert ist.
    • 11 ist eine schematische perspektivische Ansicht eines ersten Integriertes-Bauelement-Dies mit einer Pufferschicht, die dazu strukturiert ist, wenigstens eine Ausbuchtung mit mehreren darin definierten Mulden aufzuweisen.
    • 12 ist ein Flussdiagram, das ein Verfahren zur Herstellung eines Integriertes-Bauelement-Package veranschaulicht, gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Verschiedene hierin offenbarte Ausführungsformen betreffen Belastungsisolations- oder -reduktionsmerkmale für Packages, die einen Integriertes-Bauelement-Die beinhalten, der auf einen Träger gestapelt oder montiert ist, z.B. wie zwei oder mehrere aufeinander gestapelte Dies oder wie ein auf ein Packagesubstrat gestapelter Integriertes-Bauelement-Die. Bei Packages, in denen ein zweiter Integriertes-Bauelement-Die auf einen ersten Integriertes-Bauelement-Die gestapelt ist, können Belastungen von dem ersten Integriertes-Bauelement-Die auf den zweiten Integriertes-Bauelement-Die übertragen werden. Solche übertragene Belastungen können den zweiten Die beschädigen, wodurch die Leistungsfähigkeit des zweiten Dies reduziert wird. In einigen Packages kann ein Zwischenteil, wie etwa ein Siliciumzwischenteil, zwischen dem ersten und zweiten Bauelement-Die angeordnet sein, um die Übertragung von Belastungen auf den zweiten Die zu reduzieren. Die Verwendung eines Siliciumzwischenteils (der einen Dummysiliciumblock aufweisen kann) kann jedoch die Kosten des Package durch das Beinhalten von zusätzlichem Siliciummaterial erhöhen. Weiterhin kann ein Wärmeunterschied zwischen dem ersten und zweiten Die, oder zwischen den Dies und anderen Komponenten, thermische Belastungen in dem zweiten Die bewirken. Wärmeunterschied zwischen dem ersten Bauelement-Die und dem Packagesubstrat kann auch verursachen, dass Belastungen auf den zweiten Bauelement-Die übertragen werden. Zudem kann, falls eine externe Belastung (wie etwa ein einwirkendes Drehmoment oder eine Biegebelastung) auf das Systemsubstrat einwirkt, nach dem Montieren des Package auf das größere Systemsubstrat (wie etwa eine Hauptplatine) die externe Belastung über den ersten Integriertes-Bauelement-Die auf den zweiten Integriertes-Bauelement-Die übertragen werden.
  • Die Übertragung der Belastungen auf den zweiten Integriertes-Bauelement-Die kann die Leistungsfähigkeit des Package vermindern. Demzufolge reduzieren oder verhindern verschiedene hierin offenbarte Ausführungsformen vorteilhaft die Übertragung von Belastungen auf einen zweiten Integriertes-Bauelement-Die, der auf einen anderen Integriertes-Bauelement-Die gestapelt ist. Es versteht sich, dass die Verwendung der relativen Begriffe „obere(r/s)“ und „untere(r/s)“ nicht notwendigerweise im absoluten Sinn aufgefasst werden sollten. Zum Beispiel kann (muss aber nicht) ein „auf“ einem ersten Die angeordneter zweiter Die vertikal oberhalb des ersten Dies relativ zu der Schwerkraft angeordnet sein.
  • 1 ist eine schematische perspektivische Ansicht eines Integriertes- Bauelement-Package 1 gemäß einer Ausführungsform, wobei ein Teil des Package zur einfachen Veranschaulichung entfernt ist. 2 ist eine schematische Seitenansicht eines Teils eines Integriertes-Bauelement-Package 1 gemäß verschiedener Ausführungsformen, wie etwa dem in 1 gezeigen. Wie in 1 gezeigt, kann das Package 1 ein Gehäuse 10 beinhalten, das ein Packagesubstrat 12 und eine Wand 13, die sich um das Substrat 12 herum erstreckt, aufweist. Das in 1 gezeigte Substrat 12 weist eine Plastik-Die-Montagefläche auf, auf der ein oder mehrere Integriertes-Bauelement-Dies montiert sind. Mehrere elektrische Zuleitungen 11 können um das Substrat 12 herum angeordnet sein, um elektrische Kommunikation zwischen den Integriertes-Bauelement-Dies und einer größeren Systemhauptplatine (nicht gezeigt), die Teil der größeren elektronischen Vorrichtung oder des größeren elektronischen Systems ist, bereitzustellen. Das Gehäuse 10 kann in der veranschaulichten Ausführungsform spritzgegossen sein, um die elektrischen Zuleitungen 11 und das Plastiksubstrat 12 zu definieren. Obwohl das in 1 gezeigte Substrat 12 ein Plastikgusssubstrat aufweist, kann eine beliebige geeignete Art von Substrat in Verbindung mit den hierin offenbarten Ausführungsformen verwendet werden. Zum Beispiel kann das Substrat 12 in anderen Ausführungsformen einen Gusssystemträger, ein Leiterplatten(PCB)-Substrat (PCB - Printed Circuit Board) mit eingebetteten Leiterbahnen und Leitern, ein Keramiksubstrat oder eine beliebige andere geeignete Art von Substrat aufweisen.
  • Wie in 1 gezeigt, kann das Gehäuse 10 einen Hohlraum 14 aufweisen oder definieren, in dem ein erster Integriertes-Bauelement-Die 2, ein zweiter Integriertes-Bauelement-Die 3 und ein dritter Integriertes-Bauelement-Die 4 angeordnet sein können. Es versteht sich, dass, obwohl drei Dies 2-4 in 1 gezeigt sind, in anderen Ausführungsformen mehr oder weniger Dies verwendet werden können. Zum Beispiel können in anderen Ausführungsformen möglicherweise nur zwei gestapelte Dies in das Package 1 eingesetzt sein. In noch anderen Ausführungsformen können vier oder mehr Dies verwendet werden. In verschiedenen Ausführungsformen kann der erste Integriertes-Bauelement-Die 2 einen Prozessor-Die aufweisen, wie etwa einen anwendungsspezifischen integrierten Schaltungs(ASIC)-Die. Der erste Die 2 (z.B. ASIC-Die) kann auf das Packagesubstrat 12 montiert sein, das, wie oben erläutert, ein Plastiksubstrat (in 1 veranschaulicht), eine Leiterplatte (PCB), ein Systemträgersubstrat, ein Keramiksubstrat, Glas- oder Siliciumzwischenteil oder eine beliebige andere geeignete Art von Packaging-Substrat aufweisen kann. Wie in 2 gezeigt, kann ein Die-Befestigungsmaterial 9 (das ein beliebiger geeigneter Klebstoff, wie etwa ein Epoxid, sein kann) verwendet werden, um den ersten Die 2 mechanisch an dem Packagesubstrat 12 zu befestigen. Der zweite Integriertes-Bauelement-Die 3 kann auf den ersten Die 2 gestapelt und elektrisch mit dem ersten Die 2 verbunden sein, z.B. durch Drahtbondungen oder eine Flip-Chip-Verbindung. Zusätzlich kann der dritte Integriertes-Bauelement-Die 4 auch auf den ersten Die 2 gestapelt und mit dem ersten Die 2 elektrisch verbunden sein, z.B. durch Drahtbondungen oder eine Flip-Chip-Verbindung. Das Anordnen der Bauelement-Dies 2-4 innerhalb des Hohlraums 14 kann die Übertragung von Belastungen von dem Packaging oder anderen Komponenten auf die aktiven Oberflächen der Dies 2-4 vorteilhaft reduzieren. Obwohl das in 1 gezeigte Package 1 ein Hohlraumpackage ist, kann das Package in anderen Ausführungsformen ein angespritztes Package aufweisen, in dem ein Füll- oder Verkapselungsmaterial um Teile der Bauelement-Dies herum angeordnet sein kann.
  • Der zweite und/oder dritte Integriertes-Bauelement-Die 3, 4 kann MEMS-Dies (MEMS - Micro Electro Mechanical System/mikroelektromechanisches System), wie etwa ein Bewegungssensor-Die (zum Beispiel ein Gyroskop- und/oder Beschleunigungssensor-Die), aufweisen. Eine Kappe oder eine andere Abdeckstruktur (in 1 zur einfachen Veranschaulichung nicht veranschaulicht) kann bereitgestellt sein, um den Hohlraum 14 mit oder ohne die Wand 13 aus 1 einzuschließen. Der erste Die 2 kann mit dem zweiten und dritten Die 3, 4 elektrisch kommunizieren und kann dazu konfiguriert sein, von dem zweiten und/oder dritten Die 3, 4 übermittelte Signale zu verarbeiten. Zum Beispiel kann der erste Die 2 in verschiedenen Ausführungsformen Vorverarbeitungsfunktionen, wie etwa Analog-Digital-Wandlungsfunktionen usw., an den von dem zweiten und/oder dritten Die 3, 4 übertragenen Analogsignalen durchführen. In Ausführungsformen, die Inertialbewegungssensor-Die(s), z.B. MEMS-Dies, benutzen, kann der Bewegungssensor-Die empfindliche bewegliche Komponenten, wie etwa Balken, aufweisen, die beschädigt oder verzogen werden können, wenn sie Belastungen ausgesetzt sind. Zum Beispiel können der zweite und/oder dritte Die 3, 4 entsprechende Basisteile 3a, 4a beinhalten, in denen oder auf denen die empfindlichen beweglichen Komponenten gebildet oder definiert sein können. Schützende Kappenteile 3b, 4b können über den beweglichen Komponenten der jeweiligen Basisteile 3a, 4a angeordnet sein, um die empfindlichen Bereiche der Dies 3, 4 zu schützen.
  • Wie hierin erläutert, kann es vorteilhaft sein, den zweiten und/oder dritten Die 3, 4 (z.B. MEMS-Bewegungssensor-Die(s)) von Belastungen, die von dem ersten Die 2 (z.B. einem ASIC-Die) übertragen werden, abzuschirmen oder zu isolieren. Obwohl die hierin offenbarten Beispiele auf einen ASIC gestapelte MEMS-Die(s) betreffen, versteht es sich, dass der erste, zweite und dritte Bauelement-Die 2-4 eine beliebige geeignete Art eines Bauelement-Dies, wie etwa Prozessor-Dies usw., sein können. In verschiedenen hierin offenbarten Ausführungsformen kann eine Pufferschicht 5 auf wenigstens einem Teil einer äußeren Oberfläche des ersten Integriertes-Bauelement-Dies 2 (z.B. des ASIC) durch einen beliebigen geeigneten Beschichtungs- oder Ablagerungsprozess (wie etwa Spin-Coating) aufgetragen oder abgelagert sein. Die Pufferschicht 5 kann den zweiten und/oder dritten Die 3, 4 wenigstens teilweise von mechanischen Belastungen, die von dem ersten Die 1 und/oder anderen Komponenten des Package 1 oder des größeren elektronischen Systems übertragen werden, vorteilhaft isolieren. Die Pufferschicht 5 kann außerdem eine Die-Neigung reduzieren oder beseitigen, was die Packageausbeute verbessern kann.
  • 3 ist eine schematische perspektivische Ansicht des ersten Integriertes-Bauelement-Dies 2 mit einer beispielhaften Pufferschicht 5 darauf aufgebracht. Die Pufferschicht 5 kann mit geeigneten Techniken dazu strukturiert sein (z.B. Lithografie und Ätzen), eine geeignete Pufferstruktur auf dem ersten Die 2 zu bilden. Zum Beispiel kann die Pufferschicht 5 mit Bezug auf 3 dazu strukturiert sein, eine oder mehrere Basisbereiche 8 und eine oder mehrere Ausbuchtungen 6a, 6b (hierin auch als Sockelteile bezeichnet), die sich oberhalb einer obersten Oberfläche 15 des Basisbereichs 8 erstrecken, zu definieren. Als ein Beispiel, und wie unten in Verbindung mit 12 erläutert, kann ein Ätz- oder ein anderer Materialentfernungprozess verwendet werden, um die Ausbuchtungen 6a, 6b relativ zu dem Basisbereich 8 zu definieren. In anderen Ausführungsformen können die Ausbuchtungen 6a, 6b und der Basisbereich 8 unter Verwendung eines Gussverfahrens, einer Prägeverarbeitung und/oder einer dreidimensionalen (3D) Drucktechnik definiert sein. Dementsprechend kann sich, wie hier verwendet, der Basisbereich 8 von der äußeren Oberfläche des ersten Dies 2 auswärts erstrecken und die Ausbuchtungen 6a, 6b oder Sockelteile können sich relativ zu der obersten Oberfläche 15 des Basisbereichs 8 auswärts erstrecken. Die oberste Oberfläche 15 des Basisbereichs 8 kann einen vertieften Bereich relativ zu den Ausbuchtungen 6a, 6b definieren. Wie in 3 gezeigt, kann sich der Basisbereich 8 der Pufferschicht 5 über die gesamte oder im Wesentlichen gesamte äußere Oberfläche des ersten Dies 2 erstrecken. In anderen Ausführungsformen kann der Basisbereich 8 jedoch nur einen Teil der äußeren Oberfläche des ersten Dies 2 bedecken. In noch anderen Anordnungen kann die Pufferschicht 5, die zwischen dem ersten Die 2 und dem zweiten und/oder dritten Die 3, 4 angeordnet ist, nur Ausbuchtungen aufweisen, so dass die Pufferschicht keine vertiefte Basisschicht unterhalb der Ausbuchtungen beinhaltet.
  • Die Pufferschicht 5 kann vorteilhaft so strukturiert sein, dass die Ausbuchtungen 6a, 6b in seitlicher Ausdehnung kleiner als die jeweiligen zweiten und dritten Dies 3, 4, die über der Pufferschicht 5 montiert sind, sind, so dass der zweite und dritte Die 3, 4 über den Basisbereich 8 der strukturierten Pufferschicht 5 mit einer Lücke hervorstehen. Der zweite Integriertes-Bauelement-Die 3 und der dritte Integriertes-Bauelement-Die 4 (z.B. MEMS-Dies) können auf den ersten Die 2 gestapelt und auf die Sockelteile oder Ausbuchtungen 6a, 6b der Pufferschicht 5 montiert sein. Zum Beispiel kann ein Die-Befestigungsmaterial 7 (2), wie etwa ein Epoxid oder anderer Klebstoff, verwendet werden, um den zweiten und dritten Die 3, 4 an die Ausbuchtungen 6a, 6b der Pufferschicht 5 und somit an den ersten Die 2 zu kleben.
  • Die Pufferschicht 5 kann eine Form und eine Dicke aufweisen, die ausreichend ist, die Übertragung von Belastungen von dem ersten Die 2 auf den zweiten Die 3 und/oder den dritten Die 4 zu reduzieren. Zum Beispiel kann der zweite Die 3 (und/oder der dritte Die 4) in einigen Ausführungsformen, wie oben erläutert, einen MEMS-Bewegungssensor aufweisen, der empfindliche bewegliche Komponenten aufweist, die in oder nahe den Eckbereichen 16 (2) des zweiten Dies 3 (und/oder des dritten Dies 4) montiert sind. Es kann wichtig sein, die Eckbereiche 16 von jeglichen anderen Komponenten zu isolieren, um die Übertragung von Belastungen auf die Eckbereiche zu reduzieren. Demzufolge kann die Pufferschicht 5 so strukturiert sein, dass die Eckbereiche 16 des zweiten Dies 3 (und/oder des dritten Dies 4) die Pufferschicht 5 und/oder den ersten Die 2 nicht berühren. Insbesondere kann jede der Ausbuchtungen 6a, 6b in Bezug auf die in 3 veranschaulichte Ausführungsform in einer Kreuzform strukturiert sein, so dass, wenn die Dies 3, 4 auf den kreuzförmigen Ausbuchtungen 6a, 6b montierst sind, die Eckbereiche 16 der Dies 3, 4 über den Basisbereich 8 in einem Überhangsgebiet 24 hervorstehen, d.h., es besteht ein Raum oder eine Lücke G zwischen den Eckbereichen 16 und der Pufferschicht 5, so dass die Eckbereiche 16 die Pufferschicht 5 bei oder nahe dem Überhangsgebiet 24 nicht berühren. Jede Ausbuchtung 6a, 6b kann eine geometrische Projektion auf die äußere Oberfläche des ersten Dies 2 aufweisen, die weniger als die gesamte äußere Oberfläche des ersten Dies 2 bedeckt. Zusätzlich, wie oben in Bezug auf die Eckbereiche 16 erläutert, berühren die Ausbuchtungen 6a, 6b nicht die gesamte äußere Oberfläche des zweiten und/oder dritten Dies 3, 4 in den veranschaulichten Ausführungsformen. Zum Beispiel können die Ausbuchtungen 6a, 6b oder die Sockelteile der Pufferschicht 5 in einigen Ausführungsformen zwischen 10% und 90% der äußeren Oberfläche des zweiten und/oder dritten Dies 3, 4 berühren, z.B. zwischen 10% und 40% der äußeren Oberfläche des zweiten und/oder dritten Dies 3, 4 oder insbesondere zwischen 10% und 30% der äußeren Oberfläche des zweiten und/oder dritten Dies 3, 4.
  • Weiterhin kann die Pufferschicht 5 ein Material aufweisen, das mit einer Dicke abgelagert ist, die die Übertragung von Belastungen zwischen dem ersten Die 2 und dem zweiten und/oder dritten Die 3, 4 begrenzt oder verhindert. Die Pufferschicht 5 kann auch eine Die-Neigung reduzieren und eine Fertigungsausbeute erhöhen. Zum Beispiel kann die Pufferschicht 5 ein Polymer oder Metall aufweisen. In einigen Ausführungsformen kann die Pufferschicht 5 ein nachgiebiges Polymermaterial aufweisen, wie etwa Polyimid oder Polybenzoxazol (PBO), die die Übertragung von Belastungen auf den zweiten und/oder dritten Die 3, 4 vorteilhaft reduzieren. Die Dicke der Pufferschicht 5 (d.h. einschließlich der gesamten Dicke der Ausbuchtungen und des Basisbereichs) kann in einem Bereich von 2 Mikrometer bis 400 Mikrometer liegen, z.B. in einem Bereich von 35 Mikrometer bis 300 Mikrometer. In einigen Ausführungsformen kann die Dicke der Pufferschicht 5 in einem Bereich von 5 Mikrometer bis 100 Mikrometer, in einem Bereich von 10 Mikrometer bis 75 Mikrometer, in einem Bereich von 10 Mikrometer bis 65 Mikrometer, in einem Bereich von 20 Mikrometer bis 55 Mikrometer oder in einem Bereich von 30 Mikrometer bis 55 Mikrometer liegen. Die Dicke der Ausbuchtungen 6a, 6b oberhalb einer beliebigen Basisschicht 8 kann in einem Bereich von 10 Mikrometer bis 80 Mikrometer liegen, z.B. in einem Bereich von 20 Mikrometer bis 60 Mikrometer, oder insbesondere in einem Bereich von 30 Mikrometer bis 50 Mikrometer. In einigen Ausführungsformen kann die Pufferschicht 5 eine Schicht (z.B. eine Polymerschicht) aufweisen, die über einem Wafer mehrerer Träger (z.B. mehreren Integriertes-Bauelement-Dies) abgelagert ist, die anschließend zerteilt oder vereinzelt werden, wobei die Pufferschicht 5 einen Teil der Träger bildet. Ein gesonderter Klebstoff kann verwendet werden, um einen Integriertes-Bauelement-Die an den zerteilten Trägern zu befestigen (z.B. kann ein zweiter Bauelement-Die mit einem Klebstoff an der Pufferschicht 5 eines als Träger fungierenden ersten Bauelement-Dies befestigt sein). In anderen Ausführungsformen kann ein Klebstoffmaterial, das den Die an dem Träger (der ein anderer Bauelement-Die sein kann) befestigt, als Pufferschicht fungieren und kann geeignet strukturiert sein.
  • In den Ausführungsformen aus 1-3 kann der erste Integriertes-Bauelement-Die 2 als ein Träger fungieren, auf den der zweite Integriertes-Bauelement-Die 3 gestapelt oder montiert ist. Die Pufferschicht 5 kann auf die äußere (obere) Oberfläche des ersten Dies 2 aufgetragen oder aufgebracht und strukturiert sein, um die Übertragung von Belastungen auf den zweiten Die 3 zu verhindern oder zu reduzieren. In anderen Ausführungsformen kann die Pufferschicht 5 jedoch auf die äußere (untere) Oberfläche des zweiten Dies 3 aufgetragen oder aufgebracht sein, um die Übertragung von Belastungen zu verhindern oder zu reduzieren. In noch anderen Ausführungsformen kann die Pufferschicht zwischen einem empfindlichen Bauelement-Die (wie etwa dem zweiten Die 3) und einem Packagesubstrat, wie etwa einem vergossenen Plastiksubstrat, einem Leiterplattensubstrat oder einem Systemträgersubstrat, angeordnet sein, um die Übertragung von Belastungen von dem Packagesubstrat auf den empfindlichen Die zu verhindern oder zu reduzieren. Zum Beispiel kann das Packagesubstrat in solchen Ausführungsformen als ein Träger fungieren und die Pufferschicht kann auf die äußere Oberfläche des Packagesubstrats (oder auf die äußere Oberfläche des empfindlichen Dies) aufgebracht und strukturiert sein.
  • 4A-11 sind schematische perspektivische Ansichten von zusätzlichen Beispielen eines ersten Integriertes-Bauelement-Dies 2 mit einer darauf aufgebrachten Pufferschicht 5. Zum Beispiel sind 4A-4B schematische perspektivische Ansichten eines ersten Integriertes-Bauelement-Dies 2 mit einer Pufferschicht 5 mit einem Dammteil 20, die auf dem ersten Integriertes-Bauelement-Die 2 aufgebracht ist. Soweit nicht anders angegeben, repräsentieren in 4A-11 gezeigte Bezugsnummern Komponenten, die die gleichen wie die in 1-3 gezeigten sind oder diesen ähnlich sind.
  • In der Ausführungsform aus 4A-4B kann die strukturierte Pufferschicht 5 Sockelteile oder Ausbuchtungen 6a, 6b, die den zweiten Bauelement-Die stützen, und einen Dammteil 20, der wenigstens von einer der Ausbuchtungen 6a beabstandet ist, aufweisen. Zum Beispiel können die Ausbuchtungen 6a, 6b eine kreuzförmige Ausbuchtung wie bei 3 aufweisen, um die Dies 3, 4 zu stützen, so dass Eckbereiche 16 der Dies 3, 4 die Pufferschicht 5 in oder nahe den Überhanggebieten 24 nicht berühren. Der Dammteil 20 kann eine Dicke aufweisen, die geringer als eine Dicke des Sockelteils oder der Ausbuchtung 6a ist, so dass der Dammteil 20 die untere Oberfläche des zweiten Dies 3 nicht berührt und eine Lücke unterhalb dieser hinterlässt. Ein Kanal 22 kann zwischen dem Dammteil 20 und der Ausbuchtung 6a definiert sein. Der Kanal 22 kann offen sein, wobei der Kanal ein offenes Ende 26 bei dem äußeren Umfang des ersten Dies 2 aufweist. In anderen Ausführungsformen kann der Kanal jedoch abgeschlossen sein, wobei der Kanal ein abgeschlossenes Ende bei dem äußeren Umfang des ersten Dies aufweist. Der Kanal 22 kann vorteilhaft so dimensioniert und geformt sein, dass, falls das Die-Befestigungsmaterial 7 (2), das den zweiten Die 3 an der Pufferschicht 5 befestigt, herzwischen der Pufferschicht 5 und dem zweiten Die 3 ausblutet, das Die-Befestigungsmaterial 7 innerhalb des Kanals 22 eingeschlossen und wie gewünscht, z.B. von dem zweiten Die 3 weg, geleitet werden kann, anstatt dem überschüssigen Klebstoff zu ermöglichen, die Ecken 16 des zweiten Dies 3 zu fixieren. Zudem können der Dammteil 20 und die Ausbuchtung 6a während der gleichen Verarbeitungstechniken auf Waferebene definiert werden, wie hierin mit Bezug auf 12 erläutert wird.
  • 5 ist eine schematische perspektivische Ansicht eines ersten Integriertes-Bauelement-Dies 2 mit einer Pufferschicht 5, die mit einer mehreckigen (z.B. vierseitigen) Form, wie in einer Draufsicht gesehen, strukturiert ist. Zum Beispiel können, wie in 5 gezeigt, eine oder mehrere der Ausbuchtungen 6a, 6b ein diamantförmiges Profil aufweisen. Wie bei der Ausführungsform aus 3 können die diamantförmigen Ausbuchtungen 6a, 6b so dimensioniert sein, dass den Eckbereichen 16 (2) des Dies 3 oder 4 ermöglicht ist, über den Basisbereich 8 der Pufferschicht 5 hervorzustehen.
  • 6A-6B sind schematische perspektivische Ansichten eines ersten Integriertes-Bauelement-Dies 2 mit einer Pufferschicht 5, die mit einer vierseitigen Ausbuchtung 6a, 6b und einem Dammteil 20, der um wenigstens einen Teil eines Umfangs einer der Ausbuchtungen 6a herum angeordnet ist, strukturiert ist. Soweit nicht anders angegeben, repräsentieren in 6A-6B gezeigte Bezugsnummern Komponenten, die die gleichen wie die in 1-5 gezeigten sind oder diesen ähnlich sind. Zum Beispiel kann wie bei der Ausführungsform aus 4A-4B der Dammteil 20 in der Ausführungsform aus 6A-6B von wenigstens einer der Ausbuchtungen 6a beabstandet sein, um einen Kanal 22 zu definieren, durch den das Die-Befestigungsmaterial 7 (siehe 2) im Falle von Epoxidausbluten fließen kann, um überschüssigen Klebstoff von dem Fixieren der Ecken 16 des weiten Dies 3 abzuhalten. Wie bei der Ausführungsform aus 4A-4B kann der Kanal 22 ein offenes Ende 26 aufweisen, um dem Die-Befestigungsmaterial 7 zu ermöglichen, dort hindurch zu fließen.
  • 7-9 sind schematische perspektivische Ansichten eines ersten Integriertes-Bauelement-Dies 2 mit einer strukturierten Pufferschicht, die sich oberhalb einer Vertiefung 27 erstreckt, gemäß verschiedener Ausführungsformen. Soweit nicht anders angegeben, repräsentieren in 7-9 gezeigte Bezugsnummern Komponenten, die die gleichen wie die in 1-6B gezeigten sind oder diesen ähnlich sind. Im Gegensatz zu der Ausführungsform aus 3 kann die Basis 8 jedoch einen Boden der Vertiefung 27 definieren. Die Vertiefung 27 kann so dimensioniert und geformt sein, dass sie jegliches überschüssiges Die-Befestigungsmaterial 7 (siehe 2) aufnehmen kann, das, nachdem der zweite Die 3 an dem ersten Die 2 befestigt wurde, ausbluten kann. In der Ausführungsform aus 7 weisen die Ausbuchtungen 6a, 6b die Form eines Kreuzes auf und eine oberste Oberfläche der Ausbuchtungen 6a, 6b kann sich über im Wesentlichen die gesamte Breite des ersten Dies 2 erstrecken. In 8 können die Ausbuchtungen 6a, 6b eine mehreckige (zum Beispiel eine vierseitige) Form aufweisen, z.B. eine rechtwinklige oder quadratische Form. In 9 können die Ausbuchtungen 6a, 6b eine runde Form aufweisen, z.B. eine elliptische oder kreisförmige Form.
  • 10 ist eine schematische perspektivische Ansicht eines ersten Integriertes-Bauelement-Dies 2 mit einer Pufferschicht 5, die mit mehreren abgeschlossenen Kanälen 22 strukturiert ist. Soweit nicht anders angegeben, repräsentieren in 10 gezeigte Bezugsnummern Komponenten, die die gleichen wie die in 1-9 gezeigten sind oder diesen ähnlich sind. Zum Beispiel ist die Ausbuchtung 6a in 10 dazu strukturiert, ein allgemein kreuzförmiges Profil aufzuweisen, in dem mehrere Kanäle 22 innerhalb der Ausbuchtung 6a definiert sind. Dementsprechend können einige Teile der Ausbuchtung 6a in 10 als ein Dammteil 20 fungieren, um die Kanäle 22 zu definieren. Zudem sind im Gegensatz zu der Ausführungsform aus 4A-4B die in 10 gezeigten Kanäle 22 abgeschlossene Kanäle, in denen jegliche Ausblutung des Die-Befestigungsmaterials 7 innerhalb der Kanäle 22 aufgefangen werden kann.
  • 11 ist eine schematische perspektivische Ansicht eines ersten Integriertes-Bauelement-Dies 2 mit einer Pufferschicht 5, die dazu strukturiert ist, wenigstens eine Ausbuchtung 6a mit mehreren darin definierten Mulden 23 aufzuweisen. Soweit nicht anders angegeben, repräsentieren in 11 gezeigte Bezugsnummern Komponenten, die die gleichen wie die in 1-10 gezeigten sind oder diesen ähnlich sind. Zum Beispiel können die Ausbuchtungen 6a, 6b in 11 so geformt sein, dass Eckbereiche des zweiten und dritten Dies 3, 4 die Pufferschicht 5 nicht berühren. Wie in 11 gezeigt, können die Mulden 23 jedoch in wenigstens einer Ausbuchtung 6a definiert sein. Die Mulden 23 können mehrere kleine Vertiefungen oder Aushöhlungen aufweisen. Die Mulden 23 können wenigstens etwas des überschüssigen Die-Befestigungsmaterials 7 (siehe 2) vorteilhaft aufnehmen, das nach dem Befestigen des zweiten Dies 3 an der Pufferschicht 5 ausblutet.
  • Es versteht sich in Bezug auf die Ausführungsformen aus 4A-11, dass, obwohl die Kanäle 22, Dammteile 20 und/oder die Mulden 23 nur in Verbindung mit der Ausbuchtung 6a veranschaulicht sind, diese Merkmale auch mit der anderen Ausbuchtung 6b verwendet werden können.
  • Die hierin offenbarten Ausführungsformen können auf vorteilhafte Weise die von dem ersten Die 2 auf den zweiten und/oder dritten Die 3, 4 übertragenen Belastungen erheblich reduzieren.
  • 12 ist ein Flussdiagramm, das ein Verfahren 50 zur Herstellung eines Integriertes-Bauelement-Package gemäß einer Ausführungsform veranschaulicht. Das Verfahren 50 kann in einem Block 52 beginnen, eine Pufferschicht auf einen Träger oder ein integriertes Bauelement abzuscheiden. Wie oben erläutert, kann das integrierte Bauelement in einigen Ausführungsformen ein empfindliches Bauelement, wie etwa ein Inertialbewegungssensor, z.B. ein MEMS-Bauelement, aufweisen. Der Träger kann in verschiedenen Ausführungsformen ein weiteres integriertes Bauelement, wie etwa ein ASIC (z.B. der hierin veranschaulichte erste Die 2), aufweisen. In anderen Ausführungsformen kann der Träger ein Packagesubstrat, wie etwa ein Plastiksubstrat, ein Systemträger, eine Leiterplatte usw., aufweisen.
  • Die hierin offenbarten Packages können unter Verwendung eines Prozesses auf Waferebene vorteilhaft hergestellt werden. Zum Beispiel kann die Pufferschicht 5 in einigen Ausführungsformen auf einen Wafer aufgetragen werden, der mehrere Bauelementbereiche (z.B. Bauelementbereiche, die den Verarbeitungsschaltungen für die ASIC-Dies entsprechen) aufweist. Zum Beispiel kann die Pufferschicht 5 in einigen Ausführungsformen durch Spin-Coating auf den Wafer aufgebracht werden. Die Pufferschicht 5 kann beliebige geeignete Materialien, wie etwa ein Polymer oder ein Metall, aufweisen. Zum Beispiel kann die Pufferschicht 5 in einigen Ausführungsformen ein nachgiebiges Polymermaterial, wie etwa Polyimid oder Polybenzoxazol (PBO), aufweisen. Die Pufferschicht 5 kann mehrere Schichten aufweisen, die die gleichen oder voneinander verschieden sein können. Zum Beispiel kann die Pufferschicht in einigen Ausführungsformen eine Dicke in einem Bereich von 2 Mikrometer bis 400 Mikrometer aufweisen, z.B. in einem Bereich von 35 Mikrometer bis 300 Mikrometer. Für durch Spin-on-Ablagerung gebildete Polyimidausführungsformen kann die gewählte Dicke zum Beispiel durch mehrfache Spin-on-Beschichtungen gebildet werden. Als ein Beispiel kann die Pufferschicht 5 eine Dicke von etwa 45 Mikrometer aufweisen und kann aus drei Polymerschichten (z.B. Polyimid), einer ersten, 5 Mikrometer dicken Schicht, einer zweiten 20 Mikrometer dicken Schicht und einer dritten 20 Mikrometer dicken Schicht, gebildet werden. Die Belastungspufferschicht 5 kann direkt auf eine Passivierungsschicht abgelagert werden, die die aktive Oberfläche des ersten Integriertes-Bauelement-Dies bedeckt. Die Passivierungsschicht ist typischerweise ein anorganisches Dielektrikum, wie etwa Siliciumoxid, Siliciumnitrid oder Siliciumoxinitrid.
  • Einem Block 54 zuwendend, kann die Pufferschicht 5 durch wenigstens einen Teil einer Dicke der Pufferschicht 5 strukturiert werden. Die Pufferschicht 5 kann auch unter Verwendung von Prozessen auf Waferebene, wie etwa herkömmliche Fotolithografie- und Ätztechniken, strukturiert werden. Zum Beispiel kann eine Fotolackschicht über der Pufferschicht 5 aufgetragen werden, die als eine Deckschicht über dem Wafer, in dem mehrere Dies (z.B. ASIC-Dies) gebildet werden, gebildet werden kann. Eine Maske kann über dem Fotolack aufgetragen werden und die maskierte Pufferschicht kann belichtet werden. Der Fotolack kann durch ein geeignetes Entwicklungsmittel entwickelt werden und die Pufferschicht 5 kann wenigstens teilweise (z.B. vollständig) durch die Dicke der Pufferschicht 5 geätzt werden, um die gewünschte Struktur zu bilden, z.B. die gewünschte Struktur der Basis 8 und der Ausbuchtungen 6a, 6b, so dass die Ausbuchtungen nicht die gesamte Montageoberfläche des integrierten Bauelements bedecken. Die Pufferschicht 5 kann in einigen Ausführungsformen unter Verwendung einer Prägeverarbeitung, eines Vergussprozesses und/oder einer beliebigen anderen, geeigneten Strukturierungstechnik strukturiert werden. Wie oben erläutert, können ein oder mehrere Dammteile und Kanäle in der Pufferschicht strukturiert werden. Die Pufferschicht 5 kann unter Verwendung einer beliebigen geeigneten Technik (z.B. Zuführen von Wärme zu dem Wafer) ausgehärtet oder verfestigt werden. Die Pufferschicht 5 kann in einigen Ausführungsformen nach dem Strukturieren und vor dem Vereinzeln des Wafers ausgehärtet werden.
  • Die Verwendung von Verarbeitung auf Waferebene kann die Kosten im Vergleich zu Anordnungen, die getrennt gebildete und montierte Belastungsisolationselemente benutzen, vorteilhaft reduzieren. Zum Beispiel kann die Verwendung einer aufgebrachten und strukturierten Pufferschicht bedeutend günstiger als die Einbindung eines zusätzlichen Siliciumzwischenteils sein. Zudem kann die Verwendung von Prozessen auf Waferebene, wie etwa Fotolithografie, verwendet werden, um eine beliebige gewünschte Form für die Struktur in der Pufferschicht zu erzeugen. Prozesse auf Waferebene können außerdem die Ausrichtung der Pufferschicht auf dem ersten Die und/oder die Ausrichtung des zweiten Dies auf der Pufferschicht verbessern.
  • Das Verfahren 50 rückt zu einem Block 56 vor, in dem das integrierte Bauelement auf den Träger gestapelt wird, so dass die Pufferschicht 5 zwischen dem integrierten Bauelement und dem Träger angeordnet ist. In Ausführungsformen, in denen die Pufferschicht 5 auf dem Träger abgelagert wird, kann das integrierte Bauelement durch einen geeigneten Klebstoff, z.B. ein Die-Befestigungsmaterial, an die Pufferschicht 5 geklebt werden. In Ausführungsformen, in denen die Pufferschicht 5 auf dem Integriertes-Bauelement-Die abgelagert wird, kann die Pufferschicht 5 durch einen geeigneten Klebstoff, wie etwa ein Die-Befestigungsmaterial, an das integrierte Bauelement geklebt werden. Das integrierte Bauelement kann in einigen Ausführungsformen Teil eines vereinzelten Dies, wie etwa eines MEMS-Dies, sein. In anderen Ausführungsformen kann das integrierte Bauelement Teil eines zweiten Wafers sein, der mehrere zweite integrierte Bauelemente enthält. Das integrierte Bauelement kann auf die Pufferschicht unter Verwendung eines Prozesses auf Waferebene oder eines Prozesses auf Packageebene montiert werden. In einem Prozess auf Packageebene können einzelne zweite Dies (wie etwa MEMS-Dies) auf die Pufferschicht montiert werden, entweder auf dem Wafer (vor dem Vereinzeln) oder auf die vereinzelten ersten Bauelement-Dies (nach dem Vereinzeln). In einem Prozess auf Waferebene kann ein zweiter Wafer, der zweite Bauelementbereiche, die den zweiten integrierten Bauelementen (z.B. MEMS-Bauelementen) entsprechen, aufweist, an dem ersten Wafer und der Pufferschicht zum Beispiel unter Verwendung eines Waferbondungsprozesses befestigt werden. Die Wafer können vereinzelt werden, um mehrere gestapelte Bauelemente zu bilden und die gestapelten Bauelemente können auf ein Packagesubstrat montiert werden.
  • Es versteht sich, dass, obwohl die veranschaulichten Ausführungsformen die Pufferschicht als auf dem ersten Die (z.B. der oberen Oberfläche des ASIC Dies) abgelagert und zur Bildung von Ausbuchtungen strukturiert zeigen, die Pufferschicht auf dem zweiten Die (z.B. der unteren Oberfläche des MEMS-Dies) abgelagert und strukturiert werden kann. In noch anderen Ausführungsformen kann die Pufferschicht auf einem anderen Träger als dem ersten Die, wie etwa einem Packaging-Substrat, abgelagert und zur Bildung von Ausbuchtungen strukturiert werden.
  • Es versteht sich, dass verschiedene Merkmale und Aspekte der offenbarten Ausführungsformen miteinander kombiniert oder ersetzt werden können, um unterschiedliche Formen der offenbarten Erfindung zu bilden.

Claims (40)

  1. Integriertes-Bauelement-Package (1), aufweisend: einen Träger (2); einen Integriertes-Bauelement-Die (3), der auf den Träger (2) montiert ist; eine Pufferschicht (5), die zwischen dem Integriertes-Bauelement-Die (3) und dem Träger (2) angeordnet ist, wobei die Pufferschicht (5) eine Struktur zur Reduzierung der Übertragung von Belastungen zwischen dem Träger (2) und dem Integriertes-Bauelement-Die (3) aufweist, wobei die Struktur so definiert ist, dass eine Lücke (G) zwischen einem Teil des Integriertes-Bauelement-Dies (3) und einem Teil der Pufferschicht (5) besteht, wobei der Träger (2) ein zusätzliches Integriertes-Bauelement-Die (2) ist.
  2. Package nach Anspruch 1, wobei die Pufferschicht (5) wenigstens einen Teil einer äußeren Oberfläche des Trägers beschichtet.
  3. Package nach Anspruch 1, wobei die Pufferschicht (5) wenigstens einen Teil einer äußeren Oberfläche des Integriertes-Bauelement-Dies (3) beschichtet.
  4. Package nach Anspruch 3, wobei die Pufferschicht (5) wenigstens einen Teil einer äußeren Oberfläche des zusätzlichen Integriertes-Bauelement-Dies (2) beschichtet.
  5. Package nach einem der Ansprüche 1 bis 4, wobei die Struktur einen oder mehrere vertiefte Bereiche aufweist, die wenigstens teilweise durch eine Dicke der Pufferschicht (5) gebildet sind, wobei die Lücke (G) zwischen dem einen oder den mehreren vertieften Bereichen und dem Teil des Integriertes-Bauelement-Dies (3) angeordnet ist.
  6. Package nach Anspruch 5, wobei der eine oder die mehreren vertieften Bereiche nur teilweise durch die Dicke der Pufferschicht (5) gebildet sind.
  7. Package nach einem der Ansprüche 1-6, wobei die Struktur einen Basisbereich auf der äußeren Oberfläche des Trägers und eine oder mehrere Ausbuchtungen, die sich von dem Basisbereich in Richtung des Integriertes-Bauelement-Dies (3) erstrecken, aufweist, wobei die eine oder mehreren Ausbuchtungen weniger als die gesamte äußere Oberfläche des Integriertes-Bauelement-Dies (3) bedecken.
  8. Package nach Anspruch 7, wobei eine Projektion der einen oder mehreren Ausbuchtungen auf die äußere Oberfläche des Trägers weniger als die gesamte äußere Oberfläche des Trägers (2) bedeckt.
  9. Package nach einem der Ansprüche 1-8, wobei die Pufferschicht (5) ein Polymer aufweist.
  10. Package nach Anspruch 9, wobei die Pufferschicht (5) Polyimid aufweist.
  11. Package nach einem der Ansprüche 1-10, wobei die Pufferschicht (5) so strukturiert ist, dass die Lücke (G) zwischen den Eckbereichen des Integriertes-Bauelement-Dies (3) und der Pufferschicht (5) angeordnet ist.
  12. Package nach einem der Ansprüche 1-11, wobei der Integriertes-Bauelement-Die (3) ein MEMS-Bauelement-Die aufweist.
  13. Package nach Anspruch 12, wobei der MEMS-Bauelement-Die ein Gyroskop-Die oder einen Beschleunigungssensor-Die aufweist.
  14. Package nach einem der Ansprüche 1-13, wobei der Träger einen Prozessor-Die aufweist.
  15. Package nach einem der Ansprüche 1-14, wobei die Struktur eine kreuzförmige Struktur aufweist.
  16. Package nach einem der Ansprüche 1-15, wobei die Struktur eine oder mehrere Ausbuchtungen, die den Integriertes-Bauelement-Die (3) stützen, und einen oder mehrere Dammteile (20), die von den Ausbuchtungen beabstandet sind, um einen Kanal zwischen den Ausbuchtungen und den Dammteilen (20) zu bilden, aufweist.
  17. Package nach Anspruch 16, wobei der eine oder die mehreren Dammteile (20) kürzer als die eine oder mehreren Ausbuchtungen sind.
  18. Package nach einem der Ansprüche 1-17, wobei die Struktur eine oder mehrere mehreckige Formen, wie mit einem Blick senkrecht zum Träger gesehen, aufweist.
  19. Package nach einem der Ansprüche 1-18, wobei die Struktur eine kreisförmige oder elliptische Form, wie mit einem Blick senkrecht zum Träger gesehen, aufweist.
  20. Package nach einem der Ansprüche 1-19, wobei die Pufferschicht (5) die gesamte äußere Oberfläche des Trägers beschichtet.
  21. Package nach einem der Ansprüche 1-20, ferner ein Packagesubstrat (12) aufweisend, wobei der Träger auf das Packagesubstrat (12) montiert ist.
  22. Package nach Anspruch 21, wobei das Packagesubstrat (12) ein Plastiksubstrat aufweist.
  23. Package nach einem der Ansprüche 21-22, ferner eine auf das Packagesubstrat (12) montierte Packagekappe, den Träger und den Integriertes-Bauelement-Die (3) aufweisend, der in einem durch die Packagekappe und das Packagesubstrat (12) definierten Hohlraum angeordnet ist.
  24. Package nach einem der Ansprüche 1-23, wobei eine Dicke der Pufferschicht (5) in einem Bereich von 2 Mikrometer bis 400 Mikrometer liegt.
  25. Package nach Anspruch 24, wobei die Dicke der Pufferschicht (5) in einem Bereich von 35 Mikrometer bis 300 Mikrometer liegt.
  26. Package nach einem der Ansprüche 1-25, ferner eine Passivierungsschicht zwischen der äußeren Oberfläche des Trägers und der Pufferschicht (5) aufweisend, wobei die Pufferschicht direkt auf der Passivierungsschicht abgelagert ist.
  27. Package nach einem der Ansprüche 1-26, wobei die Pufferschicht (5) eine erste Schicht aufweist, die wenigstens einen Teil der äußeren Oberfläche des Trägers (2) bedeckt, und die Strukturierung über die erste Schicht herausragt.
  28. Package nach einem der Ansprüche 1-27, wobei die Pufferschicht (5) zwischen 10% und 90% einer äußeren Oberfläche des Integriertes-Bauelement-Dies (3) berührt.
  29. Package nach Anspruch 28, wobei die Pufferschicht (5) zwischen 10% und 40% einer äußeren Oberfläche des Integriertes-Bauelement-Dies (3) berührt.
  30. Package nach Anspruch 29, wobei die Pufferschicht (5) zwischen 10% und 30% einer äußeren Oberfläche des Integriertes-Bauelement-Dies (3) berührt.
  31. Verfahren zum Herstellen eines Integriertes-Bauelement-Packages (1), wobei das Verfahren aufweist: Ablagern einer Pufferschicht (5) auf einem Träger, wobei der Träger ein zusätzliches integriertes Bauelement aufweist; Strukturieren der Pufferschicht (5) durch wenigstens einen Teil einer Dicke der Pufferschicht; Montieren eines integrierten Bauelements auf dem Träger, so dass die Pufferschicht (5) zwischen dem Träger und dem integrierten Bauelement angeordnet wird.
  32. Verfahren nach Anspruch 31, wobei der Träger (2) ein Packagesubstrat (12) aufweist.
  33. Verfahren nach Anspruch 31, ferner aufweisend das Ablagern der Pufferschicht (5) auf einem ersten Wafer, der eine erste Vielzahl integrierter Bauelemente aufweist, wobei die erste Vielzahl das zusätzliche integrierte Bauelement aufweist.
  34. Verfahren nach Anspruch 33, ferner das Stapeln eines zweiten Wafers auf den ersten Wafer aufweisend, so dass die Pufferschicht (5) zwischen den ersten Wafer und den zweiten Wafer tritt, wobei der zweite Wafer eine zweite Vielzahl integrierter Bauelemente aufweist, wobei die zweite Vielzahl integrierter Bauelemente das integrierte Bauelement aufweist.
  35. Verfahren nach einem der Ansprüche 33-34, wobei das Ablagern der Pufferschicht (5) das Aufbringen der Pufferschicht (5) auf dem ersten Wafer durch Spin-Coating aufweist.
  36. Verfahren nach Anspruch 35, ferner aufweisend ein mehrfaches Auftragen der Pufferschicht (5) auf dem ersten Wafer durch Spin-Coating.
  37. Verfahren nach einem der Ansprüche 31-36, ferner aufweisend das Ätzen der Pufferschicht (5), um einen oder mehrere Sockelteile und einen oder mehrere Dammteile (20), die von den Sockelteilen beabstandet sind, zu definieren, wobei die Dammteile (20) kürzer als die Sockelteile sind.
  38. Verfahren nach einem der Ansprüche 31-37, wobei das Strukturieren der Pufferschicht (5) das Auftragen von Fotolack auf die Pufferschicht (5), das Maskieren des Fotolacks und das Belichten des Fotolacks aufweist.
  39. Verfahren nach einem der Ansprüche 31-38, wobei das Strukturieren der Pufferschicht (5) das Ätzen der Pufferschicht (5) aufweist.
  40. Verfahren nach einem der Ansprüche 33-39, ferner aufweisend das Vereinzeln von wenigstens dem ersten Wafer, um mehrere Integriertes-Bauelement-Dies (3) zu definieren.
DE102016111931.8A 2015-07-23 2016-06-29 Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages Active DE102016111931B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562196154P 2015-07-23 2015-07-23
US62/196,154 2015-07-23
US15/092,234 2016-04-06
US15/092,234 US10287161B2 (en) 2015-07-23 2016-04-06 Stress isolation features for stacked dies

Publications (2)

Publication Number Publication Date
DE102016111931A1 DE102016111931A1 (de) 2017-01-26
DE102016111931B4 true DE102016111931B4 (de) 2020-10-15

Family

ID=57738543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016111931.8A Active DE102016111931B4 (de) 2015-07-23 2016-06-29 Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages

Country Status (4)

Country Link
US (1) US10287161B2 (de)
JP (1) JP6471122B2 (de)
CN (1) CN106373946B (de)
DE (1) DE102016111931B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10278281B1 (en) * 2015-10-30 2019-04-30 Garmin International, Inc. MEMS stress isolation and stabilization system
US11119117B2 (en) * 2016-09-23 2021-09-14 Sumitomo Precision Products Co., Ltd. Sensor
WO2018122831A2 (en) * 2017-05-08 2018-07-05 Safran Colibrys Sa Decoupling structure for accelerometer
US11322456B2 (en) * 2017-06-30 2022-05-03 Intel Corporation Die back side structures for warpage control
US11101260B2 (en) * 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
TWI820389B (zh) * 2021-02-08 2023-11-01 隆達電子股份有限公司 發光元件封裝體、顯示裝置及製造顯示裝置的方法
CN113148942B (zh) * 2021-04-08 2023-11-14 青岛歌尔智能传感器有限公司 外部封装结构、mems传感器以及电子设备
CN114105078A (zh) * 2021-11-25 2022-03-01 中国人民解放军国防科技大学 Mems传感器芯片封装应力隔离结构、mems传感器及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080176362A1 (en) * 2007-01-24 2008-07-24 Dipak Sengupta Stress free package and laminate-based isolator package
US20120080764A1 (en) * 2010-09-30 2012-04-05 Analog Devices, Inc. Apparatus and method for microelectromechanical systems device packaging
US20130093068A1 (en) * 2010-02-03 2013-04-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Air Gap Adjacent to Stress Sensitive Region of the Die
US20150179591A1 (en) * 2013-12-20 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Redistribution Layer (RDL) Structure

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278234A (ja) 1988-09-14 1990-03-19 Hitachi Ltd 半導体装置
JPH07302772A (ja) 1994-05-10 1995-11-14 Hitachi Ltd ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
US5627407A (en) 1995-04-28 1997-05-06 Lucent Technologies Inc. Electronic package with reduced bending stress
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US6166434A (en) 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US6084308A (en) 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6184064B1 (en) 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6689640B1 (en) 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
JP2002134439A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
US6555417B2 (en) 2000-12-05 2003-04-29 Analog Devices, Inc. Method and device for protecting micro electromechanical system structures during dicing of a wafer
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP2002208602A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその製造方法
US6777786B2 (en) 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
TW502406B (en) 2001-08-01 2002-09-11 Siliconware Precision Industries Co Ltd Ultra-thin package having stacked die
US7084488B2 (en) 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
US6768196B2 (en) * 2002-09-04 2004-07-27 Analog Devices, Inc. Packaged microchip with isolation
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
SG153627A1 (en) 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
US7227245B1 (en) 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same
US7411281B2 (en) 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7492039B2 (en) * 2004-08-19 2009-02-17 Micron Technology, Inc. Assemblies and multi-chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US20070152314A1 (en) 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US7494910B2 (en) 2006-03-06 2009-02-24 Micron Technology, Inc. Methods of forming semiconductor package
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US8344487B2 (en) 2006-06-29 2013-01-01 Analog Devices, Inc. Stress mitigation in packaged microchips
TWI358815B (en) 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
US7939916B2 (en) 2007-01-25 2011-05-10 Analog Devices, Inc. Wafer level CSP packaging concept
JP2008205016A (ja) * 2007-02-16 2008-09-04 Denso Corp 半導体装置
US20080203566A1 (en) 2007-02-27 2008-08-28 Chao-Yuan Su Stress buffer layer for packaging process
US20080217761A1 (en) 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US7786602B2 (en) * 2007-06-06 2010-08-31 The Boeing Company Patterned die attach and packaging method using the same
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
WO2010039855A2 (en) 2008-09-30 2010-04-08 Analog Devices, Inc. Vertical mount package for mems sensors
JP2011013175A (ja) * 2009-07-06 2011-01-20 Toyota Motor Corp Ｍｅｍｓセンサ
JP2011077108A (ja) 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
JP5629524B2 (ja) * 2010-08-06 2014-11-19 株式会社フジクラ 半導体装置
US9105588B2 (en) * 2010-10-21 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor component having a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8704364B2 (en) 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
ITTO20120154A1 (it) 2012-02-21 2013-08-22 Stmicroelectronics Malta Ltd Procedimento di assemblaggio di un dispositivo integrato a semiconduttore
JP5974595B2 (ja) * 2012-04-03 2016-08-23 ミツミ電機株式会社 半導体センサ及びその製造方法
US20140091461A1 (en) 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
TWI455663B (zh) 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
JP2015009241A (ja) * 2013-06-26 2015-01-19 日産自動車株式会社 接合構造物、及び接合構造物の製造方法
EP2947692B1 (de) 2013-12-20 2020-09-23 Analog Devices, Inc. Integrierte Vorrichtung und Gehäuse mit Spannungsreduktionsmerkmalen
US9754849B2 (en) 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080176362A1 (en) * 2007-01-24 2008-07-24 Dipak Sengupta Stress free package and laminate-based isolator package
US20130093068A1 (en) * 2010-02-03 2013-04-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Air Gap Adjacent to Stress Sensitive Region of the Die
US20120080764A1 (en) * 2010-09-30 2012-04-05 Analog Devices, Inc. Apparatus and method for microelectromechanical systems device packaging
US20150179591A1 (en) * 2013-12-20 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Redistribution Layer (RDL) Structure

Also Published As

Publication number Publication date
CN106373946A (zh) 2017-02-01
JP2017028271A (ja) 2017-02-02
DE102016111931A1 (de) 2017-01-26
CN106373946B (zh) 2020-03-31
JP6471122B2 (ja) 2019-02-13
US10287161B2 (en) 2019-05-14
US20170022051A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
DE102016111931B4 (de) Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102014216223B4 (de) Verkapseltes MEMS-Bauelement und zugehöriges Herstellungsverfahren
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102017221082B4 (de) Halbleitergehäuse mit einem Durchgangsport für Sensor-Anwendungen und Herstellungsverfahren
DE102014111420B4 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung und Verfahren zur Herstellung eines Halbleitergehäuses
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE112013002672T5 (de) Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102018207060B4 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen und Verfahren zum Herstellen
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102008016324A1 (de) Halbleiterbausteinpackung mit einem Chip aufnehmendem Durchgangsloch und doppelseitigen Aufbauschichten auf beiden Oberflächenseiten für WLP und ein Verfahren dazu
DE10164800A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102014109571A1 (de) Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102017205748A1 (de) Halbleiterbauelement mit einem mems-die
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102015114304A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES, INC., WILMINGTON, US

Free format text: FORMER OWNER: ANALOG DEVICES INC., NORWOOD, MASS., US

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R020 Patent grant now final