JPH07302772A - ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 - Google Patents
ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置Info
- Publication number
- JPH07302772A JPH07302772A JP6096042A JP9604294A JPH07302772A JP H07302772 A JPH07302772 A JP H07302772A JP 6096042 A JP6096042 A JP 6096042A JP 9604294 A JP9604294 A JP 9604294A JP H07302772 A JPH07302772 A JP H07302772A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- wafer
- blade
- adhesive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000000853 adhesive Substances 0.000 claims description 38
- 230000001070 adhesive effect Effects 0.000 claims description 37
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 238000005520 cutting process Methods 0.000 claims description 10
- 239000011800 void material Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 abstract description 3
- 239000003795 chemical substances by application Substances 0.000 abstract 3
- 239000007767 bonding agent Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 ダイシングブレードの目詰まりが起き難いダ
イシング方法の提供。 【構成】 ウエハ１のダイシングにおいては、ウエハ１
を接着剤６を介して固定用テープ５に接着した後、ブレ
ード８をダイシングエリア３に沿って移動させてダイシ
ングする。ウエハの裏面には溝４が設けられている。こ
の溝４はダイシングエリアに沿いかつ溝中央に設けられ
る。ウエハ１を固定用テープ５に接着した場合、接着界
面には空隙７が発生する。そこで、ダイシングにおいて
は、ブレード８の先端を前記空隙７内に位置させながら
ダイシングを行う。ブレード８の先端は接着剤６や固定
用テープ５に接触することなくダイシングが可能とな
る。ブレード８に接着剤等が付着しないことにより、接
着剤や固定用テープの母材付着による目詰まりが起きな
くなる。
イシング方法の提供。 【構成】 ウエハ１のダイシングにおいては、ウエハ１
を接着剤６を介して固定用テープ５に接着した後、ブレ
ード８をダイシングエリア３に沿って移動させてダイシ
ングする。ウエハの裏面には溝４が設けられている。こ
の溝４はダイシングエリアに沿いかつ溝中央に設けられ
る。ウエハ１を固定用テープ５に接着した場合、接着界
面には空隙７が発生する。そこで、ダイシングにおいて
は、ブレード８の先端を前記空隙７内に位置させながら
ダイシングを行う。ブレード８の先端は接着剤６や固定
用テープ５に接触することなくダイシングが可能とな
る。ブレード８に接着剤等が付着しないことにより、接
着剤や固定用テープの母材付着による目詰まりが起きな
くなる。
Description
【０００１】
【産業上の利用分野】本発明はダイシング方法およびそ
の方法によって製造した半導体チップを組み込んだ半導
体装置に関する。
の方法によって製造した半導体チップを組み込んだ半導
体装置に関する。
【０００２】
【従来の技術】半導体装置の製造において、半導体ウエ
ハを縦横に切断して半導体チップを製造するチップ化工
程がある。このチップ化において、円板の円周部分にダ
イヤモンド砥粒を付着させたブレードを高速で回転させ
て半導体ウエハを切断するダイシングが知られている。
従来のダイシング法には、ウエハを完全に切断（カッ
ト）するフルダイシング法、ウエハの９０％程度を切り
込み約１０％切り残すセミフルダイシング法が知られて
いる。
ハを縦横に切断して半導体チップを製造するチップ化工
程がある。このチップ化において、円板の円周部分にダ
イヤモンド砥粒を付着させたブレードを高速で回転させ
て半導体ウエハを切断するダイシングが知られている。
従来のダイシング法には、ウエハを完全に切断（カッ
ト）するフルダイシング法、ウエハの９０％程度を切り
込み約１０％切り残すセミフルダイシング法が知られて
いる。
【０００３】フルダイシング法については、株式会社リ
アライズ社発行「超ＬＳＩ工場最新技術集成 第二編
最新プロセスと自動化」昭和６１年９月５日発行、P243
〜P249に、スルーカットとして記載されている。
アライズ社発行「超ＬＳＩ工場最新技術集成 第二編
最新プロセスと自動化」昭和６１年９月５日発行、P243
〜P249に、スルーカットとして記載されている。
【０００４】また、セミフルダイシング法については、
工業調査会発行「電子材料」1987年12月号、同年12月１
日発行、Ｐ72〜Ｐ76に記載されている。この文献には、
テープにウエハを貼りつけた後、２０〜３０μｍ残しの
カットを行っている旨記載されている。
工業調査会発行「電子材料」1987年12月号、同年12月１
日発行、Ｐ72〜Ｐ76に記載されている。この文献には、
テープにウエハを貼りつけた後、２０〜３０μｍ残しの
カットを行っている旨記載されている。
【０００５】一方、高密度実装が可能となるレジンパッ
ケージ型半導体装置は、実装時、高温に晒されることか
ら、熱ショックによってパッケージクラックが発生す
る。実装時のパッケージクラックについては、工業調査
会発行「電子材料」1990年11月号、同年11月１日発行、
Ｐ29〜Ｐ35に記載されている。
ケージ型半導体装置は、実装時、高温に晒されることか
ら、熱ショックによってパッケージクラックが発生す
る。実装時のパッケージクラックについては、工業調査
会発行「電子材料」1990年11月号、同年11月１日発行、
Ｐ29〜Ｐ35に記載されている。
【０００６】
【発明が解決しようとする課題】ダイシング方法として
は、前記のようにセミフルダイシング法，フルダイシン
グ法が知られている。セミフルダイシング法では、ダイ
シング後にクラッキング（ブレーク）によって完全にウ
エハを分離する工程が必要となるばかりでなく、クラッ
キング時に破片が発生する難点がある。発生した破片は
半導体チップ表面に付着したり、ダイシング装置を汚
す。このような点からフルダイシング法はセミフルダイ
シング法よりも優れている。しかし、フルダイシング法
ではウエハを完全にカットするため、ブレード先端はウ
エハ裏面の固定用テープまで切り込まれる。この結果、
ブレードにはウエハをテープに接着する接着剤が付着
し、目詰まりが起き易くなる。目詰まりが起き始める
と、ブレードの切れ味が悪くなり、研削抵抗の増大を招
き分離された半導体チップの剥離等が起き易くなってダ
イシングの信頼性が低くなる。また、目詰まりはブレー
ドの寿命を短くする。このようなことから、現状ではセ
ミフルダイシング法が主流となっている。
は、前記のようにセミフルダイシング法，フルダイシン
グ法が知られている。セミフルダイシング法では、ダイ
シング後にクラッキング（ブレーク）によって完全にウ
エハを分離する工程が必要となるばかりでなく、クラッ
キング時に破片が発生する難点がある。発生した破片は
半導体チップ表面に付着したり、ダイシング装置を汚
す。このような点からフルダイシング法はセミフルダイ
シング法よりも優れている。しかし、フルダイシング法
ではウエハを完全にカットするため、ブレード先端はウ
エハ裏面の固定用テープまで切り込まれる。この結果、
ブレードにはウエハをテープに接着する接着剤が付着
し、目詰まりが起き易くなる。目詰まりが起き始める
と、ブレードの切れ味が悪くなり、研削抵抗の増大を招
き分離された半導体チップの剥離等が起き易くなってダ
イシングの信頼性が低くなる。また、目詰まりはブレー
ドの寿命を短くする。このようなことから、現状ではセ
ミフルダイシング法が主流となっている。
【０００７】本発明の目的は、ダイシングブレードの目
詰まりが起き難いダイシング方法を提供することにあ
る。
詰まりが起き難いダイシング方法を提供することにあ
る。
【０００８】本発明の他の目的は、ダイシング時にチッ
プ剥離等が起き難いダイシングの信頼性が高いダイシン
グ方法を提供することにある。
プ剥離等が起き難いダイシングの信頼性が高いダイシン
グ方法を提供することにある。
【０００９】本発明の他の目的は、半導体チップとパッ
ケージレジンとの接着強度の高い半導体装置を提供する
ことにある。
ケージレジンとの接着強度の高い半導体装置を提供する
ことにある。
【００１０】本発明の他の目的は、半導体チップとパッ
ケージレジンおよび半導体チップを支持する支持板との
接着強度の高い半導体装置を提供することにある。
ケージレジンおよび半導体チップを支持する支持板との
接着強度の高い半導体装置を提供することにある。
【００１１】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明のダイシング方法
は、支持体となる固定用テープに接着剤を介して貼着さ
れたワークとなる半導体ウエハに対してブレードで切断
して製品となる半導体チップを形成するダイシング方法
であって、ダイシングエリアに沿いかつ前記固定用テー
プと半導体ウエハとの界面にあらかじめ空隙を形成して
おくとともに、ダイシング時にはブレードの先端を前記
空隙に位置させて前記固定用テープおよび前記接着剤に
接触させないでダイシングするものである。前記空隙を
形成するために、半導体ウエハの貼着面側にはエッチン
グによる溝が設けられている。この溝はダイシング幅よ
りも広い溝となっている。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明のダイシング方法
は、支持体となる固定用テープに接着剤を介して貼着さ
れたワークとなる半導体ウエハに対してブレードで切断
して製品となる半導体チップを形成するダイシング方法
であって、ダイシングエリアに沿いかつ前記固定用テー
プと半導体ウエハとの界面にあらかじめ空隙を形成して
おくとともに、ダイシング時にはブレードの先端を前記
空隙に位置させて前記固定用テープおよび前記接着剤に
接触させないでダイシングするものである。前記空隙を
形成するために、半導体ウエハの貼着面側にはエッチン
グによる溝が設けられている。この溝はダイシング幅よ
りも広い溝となっている。
【００１３】本発明の他の実施例では、前記空隙を形成
するためにウエハを固定するための固定用テープの貼着
面側には溝が設けられている。この溝はダイシング幅よ
りも広い溝となっている。
するためにウエハを固定するための固定用テープの貼着
面側には溝が設けられている。この溝はダイシング幅よ
りも広い溝となっている。
【００１４】本発明の半導体装置は、レジンパッケージ
内に位置する支持板上に接着剤を介して半導体チップを
固定してなる半導体装置であって、前記半導体チップの
接着面の周縁は窪み面となっている。この窪み面は半導
体ウエハから半導体チップを形成するダイシングに先立
って設けたエッチングによる溝底を切断することによっ
て得られた窪み面である。
内に位置する支持板上に接着剤を介して半導体チップを
固定してなる半導体装置であって、前記半導体チップの
接着面の周縁は窪み面となっている。この窪み面は半導
体ウエハから半導体チップを形成するダイシングに先立
って設けたエッチングによる溝底を切断することによっ
て得られた窪み面である。
【００１５】本発明の半導体装置は、レジンパッケージ
内に位置する支持板上に接着剤を介して半導体チップを
固定してなる半導体装置であって、前記半導体チップの
接着面の周縁は窪み面となるとともに、半導体チップの
接着面には複数の窪みが設けられている。前記窪み面は
半導体ウエハから半導体チップを形成するダイシングに
先立って設けたエッチングによる溝底を切断することに
よって得られた窪み面である。
内に位置する支持板上に接着剤を介して半導体チップを
固定してなる半導体装置であって、前記半導体チップの
接着面の周縁は窪み面となるとともに、半導体チップの
接着面には複数の窪みが設けられている。前記窪み面は
半導体ウエハから半導体チップを形成するダイシングに
先立って設けたエッチングによる溝底を切断することに
よって得られた窪み面である。
【００１６】
【作用】上記した手段によれば、本発明のダイシング方
法では、ブレードの先端がウエハと固定用テープの界面
に設けられた空隙内に位置しながらダイシングできるこ
とから、固定用テープにウエハを接着する接着剤やテー
プに接触せず、接着剤等の付着に伴うブレードの目詰ま
りが起き難くなる。この結果、ブレードの目詰まりによ
る研削抵抗増大によるダイシングされて得られた半導体
チップの固定用テープからの剥離が起き難くなる。ま
た、本発明によればブレードの目詰まりが抑止できるこ
とから、ブレードの寿命向上が図れる。
法では、ブレードの先端がウエハと固定用テープの界面
に設けられた空隙内に位置しながらダイシングできるこ
とから、固定用テープにウエハを接着する接着剤やテー
プに接触せず、接着剤等の付着に伴うブレードの目詰ま
りが起き難くなる。この結果、ブレードの目詰まりによ
る研削抵抗増大によるダイシングされて得られた半導体
チップの固定用テープからの剥離が起き難くなる。ま
た、本発明によればブレードの目詰まりが抑止できるこ
とから、ブレードの寿命向上が図れる。
【００１７】本発明のウエハは貼着面側に溝が設けられ
ていることから、固定用テープに貼着された状態では、
ダイシングエリアに沿うウエハと固定用テープとの界面
には空隙が形成される。したがって、ダイシング時ブレ
ードの先端をこの空隙に臨ませるようにダイシングを行
うことによってブレードの接着剤等による目詰まり発生
を抑えることができる。
ていることから、固定用テープに貼着された状態では、
ダイシングエリアに沿うウエハと固定用テープとの界面
には空隙が形成される。したがって、ダイシング時ブレ
ードの先端をこの空隙に臨ませるようにダイシングを行
うことによってブレードの接着剤等による目詰まり発生
を抑えることができる。
【００１８】本発明のウエハ固定用テープは貼着面側に
溝が設けられていることから、ウエハを貼着した状態で
は、ダイシングエリアに沿うウエハと固定用テープとの
界面には空隙が形成される。したがって、ダイシング時
ブレードの先端をこの空隙に臨ませるようにダイシング
を行うことによってブレードの接着剤等による目詰まり
発生を抑えることができる。
溝が設けられていることから、ウエハを貼着した状態で
は、ダイシングエリアに沿うウエハと固定用テープとの
界面には空隙が形成される。したがって、ダイシング時
ブレードの先端をこの空隙に臨ませるようにダイシング
を行うことによってブレードの接着剤等による目詰まり
発生を抑えることができる。
【００１９】本発明の半導体装置は、半導体チップの支
持板に接着される接着面の周縁が窪み面となり、この窪
み面にパッケージを形成するレジンが食い込むようにな
っていることから、窪み面に臨む支持板部分および半導
体チップはレジンとの接着性が高くなり、パッケージク
ラックや半導体チップの剥離が起き難くなる。
持板に接着される接着面の周縁が窪み面となり、この窪
み面にパッケージを形成するレジンが食い込むようにな
っていることから、窪み面に臨む支持板部分および半導
体チップはレジンとの接着性が高くなり、パッケージク
ラックや半導体チップの剥離が起き難くなる。
【００２０】本発明の半導体装置は、半導体チップの支
持板に接着される接着面の周縁が窪み面となり、この窪
み面にパッケージを形成するレジンが食い込むようにな
っていることから、窪み面に臨む支持板部分および半導
体チップはレジンとの接着性が高くなり、パッケージク
ラックや半導体チップの剥離が起き難くなる。また、半
導体チップの裏面（接着面）側には複数の窪みが設けら
れていることから、半導体チップと支持板との接合強度
が一層高くなる。
持板に接着される接着面の周縁が窪み面となり、この窪
み面にパッケージを形成するレジンが食い込むようにな
っていることから、窪み面に臨む支持板部分および半導
体チップはレジンとの接着性が高くなり、パッケージク
ラックや半導体チップの剥離が起き難くなる。また、半
導体チップの裏面（接着面）側には複数の窪みが設けら
れていることから、半導体チップと支持板との接合強度
が一層高くなる。
【００２１】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明のウエハダイシング方法の一
実施例を示す模式図、図２は同じく断面図、図３は本発
明のウエハの裏面を示す平面図である。
て説明する。図１は本発明のウエハダイシング方法の一
実施例を示す模式図、図２は同じく断面図、図３は本発
明のウエハの裏面を示す平面図である。
【００２２】本発明のダイシング方法においては、ダイ
シングに先立って図３に示すようなウエハ１が用意され
る。ウエハ１は、たとえば、３００〜４００μｍ程度の
厚さのシリコン基板からなり、縦横に矩形状の素子部２
が形成されている。ウエハ１の主面側は半導体集積回路
等の素子を形成するアクテイブ領域となっている。ま
た、素子部２と素子部２との間の一部はウエハ１を切断
分離するための切断領域、すなわちダイシングエリア３
（図１参照）となっている。本発明のウエハ１は、図３
に示すように、ウエハ１の裏面のダイシングエリアに沿
いかつダイシングエリアの中央に溝４が設けられてい
る。この溝４は、たとえば、エッチングによって形成さ
れ、その深さは数十μｍとなるとともに、溝幅はダイシ
ング用のブレードの厚さよりも数十μｍ広くなってい
る。
シングに先立って図３に示すようなウエハ１が用意され
る。ウエハ１は、たとえば、３００〜４００μｍ程度の
厚さのシリコン基板からなり、縦横に矩形状の素子部２
が形成されている。ウエハ１の主面側は半導体集積回路
等の素子を形成するアクテイブ領域となっている。ま
た、素子部２と素子部２との間の一部はウエハ１を切断
分離するための切断領域、すなわちダイシングエリア３
（図１参照）となっている。本発明のウエハ１は、図３
に示すように、ウエハ１の裏面のダイシングエリアに沿
いかつダイシングエリアの中央に溝４が設けられてい
る。この溝４は、たとえば、エッチングによって形成さ
れ、その深さは数十μｍとなるとともに、溝幅はダイシ
ング用のブレードの厚さよりも数十μｍ広くなってい
る。
【００２３】ダイシングに先立ってウエハ１は樹脂性の
固定用テープ５に接着剤６を介して貼着される。この結
果、固定用テープ５とウエハ１との貼着界面には、図１
および図２に示すように、溝４の存在によって空隙７が
形成されることになる。ダイシングは、図１に示すよう
に、ブレード８の先端が前記空隙７内に位置する状態に
設定されて行われる。すなわち、図１および図２に示す
ように、ブレード８を回転させ、かつブレード８をダイ
シングエリア３に沿って移動させながら行うダイシング
は、ブレード８の先端が空隙７（溝４）から外れること
なく、かつ接着剤６（固定用テープ５）に接触しない状
態で行われることになる。この結果、接着剤６や固定用
テープ５を切断することがなく、接着剤６や固定用テー
プ５の母材の付着がなく、接着剤等によるブレード８の
目詰まりが起きなくなる。このダイシング方法は、ブレ
ード８の先端をウエハ１の裏面から突出するようにせ
ず、セミフルダイシング法であるが、ウエハ１の裏面の
溝４中央を溝（ダイシングエリア）に沿ってダイシング
する結果、実質的にフルダイシング法となる。なお、図
１および図２における９はブレード８が取り付けられる
スピンドルである。
固定用テープ５に接着剤６を介して貼着される。この結
果、固定用テープ５とウエハ１との貼着界面には、図１
および図２に示すように、溝４の存在によって空隙７が
形成されることになる。ダイシングは、図１に示すよう
に、ブレード８の先端が前記空隙７内に位置する状態に
設定されて行われる。すなわち、図１および図２に示す
ように、ブレード８を回転させ、かつブレード８をダイ
シングエリア３に沿って移動させながら行うダイシング
は、ブレード８の先端が空隙７（溝４）から外れること
なく、かつ接着剤６（固定用テープ５）に接触しない状
態で行われることになる。この結果、接着剤６や固定用
テープ５を切断することがなく、接着剤６や固定用テー
プ５の母材の付着がなく、接着剤等によるブレード８の
目詰まりが起きなくなる。このダイシング方法は、ブレ
ード８の先端をウエハ１の裏面から突出するようにせ
ず、セミフルダイシング法であるが、ウエハ１の裏面の
溝４中央を溝（ダイシングエリア）に沿ってダイシング
する結果、実質的にフルダイシング法となる。なお、図
１および図２における９はブレード８が取り付けられる
スピンドルである。
【００２４】このようなダイシング方法によって製造さ
れた半導体チップは、半導体装置の製造に使用される。
図４は本発明の半導体装置を示す断面図である。半導体
装置１５は、レジンからなるパッケージ１６と、このパ
ッケージ１６の内外に亘って延在するリード１７と、パ
ッケージ１６内に位置する支持板（タブ）１８と、この
タブ１８上に接着剤１９を介して固定されたチップ（半
導体チップ）２０と、前記チップ２０の上面に設けられ
た電極とリード１７の内端を電気的に接続するワイヤ２
１とからなっている。前記チップ２０は本発明によるダ
イシング方法によって形成されることから、タブ１８に
接着される接着面側の周縁には窪み面２２が発生するこ
ととなる。このため、タブ１８と窪み面２２とによって
窪み２３が形成され、この窪み２３にはパッケージ１６
を形成するレジン２５が食い込むことになる。この結
果、チップ２０の接着面側縁部分におけるチップ２０と
タブ１８とレジン２５との接着強度が高くなり、半導体
装置１５の実装時の熱ストレス等によって、チップ２０
の剥離やパッケージクラックの発生が抑えられることに
なる。
れた半導体チップは、半導体装置の製造に使用される。
図４は本発明の半導体装置を示す断面図である。半導体
装置１５は、レジンからなるパッケージ１６と、このパ
ッケージ１６の内外に亘って延在するリード１７と、パ
ッケージ１６内に位置する支持板（タブ）１８と、この
タブ１８上に接着剤１９を介して固定されたチップ（半
導体チップ）２０と、前記チップ２０の上面に設けられ
た電極とリード１７の内端を電気的に接続するワイヤ２
１とからなっている。前記チップ２０は本発明によるダ
イシング方法によって形成されることから、タブ１８に
接着される接着面側の周縁には窪み面２２が発生するこ
ととなる。このため、タブ１８と窪み面２２とによって
窪み２３が形成され、この窪み２３にはパッケージ１６
を形成するレジン２５が食い込むことになる。この結
果、チップ２０の接着面側縁部分におけるチップ２０と
タブ１８とレジン２５との接着強度が高くなり、半導体
装置１５の実装時の熱ストレス等によって、チップ２０
の剥離やパッケージクラックの発生が抑えられることに
なる。
【００２５】このような本発明のダイシング方法および
ダイシングによって得られた半導体チップを搭載した半
導体装置においては、以下の効果が得られる。
ダイシングによって得られた半導体チップを搭載した半
導体装置においては、以下の効果が得られる。
【００２６】（１）本発明のダイシング方法は、ダイシ
ングエリアに対応するウエハの貼着面に溝が設けられて
いることと、ダイシング時にはブレードの先端は前記溝
内に位置し、テープには接触しないようにしてダイシン
グが行われることから、テープとウエハを接着する接着
剤やテープ母材がブレードに付着しなくなり、ブレード
の目詰まりが起き難くなるという効果が得られる。
ングエリアに対応するウエハの貼着面に溝が設けられて
いることと、ダイシング時にはブレードの先端は前記溝
内に位置し、テープには接触しないようにしてダイシン
グが行われることから、テープとウエハを接着する接着
剤やテープ母材がブレードに付着しなくなり、ブレード
の目詰まりが起き難くなるという効果が得られる。
【００２７】（２）上記（１）により、本発明のダイシ
ング方法は、ブレードにおいて、テープとウエハを接着
する接着剤等の付着に起因するブレードの目詰まりが起
き難いことから、ブレードの目詰まりによるブレードの
切れ味低下に起因するチップ剥離が起き難くなり、ダイ
シングの信頼度が高くなるという効果が得られる。
ング方法は、ブレードにおいて、テープとウエハを接着
する接着剤等の付着に起因するブレードの目詰まりが起
き難いことから、ブレードの目詰まりによるブレードの
切れ味低下に起因するチップ剥離が起き難くなり、ダイ
シングの信頼度が高くなるという効果が得られる。
【００２８】（３）上記（１）により、本発明のダイシ
ング方法は、ブレードにおいて、テープとウエハを接着
する接着剤等の付着に起因するブレードの目詰まりが起
き難いことから、ブレードの寿命が向上するという効果
が得られる。
ング方法は、ブレードにおいて、テープとウエハを接着
する接着剤等の付着に起因するブレードの目詰まりが起
き難いことから、ブレードの寿命が向上するという効果
が得られる。
【００２９】（４）本発明のウエハは貼着面側に溝が設
けられていることから、固定用テープに貼着された状態
では、ダイシングエリアに沿うウエハと固定用テープと
の界面には空隙が形成される。したがって、ダイシング
時ブレードの先端をこの空隙に臨ませるようにダイシン
グを行うことによってブレードの接着剤等による目詰ま
り発生を抑えることができるという効果が得られる。
けられていることから、固定用テープに貼着された状態
では、ダイシングエリアに沿うウエハと固定用テープと
の界面には空隙が形成される。したがって、ダイシング
時ブレードの先端をこの空隙に臨ませるようにダイシン
グを行うことによってブレードの接着剤等による目詰ま
り発生を抑えることができるという効果が得られる。
【００３０】（５）上記（１）〜（４）により、本発明
のダイシング方法によれば、固定用テープからの半導体
チップの剥離抑止による歩留り向上、ブレードの長寿命
化により、ダイシングコスト低減が図れ、半導体装置の
製造コスト低減が達成できるという相乗効果が得られ
る。
のダイシング方法によれば、固定用テープからの半導体
チップの剥離抑止による歩留り向上、ブレードの長寿命
化により、ダイシングコスト低減が図れ、半導体装置の
製造コスト低減が達成できるという相乗効果が得られ
る。
【００３１】（６）本発明の半導体装置は、半導体チッ
プの接着面側縁の部分においてレジンの食い込みが良い
ことから、半導体チップとタブおよびパッケージレジン
の接着強度が向上し、パッケージの信頼性が高くなると
いう効果が得られる。
プの接着面側縁の部分においてレジンの食い込みが良い
ことから、半導体チップとタブおよびパッケージレジン
の接着強度が向上し、パッケージの信頼性が高くなると
いう効果が得られる。
【００３２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、空隙を形成するための溝をウエハに設
けているが、図５に示すように、固定用テープ５の貼着
面側に溝３０を設け、これによって前記空隙７を形成す
るようにしても良い。この実施例では、前記実施例同様
にダイシング時、ブレード８の先端を前記空隙７に臨ま
せるようにダイシングを行うことによってブレード８の
接着剤等による目詰まり発生を抑えることができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、空隙を形成するための溝をウエハに設
けているが、図５に示すように、固定用テープ５の貼着
面側に溝３０を設け、これによって前記空隙７を形成す
るようにしても良い。この実施例では、前記実施例同様
にダイシング時、ブレード８の先端を前記空隙７に臨ま
せるようにダイシングを行うことによってブレード８の
接着剤等による目詰まり発生を抑えることができる。
【００３３】図６および図７はタブ１８に対するチップ
２０の接着強度をさらに高めた実施例を示す図である。
この実施例では、図６に示すように、ウエハ１の裏面に
ダイシングエリアに沿って溝４を設けるばかりでなく、
素子部２の裏面側に複数の窪み（ディンプル）４０が設
けられている。そして、この窪み４０にはタブ１８とチ
ップ２０とを接着する接着剤１９が食い込む。したがっ
て、タブ１８に対するチップ２０の接着強度は前記実施
例の半導体装置に比較してさらに高くなる。この結果、
半導体装置の実装時タブ１８からチップ２０が剥離し難
くなるとともに、チップ２０の剥離に伴うパッケージク
ラックの発生を抑止できる。
２０の接着強度をさらに高めた実施例を示す図である。
この実施例では、図６に示すように、ウエハ１の裏面に
ダイシングエリアに沿って溝４を設けるばかりでなく、
素子部２の裏面側に複数の窪み（ディンプル）４０が設
けられている。そして、この窪み４０にはタブ１８とチ
ップ２０とを接着する接着剤１９が食い込む。したがっ
て、タブ１８に対するチップ２０の接着強度は前記実施
例の半導体装置に比較してさらに高くなる。この結果、
半導体装置の実装時タブ１８からチップ２０が剥離し難
くなるとともに、チップ２０の剥離に伴うパッケージク
ラックの発生を抑止できる。
【００３４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造におけるウエハダイシング技術に適用した場
合について説明したが、それに限定されるものではな
い。本発明は少なくとも支持体に接着剤を介して貼着し
たワークを切断して製品を製造する切断（ダイシング）
技術には適用できる。
なされた発明をその背景となった利用分野である半導体
装置の製造におけるウエハダイシング技術に適用した場
合について説明したが、それに限定されるものではな
い。本発明は少なくとも支持体に接着剤を介して貼着し
たワークを切断して製品を製造する切断（ダイシング）
技術には適用できる。
【図１】本発明のウエハダイシング方法の一実施例を示
す模式図である。
す模式図である。
【図２】本発明のウエハダイシング方法の一実施例を示
す断面図である。
す断面図である。
【図３】本発明のウエハの裏面を示す平面図である。
【図４】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図５】本発明のウエハダイシング方法の他の実施例を
示す模式図である。
示す模式図である。
【図６】本発明のウエハの他の実施例を示すウエハの裏
面の一部の平面図である。
面の一部の平面図である。
【図７】本発明の半導体装置の他の実施例を示す断面図
である。
である。
１…ウエハ、２…素子部、３…ダイシングエリア、４…
溝、５…固定用テープ、６…接着剤、７…空隙、８…ブ
レード、９…スピンドル、１５…半導体装置、１６…パ
ッケージ、１７…リード、１８…タブ、１９…接着剤、
２０…チップ、２１…ワイヤ、２２…窪み面、２３…窪
み、２５…レジン、３０…溝、４０…窪み。
溝、５…固定用テープ、６…接着剤、７…空隙、８…ブ
レード、９…スピンドル、１５…半導体装置、１６…パ
ッケージ、１７…リード、１８…タブ、１９…接着剤、
２０…チップ、２１…ワイヤ、２２…窪み面、２３…窪
み、２５…レジン、３０…溝、４０…窪み。
Claims (8)
- 【請求項１】 支持体に接着剤を介して貼着されたワー
クをブレードで切断して製品を形成するダイシング方法
であって、ダイシングエリアに沿いかつ前記支持体とワ
ークとの界面にあらかじめ空隙を形成しておくととも
に、ダイシング時にはブレードの先端を前記空隙に位置
させて前記支持体および前記接着剤に接触させないでダ
イシングすることを特徴とするダイシング方法。 - 【請求項２】 固定用テープに接着剤を介して貼着され
たウエハに対してブレードで切断して半導体チップを形
成するダイシング方法であって、ダイシングエリアに沿
いかつ前記固定用テープとウエハとの界面にあらかじめ
空隙を形成しておくとともに、ダイシング時にはブレー
ドの先端を前記空隙に位置させて前記固定用テープおよ
び前記接着剤に接触させないでダイシングすることを特
徴とするダイシング方法。 - 【請求項３】 前記空隙はウエハの貼着面側に設けた溝
によって形成されていることを特徴とする請求項１記載
のダイシング方法。 - 【請求項４】 前記空隙は固定用テープの貼着面側に設
けた溝によって形成されていることを特徴とする請求項
１記載のダイシング方法。 - 【請求項５】 ダイシングエリアに沿ってウエハ裏面に
ダイシング幅よりも広い溝が形成されていることを特徴
とするウエハ。 - 【請求項６】 ウエハが接着される固定用テープであっ
て、固定用テープのウエハ貼着面にはウエハのダイシン
グエリアに対応しかつダイシング幅よりも広い溝が形成
されていることを特徴とするウエハ固定用テープ。 - 【請求項７】 レジンパッケージ内に位置する支持板上
に接着剤を介して半導体チップを固定してなる半導体装
置であって、前記半導体チップの接着面の周縁は窪み面
となっていることを特徴とする半導体装置。 - 【請求項８】 レジンパッケージ内に位置する支持板上
に接着剤を介して半導体チップを固定してなる半導体装
置であって、前記半導体チップの接着面の周縁は窪み面
となるとともに、半導体チップの接着面には複数の窪み
が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096042A JPH07302772A (ja) | 1994-05-10 | 1994-05-10 | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096042A JPH07302772A (ja) | 1994-05-10 | 1994-05-10 | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302772A true JPH07302772A (ja) | 1995-11-14 |
Family
ID=14154440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6096042A Pending JPH07302772A (ja) | 1994-05-10 | 1994-05-10 | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302772A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267458A (ja) * | 2000-03-22 | 2001-09-28 | New Japan Radio Co Ltd | セラミック集合基板、これを用いた半導体装置及びその製造方法 |
| JP2001291683A (ja) * | 2000-04-04 | 2001-10-19 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
| JP2004261625A (ja) * | 2003-01-20 | 2004-09-24 | Ngk Insulators Ltd | ハニカム構造体の製造方法 |
| JP2013239600A (ja) * | 2012-05-15 | 2013-11-28 | Fuji Electric Co Ltd | 半導体装置の製造方法および半導体製造装置 |
| EP2947692A3 (en) * | 2013-12-20 | 2016-01-13 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| WO2018008389A1 (ja) * | 2016-07-04 | 2018-01-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
| US10287161B2 (en) | 2015-07-23 | 2019-05-14 | Analog Devices, Inc. | Stress isolation features for stacked dies |
| US11127716B2 (en) | 2018-04-12 | 2021-09-21 | Analog Devices International Unlimited Company | Mounting structures for integrated device packages |
| US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
-
1994
- 1994-05-10 JP JP6096042A patent/JPH07302772A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267458A (ja) * | 2000-03-22 | 2001-09-28 | New Japan Radio Co Ltd | セラミック集合基板、これを用いた半導体装置及びその製造方法 |
| JP2001291683A (ja) * | 2000-04-04 | 2001-10-19 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
| JP2004261625A (ja) * | 2003-01-20 | 2004-09-24 | Ngk Insulators Ltd | ハニカム構造体の製造方法 |
| US8398799B2 (en) | 2003-01-20 | 2013-03-19 | Ngk Insulators, Ltd. | Method of manufacturing honeycomb structure |
| JP2013239600A (ja) * | 2012-05-15 | 2013-11-28 | Fuji Electric Co Ltd | 半導体装置の製造方法および半導体製造装置 |
| US9343367B2 (en) | 2013-12-20 | 2016-05-17 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| EP2947692A3 (en) * | 2013-12-20 | 2016-01-13 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| US9698127B2 (en) | 2013-12-20 | 2017-07-04 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| US10287161B2 (en) | 2015-07-23 | 2019-05-14 | Analog Devices, Inc. | Stress isolation features for stacked dies |
| WO2018008389A1 (ja) * | 2016-07-04 | 2018-01-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
| US10867856B2 (en) | 2016-07-04 | 2020-12-15 | Sony Semiconductor Solutions Corporation | Semiconductor device and method of manufacturing the same, and electronic apparatus |
| US11127716B2 (en) | 2018-04-12 | 2021-09-21 | Analog Devices International Unlimited Company | Mounting structures for integrated device packages |
| US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266528A (en) | Method of dicing semiconductor wafer with diamond and resin blades | |
| US6448151B2 (en) | Process for producing a large number of semiconductor chips from a semiconductor wafer | |
| KR100318551B1 (ko) | 웨이퍼의분할방법및반도체장치의제조방법 | |
| JPH03204954A (ja) | 半導体装置の製造方法 | |
| JP2005533376A (ja) | ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ | |
| JP2001035817A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| JP2016192450A (ja) | 半導体装置の製造方法 | |
| KR100452661B1 (ko) | 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법 | |
| JP4040819B2 (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| JP5590100B2 (ja) | 半導体装置製造用積層シート | |
| JPH09213662A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| JPH07302772A (ja) | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 | |
| JPH04297056A (ja) | 半導体装置の製造方法 | |
| JP3147455B2 (ja) | 半導体ウェーハの切断方法 | |
| JP2737859B2 (ja) | 半導体チップの製造方法 | |
| JP2005142399A (ja) | ダイシング方法 | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| JPH10172925A (ja) | 半導体ウェハの切断方法 | |
| JP2829015B2 (ja) | 半導体素子の加工方法 | |
| JP2858705B2 (ja) | 半導体装置の製造方法 | |
| JP2004207591A (ja) | 半導体装置の製造方法 | |
| JPH04307756A (ja) | 半導体素子の分離方法 | |
| JPH1070094A (ja) | 半導体センサウェハの切断方法 | |
| JP2016054192A (ja) | 半導体ウエハのダイシング方法 | |
| JP3853873B2 (ja) | 半導体ウエハの分割方法 |