JP2016192450A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016192450A
JP2016192450A JP2015070422A JP2015070422A JP2016192450A JP 2016192450 A JP2016192450 A JP 2016192450A JP 2015070422 A JP2015070422 A JP 2015070422A JP 2015070422 A JP2015070422 A JP 2015070422A JP 2016192450 A JP2016192450 A JP 2016192450A
Authority
JP
Japan
Prior art keywords
wafer
tape
cutting
semiconductor wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015070422A
Other languages
English (en)
Other versions
JP6479532B2 (ja
Inventor
貴光 吉原
Takamitsu YOSHIHARA
貴光 吉原
隆浩 貝沼
Takahiro Kainuma
隆浩 貝沼
浩偉 岡
Hirotake Oka
浩偉 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015070422A priority Critical patent/JP6479532B2/ja
Priority to US15/007,275 priority patent/US9716027B2/en
Priority to TW105106950A priority patent/TW201701341A/zh
Priority to CN202111165239.0A priority patent/CN113903659A/zh
Priority to CN201610170129.6A priority patent/CN106024710B/zh
Publication of JP2016192450A publication Critical patent/JP2016192450A/ja
Priority to US15/628,537 priority patent/US10395967B2/en
Application granted granted Critical
Publication of JP6479532B2 publication Critical patent/JP6479532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】半導体装置の製造効率を向上させる。【解決手段】半導体装置の製造方法は、以下の工程を含んでいる。（ａ）表面１ｔ、表面１ｔの反対側の裏面を有するウエハ（半導体ウエハ）１０の表面１ｔ側に回路を形成する工程。（ｂ）中央部（第１部分）１１、および中央部１１の周囲を囲む周縁部１２（第２部分）を有するウエハ１０の裏面を、中央部１１の厚さが周縁部１２の厚さよりも薄くなるように研削する工程。（ｃ）保持テープ３１の上面（接着面）３１ｔをウエハ１０の表面１ｔに貼り付ける工程。（ｄ）ウエハ１０が上記第１テープに保持された状態で、ブレード（回転刃）３６により中央部１１の一部を切断し、中央部１１と周縁部１２とに切り分ける工程。【選択図】図１９

Description

本発明は、半導体装置の製造技術に関し、特に、半導体ウエハを分割して複数の半導体チップを取得する工程を有する半導体装置の製造方法に適用して有効な技術に関するものである。
特開２０１１−９６７６７号公報（特許文献１）、特開２０１４−１３８１７７号公報（特許文献２）、および特開２０１４−１７０８２２号公報（特許文献３）には、デバイス領域の周囲を囲むリング状で凸形状の外周部分が残るようにウエハの裏面を研削する方法が記載されている。
上記特許文献１には、デバイス領域と外周部分とを切り離した後、デバイス領域の裏面を研削する方法が記載されている。また、上記特許文献２には、外周部分が残るようにウエハの裏面を研削した後、ウエハの裏面に粘着テープを張り付けた状態でレーザおよび切削ブレードでデバイス領域と外周部分とを切り離す方法が記載されている。また、上記特許文献３には、外周部分が残るようにウエハの裏面を研削した後、ウエハの裏面に粘着テープを張り付けた状態でウエハの表面側に当てた切削ブレードでデバイス領域と外周部分とを切り離す方法が記載されている。
また、特開２０１２−１９１２６号公報（特許文献４）には、第１ブレードでウエハの外周部分を円形に切削加工した後、第２ブレードでウエハの外周壁を研磨する方法が記載されている。
特開２０１１−９６７６７号公報 特開２０１４−１３８１７７号公報 特開２０１４−１７０８２２号公報 特開２０１２−１９１２６号公報
半導体装置の製造方法では、半導体ウエハのデバイス領域に設けられた複数のチップ領域のそれぞれに集積回路を一括して形成した後、複数のチップ領域を分割することで半導体装置を取得する。この場合、複数のチップ領域を分割する工程までは、複数のチップ領域が分離されていない半導体ウエハの状態で、各種の製造プロセスが施される。
各種の製造プロセスにおいて、半導体ウエハに対して高精度で処理を施すためには、半導体ウエハの反り変形を抑制する技術が必要になる。例えば、上記特許文献３に記載されているように、デバイス領域の周囲の外周部分に環状の凸部を残すように半導体ウエハの裏面を研削する方法は、製造工程中の半導体ウエハの反り変形を抑制する技術として有効である。
ところが、上記の方法は、半導体装置の製造効率を向上させる観点から課題がある。例えば、デバイス領域の外周部分に形成された環状の凸部が残った状態では、複数のチップ領域を分割することが難しい。そこで、複数のチップ領域を分割する前に上記凸部を除去する必要がある。しかし、環状の凸部を除去する方法によっては、環状の凸部とデバイス領域とを切り分ける時のマージンを広くとる必要があり、デバイス領域の有効面積が低下してしまう。デバイス領域の有効面積が低下すると、製造効率低下の原因になる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態である半導体装置の製造方法では、第１部分、および上記第１部分の周囲を囲む第２部分を有する半導体ウエハの一方の面を、上記第１部分の厚さが上記第２部分の厚さよりも薄くなるように研削する。また、上記半導体装置の製造方法では、第１テープの接着面を上記半導体ウエハの上記一方の面の反対面に貼り付ける。また、上記半導体ウエハが上記第１テープに保持された状態で、上記第１部分の上記一方の面側に当接された回転刃により上記第１部分の一部を切断し、上記第１部分と上記第２部分とに切り分ける。
上記一実施の形態によれば、半導体装置の製造効率を向上させることができる。
一実施の形態である半導体チップの上面図である。 図１に示す半導体チップの下面図である。 図１および図２に示す半導体チップが備える電界効果トランジスタの素子構造例を示す要部断面図である。 図１に示す半導体チップを搭載した半導体装置（半導体パッケージ）の上面図である。 図４に示す半導体装置の下面図である。 図４に示す封止体を取り除いた状態で、半導体装置の内部構造を示す平面図である。 図６のＡ−Ａ線に沿った断面図である。 一実施の形態の半導体装置の製造工程の概要を示す説明図である。 図８に示すウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。 図９に示す半導体ウエハの断面図である。 図８に示す裏面研削工程のフローを模式的に示す説明図である。 裏面研削工程後のウエハの裏面側の平面図である。 図１２に示すウエハの周縁部近傍の拡大断面図である。 図１３に示すウエハの裏面側に金属膜を形成した状態を示す拡大断面図である。 図１４に示すウエハの中央部と周縁部とを切り離し、周縁部を取り除いた状態を模式的に示す斜視図である。 図１４に示すウエハを、保持テープを介して固定リングに固定した状態を示す斜視図である。 図１６に示すウエハの周縁部近傍の拡大断面図である。 図１７に示すウエハの中央部と周縁部の境界の近傍をリング状に切削加工して切断する工程を示す平面図である。 図１８に示すブレードでウエハの一部を切削加工している状態を示す拡大断面図である。 図１９に示す保持テープに紫外線を照射した状態を示す断面図である。 図２０に示す保持テープからウエハの周縁部を剥離させて除去する状態を示す断面図である。 図２１に示すウエハの中央部を保持する保持テープに、マークを形成した状態を示す平面図である。 図２２に示すウエハの中央部を保持する保持テープを切断してウエハと固定リングとを分離する様子を模式的に示す平面図である。 図２３に示すウエハをチップ領域毎に分割するウエハ分割工程の様子を模式的に示す平面図である。 図２３に示すウエハにウエハ分割工程用の保持フィルムを貼り付けた状態を示す断面図である。 図２５に示すウエハをブレードで切断する工程を示す断面図である。 図１９に対する変形例のサークルカット工程において、第１回目の切削加工により、ウエハの中央部の周縁部に溝を形成した状態を示す拡大断面図である。 図２７に示す溝に沿って切削加工を施し、ウエハを切断した状態を示す拡大断面図である。 図１９に対応する検討例を示す拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
＜半導体装置＞
本実施の形態では、半導体装置の一例として、例えば電力変換装置などに組み込まれ、スイッチング素子として用いられるトランジスタ素子を備える半導体チップ１（図１参照）および半導体チップ１が搭載された半導体装置ＰＫＧ１、を取り上げて説明する。図１は本実施の形態の半導体チップの上面図、図２は、図１に示す半導体チップの下面図である。また、図３は、図１および図２に示す半導体チップが備える電界効果トランジスタの素子構造例を示す要部断面図である。
本実施の形態の半導体チップ１は、図１に示す表面（面、上面）１ｔ、および表面１ｔの反対側の裏面（面、下面）１ｂ（図２参照）を有している。また、半導体チップ１は、複数の電極を有している。本実施の形態の例では、半導体チップ１は、表面１ｔ側に、ゲート端子（電極パッド）１ＧＴおよびソース端子（電極パッド）１ＳＴを有する。また、半導体チップ１は、裏面１ｂ側にドレイン端子（電極パッド）１ＤＴを有する。
また、半導体チップ１は、半導体素子を含む、回路を備えている。図３に示す例では、半導体チップ１は、例えば、ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を備えている。半導体チップ１は、例えばＤＣ−ＤＣコンバータや、インバータなどの電力変換回路に組み込まれ、スイッチング素子として利用される、パワー系の半導体装置である。
図３に示す構造例を説明すると、半導体チップ１は、例えばｎ型単結晶シリコンから成る半導体基板ＷＨを有し、半導体基板ＷＨの主面Ｗｔ上には、ｎ−型のエピタキシャル層ＥＰが形成されている。この半導体基板ＷＨおよびエピタキシャル層ＥＰは、ＭＯＳＦＥＴのドレイン領域を構成する。このドレイン領域は、半導体チップ１の裏面１ｂ側に形成されたドレイン端子１ＤＴと電気的に接続されている。図２に示す例では、半導体チップ１の裏面１ｂ全体が、ドレイン端子１ＤＴになっている。
エピタキシャル層ＥＰ上には、ｐ−型の半導体領域であるチャネル形成領域ＣＨが形成され、このチャネル形成領域ＣＨ上には、ｎ＋型の半導体領域であるソース領域ＳＲが形成されている。そして、ソース領域ＳＲの上面からチャネル形成領域ＣＨを貫通し、エピタキシャル層ＥＰの内部に達するトレンチ（開口部、溝）ＴＲ１が形成されている。
また、トレンチＴＲ１の内壁にはゲート絶縁膜ＧＩが形成されている。また、ゲート絶縁膜ＧＩ上には、トレンチＴＲ１を埋め込むように積層されたゲート電極ＧＥが形成されている。ゲート電極ＧＥは、引出配線を介して、図１に示す半導体チップ１のゲート端子１ＤＴと電気的に接続されている。
また、ゲート電極ＧＥが埋め込まれたトレンチＴＲ１の、ソース領域ＳＲを挟んだ隣には、ボディコンタクト用のトレンチ（開口部、溝）ＴＲ２が形成されている。図３に示す例では、トレンチＴＲ１の両隣にトレンチＴＲ２が形成されている。また、トレンチＴＲ２の底部には、ｐ＋型の半導体領域であるボディコンタクト領域ＢＣが形成されている。ボディコンタクト領域ＢＣを設けることで、ソース領域ＳＲをエミッタ領域、チャネル形成領域ＣＨをベース領域、エピタキシャル層ＥＰをコレクタ領域とする寄生バイポーラトランジスタのベース抵抗を低減することができる。
なお、図３に示す例では、ボディコンタクト用のトレンチＴＲ２を形成することで、ボディコンタクト領域ＢＣの上面の位置がソース領域ＳＲの下面よりも下方（チャネル形成領域ＣＨの下面側）に位置するように構成している。しかし、図示は省略するが、変形例として、ボディコンタクト用のトレンチＴＲ２を形成せず、ソース領域ＳＲとほぼ同じ高さにボディコンタクト領域ＢＣを形成しても良い。
また、ソース領域ＳＲおよびゲート電極ＧＥ上には、絶縁膜ＩＬが形成されている。また絶縁膜ＩＬ上およびボディコンタクト用のトレンチＴＲ２の内壁を含む領域には、バリア導体膜ＢＭが形成されている。また、バリア導体膜ＢＭ上には配線ＣＬが形成されている。配線ＣＬは、図１に示す半導体チップ１の表面に形成されるソース端子１ＳＴと電気的に接続されている。
また、配線ＣＬはバリア導体膜ＢＭを介してソース領域ＳＲおよびボディコンタクト領域ＢＣの両方と電気的に接続されている。つまり、ソース領域ＳＲとボディコンタクト領域ＢＣは、導電位になっている。これにより、ソース領域ＳＲとボディコンタクト領域ＢＣの間の電位差に起因して上記した寄生バイポーラトランジスタがオンすることを抑制できる。
また、図３に示すＭＯＳＦＥＴは、チャネル形成領域ＣＨを挟んで、厚さ方向にドレイン領域とソース領域ＳＲが配置されるので、厚さ方向にチャネルが形成される（以下、縦型チャネル構造と呼ぶ）。この場合、主面Ｗｔに沿ってチャネルが形成される電界効果トランジスタと比較して、平面視における、素子の占有面積を低減できる。このため、半導体チップ１（図１参照）の平面サイズを低減できる。
また、上記した縦型チャネル構造の場合、半導体チップ１の厚さを薄くすることにより、オン抵抗を低減することができる。例えば、ハイサイドスイッチとローサイドスイッチを備えるスイッチング回路において、ローサイドスイッチとしてＭＯＳＦＥＴを用いる場合、ローサイドスイッチのオン時間はハイサイドスイッチのオン時間よりも長くなる。このため、ローサイドスイッチに用いるＭＯＳＦＥＴの場合、スイッチング損失よりもオン抵抗による損失が大きく見える。そこで、ローサイド用のＭＯＳＦＥＴに、上記した縦型チャネル構造を適用することで、ローサイド用の電界効果トランジスタのオン抵抗を小さくできる。
なお、図３では、電界効果トランジスタの素子構造を示す図であって、図１に示す半導体チップ１では、例えば図３に示すような素子構造を有する複数の電界効果トランジスタが、並列接続されている。これにより、例えば１アンペアを越えるような大電流が流れるパワーＭＯＳＦＥＴを構成することができる。
次に、図１に示す半導体チップ１が搭載された半導体パッケージの構造例について説明する。図４は、図１に示す半導体チップを搭載した半導体装置（半導体パッケージ）の上面図である。また、図５は、図４に示す半導体装置の下面図である。また、図６は、図４に示す封止体を取り除いた状態で、半導体装置の内部構造を示す平面図である。また、図７は、図６のＡ−Ａ線に沿った断面図である。
図４〜図７に示すように、半導体装置ＰＫＧ１は、半導体チップ１（図６、図７参照）、半導体チップ１が搭載されるタブ３（図５〜図７参照）、および外部端子である複数のリード４（図５〜図７参照）を有している。また、半導体チップ１、タブ３の上面３ｔおよび複数のリードの上面４ｔは、封止体（樹脂体）５により、一括して封止されている。
上記したように、半導体チップ１を縦型チャネル構造とした場合、半導体チップ１の厚さを薄く（図７に示す表面１ｔと裏面１ｂの距離を小さく）することにより、オン抵抗を低減することができる。図７に示す例では、例えば半導体チップ１の厚さは、５０μｍ〜１００μｍ程度である。
また、図６および図７に示すように、半導体装置ＰＫＧ１は、半導体チップ１が搭載されるタブ（チップ搭載部）３を有する。図７に示すように、タブ３は、半導体チップ１が導電性接合材（導電性部材）６を介して搭載された上面（チップ搭載面）３ｔと、上面３ｔとは反対側の下面（実装面）３ｂを有している。また、図６に示すように、タブ３は、リード４Ｄと一体に形成される。図７に示すように半導体チップ１の裏面１ｂに形成されたドレイン端子１ＤＴは、導電性接合材６を介してタブ３と電気的に接続される。
また、図６に示す例では、半導体チップ１の平面サイズ（表面１ｔの面積）は、タブ３の平面サイズ（上面３ｔの面積）よりも小さい。また、図５および図７に示すように、タブ３の下面３ｂは、封止体５の下面５ｂにおいて、封止体５から露出している。また、タブ３の露出面には、半導体装置ＰＫＧ１を図示しない実装基板に実装する際に、接合材となる半田材の濡れ性を向上させるための金属膜（外装めっき膜）ＳＤが形成されている。
このようにタブ３の平面サイズを大きくし、かつ、タブ３の下面３ｂを封止体から露出させることにより、半導体チップ１で発生した熱の放熱効率を向上させることができる。また、タブ３の平面サイズを大きくし、かつ、タブ３の下面３ｂを封止体から露出させることにより、タブ３を外部端子の一部として利用する場合のインピーダンスを低減できる。
また、図６および図７に示す導電性接合材６は半導体チップ１をタブ３上に固定し、かつ半導体チップ１とタブ３を電気的に接続するための導電性部材（ダイボンド材）である。導電性接合材６としては、例えば、熱硬化性樹脂中に、複数（多数）の銀（Ａｇ）粒子などの導電性粒子を含有させた、所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂材、あるいは半田材を用いることができる。
半導体装置ＰＫＧ１を図示しない実装基板（マザーボード）に実装する際には、半導体装置ＰＫＧ１の複数のリード４と実装基板側の図示しない端子を電気的に接続する接合材として、例えば半田材などを用いる。図６および図７に示す、例えば半田から成る外装めっき膜である金属膜ＳＤは、接合材としての半田材の濡れ性を向上させる観点から半導体装置ＰＫＧ１の端子の接合面にそれぞれ形成されている。
半導体装置ＰＫＧ１を実装する工程では、図示しない半田材を溶融させてリード４と図示しない実装基板側の端子にそれぞれ接合するため、リフロー処理と呼ばれる加熱処理が施される。導電性接合材６として、樹脂中に導電性粒子を混合させた導電性接着材を用いる場合、上記リフロー処理の処理温度を任意に設定しても、導電性接合材は溶融しない。このため、半導体チップ１とタブ３の接合部の導電性接合材６が、半導体装置ＰＫＧ１の実装時に再溶融することによる不具合を防止できる点で好ましい。
一方、半導体チップ１とタブ３を接合する導電性接合材６として、半田材を用いる場合には、半導体装置ＰＫＧ１の実装時に再溶融することを抑制するため、実装時に用いる接合材の融点よりも融点が高い材料を用いることが好ましい。このように、ダイボンド材である導電性接合材６に半田材を用いる場合材料選択に制約が生じるが、導電性接着材を用いた場合よりも電気的接続信頼性を向上させられる点では好ましい。
また、図５および図６に示すように、タブ３は、吊りリードＴＬにより支持されている。この吊りリードＴＬは、半導体装置ＰＫＧ１の製造工程において、リードフレームの枠部にタブ３を固定するための支持部材である。
また、図６および図７に示すように、半導体チップ１のソース端子１ＳＴとリード４Ｓは、金属クリップ（導電性部材、金属板）７を介して電気的に接続されている。金属クリップ７は、例えば銅（Ｃｕ）から成る。金属クリップ７は、導電性接合材８を介して半導体チップ１のソース端子１ＳＴと電気的に接続される。また、金属クリップ７は、導電性接合材８を介してリード４Ｓと電気的に接続される。
また、図６および図７に示す導電性接合材８は、金属クリップ７をリード４Ｓ上および半導体チップ１のソース端子１ＳＴ上に固定し、かつ半導体チップ１と金属クリップ７、およびリード４Ｓと金属クリップ７、をそれぞれ電気的に接続するための導電性部材である。導電性接合材８としては、例えば、熱硬化性樹脂中に、複数（多数）の銀（Ａｇ）粒子などの導電性粒子を含有させた、所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂材、あるいは半田材を用いることができる。
また、図６に示すように、タブ３の隣には、半導体チップ１のゲート端子１ＧＴと電気的に接続される外部端子であるリード４Ｇが配置される。リード４Ｇは、タブ３と離間して設けられている。リード４Ｇと、ゲート端子１ＧＴは、金属細線であるワイヤ（導電性部材）９を介して電気的に接続される。
また、図７に示すように、半導体チップ１、金属クリップ７、および複数のリード４のそれぞれの一部分は、封止体５により封止される。また、図６に示すリード４Ｇの一部、およびワイヤ９は、封止体５により封止される。
封止体５は、複数の半導体チップ１、金属クリップ７およびワイヤ９を封止する樹脂体であって、上面５ｔ（図４、図７参照）および上面５ｔの反対側に位置する下面（実装面）５ｂ（図５、図７参照）を有する。
なお、本実施の形態では、半導体装置の一例として、ＭＯＳＦＥＴを備える半導体チップ１および、半導体チップ１が搭載された半導体パッケージである半導体装置ＰＫＧ１を例示的に取り上げたが、以下で説明する技術を適用できる半導体装置には、種々の変形例がある。例えば、半導体チップ１が備えている素子（回路）は、トランジスタの他、例えばダイオードなどの素子を備えていても良い。また例えば、半導体チップ１の表面１ｔに多数の端子が形成されていても良い。また例えば、半導体チップを配線基板上に搭載した半導体パッケージであっても良い。また例えば、半導体装置の流通形態としては、半導体ウエハに複数の回路を形成する工程と、半導体ウエハを個々のチップ領域に分割（個片化）する工程と、を異なる事業所で、あるいは異なる事業者が、行う場合がある。この場合、個片化前の半導体ウエハを半導体装置として考えることもできる。
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法について説明する。図４〜図７に示す半導体装置ＰＫＧ１は、図８に示すフローに沿って製造される。図８は、本実施の形態の半導体装置の製造工程の概要を示す説明図である。
＜半導体チップ準備工程＞
まず、図８に示す半導体チップ準備工程について説明する。図８に示すように、半導体チップ準備工程は、ウエハ準備工程、裏面研削工程、裏面端子形成工程、周縁部分割工程、マーク形成工程、テープカット工程、ウエハ分割工程、およびチップ取得工程を有している。
＜ウエハ準備工程＞
ウエハ準備工程では、図９および図１０に示すウエハ（半導体ウエハ）１０を準備する。図９は、図８に示すウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。また図１０は、図９に示す半導体ウエハの断面図である。
ウエハ１０は、略円形の平面形状を成し、表面（面、上面）１ｔおよび表面１ｔの反対側に位置する裏面（面、下面）１０ｂ（図１０参照）を有している。例えば本実施の形態では、図９および図１０に示すウエハ１０の直径は、２００ｍｍ、厚さは７７０μｍである。なお、ウエハ１０の表面１ｔは図７に示す半導体チップ１の表面１ｔに対応している。また、ウエハ１０は、表面１ｔに形成された複数のチップ領域１０ｃ、複数のチップ領域１０ｃのうちの互いに隣り合うチップ領域１０ｃ間に形成されたダイシング領域１０ｄを有している。複数のチップ領域１０ｃのそれぞれは、図１〜図３を用いて説明した半導体チップ１に対応し、表面１ｔ側にソース端子１ＳＴおよびゲート端子１ＧＴが形成されている。また、ウエハ１０の周縁部には、ウエハ１０の平面の向きを識別するためのマークであるノッチ１０ｎが形成されている。
図８に示すウエハ準備工程には、図３を用いて説明したＭＯＳＦＥＴなどの半導体素子を含む回路（集積回路）を形成する工程（回路形成工程）、および回路の電気的特性などを確認するための電気的試験を行う工程（電気的試験工程）が含まれる。なお、図３に示す図のうち、ドレイン端子１ＤＴは、図８に示す裏面研削工程の後で形成される。電気的試験工程は、ドレイン端子１ＤＴを形成する前に実施することもできるが、ドレイン端子１ＤＴを形成した後で、電気的試験工程を行う場合には、裏面研削工程の後で電気的試験工程を行っても良い。
＜裏面研削工程＞
次に、裏面研削工程では、図１１および図１２に示すように、ウエハ１０の裏面１０ｂ（図１１参照）を研削し、裏面１０ｂよりも表面１ｔ側に位置する裏面１ｂ（図１２、図１３参照）を露出させる。図１１は、図８に示す裏面研削工程のフローを模式的に示す説明図である。また、図１２は、裏面研削工程後のウエハの裏面側の平面図である。また、図１３は、図１２に示すウエハの周縁部近傍の拡大断面図である。
本工程では、ウエハ１０の厚さが、図７に示す半導体チップ１の厚さ（例えば、５０μｍ）になるまで（図１３に示す裏面１ｂの位置まで）、ウエハ１０の裏面１０ｂ側を研削する。厚さの薄い半導体チップ１を得る方法として、基材となる半導体基板（本実施の形態ではシリコンウエハ）の厚さを予め薄くしておく方法も考えられる。しかし、半導体基板の厚さを極端に薄くすると、図８に示すウエハ準備工程において、ハンドリング性が低下し、ウエハが破損する原因となる。また、ウエハを薄くすると反り変形が生じる場合があり、加工精度が低下する。
そこで、本実施の形態では、ウエハ準備工程およびウエハ固定工程では、ハンドリング性低下抑制や反り変形抑制の観点から十分な第１の厚さ（例えば７００μｍ〜８００μｍ）を有するウエハに対して加工を施し、その後、裏面１０ｂ（図１０参照）側を研削してウエハの厚さを薄く（例えば５０μｍに）する。これにより、裏面研削工程の各工程（例えば図８に示す回路形成工程など）でのウエハの破損を防止しつつ、得られる半導体チップ１（図７参照）の厚さを薄くすることができる。
ところが、裏面研削工程において、単に図１０に示すウエハ１０の裏面１０ｂ全体を研削し、ウエハ１０全体の厚さを１００μｍ以下にした場合、裏面研削工程とウエハ分割工程との間でのウエハ１０のハンドリング性が低下する。また、ウエハ１０に反りが発生するとウエハ分割工程における加工精度低下の原因になる。
そこで、本実施の形態では、裏面研削工程において、図１２に示すウエハ１０の裏面１０ｂのうち、複数のチップ領域１０ｃが設けられた中央部（デバイス領域、第１部分）１１を選択的に研削して薄くする。詳しくは、ウエハ１０は、平面視において、複数のチップ領域１０ｃが設けられた中央部１１、および中央部１１の周囲を連続的に囲む周縁部（第２部分）１２を有する。周縁部１２には、チップ領域１０ｃは設けられていない。そして、本実施の形態の裏面研削工程では、図１２および図１３に示すように中央部１１の厚さが、周縁部１２の厚さよりも薄くなるようにウエハ１０の裏面１０ｂを研削する。例えば図１３に示す例では、中央部１１の厚さ、すなわち、表面１ｔから裏面１ｂまでの距離は、５０μｍである。一方、周縁部１２の厚さ、すなわち、表面１ｔから、裏面１２ｂまでの距離は、６５０μｍ程度である。
また、図１２に示すように、ノッチ１０ｎが形成された部分以外は、周縁部１２の幅１２ｗは、全集に亘って同様の値になっている。図１２および図１３に示す例では、幅１２ｗは、２ｍｍ〜２．５ｍｍ程度である。
このように、中央部１１の周囲を囲む周縁部１２の厚さを厚くすることで、周縁部１２は、ウエハ１０の反り変形を抑制する補強部材として機能する。このため、本実施の形態によれば、ウエハ１０の厚さを１００μｍ以下にした後の工程において、ウエハ１０の反り変形を抑制できる。
以下、本実施の形態の裏面研削工程の詳細について図１１を用いて説明する。本工程では、まず、図１１の上段に示すように、ウエハ１０の表面にバックグラインドテープ２０を貼り付ける。バックグラインドテープ２０は、裏面研削工程において、ウエハの研削屑や洗浄水などにより、表面１ｔ側に形成された回路が汚染されることを防止するための保護テープである。バックグラインドテープ２０は、基材となる樹脂フィルムの一方の面に粘着層が設けられており、粘着層が設けられた面をウエハ１０の表面１ｔに貼り付ける。
次に、図１１では図示を省略しているが、バックグラインドテープ２０が貼り付けられた状態で、ウエハ１０の裏面１０ｂ全体を５０μｍ〜１００μｍ程度研削する（予備研削工程）。予備研削工程では、図１３に示す裏面１２ｂが露出するまで研削を行うことにより、ウエハ１０の全体の厚さが６５０μｍ程度になる。なお、予備研削工程は、瀬要略しても良い。
次に、図１１の中段に示すように、バックグラインドテープ２０が貼り付けられた状態で、砥石（研削治具）２１を用いて、ウエハ１０の裏面１０ｂ側を研削する（粗研削工程）。本工程では、図１２および図１３に示す中央部１１の厚さが所定の厚さ（例えば６０μｍ程度）になるまで中央部１１を選択的に研削する。
次に、図１１の下段に示すように、バックグラインドテープ２０が貼り付けられた状態で、砥石２１とは異なる砥石（研削治具）２２を用いて、ウエハ１０の裏面１０ｂ側を研削し、裏面１ｂを露出させる（仕上げ研削工程）。本工程では、図１２および図１３に示す中央部１１の厚さが設計上の目標値（例えば５０μｍ）になるまで中央部１１を選択的に研削する。砥石２１と砥石２２とは、砥粒の細かさが異なっており、砥石２２が有する砥粒の粒径は、砥石２１が有する砥粒の粒径よりも小さい。言い換えれば、砥石２１が有する砥粒の粒径は、砥石２２が有する砥粒の粒径よりも大きい。
このように、設計上の目標値の厚さに到達する直前まで、粒径が大きい砥石２１で研削することで、研削処理時間を短縮できる。一方、粒径が小さい砥石２２で裏面１ｂを露出させることで、裏面１ｂの平坦度を向上させることができる。裏面１ｂの平坦度は、図３に示す半導体チップ１の電気的特性に影響し、裏面１ｂの平坦度を向上させることにより、半導体チップ１の電気的特性を安定化させることができる。
本実施の形態のように、粗研削工程を行った後、仕上げ研削工程を行った場合、図１３に示すように、中央部１１と周縁部１２との境界に、段差部１３が形成される。段差部１３の高低差は、中央部１１の厚さよりも薄く、例えば、数μｍ〜１０μｍ程度である。
なお、本工程の後、ウエハ１０に付着した研削屑や研削液を除去するため、ウエハ１０の洗浄作業を行う。この時、図１１に示すバックグラインドテープ２０とウエハ１０の表面１ｔとを剥離させて、ウエハ１０の表面１ｔ側も洗浄する。ウエハ１０の全体が薄くなっている場合、バックグラインドテープ２０を剥離させた時にウエハ１０に反りが生じやすい。しかし、本実施の形態では、図１２にしめすように、複数のチップ領域１０ｃが設けられた中央部１１の周囲には、中央部１１の厚さに対して２倍以上の厚さ（例えば６５０μｍ）を備える周縁部１２が設けられている。このため、バックグラインドテープ２０を剥がしてもウエハ１０に反りが生じることを防止できる。
また、ウエハ１０の反りを抑制する観点からは、周縁部１２の厚さは、厚い程良い。図１２に示す周縁部１２の幅１２ｗを太くすれば、周縁部１２の厚さは、中央部１１の厚さの２倍未満でも良い場合もある。しかし、幅１２ｗを太くすると、中央部１１の面積、すなわち、複数のチップ領域１０ｃを設ける有効面積が小さくなるので、一枚のウエハ１０から取得可能な半導体チップ１（図１参照）の数が少なくなる。したがって、一枚のウエハ１０から取得可能な半導体チップ１の数を増やし、製造効率を向上させる観点からは、周縁部１２の厚さは、中央部１１の厚さの２倍以上であることが好ましい。また、本実施の形態のように、中央部１１の厚さが１００μｍ以下の場合には、周縁部１２の厚さは、中央部１１の厚さの５倍以上であることが特に好ましい。
また中央部１１の平面形状（図１２に示す裏面１ｂの形状）は、円形である。ウエハ１０の反り変形を抑制する観点からは、中央部１１の平面形状は円形には限定されず、例えば多角形など、種々の変形例がある。ただし、ウエハ１０の平面形状は一般に円形なので、中央部１１の裏面１ｂの面積を最大化する観点からは、図１２に示すように中央部１１の平面形状は円形であることが好ましい。
＜裏面端子形成工程＞
次に、図８に示す裏面端子形成工程では、図１４に示すように、ウエハ１０の裏面１ｂおよび裏面１２ｂに金属膜１５を形成する。図１４は、図１３に示すウエハの裏面側に金属膜を形成した状態を示す拡大断面図である。
図１４に示す金属膜１５は、例えば、チタン（Ｔｉ）と金（Ａｕ）の積層膜であって、例えばスパッタ法により、チタン膜、金膜を順次積層する。この金属膜１５は、図３および図７に示すドレイン端子１ＤＴを構成する金属膜であって、本工程では、裏面１ｂの全体を覆うように金属膜１５を形成することで、図１２に示す複数のチップ領域１０ｃのドレイン端子１ＤＴ（図７参照）を一括して形成することができる。
本実施の形態では、半導体チップ１（図３参照）の電気的特性を向上させる観点、あるいは、図７に示す半導体チップ１と導電性接合材６との接合性の向上の観点からドレイン端子１ＤＴとして金属膜１５（図１４参照）を設けている。ただし、本実施の形態に対する変形例としては、金属膜１５を設けない場合もある。
本実施の形態のようにウエハ１０の一方の面に金属膜１５を形成した場合、ウエハ１０の周縁部１２の厚さが中央部１１の厚さと同じであれば、ウエハ１０の反り変形が生じる原因になる。しかし、本実施の形態では、上記したように、周縁部１２の厚さは、中央部１１の厚さよりも厚いので、金属膜１５を形成しても、ウエハ１０の反り変形を抑制できる。
＜周縁部分離工程＞
次に、図８に示す周縁部分離工程では、図１５に示すように、ウエハ１０の中央部１１と周縁部１２とを切り分ける。図１５は、図１４に示すウエハの中央部と周縁部とを切り離し、周縁部を取り除いた状態を模式的に示す斜視図である。また、図１６は、図１４に示すウエハを、保持テープを介して固定リングに固定した状態を示す斜視図である。また、図１７は、図１６に示すウエハの周縁部近傍の拡大断面図である。また、図１８は、図１７に示すウエハの中央部と周縁部の境界の近傍をリング状に切削加工して切断する工程を示す平面図である。また、図１９は、図１８に示すブレードでウエハの一部を切削加工している状態を示す拡大断面図である。また、図２０は、図１９に示す保持テープに紫外線を照射した状態を示す断面図である。また、図２１は、図２０に示す保持テープからウエハの周縁部を剥離させて除去する状態を示す断面図である。
なお、図１８では、チップ領域１０ｃの境界線とブレード３６の進行方向とを識別し易くするため、ダイシング領域を点線で、ブレード３６の進行方向を示す矢印を二点鎖線でそれぞれ示している。
周縁部分離工程では、ウエハ１０の中央部１１と周縁部１２とを切り離す準備として、図１６に示すように、ウエハ１０に保持テープ３１を貼り付けて、保持テープ３１を介してウエハ１０を固定リング（支持部材）３０に固定する（保持テープ貼付工程）。
固定リング３０は、周縁部分離工程において、ウエハ１０を作業ステージ上に搬送し、固定するための支持部材であって、例えばリング状の金属部材である。また、保持テープ３１は、固定リング３０に緊張状態で貼り付けられる樹脂フィルムであって、図１７に示すように樹脂製の基材３１ｆの一方の面が、粘着層３１ａに覆われた構造になっている。保持テープ３１の上面３１ｔおよび下面３１ｂのうち、粘着層３１ａが設けられた上面３１ｔが保持テープ３１の接着面になっている。
ところで、周縁部分離工程では後述する図１８に示すように、周縁部に砥粒が固着した回転刃であるブレード３６を用いて、図１７に示す中央部１１と周縁部１２との境界の近くをリング状に切削加工して、中央部１１の周囲を円形に切断する。ブレードを用いてウエハに切削加工を施す場合、一般に、図２９に示す検討例のように、ウエハ１０の裏面１ｂ側にダイシングテープと呼ばれる保持テープ４１を貼りつけて、表面１ｔ側にブレード３６を当てて切削加工を施す。図２９は、図１９に対応する検討例を示す拡大断面図である。
ここで、本実施の形態の上は１０のように、周縁部１２の厚さが中央部１１の厚さよりも厚い場合、裏面１ｂと裏面１２ｂの高さが異なる。この場合、ブレード３６切削加工中にウエハ１０が損傷することを防止するためには、ウエハ１０の中央部１１および周縁部１２をそれぞれ支持されている必要がある。このため、図２９に示すように、ブレード３６による切削加工時にウエハ１０を支持するステージ３３は、中央部１１の直下に配置される部分３３Ａと、周縁部１２の直下に配置される部分３３Ｂとを有し、部分３３Ａが部分３３Ｂよりも突出した構造を備えている必要がある。
しかし、本願発明者の検討によれば、図２９に示すように、ウエハ１０の表面１ｔ側から切削加工を施す場合、以下の点を考慮する必要があることが判った。まず、ウエハ１０に裏面１ｂおよび１２ｂに保持テープ４１を貼り付ける場合、中央部１１と周縁部１２との厚さの違いに起因する段差により、中央部１１と周縁部１２との境界部分ではウエハ１０と保持テープ４１との間に隙間３４が生じ易い。同様に、ステージ３３の部分３３Ａと部分３３Ｂとの高さの違いに起因する段差により、ステージ３３と保持テープ４１との間には、隙間３５が生じやすい。
このため、ウエハ１０の中央部１１において、ブレード３６により切削加工を施す位置は、隙間３４および隙間３５を考慮する必要がある。つまり、図２９に示すように、中央部１１のうち、周縁部１２とともに切り離されて分離される部分の幅１１ｗを大きくする必要がある。この結果、図１２に示す中央部１１のうち、チップ領域１０ｃを設けることができるデバイス領域の有効面積が小さくなってしまう。そして、デバイス領域の有効面積が小さくなることで、一枚のウエハ１０から取得可能な半導体チップ１（図１参照）の数が減少し、製造効率が低下する。
また、図２９に示すステージ３３が有する部分３３Ａの突出の程度は、ウエハ１０の裏面１ｂと裏面１２ｂの高低差に応じて変える必要がある。保持テープ４１の基材４１ｆは樹脂フィルムなので、裏面１ｂと裏面１２ｂの高低差が加工精度に起因する僅かな誤差程度であれば、保持テープ４１が弾性変形することで誤差を許容できる。しかし、設計上の厚さが異なる複数種類の製品を加工する場合、部分３３Ａと部分３３Ｂとのそれぞれを、確実に保持テープ４１に密着させるためには、製品ごとにステージ３３の種類を変更する必要がある。この場合、製品種類を変更する毎に装置を変更する必要があり、製造効率低下の原因になる。
そこで、本願発明者は、上記の点を考慮して、本実施の形態の実施態様を見出した。すなわち、図１７に示すように、本実施の形態では、保持テープ貼付工程において、ウエハ１０の表面１ｔと保持テープ３１の接着面である上面３１ｔとが対向するように、保持テープ３１をウエハ１０に貼り付ける。言い換えれば、本実施の形態では、保持テープ３１をウエハ１０の表面１ｔ側に貼り付ける。これにより、図１９に示すように、本実施の形態では、ブレード３６により、切削加工を施す際には、ウエハ１０の裏面１ｂと裏面１２ｂの高低差によらず、平坦な支持面３７ｔを有するステージ３７で支持すれば良い。このため、本実施の形態では、図２９に示す隙間３４や隙間３５は生じず、中央部１１および周縁部１２を確実に支持することができる。
したがって、本実施の形態によれば、ウエハ１０の中央部１１において、ブレード３６を当接させる部分を周縁部１２との境界に近づけることができる。言い換えれば、図１９に示すように、中央部１１のうち、周縁部１２とともに切り離されて分離される部分の幅１１ｗを図２９と比較して小さくすることができる。この結果、図１２に示す中央部１１のうち、チップ領域１０ｃを設けることができるデバイス領域の有効面積を大きくすることができる。そして、デバイス領域の有効面積を大きくすることで、一枚のウエハ１０から取得可能な半導体チップ１（図１参照）の数が増加し、製造効率が向上する。
また、上記のように、本実施の形態のステージ３７は、ウエハ１０の裏面１ｂと裏面１２ｂの高低差によらず、平坦な支持面３７ｔを有する。このため、製品種類ごとに、ステージ３７を切り替える必要がなく、製造効率を向上させることができる。
図１７に示すように、ウエハ１０の表面１ｔに保持テープ３１を貼り付ける場合、表面１ｔに形成された複数の端子（図９に示すソース端子１ＳＴやゲート端子１ＧＴ）の形状に倣って、粘着層３１ａを密着させる必要がある。このため、本工程でウエハ１０に貼り付ける保持テープ３１の粘着層３１ａの厚さは、図２９に示す保持テープ４１の粘着層４１ａの厚さよりも厚い。例えば、粘着層３１ａの厚さは、２０μｍ〜４０μｍ程度である。一方、図２９に示す粘着層４１ａの厚さは、５μｍ〜１０μｍ程度である。なお、図２９に示す保持テープ４１は、後述するウエハ分割工程において、ウエハ１０を保持する目的で使用する。
また、周縁部分離工程では、上記した保持テープ貼付工程の後、図１８および図１９に示すように、ウエハ１０が保持テープ３１に保持された状態で、ブレード（回転刃）３６により中央部１１の一部をリング状に切断し、中央部１１と周縁部１２とに切り分ける（サークルカット工程）。
サークルカット工程では、図１８に示すようにスピンドル３８の回転軸に取り付けられたブレード３６を回転させることにより、ウエハ１０の中央部１１に対して切削加工を施す。上記したように本実施の形態では、ウエハ１０の裏面１ｂ側からブレード３６を接触させるので、中央部１１と周縁部１２との境界の近くで切削加工を行うことができる。ブレード３６は、略円形の外形形状を成す薄板の外周に、ダイヤモンドなどからなる複数の砥粒を固着させた切断治具（回転刃）であって、薄板を回転させることにより、外周に固着した砥粒が、被切断物を切削加工して切断する。
また、図１８に示すように本実施の形態では、サークルカット工程において、切断ラインが円軌道を描くように、切削加工が施される。詳しくは、サークルカット工程では、ウエハ１０の外縁を構成する円と同心円を描くようにブレード３６の位置を移動させる。また、サークルカット工程では、ブレード３６を回転させながら、中央部１１の外縁に沿って、円弧を描くようにブレード３６の位置を移動させる。
本工程では、中央部１１と周縁部１２との境界の近傍が切断されれば、中央部１１の面積を最大化できる。したがって、切断ラインの形状が、中央部１１の外縁に沿った形状であれば、円形でなくても良い。例えば中央部１１の平面形状が多角形であれば、切断ラインの形状も多角形であっても良い。
ただし、サークルカット工程において、周縁部１２の一部が個片化されてしまうと、異物になる場合がある。したがって、周縁部１２が個片化されないように切断する観点から、本実施の形態のように、切断ラインの形状が円形であることが好ましい。また、中央部１１の形状および切断ラインの形状を円形にすると、円形の平面形状を有するウエハ１０の中央部１１において、複数のチップ領域１０ｃを設ける有効領域を最大化することができる。
また、本工程では、図１９に示すウエハ１０の裏面１ｂからブレード３６を当接させた状態で切削加工が施され、裏面１ｂから表面１ｔまで厚さ方向に切断される。これにより、本工程が完了すると、図１５に示すように、円盤状の中央部１１とリング状の周縁部１２とが分離される。
なお、図１９では、ブレード３６は、ウエハ１０の段差部１３とは厚さ方向に重ならない例を示している。ただし、段差部１３の高低差が小さい場合、ブレード３６の一部が段差部１３と重なっていても良い。この場合、ブレード３６の耐久性を向上させる観点からブレード３６の切削幅は、厚い方が好ましい。
また、周縁部分離工程では、上記したサークルカット工程の後、図２０に示すように、中央部１１と分離された周縁部１２を保持テープ３１から除去するための準備として、紫外線を照射する（紫外線照射工程）。図１９に示す粘着層３１ａには紫外線硬化性樹脂が含まれており、図２０に示すように保持テープ３１の下面３１ｂ側から紫外線ＵＶＲを照射することにより、ウエハ１０と保持テープ３１とを剥離させ易くなる。
なお、紫外線ＵＶＲを照射すると、ウエハ１０と保持テープ３１とが直ちに剥離する訳ではなく、保持テープ３１のウエハ１０を保持する力が弱くなる程度である。したがって、本工程では、保持テープ３１の全体に紫外線ＵＶＲを照射して良い。
また、周縁部分離工程では、上記した紫外線照射工程の後、図１５に示すように、ウエハ１０の中央部１１が保持テープ３１に保持された状態で、リング状の周縁部１２を保持テープ３１から取り外して除去する（周縁部除去工程）。
周縁部除去工程では、図２１に示すように、搬送治具３９のチャックを用いてウエハ１０の周縁部１２を保持した後、中央部１１を保持テープ３１に貼り付けた状態で周縁部１２を持ち上げる。
この周縁部分離工程が終わると、保持テープ３１には、例えば５０μｍ程度の厚さの中央部１１が残る。ここで、中央部１１を保持テープ３１から引き剥がした場合、反り変形が生じる可能性がある。しかし、保持テープ３１の厚さは、ウエハ１０の中央部１１の厚さよりも厚い。例えば図１７に示す例では、保持テープ３１の基材３１ｆの厚さは、１５０μｍ〜２００μｍ程度である。このように、ウエハ１０の中央部１１よりも厚い保持テープ３１がウエハ１０に貼り付けられている場合、保持テープ３１が補強部材として機能する。したがって、ウエハ１０に保持テープ３１が貼り付けられている間は、ウエハ１０に反り変形が生じることを抑制できる。
＜マーク形成工程＞
次に、図８に示すマーク形成工程では、図２２に示すように、保持テープ３１に貫通孔を形成して、ウエハ１０の向きを特定するための識別記号であるマーク３１ｃを形成する。図２２は、図２１に示すウエハの中央部を保持する保持テープに、マークを形成した状態を示す平面図である。
図２２に示すように、周縁部分離工程を行った後は、図１８に示すウエハ１０の周縁部１２に設けられたノッチ１０ｎが周縁部１２と一緒に取り除かれる。ウエハ１０の中央部１１を固定リング３０と分離するまでは、固定リング３０を基準にしてウエハ１０の位置合わせを行うことができるが、ウエハ１０を固定リング３０と分離すると、位置合わせ用の識別記号、すなわち、ウエハ１０の向きを識別するマークが必要になる。
そこで、本実施の形態では、後述するテープカット工程の前に、マーク形成工程を行い、保持テープ３１にマーク３１ｃを形成する。図２２に示す例では、マーク３１ｃは円形の貫通孔である。ただし、マーク３１ｃは、ウエハ１０の向きが特定できれば良いので形状には種々の変形例を適用できる。また、マーク３１ｃの形成方法は、例えば成形金型を用いてプレス加工により形成することができる。あるいはレーザを照射して形成しても良い。
また、マーク３１ｃを形成する位置は特に限定されないが、マーク３１ｃの位置を認識する際の識別容易性を考慮すると、図１８に示すノッチ１０ｎが存在した位置にマーク３１ｃを形成することが好ましい。
＜テープカット工程＞
次に、図８に示すテープカット工程では、図２３に示すように、ウエハ１０の中央部１１の周囲の保持テープ３１を切断して、中央部１１と固定リング３０とを分離する。図２３は、図２２に示すウエハの中央部を保持する保持テープを切断してウエハと固定リングとを分離する様子を模式的に示す平面図である。
図２３に示すように、本工程では、例えば、テープカッタＴＣを用いて、ウエハ１０の中央部１１の周囲を囲むように切断し、ウエハ１０を固定リング３０から分離する。
本工程では、固定リング３０とウエハ１０とを分離できれば良いので、保持テープ３１の切断位置には種々の変形例がある。図２３に示す例では、図１８に示すウエハ１０の周縁部１２の外周縁の位置をトレースするように、テープカッタＴＣを円形に移動させる。これにより、周縁部１２を除去する前のウエハ１０と同じ平面寸法の保持テープ３１が得られる。この場合、図８に示すウエハ分割工程では、保持テープ３１の周縁部をウエハの周縁部と見做して作業を行うことができる点で好ましい。
＜ウエハ分割工程＞
次に、ウエハ分割工程では、図２４に矢印を付して模式的に示すように、ブレード４２を用いて、ウエハ１０をダイシング領域１０ｄの延在方向に沿って切断し、チップ領域１０ｃ毎に分割する。図２４は、図２３に示すウエハをチップ領域毎に分割するウエハ分割工程の様子を模式的に示す平面図である。また、図２５は、図２３に示すウエハにウエハ分割工程用の保持フィルムを貼り付けた状態を示す断面図である。また、図２５は、図２５に示すウエハをブレードで切断する工程を示す断面図である。
なお、図２４では、ダイシング領域１０ｄとブレード４２の進行方向とを識別し易くするため、ダイシング領域を点線で、ブレード４２の進行方向を示す矢印を二点鎖線でそれぞれ示している。
ウエハ分割工程では、ウエハ１０を分割する準備として、図２５に示すように、ウエハ１０に保持テープ（ダシングテープ、ウエハ分割用保持テープ）４１を貼りつけて、保持テープ４１を介してウエハ１０を固定リング（支持部材）４０に固定する（ウエハ分割用保持テープ貼付工程）。
固定リング４０は、ウエハ分割工程において、ウエハ１０を作業ステージ（図示は省略）上に搬送し、固定するための支持部材であって、例えばリング状の金属部材である。また、保持テープ４１は、固定リング４０に緊張状態で貼り付けられる樹脂フィルムであって、図２５に示すように樹脂製の基材４１ｆの一方の面が、粘着層４１ａに覆われた構造になっている。保持テープ４１の上面４１ｔおよび下面４１ｂのうち、粘着層４１ａが設けられた上面４１ｔが保持テープ４１の接着面になっている。
また、図２５に示すように、本工程で処理を施すウエハ１０は、既に周縁部１２（図１５参照）が取り除かれた中央部１１なので、一様な厚さを有する。したがって、本工程では、ウエハ１０の裏面１ｂ側に保持テープ４１の接着面である上面４１ｔを貼り付ける。このようにウエハ１０の裏面１ｂに保持テープ４１を貼り付ける場合、図９に示すように表面１ｔ側に形成されたソース端子１ＳＴやゲート端子１ＧＴなどの金属パターンを認識して高精度で位置合わせを行うことができる。
また、ウエハ１０の裏面１ｂは表面１ｔよりも平坦性が高い。したがって、図２５に示すように、保持テープ４１の粘着層４１ａの厚さは、保持テープ４１の粘着層３１ａの厚さよりも薄くなっている。このように、保持テープ４１の粘着層４１ａの厚さを薄くすることで、ブレード４２（図２４参照）を用いた切削加工時に、粘着層４１ａの成分がブレード４２に付着して、ブレード４２の切削加工性が低下することを抑制できる。
また、本実施の形態では、図２５に示すように、ウエハ１０の表面１ｔに保持テープ３１が貼り付けられた状態で保持テープ４１を裏面１ｂに貼り付ける。その後、ウエハ１０の表面１ｔから保持テープ３１を剥がす。つまり、ウエハ１０が分割されるまでの間は、保持テープ３１および保持テープ４１のうちの少なくとも一方が、ウエハ１０に貼り付けられた状態になっている。保持テープ４１の厚さおよび保持テープ３１の厚さは、それぞれ裏面研削後の上は１０の厚さよりも厚くなっており、保持テープ３１および保持テープ４１のうちの少なくとも一方が、ウエハ１０に貼り付けられていることで、ウエハ１０の反り変形を抑制できる。
また、ウエハ分割工程では、上記したウエハ分割用保持テープ貼付工程の後、図２４および図２６に示すように、ウエハ１０が保持テープ３１に保持された状態で、ブレード（回転刃）４２によりウエハ１０に切削加工を施し、チップ領域１０ｃ（図２４参照）毎に分割する（ダイシング工程）。
本工程では、図２６に示すように、ウエハ１０の表面１ｔ側からダイシング領域１０ｄ（図２４参照）に沿ってブレード４２を走行させることで、ウエハ１０を切削し、ウエハ１０をチップ領域１０ｃ毎に分割する。ブレード４２は、略円形の外形形状を成す薄板の外周に、ダイヤモンドなどからなる複数の砥粒を固着させた切断治具（回転刃）であって、薄板を回転させることにより、外周に固着した砥粒が、被切断物を切削加工して切断する。
本工程のように、ブレード４２が回転しながら直線的に移動する場合、上記した図１８に示すサークルカット工程のように、ブレード３６が弧を描くように移動する場合と比較して、ブレード４２に対する負荷が小さい。したがって、図２６に示すブレード４２の幅（切削加工幅）は、図１９に示すブレード３６の幅（切削加工幅）よりも狭くしても良い。この場合、図９に示すダイシング領域１０ｄの幅を狭くすることができるので、チップ領域１０ｃの有効面積が増大する。この結果、一枚の上は１０から取得可能な半導体チップの数が増加するので、製造効率を向上させることができる。
ただし、ウエハ１０の厚さが、十分に薄く、上記したサークルカット工程におけるブレード３６に対する負荷が小さい場合には、図２６に示すブレード４２の幅（切削加工幅）は、図１９に示すブレード３６の幅（切削加工幅）と同じでも良い。この場合、中央部１１の面積を広くすることができる。
＜チップ取得工程＞
次に、チップ取得工程では、図２６に示す保持テープ４１から分割済の各チップ領域１０ｃ（図２４参照）を個別に取り出して、図１〜図３に示す半導体チップ１を複数個取得する。また、保持テープ４１から各チップ領域１０ｃを個別に取り出す工程は、ダイシングテープから個片化された半導体チップを取り出す一般的な技術を応用して適用することができる。例えば、保持テープ４１の粘着層４１ａ（図２５参照）中に硬化前の紫外線硬化性樹脂成分を予め含ませておく。そして、上記ウエハ分割工程の後で、保持テープ４１に紫外線を照射し、糊材を硬化させると、保持テープ４１の接着強度が低下する。保持テープ４１の接着強度が低下させれば、例えばコレット（図示は省略）と呼ばれる保持治具（ピックアップ治具）を用いて、個々のチップ領域１０ｃ（図１〜図３に示す半導体チップ１）を容易に取り出すことができる。ところで、本工程では、厚さが非常に薄い半導体チップ１をハンドリングする。しかし、上記したウエハ分割工程で、個片化された半導体チップ１は、表面１ｔおよび裏面１ｂの平面積が、一体化したウエハ１０（例えば図２４参照）よりも小さいため、ハンドリング時の変形や損傷は発生し難い。
以上の工程により、図１〜図３に示す半導体チップ１が得られる。つまり、図８に示す半導体チップ準備工程が終了する。
＜半導体装置の組み立て工程＞
次に、図４〜図７に示す半導体装置ＰＫＧ１の組み立て工程を、図８に沿って簡単に説明する。なお、本セクションでは、図４〜図７を参照して説明する。
まず、図８に示す基材準備工程として、図６に示すように吊りリードＴＬにより支持されるタブ３、タブ３の周囲に設けられた複数のリード４を有するリードフレームを準備する。
次に、チップ搭載工程として、図６に示すようにリードフレームのタブ３上に、上記半導体チップ準備工程で準備した半導体チップ１を搭載する。本工程では、図７に示すように、半導体チップ１の裏面１ｂとタブ３の上面３ｔとを対向させて、導電性接合材６を介して半導体チップ１をタブ３上に搭載する。半導体チップ１を搭載させた後、導電性接合材６を硬化させれば、半導体チップ１はタブ３上に固定される。また、半導体チップ１の裏面１ｂ側の電極を構成するドレイン端子１ＤＴとタブ３とは、導電性接合材６を介して電気的に接続される。
次に、リード接続工程として、半導体チップ１の端子とタブ３の周囲に設けられた複数のリード４とを電気的に接続する。図６に示す例では、ゲート端子１ＧＴとリード４Ｇとはワイヤ９を介して電気的に接続される（ワイヤボンディング工程）。また、ソース端子１ＳＴとリード４Ｓとは、金属クリップ７を介して電気的に接続される（クリップボンディング工程）。なお、図７に示すように、ドレイン端子１ＳＴは半導体チップ１の裏面１ｂ側に設けられているので、上記半導体チップ搭載工程の時点で、ドレイン端子１ＤＴはリード４Ｓと電気的に接続されている。
次に、図８に示す封止工程では、図７に示すように、半導体チップ１、金属クリップ７、および複数のリード４のそれぞれの一部分を樹脂で封止して、封止体５を形成する。本工程により、図５に示すように、複数のリード４の一部分が封止体５から露出した半導体装置ＰＫＧ１が得られる。
なお、図４〜図７では、完成品の半導体装置ＰＫＧ１を示しているが、半導体装置の製造方法では、複数の製品領域を有するリードフレームを用いて、複数個の半導体装置ＰＫＧ１を一括して製造することが多い。この場合、図８に示す個片化工程において、図６に示す吊りリードＴＬおよび複数のリード４をリードフレームから切り離して個片化する。
次に、検査、選別工程として、外観検査などの検査を行って製品の良否を選別し、図４〜図７に示す半導体装置ＰＫＧ１を得る。
＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記あるいは以下で説明する複数の変形例を互いに組み合わせても良い。
また例えば、上記実施の形態では、半導体装置の一例として、ＭＯＳＦＥＴを備える半導体チップ１および、半導体チップ１が搭載された半導体パッケージである半導体装置ＰＫＧ１を例示的に取り上げたが、上記で説明する技術を適用できる半導体装置には、種々の変形例がある。例えば、半導体装置の流通形態としては、半導体ウエハに複数の回路を形成する工程と、半導体ウエハを個々のチップ領域に分割（個片化）する工程と、を異なる事業者が行う場合がある。この場合、上記したウエハ分割工程を行う前の中間製品の半導体ウエハを半導体装置として考えることもできる。
この場合、図２２に示す、固定リング３０に固定された状態のウエハ１０の外観検査などの必要な検査を行った後、梱包して出荷しても良い。あるいは、図２３に示すようにテープカッタＴＣを用いて、ウエハ１０の周囲の保持テープ３１を環状に切断した後、保持テープ３１が貼りついた状態で出荷しても良い。
また例えば、上記実施の形態では、対策を施さなければウエハの反り変形が発生し易い実施態様として、中央部１１の厚さが１００μｍ以下になるまで研削する製品を取り上げて説明した。しかし、本願発明者の検討によれば、厚さが１００μｍよりも厚いウエハの場合でも、反り変形が生じる場合がある。例えば、図１４に示すように、ウエハ１０の裏面１ｂ側を一様に覆う金属膜１５を形成した場合には、厚さが１００μｍより厚くても反り変形が生じる場合がある。また例えば、ウエハ１０の直径が２００ｍｍよりも大きくなれば、厚さが１００μｍより厚くても反り変形が生じる場合がある。
そこで、本願発明者が、図１４に示す中央部１１の厚さが１００μｍよりも厚いウエハに対して、上記実施の形態で説明した技術を適用して検証した結果、中央部１１の厚さが厚い場合には、サークルカット工程におけるブレードに対する負荷を低減させた方が良いことが判った。図２７は、図１９に対する変形例のサークルカット工程において、第１回目の切削加工により、ウエハの中央部の周縁部に溝を形成した状態を示す拡大断面図である。また、図２８は、図２７に示す溝に沿って切削加工を施し、ウエハを切断した状態を示す拡大断面図である。
なお、図２７および図２８では、図１９に示すステージ３７は図示を省略しているが、本変形例でも、ステージ３７上で切削加工が施される。また、図２７および図２８に示すウエハ１０Ａは、中央部１１の厚さが厚く（例えば２００μｍ）なっている点を除き、図１９に示すウエハ１０と同じ構造の半導体ウエハである。
上記実施の形態で説明したように、サークルカット工程では、図１８に示すように、ブレード３６を回転させながら、円弧を描くようにブレード３６の位置を移動させる。つまり、ブレード３６は、非直線的に移動しながら切削加工を行う。このようにブレード３６が非直線的に移動しながら切削加工を施す場合、上記したウエハ分割工程のように、直線的に切削加工を施す場合と比較してブレードに対する負荷が大きい。ブレードに対する負荷は、被切削加工対象物であるウエハの厚さに比例して大きくなる。
そして、ブレードに対する負荷が大きくなると、ブレードの偏摩耗（一方の研削面が他方に比べて摩耗し易い現象）や、ブレードの損傷の原因になる。また、ブレードに対する負荷が大きくなると、切削加工が不安定になり、被切削対象物であるウエハの被切削箇所の周縁部に切削屑が残ってしまう場合がある。本願発明者の検討によれば、上記したブレードの損傷や切削屑の問題は、ウエハの厚さが１５０μｍよりも大きくなる場合、特に顕著に発生することが判った。
そこで、サークルカット工程において、ブレードに対する負荷を低減する技術を検討し、以下の方法を見出した。すなわち、サークルカット工程において、ウエハ１０Ａの裏面１ｂから表面１ｔまでを、複数回の切削加工処理によって切断する方法である。
本変形例では、まず、図２７に示すように、ブレード３６を用いて、中央部１１の裏面１ｂ側に切削加工を施して溝ＣＴＲ１を形成する（溝形成工程）。また、本変形例では、上記溝形成工程の後、ブレード３６を用いて溝ＣＴＲ１に沿って切削加工を施し、中央部１１を厚さ方向に切断する（切断工程）。ウエハ１０Ａのように、切削加工の対象部分の厚さが厚い場合、複数回に分けて切削加工を施すことにより、ブレード３６に対する負荷を低減できる。
また、本願発明者がさらに検討を行った所、本変形例のように、複数回に分けて切削加工を施す場合、先に行う切削加工（上記溝形成工程）での切削深さ（図２７に示す深さＴ１）を後で行う切削加工（上記切断工程）での切削溝深さ（図２８に示す深さＴ２）よりも深くすることが好ましい。上記した切削屑は、ウエハ１０Ａを切断する際に最も発生し易い。したがって、上記切断工程での被切削加工部分の厚さを薄くすることにより、切削屑の発生を抑制できる。
ただし、図２７に示す溝形成工程における溝ＣＴＲ１の深さは、１５０μｍ未満に留めることが好ましい。したがって、ウエハ１０Ａの厚さが、３００μｍよりも厚い場合には、３回に分けて切削加工を施すことが好ましい。この場合、第１回目の切削加工による切削溝深さが、第３回目の切削加工でウエハ１０Ａが切断する際の切削溝深さよりも深いことが好ましい。
また、本変形例のように、複数回に分けて切削加工を施す場合、異なる幅のブレード３６を用いる方法もある。ただし、中央部１１の有効領域を広くする観点からは、ブレード３６の幅は極力狭くすることが好ましい。したがって、図２７および図２８に示すように、溝形成工程と切断工程は、同じ幅のブレード３６を用いて切削加工を行うことが好ましい。
なお、本変形例では、ウエハ１０Ａを複数回の切削加工で切断するが、第１回目の切削加工と第２回目の切削加工の間に、ブレード３６をウエハ１０Ａから一旦離しても良い。この場合、第２回目の切削加工を実施する前に、第１回目の切削加工で形成された溝ＣＴＲ１の位置にブレード３６が挿入されるように位置合わせを行う。
ただし、本変形例に対する更なる変形例として、第１回目の切削加工と第２回目の切削加工の間に、ブレード３６をウエハ１０Ａから離さなくてもても良い。言い換えれば、第１回目の切削加工と第２回目の切削加工の間に、ブレード３６とウエハ１０Ａとが互いに接触した状態が維持されていても良い。例えば、図１８に二点鎖線を付して示す円形の軌跡に沿って、ブレード３６を連続的に複数回に亘って周回させれば、上記のように、ブレード３６とウエハ１０Ａとが接触した状態が維持される。この場合、第１回目の切削加工と第２回目の切削加工の間に、位置合わせを行う必要がないので、製造効率を向上させることができる。
１ 半導体チップ
１ｂ 裏面（面、下面）
１ＤＴ ドレイン端子（電極パッド）
１ＧＴ ゲート端子（電極パッド）
１ＳＴ ソース端子（電極パッド）
１ｔ 表面（面、上面）
３ タブ（チップ搭載部）
３ｂ 下面（実装面）
３ｔ 上面（チップ搭載面）
４、４Ｄ、４Ｇ、４Ｓ リード
４ｔ 上面
５ 封止体（樹脂体）
５ｂ 下面（実装面）
５ｔ 上面
６ 導電性接合材（導電性部材）
７ 金属クリップ（導電性部材、金属板）
８ 導電性接合材
９ ワイヤ（導電性部材）
１０、１０Ａ ウエハ（半導体ウエハ）
１０ｂ 裏面（面、下面）
１０ｃ チップ領域
１０ｄ ダイシング領域
１０ｎ ノッチ
１１ 中央部
１１ｗ 幅
１２ 周縁部
１２ｂ 裏面
１２ｗ 幅
１３ 段差部
１５ 金属膜
２０ バックグラインドテープ
２１、２２ 砥石（研削治具）
３０、４０ 固定リング（支持部材）
３１ 保持テープ（周縁部分離用保持テープ）
３１ａ、４１ａ 粘着層
３１ｂ、４１ｂ 下面
３１ｃ マーク
３１ｆ、４１ｆ 基材
３１ｔ、４１ｔ 上面（接着面）
３３ ステージ
３３Ａ、３３Ｂ 部分
３４ 隙間
３５ 隙間
３６ ブレード（回転刃）
３７ ステージ
３７ｔ 支持面
３８ スピンドル
３９ 搬送治具
４１ 保持テープ（ダシングテープ、ウエハ分割用保持テープ）
４２ ブレード（回転刃）
ＢＣ ボディコンタクト領域
ＢＭ バリア導体膜
ＣＨ チャネル形成領域
ＣＬ 配線
ＣＴＲ１ 溝
ＥＰ エピタキシャル層
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＩＬ 絶縁膜
ＰＫＧ１ 半導体装置
ＳＤ 金属膜（外装めっき膜）
ＳＲ ソース領域
ＴＣ テープカッタ
ＴＬ 吊りリード
ＴＲ１、ＴＲ２ トレンチ（開口部、溝）
ＵＶＲ 紫外線
ＷＨ 半導体基板
Ｗｔ 主面

Claims (16)

  1. （ａ）第１面、および前記第１面の反対側の第２面を有する半導体ウエハの前記第１面側に回路を形成する工程と、
    （ｂ）第１部分、および前記第１部分の周囲を囲む第２部分を有する前記半導体ウエハの前記第２面を、前記第１部分の厚さが前記第２部分の厚さよりも薄くなるように研削する工程と、
    （ｃ）第１テープの接着面を前記半導体ウエハの前記第１面に貼り付ける工程と、
    （ｄ）前記半導体ウエハが前記第１テープに保持された状態で、前記第１部分の前記第２面側に当接された回転刃により前記第１部分の一部を切断し、前記第１部分と前記第２部分とに切り分ける工程と、
    を有する半導体装置の製造方法。
  2. 請求項１において、
    前記第１テープの厚さは、前記（ｂ）工程の後の前記第１部分の厚さよりも厚い、半導体装置の製造方法。
  3. 請求項２において、
    （ｅ）前記（ｄ）工程の後、前記第２部分を除去する工程と、
    （ｆ）前記第１テープが貼り付けられた状態で、前記半導体ウエハの前記第１部分の前記第２面側に第２テープの接着面を貼り付ける工程と、
    （ｇ）前記（ｆ）工程の後、前記第１テープを前記半導体ウエハから剥がす工程と、
    を更に有する、半導体装置の製造方法。
  4. 請求項３において、
    前記第１テープは、第１基材と前記第１基材の一方の面に設けられ、前記半導体ウエハの前記第１面に貼り付けられる第１粘着層を有し、
    前記第２テープは、第２基材と前記第２基材の一方の面に設けられ、前記半導体ウエハの前記第１部分の前記第２面に貼り付けられる第２粘着層を有し、
    前記第１粘着層の厚さは、前記第２粘着層の厚さよりも厚い、半導体装置の製造方法。
  5. 請求項３において、
    半導体ウエハの前記第１部分は、複数のチップ領域、および複数のチップ領域の間に設けられた複数のダイシング領域を有し、
    前記（ｇ）工程の後、前記半導体ウエハが前記第２テープに保持された状態で、前記第１部分の前記第１面側に当接された回転刃により前記ダイシング領域の延在方向に沿って前記第１部分を切断し、前記複数のチップ領域をそれぞれ分割する工程、を更に有する、半導体装置の製造方法。
  6. 請求項１において、
    前記（ｃ）工程は、
    （ｃ１）前記回転刃を回転させながら、前記半導体ウエハの前記第１部分の外縁に沿って円弧を描くように前記回転刃を移動させて前記第１部分の前記第２面側に切削加工を施し、溝を形成する工程と、
    （ｃ２）前記（ｃ１）工程の後、前記溝に沿って切削加工を施し、前記第１部分を厚さ方向に切断する工程と、
    を有する、半導体装置の製造方法。
  7. 請求項６において、
    前記（ｃ１）工程で形成される前記溝の深さは、前記（ｃ２）工程で行う切削加工での切削溝深さよりも深い、半導体装置の製造方法。
  8. 請求項６において、
    前記（ｃ１）工程での切削加工幅と、前記（ｃ２）工程での切削加工幅は同じである、半導体装置の製造方法。
  9. 請求項６において、
    前記（ｃ１）工程と、前記（ｃ２）工程との間に、前記回転刃と前記半導体ウエハとが互いに接触した状態が維持される、半導体装置の製造方法。
  10. 請求項１において、
    前記（ｃ）工程では、前記半導体ウエハの前記第１部分の外縁に沿って切断する、半導体装置の製造方法。
  11. 請求項１において、
    前記（ｃ）工程では、前記半導体ウエハの前記第１部分の外縁に沿って円弧を描くように前記第１部分を切断する、半導体装置の製造方法。
  12. 請求項１において、
    前記（ｂ）工程の後の前記第１部分の厚さは１００μｍ以下である、半導体装置の製造方法。
  13. 請求項１において、
    前記（ｂ）工程の後、かつ、前記（ｃ）工程の前に前記第１部分の前記第２面を覆うように金属膜を形成する工程を更に有する、半導体装置の製造方法。
  14. 請求項１において、
    前記（ｄ）工程の後、前記第１テープの一部に、前記半導体ウエハの向きを識別するマークを形成する工程を更に有する、半導体装置の製造方法。
  15. （ａ）第１面、および前記第１面の反対側の第２面を有する半導体ウエハの前記第１面側に回路を形成する工程と、
    （ｂ）第１部分、および前記第１部分の周囲を囲む第２部分を有する前記半導体ウエハの前記第２面を、前記第１部分の厚さが前記第２部分の厚さよりも薄くなるように研削する工程と、
    （ｃ）固定リングに貼り付けられ、かつ、前記（ｂ）工程の後の前記第１部分よりも厚い第１の厚さを有する第１テープの接着面を前記半導体ウエハの前記第１面に貼り付ける工程と、
    （ｄ）前記半導体ウエハが前記第１テープに保持された状態で、前記第１部分の前記第２面側に当接された回転刃により前記第１部分の一部を切断し、前記第１部分と前記第２部分とに切り分け、前記第２部分を除去する工程と、
    （ｅ）前記（ｄ）工程の後、前記第１テープの一部に、前記半導体ウエハの向きを識別するマークを形成する工程と、
    を有する半導体装置の製造方法。
  16. 請求項１５において、
    前記（ｅ）工程の後、前記第１テープの周囲を切断して前記第１テープに保持された前記半導体ウエハと、前記固定リングとを分離する工程、を更に有する、半導体装置の製造方法。
JP2015070422A 2015-03-30 2015-03-30 半導体装置の製造方法 Active JP6479532B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015070422A JP6479532B2 (ja) 2015-03-30 2015-03-30 半導体装置の製造方法
US15/007,275 US9716027B2 (en) 2015-03-30 2016-01-27 Method for manufacturing semiconductor device
TW105106950A TW201701341A (zh) 2015-03-30 2016-03-08 半導體裝置之製造方法
CN202111165239.0A CN113903659A (zh) 2015-03-30 2016-03-23 制造半导体器件的方法
CN201610170129.6A CN106024710B (zh) 2015-03-30 2016-03-23 制造半导体器件的方法
US15/628,537 US10395967B2 (en) 2015-03-30 2017-06-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015070422A JP6479532B2 (ja) 2015-03-30 2015-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016192450A true JP2016192450A (ja) 2016-11-10
JP6479532B2 JP6479532B2 (ja) 2019-03-06

Family

ID=57017424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015070422A Active JP6479532B2 (ja) 2015-03-30 2015-03-30 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US9716027B2 (ja)
JP (1) JP6479532B2 (ja)
CN (2) CN106024710B (ja)
TW (1) TW201701341A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113307A (ja) * 2017-01-10 2018-07-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
JP2019016692A (ja) * 2017-07-06 2019-01-31 リンテック株式会社 除去装置および除去方法
JP2019016691A (ja) * 2017-07-06 2019-01-31 リンテック株式会社 除去装置および除去方法
JP2019016693A (ja) * 2017-07-06 2019-01-31 リンテック株式会社 除去装置および除去方法
JPWO2018185932A1 (ja) * 2017-04-07 2019-06-27 三菱電機株式会社 半導体の製造方法
DE212021000207U1 (de) 2020-07-20 2022-02-07 Rohm Co., Ltd. Halbleiterbauelement
DE212021000205U1 (de) 2020-07-13 2022-02-23 Rohm Co., Ltd. Halbleiterbauteil
JP7478109B2 (ja) 2021-02-24 2024-05-02 株式会社東芝 半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102016110378B4 (de) * 2016-06-06 2023-10-26 Infineon Technologies Ag Entfernen eines Verstärkungsrings von einem Wafer
JP6854707B2 (ja) * 2017-06-02 2021-04-07 株式会社ディスコ ウエーハの加工方法
WO2019135284A1 (ja) * 2018-01-05 2019-07-11 三菱電機株式会社 半導体装置
DE102018117393A1 (de) * 2018-07-18 2020-01-23 Infineon Technologies Ag Auflagetisch, auflagetischbaugruppe,verarbeitungsanordnung und verfahren dafür
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
JP7150401B2 (ja) * 2018-11-20 2022-10-11 株式会社ディスコ 被加工物の加工方法
US10825731B2 (en) * 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311848A (ja) * 2003-04-09 2004-11-04 Nitta Ind Corp 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2008294287A (ja) * 2007-05-25 2008-12-04 Nitto Denko Corp 半導体ウエハの保持方法
JP2012023175A (ja) * 2010-07-14 2012-02-02 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2012206191A (ja) * 2011-03-29 2012-10-25 Denso Corp 切削装置、切削装置を用いた切削方法、および部品の製造方法
JP2013166877A (ja) * 2012-02-16 2013-08-29 Nitto Denko Corp 放射線硬化型粘着剤組成物の製造方法、該製造方法で得られた放射線硬化型粘着剤組成物、および、該粘着剤組成物を用いた粘着シート
JP2014203992A (ja) * 2013-04-05 2014-10-27 株式会社ディスコ ウェーハの転写方法および表面保護部材

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091273A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体パッケージの製造方法およびその構造
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP2004296839A (ja) * 2003-03-27 2004-10-21 Kansai Paint Co Ltd 半導体チップの製造方法
JP4554901B2 (ja) * 2003-08-12 2010-09-29 株式会社ディスコ ウエーハの加工方法
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2007012810A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
US8334150B2 (en) * 2005-10-07 2012-12-18 Stats Chippac Ltd. Wafer level laser marking system for ultra-thin wafers using support tape
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
JP4312786B2 (ja) * 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法
JP2009105362A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置とその製造方法および半導体基板
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009141147A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp 半導体装置の製造方法
JP5500942B2 (ja) * 2009-10-28 2014-05-21 株式会社ディスコ ウエーハの加工方法
BR112012012101B1 (pt) * 2009-11-27 2018-04-24 Coloplast A/S Dispositivo coletor de excretos corporais
JP2012019126A (ja) 2010-07-09 2012-01-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012064710A (ja) * 2010-09-15 2012-03-29 Asahi Glass Co Ltd 半導体素子の製造方法
FR2968833B1 (fr) * 2010-12-10 2013-11-15 St Microelectronics Tours Sas Procédé d'amincissement et de découpe de plaquettes de circuits électroniques
JP5645678B2 (ja) * 2011-01-14 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8772929B2 (en) * 2011-11-16 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package for three dimensional integrated circuit
KR101909633B1 (ko) * 2011-12-30 2018-12-19 삼성전자 주식회사 레이저 스크라이빙을 이용한 발광소자 칩 웨이퍼의 절단 방법
JP2014138177A (ja) 2013-01-18 2014-07-28 Disco Abrasive Syst Ltd 環状凸部除去方法
JP6208956B2 (ja) 2013-03-04 2017-10-04 株式会社ディスコ 環状凸部除去装置
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311848A (ja) * 2003-04-09 2004-11-04 Nitta Ind Corp 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2008294287A (ja) * 2007-05-25 2008-12-04 Nitto Denko Corp 半導体ウエハの保持方法
JP2012023175A (ja) * 2010-07-14 2012-02-02 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2012206191A (ja) * 2011-03-29 2012-10-25 Denso Corp 切削装置、切削装置を用いた切削方法、および部品の製造方法
JP2013166877A (ja) * 2012-02-16 2013-08-29 Nitto Denko Corp 放射線硬化型粘着剤組成物の製造方法、該製造方法で得られた放射線硬化型粘着剤組成物、および、該粘着剤組成物を用いた粘着シート
JP2014203992A (ja) * 2013-04-05 2014-10-27 株式会社ディスコ ウェーハの転写方法および表面保護部材

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113307A (ja) * 2017-01-10 2018-07-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
TWI743266B (zh) * 2017-01-10 2021-10-21 日商瑞薩電子股份有限公司 半導體裝置之製造方法
JPWO2018185932A1 (ja) * 2017-04-07 2019-06-27 三菱電機株式会社 半導体の製造方法
JP2019016692A (ja) * 2017-07-06 2019-01-31 リンテック株式会社 除去装置および除去方法
JP2019016691A (ja) * 2017-07-06 2019-01-31 リンテック株式会社 除去装置および除去方法
JP2019016693A (ja) * 2017-07-06 2019-01-31 リンテック株式会社 除去装置および除去方法
JP7045811B2 (ja) 2017-07-06 2022-04-01 リンテック株式会社 除去装置および除去方法
DE212021000205U1 (de) 2020-07-13 2022-02-23 Rohm Co., Ltd. Halbleiterbauteil
DE112021002694T5 (de) 2020-07-13 2023-03-16 Rohm Co., Ltd. Halbleiterbauteil und verfahren zur herstellung des halbleiterbauteils
DE212021000207U1 (de) 2020-07-20 2022-02-07 Rohm Co., Ltd. Halbleiterbauelement
JP7478109B2 (ja) 2021-02-24 2024-05-02 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6479532B2 (ja) 2019-03-06
TW201701341A (zh) 2017-01-01
US9716027B2 (en) 2017-07-25
CN113903659A (zh) 2022-01-07
CN106024710B (zh) 2021-10-22
US20160293473A1 (en) 2016-10-06
CN106024710A (zh) 2016-10-12
US10395967B2 (en) 2019-08-27
US20170287765A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6479532B2 (ja) 半導体装置の製造方法
JP4547279B2 (ja) 半導体装置の製造方法
JP6782828B2 (ja) 半導体装置
US8546244B2 (en) Method of manufacturing semiconductor device
CN110047802B (zh) 具有三个材料移除阶段的工件分离
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
JP6100396B2 (ja) 半導体素子の製造方法および半導体素子
JP2013120767A (ja) 半導体装置の製造方法
JP2005039088A (ja) 切削方法、切削装置及び半導体装置の製造方法
US20150235969A1 (en) Backside metallization patterns for integrated circuits
JP2012064656A (ja) 半導体装置の製造方法
TW201705313A (zh) 半導體裝置之製造方法及半導體裝置
JP6525643B2 (ja) 製造装置及び製造方法
US20160307831A1 (en) Method of making a qfn package
JP2006344827A (ja) 半導体装置の製造方法
JP2009016420A (ja) 半導体装置の製造方法
JP2006245459A (ja) 半導体装置の製造方法
CN115917733A (zh) 半导体装置模块及其制造方法
KR100289403B1 (ko) 반도체패키지제조방법
JP4477976B2 (ja) 半導体装置の製造方法
JP2021040046A (ja) 半導体装置の製造方法
JP2020194894A (ja) デバイスチップの製造方法
JP2014049682A (ja) 半導体装置の製造方法
JP2012064715A (ja) 半導体ウエファ、半導体回路、及び半導体回路製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190206

R150 Certificate of patent or registration of utility model

Ref document number: 6479532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150