JPWO2018185932A1 - 半導体の製造方法 - Google Patents

半導体の製造方法 Download PDF

Info

Publication number
JPWO2018185932A1
JPWO2018185932A1 JP2019511038A JP2019511038A JPWO2018185932A1 JP WO2018185932 A1 JPWO2018185932 A1 JP WO2018185932A1 JP 2019511038 A JP2019511038 A JP 2019511038A JP 2019511038 A JP2019511038 A JP 2019511038A JP WO2018185932 A1 JPWO2018185932 A1 JP WO2018185932A1
Authority
JP
Japan
Prior art keywords
wafer
semiconductor manufacturing
back surface
protrusion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019511038A
Other languages
English (en)
Other versions
JP6647452B2 (ja
Inventor
毅 大佐賀
毅 大佐賀
保夫 阿多
保夫 阿多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018185932A1 publication Critical patent/JPWO2018185932A1/ja
Application granted granted Critical
Publication of JP6647452B2 publication Critical patent/JP6647452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

ウエハＷ１の裏面Ｗ１ｂに、リング状の突起部Ｘ１が形成されている。裏面Ｗ１ｂが上向きであるウエハＷ１の突起部Ｘ１が支持された状態で、当該ウエハＷ１の表面Ｗ１ａ側から、ブレードＢＬ１により当該ウエハＷ１を切断する。

Description

本発明は、リング状の突起部が形成されているウエハを使用した、半導体の製造方法に関する。
電力用に用いられるパワー半導体の製造に使用されるウエハの薄厚化が進んでいる。一般的に、ウエハが薄い程、当該ウエハに反りが生じやすい。ウエハに反りが存在する場合、当該ウエハの加工を正常に行うことができない可能性がある。
特許文献１には、ウエハの反りを低減するための構成（以下、「関連構成Ａ」ともいう）が開示されている。関連構成Ａでは、ウエハの裏面のうち、デバイス領域に相当する領域のみが研削される。これにより、ウエハの裏面に凹部が形成されるとともに、ウエハの裏面にリング状補強部が形成される。なお、ウエハに対しダイシング処理が行われる前に、リング状補強部は、当該ウエハから切り離される必要がある。
特許第５３９０７４０号明細書
リング状の突起部（補強部）をウエハから切り離すためには、一般的に、当該ウエハの表面を上向きにした状態で、当該表面側から、ブレードにより当該ウエハが切断される。なお、ウエハの表面には、半導体装置等のデバイスが形成されている。そのため、上記のような切断方法では、ウエハの切断の際に生じる切削屑が、当該ウエハの表面において飛び散って、半導体装置等のデバイスに付着しやすいという問題がある。
そこで、ウエハの表面において切削屑が飛び散ることを抑制することが要求される。なお、関連構成Ａでは、この要求を満たすことはできない。
本発明は、このような問題を解決するためになされたものであり、ウエハの表面において切削屑が飛び散ることを抑制することが可能な半導体の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体の製造方法は、ウエハの裏面に、リング状の突起部が形成されている当該ウエハを使用した製造方法である。前記半導体の製造方法は、前記裏面が上向きである前記ウエハの前記突起部を支持することにより、当該ウエハを保持する保持工程と、前記突起部が前記ウエハから切り離されるように、当該ウエハの表面側から、ブレードにより当該ウエハを切断する切断工程とを含む。
本発明によれば、前記裏面が上向きである前記ウエハの前記突起部が支持された状態で、当該ウエハの表面側から、ブレードにより当該ウエハを切断する。すなわち、ウエハの表面が下向きの状態で、当該ウエハが切断される。
これにより、ウエハの切断の際に生じる切削屑は当該ウエハの下方へ落ちる。したがって、ウエハの表面において切削屑が飛び散ることを抑制することができる。
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１において使用されるウエハの構成を示す図である。 本発明の実施の形態１に係る半導体製造方法Ｐｒを説明するための図である。 本発明の実施の形態１に係る半導体製造方法Ｐｒのフローチャートである。 本発明の実施の形態２に係る半導体製造方法Ｐｒａを説明するための図である。 本発明の実施の形態２に係る半導体製造方法Ｐｒａのフローチャートである。 本発明の実施の形態３に係る半導体製造方法Ｐｒｂを説明するための図である。 本発明の実施の形態３に係る半導体製造方法Ｐｒｂのフローチャートである。 比較例としての半導体製造方法Ｐｒｎを説明するための図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。
＜実施の形態１＞
図１は、本発明の実施の形態１において使用されるウエハＷ１の構成を示す図である。図１（ａ）は、ウエハＷ１の斜視図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線に沿ったウエハＷ１の断面図である。
図１（ａ）および図１（ｂ）を参照して、ウエハＷ１は、表面Ｗ１ａと、裏面Ｗ１ｂとを含む。表面Ｗ１ａには、複数の半導体装置Ｄｖ１が形成されている。複数の半導体装置Ｄｖ１の間には、ダイシングストリートＳ１が形成されている。以下においては、ウエハＷ１のうち、複数の半導体装置Ｄｖ１が形成されている領域を、「デバイス領域ＲｇＤ」ともいう。デバイス領域ＲｇＤは、ウエハＷ１の中央部に相当する領域である。
裏面Ｗ１ｂは、ウエハＷ１のうち、表面Ｗ１ａと反対側の面である。裏面Ｗ１ｂには、突起部Ｘ１が形成されている。突起部Ｘ１の形状は、リング状（閉ループ状）である。
平面視における、ウエハＷ１の形状は、円である。以下においては、平面視における、ウエハＷ１の周縁部を、「周縁部Ｗｐ」ともいう。平面視における周縁部Ｗｐの形状は、リング状である。突起部Ｘ１は、ウエハＷ１の周縁部Ｗｐに形成されている。そのため、ウエハＷ１は、円盤状の凹部Ｖ１を有する。凹部Ｖ１は、ウエハＷ１の裏面Ｗ１ｂのうち、リング状の突起部Ｘ１の内側の部分である。以下においては、凹部Ｖ１の底面を、「底面Ｖ１ｂ」ともいう。底面Ｖ１ｂは、裏面Ｗ１ｂの一部である。また、以下においては、凹部Ｖ１の深さを、「深さｄ１」ともいう。
なお、図１（ａ）には、切断線ＣＬ１が示される。切断線ＣＬ１は、ウエハＷ１から、突起部Ｘ１を切り離すために使用される線である。具体的には、切断線ＣＬ１は、ウエハＷ１のうち、後述のブレードＢＬ１により切断される位置を示す線である。切断線ＣＬ１の形状は、円状である。なお、ウエハＷ１のうち、切断線ＣＬ１で囲まれる領域が、デバイス領域ＲｇＤである。
以下においては、ウエハＷ１から突起部Ｘ１を除去するための工程を、「半導体製造方法Ｐｒ」ともいう。
次に、本実施の形態における半導体製造方法Ｐｒについて説明する。半導体製造方法Ｐｒは、半導体装置Ｄｖ１を製造するための製造方法に含まれる工程である。半導体製造方法Ｐｒは、ウエハＷ１を使用した製造方法である。
図２は、本発明の実施の形態１に係る半導体製造方法Ｐｒを説明するための図である。半導体製造方法Ｐｒは、研削装置（図示せず）により行われる。研削装置は、図２に示される、ブレードＢＬ１と、チャックテーブルＴｂ１と、ステージＳｔ１とを含む。ステージＳｔ１は、研削装置に固定されている。
なお、図２には、ウエハＷ１を切断する位置をわかり易くするために、２つのブレードＢＬ１が示されている。しかしながら、実際には、研削装置は、１つのブレードＢＬ１を使用して、後述の切断工程を行う。また、研削装置は、チャックテーブルＴｂ１を移動させる機能を有する。
図２において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
チャックテーブルＴｂ１の形状は、円柱状である。平面視（ＸＹ面）におけるチャックテーブルＴｂ１のサイズは、平面視（ＸＹ面）における凹部Ｖ１のサイズより小さい。ステージＳｔ１には、貫通孔Ｈ１が設けられている。貫通孔Ｈ１の形状は、円柱状である。
以下においては、貫通孔Ｈ１が存在する空間を、「空間Ｓｐ１」ともいう。また、以下においては、ステージＳｔ１のうち空間Ｓｐ１（貫通孔Ｈ１）に接する部分を、「周縁部Ｓｔｐ」ともいう。平面視（ＸＹ面）における周縁部Ｓｔｐの形状は、リング状である。また、以下においては、ウエハＷ１を移動させる機能を有する装置を、「ウエハ移動装置」ともいう。ウエハ移動装置は、ウエハＷ１をつかむ機能等も有する。
なお、半導体製造方法Ｐｒが行われる前に、ウエハＷ１の裏面Ｗ１ｂ全体には、予め、ダイシングテープＴｐ１が張り付けられる。そのため、半導体製造方法Ｐｒが行われる際には、図２のように、ウエハＷ１の裏面Ｗ１ｂ全体には、ダイシングテープＴｐ１が張り付けられている。すなわち、ウエハＷ１の裏面Ｗ１ｂには、ダイシングテープＴｐ１が突起部Ｘ１を覆うように、当該ダイシングテープＴｐ１が張り付けられている。また、凹部Ｖ１の底面Ｖ１ｂにも、ダイシングテープＴｐ１が張り付けられている。
以下においては、ウエハＷ１の裏面Ｗ１ｂ全体にダイシングテープＴｐ１が張り付けられている、当該ウエハＷ１の状態を、「テープ付状態」ともいう。なお、ダイシングテープＴｐ１は、当該ダイシングテープＴｐ１に紫外線が照射された場合、当該ダイシングテープＴｐ１の粘着力が低下する性質を有する。
図３は、本発明の実施の形態１に係る半導体製造方法Ｐｒのフローチャートである。半導体製造方法Ｐｒでは、まず、ステップＳ１１０の処理が行われる。
ステップＳ１１０では、保持工程が行われる。保持工程では、ウエハ移動装置により、ウエハＷ１がステージＳｔ１の周縁部Ｓｔｐ上に載置される。以下においては、裏面Ｗ１ｂが上向きであるウエハＷ１の状態を、「裏面上向き状態」ともいう。
具体的には、保持工程では、ウエハ移動装置により、裏面上向き状態のウエハＷ１の中央部の下方に空間Ｓｐ１（貫通孔Ｈ１）が存在するように、当該ウエハＷ１の周縁部Ｗｐ（突起部Ｘ１）がステージＳｔ１（周縁部Ｓｔｐ）上に載置される。すなわち、保持工程は、ステージＳｔ１（周縁部Ｓｔｐ）が裏面上向き状態のウエハＷ１の突起部Ｘ１を支持することにより、当該ウエハＷ１を保持する工程である。
また、保持工程では、ウエハＷ１がステージＳｔ１に載置された後、研削装置は、チャックテーブルＴｂ１を、ウエハＷ１の凹部Ｖ１の内部にいれる。これにより、ウエハＷ１の凹部Ｖ１には、チャックテーブルＴｂ１が入っている。チャックテーブルＴｂ１は、ウエハＷ１の底面Ｖ１ｂを、ダイシングテープＴｐ１を介して、吸引保持する。したがって、ウエハＷ１は、ステージＳｔ１およびチャックテーブルＴｂ１により確実に固定（保持）される。次に、ステップＳ１２０の処理が行われる。
ステップＳ１２０では、切断工程が行われる。切断工程は、研削装置が、ブレードＢＬ１によりウエハＷ１を切断する工程である。切断工程は、図２のように、ウエハＷ１の表面Ｗ１ａが下向きの状態で、行われる。
具体的には、切断工程では、突起部Ｘ１がウエハＷ１から切り離されるように、研削装置が、ウエハＷ１の表面Ｗ１ａ側から、ブレードＢＬ１により当該ウエハＷ１を切断する。なお、研削装置は、前述の切断線ＣＬ１に沿ってブレードＢＬ１を移動させることにより、ウエハＷ１を切断する。以上により、半導体製造方法Ｐｒは終了する。
以上説明したように、本実施の形態によれば、裏面Ｗ１ｂが上向きであるウエハＷ１の突起部Ｘ１が支持された状態で、当該ウエハＷ１の表面Ｗ１ａ側から、ブレードＢＬ１により当該ウエハＷ１を切断する。すなわち、ウエハＷ１の表面Ｗ１ａが下向きの状態で、当該ウエハＷ１が切断される。
これにより、ウエハの切断の際に生じる切削屑は当該ウエハの下方へ落ちる。したがって、ウエハの表面において切削屑が飛び散ることを抑制することができる。
ここで、本実施の形態の比較の対象となる比較例について説明する。以下においては、比較例としての半導体製造方法Ｐｒを、「半導体製造方法Ｐｒｎ」ともいう。半導体製造方法Ｐｒｎは、本実施の形態の半導体製造方法Ｐｒと、比較の対象となる製造方法である。図８は、比較例としての半導体製造方法Ｐｒｎを説明するための図である。
半導体製造方法Ｐｒｎでは、図８のように、テープ付状態のウエハＷ１の表面Ｗ１ａを上向きにして、当該ウエハＷ１が、チャックテーブルＴｂ１および支持部材１０により支持される。具体的には、チャックテーブルＴｂ１は、ダイシングテープＴｐ１を介して、ウエハＷ１の凹部Ｖ１の底面Ｖ１ｂを支持する。また、支持部材１０は、ダイシングテープＴｐ１を介して、ウエハＷ１の突起部Ｘ１を支持することにより、当該突起部Ｘ１を保持する。
ウエハＷ１の突起部Ｘ１の厚みは、ウエハＷ１毎にばらつきやすい。また、ウエハＷ１のデバイス領域ＲｇＤの厚みは、半導体装置Ｄｖ１の種類毎に、異なる。そのため、半導体製造方法Ｐｒｎでは、突起部Ｘ１を支持する、支持部材１０の表面の高さを調整するために、スペーサー１１が使用される。
スペーサー１１は、突起部Ｘ１の厚みのばらつきに対応する部材である。そのため、突起部Ｘ１の厚みのばらつきに応じて、異なる高さのスペーサー１１が使用される。また、スペーサー１１は、ウエハＷ１の突起部Ｘ１の厚みとデバイス領域ＲｇＤの厚みとの差に相当する段差に対応する部材でもある。すなわち、スペーサー１１は、ウエハＷ１のデバイス領域ＲｇＤの厚み、および、突起部Ｘ１の厚みに対応する部材である。
半導体製造方法Ｐｒｎでは、図８の状態で、切断工程Ｎが行われる。切断工程Ｎでは、研削装置が、ウエハＷ１の表面Ｗ１ａ側から、ブレードＢＬ１により当該ウエハＷ１を切断する。なお、半導体製造方法Ｐｒｎにおいて使用されるスペーサー１１の高さが適切でない場合、突起部Ｘ１が確実に固定されない。
突起部Ｘ１が確実に固定されていない状態で、切断工程Ｎが行われた場合、ウエハＷ１が振動し、当該ウエハＷ１にクラックが発生する。この場合、半導体装置Ｄｖ１に不具合が発生する可能性がある。当該不具合は、例えば、半導体装置Ｄｖ１の電気特性が悪化するという不具合である。
そのため、半導体製造方法Ｐｒｎでは、ウエハＷ１における半導体装置Ｄｖ１の種類毎に、スペーサー１１を交換する作業が必要なため、作業効率が悪いという問題がある。
また、半導体製造方法Ｐｒｎでは、図８の状態で、切断工程Ｎが行われる。そのため、切断工程Ｎが行われる際に生じる切削屑が、半導体装置Ｄｖ１に付着する可能性が高い。
一方、本実施の形態の半導体製造方法Ｐｒでは、図２のように、ステージＳｔ１およびチャックテーブルＴｂ１により、裏面上向き状態のウエハＷ１が、確実に固定（保持）される。そのため、半導体製造方法Ｐｒｎのように、スペーサー１１を使用することなく、突起部Ｘ１を確実に固定（保持）することができる。
また、半導体製造方法Ｐｒでは、ウエハＷ１が確実に保持された状態で、前述の切断工程が行われる。そのため、切断工程が行われる際にウエハＷ１が振動することを防ぐことができる。そのため、ウエハＷ１にクラックが発生することを防ぐことができる。
また、半導体製造方法Ｐｒでは、ウエハＷ１の突起部Ｘ１の厚みとデバイス領域ＲｇＤの厚みとの差に相当する段差に対応するスペーサー１１を使用しない。そのため、ウエハＷ１における半導体装置Ｄｖ１の種類毎に、スペーサー１１を交換する作業が不要である。したがって、作業効率を向上させることができる。
また、半導体製造方法Ｐｒでは、図２の状態で、切断工程が行われる。そのため、切断工程が行われ際に生じる切削屑は、ウエハＷ１の下方へ落ちる。そのため、切削屑が、半導体装置Ｄｖ１に付着することを抑制することができる。したがって、半導体装置Ｄｖ１の外観不良の発生を防ぐことができる。
＜実施の形態２＞
本実施の形態の構成は、前述の半導体製造方法Ｐｒにおいて、紫外線を使用する工程を追加した構成（以下、「構成ＣｔＡ」ともいう）である。以下においては、構成ＣｔＡが適用された半導体製造方法Ｐｒを、「半導体製造方法Ｐｒａ」ともいう。
図４は、本発明の実施の形態２に係る半導体製造方法Ｐｒａを説明するための図である。図５は、本発明の実施の形態２に係る半導体製造方法Ｐｒａのフローチャートである。図５において、図３のステップ番号と同じステップ番号の処理は、実施の形態１で説明した処理と同様な処理が行われるので詳細な説明は繰り返さない。以下、実施の形態１と異なる点を中心に説明する。
半導体製造方法Ｐｒａでは、実施の形態１と同様に、テープ付状態のウエハＷ１が使用される。半導体製造方法Ｐｒａでは、実施の形態１と同様に、ステップＳ１１０の保持工程が行われる。これにより、裏面上向き状態のウエハＷ１の中央部の下方に空間Ｓｐ１が存在するように、当該ウエハＷ１の周縁部Ｗｐ（突起部Ｘ１）がステージＳｔ１（周縁部Ｓｔｐ）上に載置される。
ステップＳ１１０の後、ステップＳ２００の処理が行われる。ステップＳ２００は、ステップＳ１２０と、ステップＳ１３０とを含む。ステップＳ１２０では、実施の形態１と同様に、切断工程が行われる。
ステップＳ１３０では、紫外線照射工程が行われる。紫外線照射工程は、切断工程（Ｓ１２０）と並列的に行われる。具体的には、切断工程および紫外線照射工程は、同時に行われる。本実施の形態における「同時」とは、「ほぼ同時」という意味も含まれる。紫外線照射工程では、紫外線照射装置７が使用される。紫外線照射装置７は、リング状の突起部Ｘ１全体に、紫外線を照射する機能を有する装置である。
紫外線照射工程では、図４のように、紫外線照射装置７が、前述のテープ付状態のウエハＷ１の突起部Ｘ１に向けて紫外線を照射する。具体的には、紫外線照射工程では、紫外線照射装置７が、リング状の突起部Ｘ１の上方から、当該リング状の突起部Ｘ１全体に向けて、紫外線を照射する。
これにより、ダイシングテープＴｐ１に紫外線が照射されるため、当該ダイシングテープＴｐ１の粘着力が低下する。したがって、突起部Ｘ１からダイシングテープＴｐ１を剥がす処理が容易に行うことができる以上により、半導体製造方法Ｐｒａは終了する。
以上説明したように、本実施の形態によれば、切断工程および紫外線照射工程は、同時に行われる。そのため、突起部Ｘ１からダイシングテープＴｐ１を剥がす処理を容易に行うことができるとともに、ウエハＷ１から突起部Ｘ１が切り離される。したがって、半導体装置Ｄｖ１の製造が完了するまでに要する時間を短縮できる。その結果、半導体装置Ｄｖ１の生産性を向上させることができる。
＜実施の形態３＞
本実施の形態の構成は、前述の半導体製造方法Ｐｒにおいて、サイズの大きいチャックテーブルを使用する構成（以下、「構成ＣｔＢ」ともいう）である。以下においては、構成ＣｔＢが適用された半導体製造方法Ｐｒを、「半導体製造方法Ｐｒｂ」ともいう。
図６は、本発明の実施の形態３に係る半導体製造方法Ｐｒｂを説明するための図である。図７は、本発明の実施の形態３に係る半導体製造方法Ｐｒｂのフローチャートである。図７において、図３のステップ番号と同じステップ番号の処理は、実施の形態１で説明した処理と同様な処理が行われるので詳細な説明は繰り返さない。以下、実施の形態１と異なる点を中心に説明する。
半導体製造方法Ｐｒｂでは、まず、ステップＳ１１０Ｂの処理が行われる。ステップＳ１１０Ｂでは、保持工程Ｂが行われる。保持工程Ｂでは、チャックテーブルＴｂ１ｍが使用される。
チャックテーブルＴｂ１ｍの形状は、円柱状である。平面視（ＸＹ面）におけるチャックテーブルＴｂ１ｍのサイズは、平面視（ＸＹ面）における凹部Ｖ１のサイズより小さい。また、チャックテーブルＴｂ１ｍの体積は、図２のチャックテーブルＴｂ１の体積より大きい。具体的には、平面視（ＸＹ面）におけるチャックテーブルＴｂ１ｍの直径は、平面視（ＸＹ面）におけるチャックテーブルＴｂ１の直径より大きい。
保持工程Ｂでは、ウエハ移動装置により、裏面上向き状態のウエハＷ１の中央部の下方に空間Ｓｐ１が存在するように、当該ウエハＷ１の周縁部Ｗｐ（突起部Ｘ１）がステージＳｔ１（周縁部Ｓｔｐ）上に載置される。
また、保持工程Ｂでは、ウエハＷ１がステージＳｔ１に載置された後、研削装置は、チャックテーブルＴｂ１ｍを、ウエハＷ１の凹部Ｖ１の内部にいれる。具体的には、研削装置は、平面視（ＸＹ面）において、チャックテーブルＴｂ１ｍの周縁部がステージＳｔ１の周縁部Ｓｔｐと、長さＬｎ分だけ重なるように、チャックテーブルＴｂ１ｍを凹部Ｖ１の内部にいれる。
保持工程Ｂが行われた後、実施の形態１と同様に、切断工程（Ｓ１２０）が行われる。そのため、切断工程（Ｓ１２０）が行われる際には、裏面上向き状態のウエハＷ１の中央部の下方に空間Ｓｐ１が存在するように、当該ウエハＷ１の周縁部Ｗｐ（突起部Ｘ１）がステージＳｔ１（周縁部Ｓｔｐ）上に載置されている。
また、切断工程が行われる際には、ウエハＷ１の凹部Ｖ１には、チャックテーブルＴｂ１ｍが入っている。また、切断工程が行われる際には、平面視（ＸＹ面）において、チャックテーブルＴｂ１ｍの周縁部は、ステージＳｔ１の周縁部Ｓｔｐと重なっている。これにより、ウエハＷ１の表面Ｗ１ａがステージＳｔ１の上面と平行な状態で、ステージＳｔ１およびチャックテーブルＴｂ１ｍにより、当該ウエハＷ１が確実に固定される。
ウエハＷ１が確実に固定されている状態において、切断工程（Ｓ１２０）が行われる。そのため、ウエハＷ１が切断される際において、当該ウエハＷ１が振動することを防ぐことができる。したがって、ウエハＷ１にクラックが発生することを防ぐことができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
ＢＬ１ ブレード、Ｔｂ１，Ｔｂ１ｍ チャックテーブル、Ｔｐ１ ダイシングテープ、Ｗ１ ウエハ、Ｘ１ 突起部。

Claims (3)

  1. ウエハ（Ｗ１）の裏面（Ｗ１ｂ）に、リング状の突起部（Ｘ１）が形成されている当該ウエハ（Ｗ１）を使用した、半導体の製造方法であって、
    前記裏面（Ｗ１ｂ）が上向きである前記ウエハ（Ｗ１）の前記突起部（Ｘ１）を支持することにより、当該ウエハ（Ｗ１）を保持する保持工程（Ｓ１１０，Ｓ１１０Ｂ）と、
    前記突起部（Ｘ１）が前記ウエハ（Ｗ１）から切り離されるように、当該ウエハ（Ｗ１）の表面（Ｗ１ａ）側から、ブレード（ＢＬ１）により当該ウエハ（Ｗ１）を切断する切断工程（Ｓ１２０）とを含む
    半導体の製造方法。
  2. 前記ウエハ（Ｗ１）の裏面（Ｗ１ｂ）には、ダイシングテープ（Ｔｐ１）が前記突起部（Ｘ１）を覆うように、当該ダイシングテープ（Ｔｐ１）が張り付けられており、
    前記半導体の製造方法は、さらに、
    前記切断工程（Ｓ１２０）と並列的に行われる紫外線照射工程（Ｓ１３０）を含み、
    前記紫外線照射工程では、前記突起部（Ｘ１）に向けて紫外線を照射する
    請求項１に記載の半導体の製造方法。
  3. 前記突起部（Ｘ１）は、前記ウエハ（Ｗ１）の周縁部（Ｗｐ）に形成されており、
    前記切断工程（Ｓ１２０）が行われる際には、
    （ａ１）前記裏面（Ｗ１ｂ）が上向きである前記ウエハ（Ｗ１）の中央部の下方に空間（Ｓｐ１）が存在するように、当該ウエハ（Ｗ１）の周縁部（Ｗｐ）がステージ（Ｓｔ１）上に載置されており、
    （ａ２）前記ウエハ（Ｗ１）の裏面（Ｗ１ｂ）のうち、リング状の前記突起部（Ｘ１）の内側の部分には、チャックテーブル（Ｔｂ１ｍ）が入っており、
    （ａ３）平面視において、前記チャックテーブル（Ｔｂ１ｍ）の周縁部は、前記ステージ（Ｓｔ１）のうち前記空間（Ｓｐ１）に接する部分と重なっている
    請求項１に記載の半導体の製造方法。
JP2019511038A 2017-04-07 2017-04-07 半導体の製造方法 Active JP6647452B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/014523 WO2018185932A1 (ja) 2017-04-07 2017-04-07 半導体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018185932A1 true JPWO2018185932A1 (ja) 2019-06-27
JP6647452B2 JP6647452B2 (ja) 2020-02-14

Family

ID=63712977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019511038A Active JP6647452B2 (ja) 2017-04-07 2017-04-07 半導体の製造方法

Country Status (5)

Country Link
US (1) US10964524B2 (ja)
JP (1) JP6647452B2 (ja)
CN (1) CN110476224B (ja)
DE (1) DE112017007411T5 (ja)
WO (1) WO2018185932A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019211540A1 (de) * 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置
JP2023025560A (ja) * 2021-08-10 2023-02-22 株式会社ディスコ 加工装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275712A (ja) * 1993-03-24 1994-09-30 Nec Kansai Ltd ダイシング装置
JP2007019379A (ja) * 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2013161863A (ja) * 2012-02-02 2013-08-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2016157903A (ja) * 2015-02-26 2016-09-01 株式会社ディスコ ウエーハの分割方法及びチャックテーブル
JP2016192450A (ja) * 2015-03-30 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5390740A (en) 1977-01-19 1978-08-09 Murata Manufacturing Co Elastic surface wave device
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP4741332B2 (ja) * 2005-09-30 2011-08-03 株式会社ディスコ ウエーハの加工方法
JP2010186971A (ja) * 2009-02-13 2010-08-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5654810B2 (ja) * 2010-09-10 2015-01-14 株式会社ディスコ ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275712A (ja) * 1993-03-24 1994-09-30 Nec Kansai Ltd ダイシング装置
JP2007019379A (ja) * 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2013161863A (ja) * 2012-02-02 2013-08-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2016157903A (ja) * 2015-02-26 2016-09-01 株式会社ディスコ ウエーハの分割方法及びチャックテーブル
JP2016192450A (ja) * 2015-03-30 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20200075311A1 (en) 2020-03-05
US10964524B2 (en) 2021-03-30
JP6647452B2 (ja) 2020-02-14
DE112017007411T5 (de) 2019-12-19
WO2018185932A1 (ja) 2018-10-11
CN110476224B (zh) 2023-06-09
CN110476224A (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
KR102185238B1 (ko) 연삭 장치 및 직사각형 기판의 연삭 방법
US9583391B2 (en) Wafer processing method
TWI640036B (zh) 晶圓之加工方法
JPWO2018185932A1 (ja) 半導体の製造方法
JP2010016146A (ja) 加工装置のチャックテーブル
CN103219259B (zh) 一种晶圆加工治具
JP2009182099A (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP6152013B2 (ja) ウェーハの加工方法
JP2016219757A (ja) 被加工物の分割方法
CN105374708A (zh) 断裂装置
JP2019012773A (ja) ウェーハの加工方法
JP6176627B2 (ja) フォトマスクの製造方法
JP2017059586A (ja) ウェーハの加工方法
JP6185792B2 (ja) 半導体ウエハの分断方法
JP2013058653A (ja) 板状物の分割方法
TW201707860A (zh) 切割盤
JP7305276B2 (ja) 被加工物の保持方法
JP2020179473A (ja) ウエーハの加工方法
JP2015126022A (ja) 加工方法
JP7286233B2 (ja) チップの製造方法
JP7019254B2 (ja) 被加工物の切削方法
JP2015032770A (ja) パッケージ基板の分割方法
JP2017037992A (ja) フレームユニット保持テーブル
JP2007073788A (ja) ウエハのダイシング方法
JP2008016485A (ja) ウェーハ搬送方法及びウェーハ搬送ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200114

R150 Certificate of patent or registration of utility model

Ref document number: 6647452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250