CN110476224B - 半导体的制造方法 - Google Patents

半导体的制造方法 Download PDF

Info

Publication number
CN110476224B
CN110476224B CN201780089207.2A CN201780089207A CN110476224B CN 110476224 B CN110476224 B CN 110476224B CN 201780089207 A CN201780089207 A CN 201780089207A CN 110476224 B CN110476224 B CN 110476224B
Authority
CN
China
Prior art keywords
wafer
cutting
semiconductor manufacturing
back surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780089207.2A
Other languages
English (en)
Other versions
CN110476224A (zh
Inventor
大佐贺毅
阿多保夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110476224A publication Critical patent/CN110476224A/zh
Application granted granted Critical
Publication of CN110476224B publication Critical patent/CN110476224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在晶片(W1)的背面(W1b)形成有环状的凸起部(X1)。在背面(W1b)朝上的晶片(W1)的凸起部(X1)得到了支撑的状态下，通过刀片(BL1)从该晶片(W1)的表面(W1a)侧切断该晶片(W1)。

Description

半导体的制造方法
技术领域
本发明涉及使用了形成有环状凸起部的晶片的半导体的制造方法。
背景技术
在用于电力用途的功率半导体的制造中使用的晶片的薄化正在推进。通常，晶片越薄，越容易在该晶片产生翘曲。在晶片存在翘曲的情况下，有可能不能正常进行该晶片的加工。
在专利文献1中，公开有用于降低晶片的翘曲的结构(下面，也称为“关联结构A”)。在关联结构A中，仅磨削晶片的背面中与器件区域相当的区域。由此，在晶片的背面形成凹部，并且在晶片的背面形成环状加强部。此外，在对晶片进行切割处理之前，需要将环状加强部从该晶片切除。
专利文献1：日本专利第5390740号说明书
发明内容
为了将环状的凸起部(加强部)从晶片切除，通常，在将该晶片的表面朝上的状态下，通过刀片从该表面侧将该晶片切断。此外，在晶片的表面形成有半导体装置等器件。因此，在上述的切断方法中存在如下问题，即，在晶片的切断时产生的切削屑在该晶片的表面飞散，容易附着于半导体装置等器件。
因此，要求抑制切削屑在晶片的表面飞散。此外，在关联结构A中，不能够满足该要求。
本发明是为了解决这样的问题而提出的，目的在于提供能够抑制切削屑在晶片的表面飞散的半导体的制造方法。
为了达成上述目的，本发明的一个方式涉及的半导体的制造方法使用了在晶片的背面形成有环状的凸起部的该晶片。所述半导体的制造方法包括：保持工序，通过对所述背面朝上的所述晶片的所述凸起部进行支撑，从而保持该晶片；以及切断工序，通过刀片从该晶片的表面侧切断该晶片，以将所述凸起部从所述晶片切除。
发明的效果
根据本发明，在所述背面朝上的所述晶片的所述凸起部得到了支撑的状态下，通过刀片从该晶片的表面侧切断该晶片。即，在晶片的表面朝下的状态下切断该晶片。
由此，在晶片切断时产生的切削屑向该晶片的下方掉落。因此，能够抑制切削屑在晶片的表面飞散。
本发明的目的、特征、方式、以及优点通过下面的详细的说明和附图更加明确。
附图说明
图1是表示在本发明的实施方式1中使用的晶片的结构的图。
图2是用于说明本发明的实施方式1涉及的半导体制造方法Pr的图。
图3是本发明的实施方式1涉及的半导体制造方法Pr的流程图。
图4是用于说明本发明的实施方式2涉及的半导体制造方法Pra的图。
图5是本发明的实施方式2涉及的半导体制造方法Pra的流程图。
图6是用于说明本发明的实施方式3涉及的半导体制造方法Prb的图。
图7是本发明的实施方式3涉及的半导体制造方法Prb的流程图。
图8是用于说明作为对比例的半导体制造方法Prn的图。
具体实施方式
下面，一边参照附图一边说明本发明的实施方式。在下面的附图中，针对相同的各结构要素标注有相同的标号。标注有相同的标号的各结构要素的名称以及功能相同。因此，有时省略与标注有相同的标号的各结构要素的一部分相关的详细说明。
此外，在实施方式中例示的各结构要素的尺寸、材质、形状、该各结构要素的相对配置等也可以根据应用本发明的装置的结构、各种条件等适当地进行变更。
＜实施方式1＞
图1是表示在本发明的实施方式1中使用的晶片W1的结构的图。图1的(a)是晶片W1的斜视图。图1的(b)是沿图1的(a)的A1－A2线的晶片W1的剖面图。
参照图1的(a)以及图1的(b)，晶片W1包含表面W1a和背面W1b。在表面W1a形成有多个半导体装置Dv1。在多个半导体装置Dv1之间形成有切割道S1。下面，将晶片W1中形成有多个半导体装置Dv1的区域也称为“器件区域RgD”。器件区域RgD是与晶片W1的中央部相当的区域。
背面W1b是晶片W1中与表面W1a相反侧的面。在背面W1b形成有凸起部X1。凸起部X1的形状是环状(闭环状)。
俯视时的晶片W1的形状是圆形。下面，将俯视时的晶片W1的周缘部也称为“周缘部Wp”。俯视时的周缘部Wp的形状是环状。凸起部X1形成于晶片W1的周缘部Wp。因此，晶片W1具有圆盘状的凹部V1。凹部V1是晶片W1的背面W1b中位于环状的凸起部X1内侧的部分。下面，将凹部V1的底面也称为“底面V1b”。底面V1b是背面W1b的一部分。另外，下面，将凹部V1的深度也称为“深度d1”。
此外，在图1的(a)中示出切断线CL1。切断线CL1是为了从晶片W1切除凸起部X1而使用的线。具体而言，切断线CL1是表示晶片W1中通过后述的刀片BL1切断的位置的线。切断线CL1的形状是圆状。此外，晶片W1中被切断线CL1包围的区域是器件区域RgD。
下面，将用于从晶片W1去除凸起部X1的工序也称为“半导体制造方法Pr”。
下面，说明本实施方式中的半导体制造方法Pr。半导体制造方法Pr是用于制造半导体装置Dv1的制造方法中包括的工序。半导体制造方法Pr是使用了晶片W1的制造方法。
图2是用于说明本发明的实施方式1涉及的半导体制造方法Pr的图。半导体制造方法Pr是通过磨削装置(未图示)进行的。磨削装置包含图2所示的刀片BL1、卡盘台Tb1、和工作台St1。工作台St1固定于磨削装置。
此外，为了容易明白对晶片W1进行切断的位置，在图2中示出2个刀片BL1。但是，实际上，磨削装置使用1个刀片BL1进行后述的切断工序。另外，磨削装置具有使卡盘台Tb1移动的功能。
在图2中，X方向、Y方向以及Z方向相互正交。下面的图中所示的X方向、Y方向以及Z方向也相互正交。下面，将包含X方向和该X方向的相反方向(－X方向)的方向也称为“X轴方向”。另外，下面，将包含Y方向和该Y方向的相反方向(－Y方向)的方向也称为“Y轴方向”。另外，下面，将包含Z方向和该Z方向的相反方向(－Z方向)的方向也称为“Z轴方向”。
另外，下面，将包含X轴方向以及Y轴方向的平面也称为“XY面”。另外，下面，将包含X轴方向以及Z轴方向的平面也称为“XZ面”。另外，下面，将包含Y轴方向以及Z轴方向的平面也称为“YZ面”。
卡盘台Tb1的形状是圆柱状。俯视时(XY面)的卡盘台Tb1的尺寸比俯视时(XY面)的凹部V1的尺寸小。在工作台St1设置有贯通孔H1。贯通孔H1的形状是圆柱状。
下面，将贯通孔H1存在的空间也称为“空间Sp1”。另外，下面，将工作台St1中与空间Sp1(贯通孔H1)相接的部分也称为“周缘部Stp”。俯视时(XY面)的周缘部Stp的形状是环状。另外，下面，将具有使晶片W1移动的功能的装置也称为“晶片移动装置”。晶片移动装置也具有抓握晶片W1的功能等。
此外，在进行半导体制造方法Pr之前，在晶片W1的整个背面W1b预先粘贴切割带Tp1。因此，在进行半导体制造方法Pr时，如图2所示，在晶片W1的整个背面W1b粘贴有切割带Tp1。即，在晶片W1的背面W1b以切割带Tp1覆盖凸起部X1的方式粘贴有该切割带Tp1。另外，在凹部V1的底面V1b也粘贴有切割带Tp1。
下面，将在晶片W1的整个背面W1b粘贴有切割带Tp1的该晶片W1的状态也称为“切割带附着状态”。此外，切割带Tp1具有在该切割带Tp1被照射了紫外线的情况下该切割带Tp1的粘接力降低的性质。
图3是本发明的实施方式1涉及的半导体制造方法Pr的流程图。在半导体制造方法Pr中，首先进行步骤S110的处理。
在步骤S110中，进行保持工序。在保持工序中，通过晶片移动装置将晶片W1载置于工作台St1的周缘部Stp之上。下面，将背面W1b朝上的晶片W1的状态也称为“背面朝上状态”。
具体而言，在保持工序中，通过晶片移动装置，以在背面朝上状态的晶片W1的中央部的下方存在空间Sp1(贯通孔H1)的方式，将该晶片W1的周缘部Wp(凸起部X1)载置于工作台St1(周缘部Stp)之上。即，保持工序是通过工作台St1(周缘部Stp)对背面朝上状态的晶片W1的凸起部X1进行支撑而保持该晶片W1的工序。
另外，在保持工序中，在将晶片W1载置于工作台St1之后，磨削装置将卡盘台Tb1置于晶片W1的凹部V1的内部。由此，卡盘台Tb1进入晶片W1的凹部V1。卡盘台Tb1隔着切割带Tp1对晶片W1的底面V1b进行吸引保持。因此，晶片W1由工作台St1以及卡盘台Tb1可靠地固定(保持)。然后，进行步骤S120的处理。
在步骤S120中，进行切断工序。切断工序是磨削装置通过刀片BL1切断晶片W1的工序。切断工序是如图2所示在晶片W1的表面W1a朝下的状态下进行的。
具体而言，在切断工序中，磨削装置通过刀片BL1从晶片W1的表面W1a侧切断该晶片W1，以使得凸起部X1被从晶片W1切除。此外，磨削装置通过使刀片BL1沿前述的切断线CL1移动，从而切断晶片W1。由此，半导体制造方法Pr结束。
如以上说明的那样，根据本实施方式，在背面W1b朝上的晶片W1的凸起部X1得到了支撑的状态下，通过刀片BL1从该晶片W1的表面W1a侧切断该晶片W1。即，在晶片W1的表面W1a朝下的状态下切断该晶片W1。
由此，在晶片的切断时产生的切削屑向该晶片的下方掉落。因此，能够抑制切削屑在晶片的表面飞散。
这里，说明成为本实施方式的对比对象的对比例。下面，将作为对比例的半导体制造方法Pr也称为“半导体制造方法Prn”。半导体制造方法Prn是成为与本实施方式的半导体制造方法Pr进行对比的对象的制造方法。图8是用于说明作为对比例的半导体制造方法Prn的图。
在半导体制造方法Prn中，如图8所示，使切割带附着状态的晶片W1的表面W1a朝上，该晶片W1被卡盘台Tb1以及支撑部件10支撑。具体而言，卡盘台Tb1隔着切割带Tp1对晶片W1的凹部V1的底面V1b进行支撑。另外，支撑部件10隔着切割带Tp1对晶片W1的凸起部X1进行支撑，由此，保持该凸起部X1。
晶片W1的凸起部X1的厚度容易针对每个晶片W1波动。另外，晶片W1的器件区域RgD的厚度针对半导体装置Dv1的每个种类而不同。因此，在半导体制造方法Prn中，为了调整对凸起部X1进行支撑的支撑部件10的表面的高度，使用垫片11。
垫片11是与凸起部X1的厚度的波动对应的部件。因此，与凸起部X1的厚度的波动相应地，使用不同高度的垫片11。另外，垫片11也是与晶片W1的台阶对应的部件，该台阶与凸起部X1的厚度和器件区域RgD的厚度之差相当。即，垫片11是与晶片W1的器件区域RgD的厚度以及凸起部X1的厚度对应的部件。
在半导体制造方法Prn中，在图8的状态下进行切断工序N。在切断工序N中，磨削装置通过刀片BL1从晶片W1的表面W1a侧切断该晶片W1。此外，在半导体制造方法Prn中，在所使用的垫片11的高度不合适的情况下，凸起部X1没有被可靠地固定。
当在凸起部X1没有被可靠地固定的状态下进行了切断工序N时，晶片W1振动，在该晶片W1产生裂缝。在该情况下，有可能在半导体装置Dv1产生不良状况。该不良状况例如是半导体装置Dv1的电气特性恶化这样的不良状况。
因此，在半导体制造方法Prn中，需要针对晶片W1处的半导体装置Dv1的每个种类而更换垫片11的作业，因此，存在作业效率差的问题。
另外，在半导体制造方法Prn中，在图8的状态下进行切断工序N。因此，在进行切断工序N时产生的切削屑附着于半导体装置Dv1的可能性高。
另一方面，在本实施方式的半导体制造方法Pr中，如图2所示，通过工作台St1以及卡盘台Tb1而可靠地固定(保持)背面朝上状态的晶片W1。因此，不需要如半导体制造方法Prn那样使用垫片11，就能够将凸起部X1可靠地固定(保持)。
另外，在半导体制造方法Pr中，在晶片W1被可靠地保持的状态下，进行前述的切断工序。因此，能够防止在进行切断工序时晶片W1振动。因此，能够防止在晶片W1产生裂缝。
另外，在半导体制造方法Pr中，不使用与晶片W1的台阶对应的垫片11，该台阶与凸起部X1的厚度和器件区域RgD的厚度之差相当。因此，不需要针对晶片W1处的半导体装置Dv1的每个种类而更换垫片11的作业。因此，能够提高作业效率。
另外，在半导体制造方法Pr中，在图2的状态下进行切断工序。因此，在进行切断工序时产生的切削屑向晶片W1的下方掉落。因此，能够抑制切削屑附着于半导体装置Dv1。因此，能够防止半导体装置Dv1的外观缺陷的发生。
＜实施方式2＞
本实施方式的结构是在前述的半导体制造方法Pr中追加了使用紫外线的工序的结构(下面，也称为“结构CtA”)。下面，将应用了结构CtA的半导体制造方法Pr也称为“半导体制造方法Pra”。
图4是用于说明本发明的实施方式2涉及的半导体制造方法Pra的图。图5是本发明的实施方式2涉及的半导体制造方法Pra的流程图。在图5中，与图3的步骤编号相同的步骤编号的处理进行的是与实施方式1所说明的处理相同的处理，因此，不重复详细的说明。下面，以与实施方式1的不同点为中心进行说明。
在半导体制造方法Pra中，与实施方式1同样地使用切割带附着状态的晶片W1。在半导体制造方法Pra中，与实施方式1同样地进行步骤S110的保持工序。由此，以在背面朝上状态的晶片W1的中央部的下方存在空间Sp1的方式，将该晶片W1的周缘部Wp(凸起部X1)载置于工作台St1(周缘部Stp)之上。
在步骤S110之后进行步骤S200的处理。步骤S200包括步骤S120和步骤S130。在步骤S120中，与实施方式1同样地进行切断工序。
在步骤S130中，进行紫外线照射工序。紫外线照射工序与切断工序(S120)并行地进行。具体而言，切断工序以及紫外线照射工序同时进行。本实施方式中的“同时”也包含“大致同时”的意思。在紫外线照射工序中使用紫外线照射装置7。紫外线照射装置7是具有对环状的整个凸起部X1照射紫外线的功能的装置。
在紫外线照射工序中，如图4所示，紫外线照射装置7向前述的切割带附着状态的晶片W1的凸起部X1照射紫外线。具体而言，在紫外线照射工序中，紫外线照射装置7从环状的凸起部X1的上方向该环状的整个凸起部X1照射紫外线。
由此，对切割带Tp1照射紫外线，因此，该切割带Tp1的粘接力降低。因此，能够容易地进行从凸起部X1剥离切割带Tp1的处理。由此，半导体制造方法Pra结束。
如以上说明的那样，根据本实施方式，切断工序以及紫外线照射工序同时进行。因此，能够容易地进行从凸起部X1剥离切割带Tp1的处理，并且，从晶片W1切除凸起部X1。因此，能够缩短直至半导体装置Dv1的制造完成为止所需要的时间。其结果，能够提高半导体装置Dv1的生产效率。
＜实施方式3＞
本实施方式的结构是在前述的半导体制造方法Pr中使用尺寸大的卡盘台的结构(下面，也称为“结构CtB”)。下面，将应用了结构CtB的半导体制造方法Pr也称为“半导体制造方法Prb”。
图6是用于说明本发明的实施方式3涉及的半导体制造方法Prb的图。图7是本发明的实施方式3涉及的半导体制造方法Prb的流程图。在图7中，与图3的步骤编号相同的步骤编号的处理进行的是与实施方式1中说明的处理相同的处理，因此，不重复详细的说明。下面，以与实施方式1的不同点为中心进行说明。
在半导体制造方法Prb中，首先进行步骤S110B的处理。在步骤S110B中进行保持工序B。在保持工序B中使用卡盘台Tb1m。
卡盘台Tb1m的形状是圆柱状。俯视时(XY面)的卡盘台Tb1m的尺寸比俯视时(XY面)的凹部V1的尺寸小。另外，卡盘台Tb1m的体积比图2的卡盘台Tb1的体积大。具体而言，俯视时(XY面)的卡盘台Tb1m的直径比俯视时(XY面)的卡盘台Tb1的直径大。
在保持工序B中，通过晶片移动装置，以在背面朝上状态的晶片W1的中央部的下方存在空间Sp1的方式，将该晶片W1的周缘部Wp(凸起部X1)载置于工作台St1(周缘部Stp)之上。
另外，在保持工序B中，在将晶片W1载置于工作台St1之后，磨削装置将卡盘台Tb1m置于晶片W1的凹部V1的内部。具体而言，磨削装置以在俯视时(XY面)卡盘台Tb1m的周缘部与工作台St1的周缘部Stp以长度Ln的量重叠的方式将卡盘台Tb1m置于凹部V1的内部。
在进行了保持工序B之后，与实施方式1同样地进行切断工序(S120)。因此，在进行切断工序(S120)时，以在背面朝上状态的晶片W1的中央部的下方存在空间Sp1的方式将该晶片W1的周缘部Wp(凸起部X1)载置于工作台St1(周缘部Stp)之上。
另外，在进行切断工序时，卡盘台TB1m进入晶片W1的凹部V1。另外，在进行切断工序时，在俯视时(XY面)，卡盘台Tb1m的周缘部与工作台St1的周缘部Stp重叠。由此，在晶片W1的表面W1a与工作台St1的上表面平行的状态下，通过工作台St1以及卡盘台Tb1m而将该晶片W1可靠地固定。
在晶片W1被可靠地固定的状态下，进行切断工序(S120)。因此，能够防止在晶片W1被切断时该晶片W1振动。因此，能够防止在晶片W1产生裂缝。
此外，本发明能够在其发明范围内对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。
虽然对本发明详细地进行了说明，但上述的说明在所有方面都是例示，本发明并不限定于此。应理解为在不脱离本发明的范围的情况下能够想到没有例示的无数变形例。
标号的说明
BL1刀片，Tb1、Tb1m卡盘台，Tp1切割带，W1晶片，X1凸起部。

Claims (3)

1.一种半导体的制造方法，其使用了在晶片的背面形成有环状的凸起部的该晶片，
该半导体的制造方法包括：
保持工序，通过对所述背面朝上的所述晶片的所述凸起部进行支撑，从而保持该晶片；以及
切断工序，通过刀片从该晶片的表面侧切断该晶片，以将所述凸起部从所述晶片切除，
所述凸起部形成于所述晶片的周缘部，
在进行所述切断工序时，
卡盘台进入所述晶片的背面中位于环状的所述凸起部内侧的部分。
2.根据权利要求1所述的半导体的制造方法，其中，
在所述晶片的背面以切割带覆盖所述凸起部的方式粘贴有该切割带，
所述半导体的制造方法还包括与所述切断工序并行地进行的紫外线照射工序，
在所述紫外线照射工序中，向所述凸起部照射紫外线。
3.根据权利要求1所述的半导体的制造方法，其中，
在进行所述切断工序时，
(a1)以在所述背面朝上的所述晶片的中央部的下方存在空间的方式，将该晶片的周缘部载置于工作台之上，
(a3)在俯视时，所述卡盘台的周缘部与所述工作台中的和所述空间相接的部分重叠。
CN201780089207.2A 2017-04-07 2017-04-07 半导体的制造方法 Active CN110476224B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/014523 WO2018185932A1 (ja) 2017-04-07 2017-04-07 半導体の製造方法

Publications (2)

Publication Number Publication Date
CN110476224A CN110476224A (zh) 2019-11-19
CN110476224B true CN110476224B (zh) 2023-06-09

Family

ID=63712977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780089207.2A Active CN110476224B (zh) 2017-04-07 2017-04-07 半导体的制造方法

Country Status (5)

Country Link
US (1) US10964524B2 (zh)
JP (1) JP6647452B2 (zh)
CN (1) CN110476224B (zh)
DE (1) DE112017007411T5 (zh)
WO (1) WO2018185932A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019211540A1 (de) * 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置
JP2023025560A (ja) * 2021-08-10 2023-02-22 株式会社ディスコ 加工装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275712A (ja) * 1993-03-24 1994-09-30 Nec Kansai Ltd ダイシング装置
CN101807542A (zh) * 2009-02-13 2010-08-18 株式会社迪思科 晶片的加工方法
CN102403204A (zh) * 2010-09-10 2012-04-04 株式会社迪思科 晶片的加工方法
JP2016157903A (ja) * 2015-02-26 2016-09-01 株式会社ディスコ ウエーハの分割方法及びチャックテーブル

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5390740A (en) 1977-01-19 1978-08-09 Murata Manufacturing Co Elastic surface wave device
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP2007019379A (ja) * 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4741332B2 (ja) * 2005-09-30 2011-08-03 株式会社ディスコ ウエーハの加工方法
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275712A (ja) * 1993-03-24 1994-09-30 Nec Kansai Ltd ダイシング装置
CN101807542A (zh) * 2009-02-13 2010-08-18 株式会社迪思科 晶片的加工方法
CN102403204A (zh) * 2010-09-10 2012-04-04 株式会社迪思科 晶片的加工方法
JP2016157903A (ja) * 2015-02-26 2016-09-01 株式会社ディスコ ウエーハの分割方法及びチャックテーブル

Also Published As

Publication number Publication date
JPWO2018185932A1 (ja) 2019-06-27
US20200075311A1 (en) 2020-03-05
DE112017007411T5 (de) 2019-12-19
US10964524B2 (en) 2021-03-30
JP6647452B2 (ja) 2020-02-14
WO2018185932A1 (ja) 2018-10-11
CN110476224A (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
JP6095325B2 (ja) バンプ付きデバイスウェーハの加工方法
KR102185238B1 (ko) 연삭 장치 및 직사각형 기판의 연삭 방법
CN107591361B (zh) 半导体器件芯片的制造方法
CN110476224B (zh) 半导体的制造方法
TWI640036B (zh) 晶圓之加工方法
JP5657302B2 (ja) 切削方法
JP2007173770A (ja) テープの貼り替え方法及び該テープの貼り替え方法を使用した基板の分割方法
JP2010050295A (ja) 被加工物の切削方法
US20150093882A1 (en) Wafer processing method
JP6633446B2 (ja) ウエーハの加工方法
JP2019012773A (ja) ウェーハの加工方法
KR20200125444A (ko) 웨이퍼의 브레이크 방법 및 브레이크 장치
JP2017059586A (ja) ウェーハの加工方法
JP2016054192A (ja) 半導体ウエハのダイシング方法
JP6633447B2 (ja) ウエーハの加工方法
US11222808B2 (en) Method of removing carrier plate
CN112658986B (zh) 被加工物的保持方法
JP2007073788A (ja) ウエハのダイシング方法
JP2008016485A (ja) ウェーハ搬送方法及びウェーハ搬送ユニット
JP6631347B2 (ja) 半導体装置の製造方法
JP5998271B1 (ja) リング状補強部除去装置
JP2023101222A (ja) 半導体ウェーハの製造方法
JP2021068872A (ja) ウエーハの加工方法
JP6291334B2 (ja) 被加工物の加工方法
US20100000384A1 (en) Method for cutting large-size wafer and apparatus for the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant