JP5981154B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5981154B2
JP5981154B2 JP2012020829A JP2012020829A JP5981154B2 JP 5981154 B2 JP5981154 B2 JP 5981154B2 JP 2012020829 A JP2012020829 A JP 2012020829A JP 2012020829 A JP2012020829 A JP 2012020829A JP 5981154 B2 JP5981154 B2 JP 5981154B2
Authority
JP
Japan
Prior art keywords
support member
thin
thick
semiconductor device
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012020829A
Other languages
English (en)
Other versions
JP2013161863A5 (ja
JP2013161863A (ja
Inventor
和成 中田
和成 中田
芳明 寺崎
芳明 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012020829A priority Critical patent/JP5981154B2/ja
Priority to US13/708,358 priority patent/US8993413B2/en
Priority to DE102012223093.9A priority patent/DE102012223093B4/de
Priority to KR1020130008382A priority patent/KR101440393B1/ko
Priority to CN201310040271.5A priority patent/CN103295892B/zh
Publication of JP2013161863A publication Critical patent/JP2013161863A/ja
Publication of JP2013161863A5 publication Critical patent/JP2013161863A5/ja
Application granted granted Critical
Publication of JP5981154B2 publication Critical patent/JP5981154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate

Description

この発明は、半導体装置の製造方法に関し、より詳しくは、厚みの薄い薄肉部を有するウエハを用いる、半導体装置の製造方法に関する。
半導体装置の製造方法において、近年、薄肉化したウエハを用いることへの要求がある。LSIでは3次元実装等によるパッケージの高密度化を達成するために、プロセス完成時のウエハの厚さは10μm程度にまで薄肉化が進んでいる。
また、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)といったパワーデバイスでは、産業用モータや自動車用モータ等のインバータ回路や各種電源装置の電力変換用半導体スイッチとしての用途に向けて、オン特性などに代表される通電特性を改善するために、半導体基板を薄く加工することが行なわれている。近年では、コスト面および特性面を改善するため、FZ(Floating Zone)法により作製されたウエハ材料をもとに、50μm程度まで薄肉化された極薄ウエハプロセスを用いて半導体装置が製造されている。
一般に、ウエハの薄肉化は、バックグラインドやポリッシュによる研磨、および機械研磨で発生した加工歪みを除去するためのウエットエッチングやドライエッチングが適用され、その後、裏面側にイオン注入や熱処理による拡散層形成やスパッタ法などによる電極形成がなされる。このような状況において、ウエハの裏面加工時におけるウエハ割れの発生頻度は高くなってきている。
そこでウエハの薄肉化に関しては、近年ではウエハ外周部を厚く残したまま、ウエハ中心部のみを薄く加工する加工方法が提案されている(特開2007−19379号公報)。このように厚肉部と薄肉部とを有する構造である、リブ構造を形成したリブ付きウエハを用いることで、ウエハの反りが大幅に緩和され、プロセス装置のウエハ搬送が容易になるとともに、ウエハのハンドリングを行なう際に、ウエハの強度が大幅に向上し、ウエハの割れや欠けを低減することができる。
このようなリブ付きウエハは、ウエハプロセスにおいては、ウエハの反りや強度向上といった効果がある。一方、チップをダイシングにより個片化する際に、同一ウエハ面内に、厚みの異なる部分が存在するために、薄肉化されたデバイス領域に合わせてダイシングを行なうと、リブ部のダイシング深さが不十分となり、ダイシングの加工品質も低下する。また、リブ部に起因する段差のため、リブ部近傍ではダイシングテープの貼り込みが不十分となるため、ダイシングの加工精度が低下する問題もある。
例えば、特開2010−93005号公報には、リブ付きウエハをダイシングテープに貼り付けた後、デバイス表面側から薄肉化されたデバイス領域に合わせてダイシングを行い、ダイシングテープをエキスパンド後、半導体装置が作り込まれたチップのみピックアップ行なうという方法が提案されている。
そこで、例えば、特開2011−9341号公報には、このような問題に対応するために、リブ付きウエハの凹部にレジスト剤を充填し、リブ部をダイシングによって除去した後、レジスト剤をウエットエッチングなどによって除去し、ダイシングテープに貼り付ける方法が提案されている。
特開2007−19379号公報 特開2010−93005号公報 特開2011−9341号公報
しかしながら、厚肉部と薄肉部とを有するウエハをダイシングする上記2つの方法では、それぞれ下記のような歩留まり低下要因が存在する。
特開2010−93005号公報に記載のように、厚肉部と薄肉部とを有したままの状態でウエハ全面を同一条件でダイシングすると、薄肉部に適した条件を採用する場合には厚肉部は切断未完となる。この切断未完の厚肉部はエキスパンド時に分割されるため、その際に、ウエハに欠けや、個片化された半導体装置上への欠けに起因する異物付着が発生する。ウエハ表面を下向きにしてエキスパンドしても、欠けを抑制することは困難である。一方、厚肉部に適した条件を採用した場合には薄肉部においてダイシングテープが同時に切断されてしまい、ダイシング加工品質が低下や、その後の個々に分割された半導体装置のハンドリングが難しくなる。
特開2011−9341号公報に記載の厚肉部を除去後にダイシングする方法では、厚肉部を除去して薄肉部のみが表面保護テープに保持された後に、裏面のレジストを除去してダイシングテープを貼付け、ダイシングを行なうため、これら厚肉部除去後の工程において、ウエハ割れや欠けの発生リスクが高まる。
本発明は、上記のような課題を解決するためになされたものである。この発明の主たる目的は、厚肉部と薄肉部とを有する半導体ウエハのダイシング後の半導体装置の品質を向上できる、半導体装置の製造方法を提供することにある。
本発明に係る半導体装置の製造方法は、外周端部に厚肉部を、中央部に薄肉部を有する半導体ウエハを準備する工程と、半導体ウエハの一方の面に支持部材を装着する工程と、半導体ウエハを厚肉部と薄肉部とに分割する工程と、厚肉部を支持部材から分離した後に、支持部材を伸張させる工程と、伸張させる工程の後に、支持部材で薄肉部を支持した状態で薄肉部を切断する工程とを備える。支持部材は、熱収縮性を有する粘着テープを含む。装着する工程では、支持部材によって半導体ウエハがフレームにマウントされる。分割する工程では、支持部材において薄肉部と接続されている部分が支持部材においてフレームと接続されている部分よりも半導体ウエハの厚み方向において上方に位置している状態で実施される。伸張させる工程は支持部材を加温する工程を含む。加温する工程では、支持部材を介して薄肉部を保持する薄肉保持部が支持部材を介してフレームを保持するフレーム保持部よりも厚み方向において上方に位置している状態から、薄肉保持部とフレーム保持部とが同一平面上に位置するように移動させながら支持部材を加温する。
本発明の半導体装置の製造方法では、半導体ウエハの厚肉部と薄肉部とを分割した後に薄肉部をダイシングするので、ダイシング品質の低下を抑制することができる。また、厚肉部と薄肉部との分割と薄肉部のダイシングとを、半導体ウエハの一方面に支持部材を装着した状態で行なうので、薄肉部の割れや欠けをも抑制できる。したがってダイシング後の半導体ウエハの品質を向上することができる。
本発明の実施の形態1に係る半導体装置の製造方法の工程フローを示す図である。 半導体ウエハに厚肉部と薄肉部とを形成する方法の一例を示す部分断面図である。 半導体ウエハに厚肉部と薄肉部とを形成する方法の一例を示す部分断面図である。 半導体ウエハに支持部材を装着した状態を示す断面図である。 半導体ウエハの厚肉部と薄肉部とを分割した後の状態を示す断面図である。 図4に示す半導体ウエハの平面図である。 本発明の実施の形態1に係る半導体装置の製造方法において使用可能な厚肉部分離装置の一例である。 厚肉部分離工程の一例を説明するための断面図である。 厚肉部分離工程の一例を説明するための断面図である。 厚肉部分離工程の一例を説明するための断面図である。 支持部材を伸張させる工程の一例を説明するための断面図である。 支持部材を伸張させる工程の一例を説明するための断面図である。 厚肉部分離工程の他の例を説明するための断面図である。 厚肉部分離工程の他の例を説明するための断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
(実施の形態1)
はじめに、図1を参照して、本実施の形態における半導体装置の製造方法の概略フローを説明する。まず、ステップ101にて、厚肉部と、半導体素子や配線が形成された薄肉部とを有する半導体ウエハを準備する。次に、ステップ102にて、支持部材を半導体ウエハの主表面と反対側に位置する裏面に装着する。その後、ステップ103にて、支持部材にて支持された状態で半導体ウエハを厚肉部と薄肉部とに分割する。分割後、ステップ104にて、半導体素子や配線が形成された薄肉部を、支持部材に支持された状態で個々の半導体装置に個片化する。
これにより、ステップ102にて半導体ウエハ1に装着した支持部材2を、ステップ104まで用いることができるため、分割後の薄肉部1bに対してダイシング用の支持部材2を再装着する作業を省略でき、薄肉部1bの割れや欠けを抑制できる。さらにダイシング品質の向上を図ることができる。
以下、図1に示す各ステップについて、図を参照して説明する。まず、図2と図3とを用いて、外周部に厚肉部と、中央部に薄肉部とを有する半導体ウエハを準備する工程について説明する(ステップ101)。例えば、半導体ウエハ1の主表面の中央部に半導体素子や配線等を形成した後、半導体ウエハ1の主表面に第1の保護テープ2aを装着し、半導体ウエハ1の主表面と反対側に位置する、裏面の中央部を所定の厚さとなるまで研削加工する。これによって研削加工を施されていない部分は厚肉部となり、研削加工を施した部分は薄肉部となり、厚肉部と薄肉部とを有する半導体ウエハが形成される。
さらに、半導体ウエハの外周部に厚肉部を、中央部に薄肉部を形成した後は必要に応じて、半導体ウエハ1の裏面に、加工歪を除去するためにフッ酸や硝酸を含む混酸を用いてウエットエッチングを施してもよい。また、裏面に対し、不純物拡散層を形成するためのイオン注入処理やレーザアニール処理、洗浄処理や、電極形成のためのメタルスパッタリングや蒸着処理などが適宜施される。これにより、外周部に厚肉部を、中央部に半導体装置が形成された薄肉部を有する半導体ウエハが準備される。
次に、図4を参照して、厚肉部1aと薄肉部1bとを有する半導体ウエハ1を支持する支持部材2を半導体ウエハ1の裏面に装着する(ステップ102)。
厚肉部1aと半導体素子が形成された薄肉部1bとを有する半導体ウエハ1は、支持部材2によって、フレーム3にマウントされる。このとき、支持部材2は、半導体ウエハ1の裏面に、薄肉部1bから厚肉部1aにわたって装着される。支持部材2を裏面に装着する場合に、厚肉部1aの側面から底面にわたって装着することで、その後の厚肉部1aと薄肉部1bとを分割する際、チッピング等の異常発生を抑制できる。
支持部材2としては、粘着性と伸縮性を有する部材を含む、任意の素材を採用できる。例えば、熱収縮性を有する粘着テープを採用できる。
次に、図5を参照して、厚肉部1aと薄肉部1bとを、支持部材2を切断しないように分割部4に沿って分割する(ステップ103)。分割はブレードダイシングやレーザダイシングによって実施することができる。分割部4の位置は、半導体素子が形成された領域を薄肉部1b上に最大限残すように、かつ分割後の薄肉部1bには厚肉部1aが含まれないように決められる。よって、図5に示すように分割後の厚肉部1aには、薄肉部1bが含まれる場合がある。
図6は、厚肉部と薄肉部とを、分割部4に沿って分割する前の半導体ウエハ1の平面図である。中央部に個々の半導体装置10が形成された半導体ウエハ1は、支持部材2によって、フレーム3にマウントされ、分割部4に沿って分割される。
上記のようにして厚肉部と薄肉部とを分割した後、図8〜図10に示すように、厚肉部1aを支持部材2から分離してもよい。
薄肉部1bのダイシング後のエキスパンド工程までに分離すれば、切断未完の厚肉部1aがエキスパンド時に欠けてしまう問題を回避できるが、薄肉部1bのダイシング工程をブレードダイシングで行なう場合には、ブレードダイシング前に厚肉部1aを分離するのが好ましい。こうすることにより、薄肉部1bのダイシング工程時に、厚肉部1aをブレードにより切削してしまうことはなく、厚肉部1aに溝や切削屑、バリ等が発生しない。よってダイシング後に厚肉部1aを支持部材2から分離する際に、厚肉部保持部7による保持力の低下や、薄肉部1bの表面に切削屑等が飛散してしまうことを防止することができる。
厚肉部1aを支持部材2から分離するには、例えば図8に示すように、まず薄肉部保持部5により支持部材2を介して薄肉部1bを保持し、フレーム保持部6により支持部材2を介してフレーム3を保持する。
次に、図9を参照して、厚肉部保持部7を厚肉部1aに接触させ、真空吸着や静電吸着により保持する。その後、図10を参照して、厚肉部保持部7と、薄肉部保持部5およびフレーム保持部6とが、半導体ウエハ1の厚み方向に相対的に移動することにより、厚肉部1aと支持部材2とを分離する。
上述の厚肉部1aを支持部材2から分離する工程では、例えば図7に示す厚肉部分離装置を使用することができる。
ここで図7を参照して、厚肉部分離装置の構成例を説明する。まず、図6に示すように、支持部材を介してフレームにマウントされた、分割工程後の半導体ウエハを半導体ウエハ投入部11に設置する。この半導体ウエハは、アライメント部12に搬送され、ウエハ位置の確認および調整が行なわれた後、厚肉部分離部13に搬送される。厚肉部分離部13で施される工程は図8〜図10で示した工程であり、上述の通りである。厚肉部分離部13にて厚肉部を分離された半導体ウエハは、厚肉部分離済み半導体ウエハ収納部14に収納される。
ここで、支持部材2には、しわ等の変形が発生する場合があるため、支持部材2を伸張させる工程を行なうことが好ましい。なお、支持部材2を伸張させるとは、支持部材2に生じたしわ等の変形を、次工程のダイシング工程の品質低下を招かない程度にまで修復することである。
この場合、熱収縮性を有する支持部材2を用いることが好ましい。図11に示すように、温風供給部8により、しわ等の変形が生じた部分の支持部材2を加温する。このとき、フレーム保持部6と薄肉部保持部5とを、同一平面上に位置するように移動させながら支持部材2を加温することで、支持部材2に生じたしわ等の変形は伸張し、図12に示すように、分割後の薄肉部1bのみが、支持部材2によって、フレーム3にマウントされた状態となる。
これにより、ブレードダイシング時にブレードが支持部材2と接触することを回避でき、ブレード前端に支持部材2の粘着成分が付着することによる、ブレードの切削性能を低下や、ダイシング加工品質の低下を防止できる。また、個別化された個々の半導体装置を取り出す際の作業品質の低下も防止できる。
ここで再び図1を参照して、支持部材2で支持された状態の薄肉部1bをダイシングする(ステップ104)。こうして、ステップ102にて半導体ウエハ1に装着した支持部材2を、ステップ104まで用いることができる。このため、分割後の薄肉部1bに対してダイシング用の支持部材2を再装着する作業を省略でき、薄肉部1bの割れや欠けを抑制できる。さらに厚肉部をダイシングする必要がないため、切断未完の厚肉部が生じたり、支持部材2が切断されることも回避できる。その結果、ダイシング加工の品質低下を抑制できる。これは、ダイシング工程および個々の半導体装置を搬送する工程において、半導体装置の品質の低下を抑制することに繋がる。
本実施の形態1に係る半導体装置の製造方法においては、ダイシングはブレードダイシングにより実施しているが、レーザダイシングにより実施してもよい。
なお、本実施の形態に係る半導体装置の製造方法では、半導体ウエハの表面を保護する表面保護部材を用いていないが、半導体装置の実装工程前に除去可能である部材であれば、例えば水溶性の材料からなる表面保護部材などであれば、採用してもよい。
以上のように、本実施の形態1に係る半導体装置の製造方法は、厚肉部と薄肉部とを有する半導体ウエハを、厚肉部と薄肉部とを分割した後に薄肉部のダイシングを実施することで、厚肉部の欠けやダイシング品質の向上を図ることができる。また、厚肉部と薄肉部との分割と薄肉部のダイシングとを、半導体ウエハの一方面に装着された同一の支持部材を用いて行なうので、薄肉部の割れや欠けを抑制できる。
(実施の形態2)
次に、図13と図14とを参照して、本発明の実施の形態2について説明する。本実施の形態の半導体装置の製造方法は、基本的に実施の形態1と同様の構成を備えているが、厚肉部1aを支持部材2から分離する工程の前に、厚肉部1aと接する部分における支持部材2の粘着力を低下させる工程を備える点で異なっている。
図13と図14の例では、支持部材2に紫外線照射により粘着力が低下する粘着テープを採用したときの分離工程を説明する。厚肉部1aを支持する部分における支持部材2に対し、支持部材側から紫外線照射装置9により紫外線を照射し、粘着力を低下させる。これにより、実施の形態1における厚肉部分離工程を、より容易に実施することができる。
なお、紫外線照射は、厚肉部保持部7により厚肉部1aを保持する前に施してもよいし、後でもよい。また、紫外線照射に限らず、外的要因により粘着力が低下する支持部材2を採用して、分離工程前に外的要因を加える工程を施すことで、厚肉部1aと接する部分における支持部材2の粘着力を低下させてもよい。これにより、厚肉部1aの分離を容易にするとともに、実施の形態1と同様の効果を期待できる。
(実施の形態3)
次に、本発明の実施の形態3について説明する。本実施の形態の半導体装置の製造方法は、基本的に実施の形態1と同様の構成を備えているが、薄肉部のダイシング工程をレーザダイシングにより実施する点で異なっている。
レーザダイシングでは、レーザのオン/オフによりさまざまな形状に加工可能であり、厚肉部を加工せずに薄肉部を加工できる。よって、図1に示すステップ104の薄肉部のダイシング工程の前に厚肉部を支持部材から分離しなくてもよく、エキスパンド工程前に、図8〜図10を参照して、厚肉部を支持部材から分離すればよい。つまりステップ104にレーザダイシングを用いる本実施の形態3では、厚肉部を支持部材から分離する工程をステップ104の薄肉部のダイシング前後いずれかに実施すればよい。
本実施の形態においても、厚肉部1aを支持部材2から分離した後に、しわ等の変形を吸収する工程を行なうことができる。このとき、薄肉部1bのレーザダイシング後に厚肉部1aを支持部材2より分離し、しわ等の変形を吸収する工程として熱収縮工程を施す場合には、支持部材2は、ダイシングにより発生した素子間の距離(いわゆるダイシングライン)が不均一にならない程度の熱伸縮性を有する部材を選択すればよい。これにより、ダイシングラインが不均一になることを抑制し、個別化された個々の半導体装置を取り出す際の作業品質の低下を抑制できる。
さらに実施の形態2と同様に、支持部材の粘着力を低下させる工程を備えてもよい。これにより実施の形態2と同様の効果を期待できる。
以上のように、本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲のすべての変更が含まれることが意図される。
本発明の半導体装置の製造方法は、厚肉部と薄肉部とを有する半導体ウエハを用いる半導体装置の製造方法において、特に有利に適用される。
1 半導体ウエハ、1a 厚肉部、1b 薄肉部、2a 保護テープ、2 支持部材、3 フレーム、4 分割部、5 薄肉部保持部、6 フレーム保持部、7 厚肉部保持部、8 温風供給部、9 紫外線照射部、11 半導体ウエハ投入部、12 アライメント部、13 厚肉部分離部、14 厚肉部分離済み半導体ウエハ収納部。

Claims (7)

  1. 外周端部に厚肉部を、中央部に薄肉部を有する半導体ウエハを準備する工程と、
    前記半導体ウエハの一方の面に支持部材を装着する工程と、
    前記支持部材の装着後に、前記半導体ウエハを前記厚肉部と前記薄肉部とに分割する工程と、
    前記厚肉部を前記支持部材から分離した後に、前記支持部材を伸張させる工程と、
    前記伸張させる工程の後に、前記支持部材で前記薄肉部を支持した状態で前記薄肉部を切断する工程と、を備え、
    前記支持部材は、熱収縮性を有する粘着テープを含み、
    前記装着する工程では、前記支持部材によって前記半導体ウエハがフレームにマウントされ、
    前記分割する工程では、前記支持部材において前記薄肉部と接続されている部分が前記支持部材において前記フレームと接続されている部分よりも前記半導体ウエハの厚み方向において上方に位置している状態で実施され、
    前記伸張させる工程は前記支持部材を加温する工程を含み、
    前記加温する工程では、前記支持部材を介して前記薄肉部を保持する薄肉保持部が前記支持部材を介して前記フレームを保持するフレーム保持部よりも前記厚み方向において上方に位置している状態から、前記薄肉保持部と前記フレーム保持部とが同一平面上に位置するように移動させながら前記支持部材を加温する、半導体装置の製造方法。
  2. 前記分割後に前記厚肉部を前記支持部材から分離する工程をさらに備える、請求項1に記載の半導体装置の製造方法。
  3. 前記粘着テープは、前記薄肉部から前記厚肉部にわたって貼付られる、請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記厚肉部を、前記粘着テープから分離する前に、前記厚肉部と接する部分における前記粘着テープの粘着力を低下させる工程を備える、請求項3に記載の半導体装置の製造方法。
  5. 前記厚肉部を直接保持して分離する、請求項2〜請求項4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記厚肉部を真空吸着することにより保持する、請求項5に記載の半導体装置の製造方法。
  7. 前記厚肉部を静電吸着することにより保持する、請求項5に記載の半導体装置の製造方法。
JP2012020829A 2012-02-02 2012-02-02 半導体装置の製造方法 Active JP5981154B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012020829A JP5981154B2 (ja) 2012-02-02 2012-02-02 半導体装置の製造方法
US13/708,358 US8993413B2 (en) 2012-02-02 2012-12-07 Method of manufacturing semiconductor device
DE102012223093.9A DE102012223093B4 (de) 2012-02-02 2012-12-13 Verfahren zur Herstellung einer Halbleitervorrichtung
KR1020130008382A KR101440393B1 (ko) 2012-02-02 2013-01-25 반도체장치의 제조방법
CN201310040271.5A CN103295892B (zh) 2012-02-02 2013-02-01 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012020829A JP5981154B2 (ja) 2012-02-02 2012-02-02 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2013161863A JP2013161863A (ja) 2013-08-19
JP2013161863A5 JP2013161863A5 (ja) 2014-07-17
JP5981154B2 true JP5981154B2 (ja) 2016-08-31

Family

ID=48794707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012020829A Active JP5981154B2 (ja) 2012-02-02 2012-02-02 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8993413B2 (ja)
JP (1) JP5981154B2 (ja)
KR (1) KR101440393B1 (ja)
CN (1) CN103295892B (ja)
DE (1) DE102012223093B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
WO2015079489A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置の製造方法
DE112015006472T5 (de) * 2015-04-20 2017-12-28 Mitsubishi Electric Corporation Verfahren zum herstellen einer halbleiteranordnung
US10964524B2 (en) * 2017-04-07 2021-03-30 Mitsubishi Electric Corporation Semiconductor manufacturing method for cutting a wafer
JP2021027305A (ja) * 2019-08-09 2021-02-22 株式会社ディスコ プラズマエッチング装置
CN111799152A (zh) * 2020-07-20 2020-10-20 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521128A (en) * 1967-08-02 1970-07-21 Rca Corp Microminiature electrical component having integral indexing means
US5714029A (en) * 1984-03-12 1998-02-03 Nitto Electric Industrial Co., Ltd. Process for working a semiconductor wafer
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
JP3538070B2 (ja) 1999-07-08 2004-06-14 株式会社東芝 半導体装置の製造方法
JP2001035817A (ja) * 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
KR100480628B1 (ko) 2002-11-11 2005-03-31 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
WO2005114714A1 (ja) * 2004-05-24 2005-12-01 Matsushita Electric Industrial Co., Ltd. ウェハエキスパンド装置、部品供給装置、及びウェハシートのエキスパンド方法
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
US7608523B2 (en) * 2005-08-26 2009-10-27 Disco Corporation Wafer processing method and adhesive tape used in the wafer processing method
US20070153453A1 (en) * 2006-01-05 2007-07-05 Applied Materials, Inc. Fully conductive pad for electrochemical mechanical processing
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP5354149B2 (ja) * 2008-04-08 2013-11-27 株式会社東京精密 エキスパンド方法
JP2009289809A (ja) * 2008-05-27 2009-12-10 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2010062375A (ja) 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010093005A (ja) 2008-10-07 2010-04-22 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5378780B2 (ja) * 2008-12-19 2013-12-25 株式会社ディスコ テープ拡張方法およびテープ拡張装置
JP5487621B2 (ja) * 2009-01-05 2014-05-07 株式会社ニコン 半導体装置の製造方法及び半導体製造装置
JP5471064B2 (ja) 2009-06-24 2014-04-16 富士電機株式会社 半導体装置の製造方法
JP5171764B2 (ja) * 2009-09-03 2013-03-27 株式会社沖データ 半導体複合装置の製造方法
JP5523033B2 (ja) * 2009-09-14 2014-06-18 株式会社ディスコ ウエーハの加工方法及び環状凸部除去装置
JP5346773B2 (ja) * 2009-10-30 2013-11-20 リンテック株式会社 半導体ウェハの凸部除去装置および除去方法
JP5651362B2 (ja) * 2010-03-29 2015-01-14 リンテック株式会社 ダイシング装置およびダイシング方法
JP2011222843A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR101440393B1 (ko) 2014-09-15
CN103295892B (zh) 2016-03-23
US8993413B2 (en) 2015-03-31
DE102012223093B4 (de) 2018-11-29
JP2013161863A (ja) 2013-08-19
DE102012223093A1 (de) 2013-08-08
US20130203241A1 (en) 2013-08-08
KR20130089590A (ko) 2013-08-12
CN103295892A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
JP5981154B2 (ja) 半導体装置の製造方法
JP5895676B2 (ja) 半導体装置の製造方法
JP5599342B2 (ja) 半導体装置の製造方法
TWI609418B (zh) 半導體元件之製造方法以及晶圓安裝裝置
JP5591181B2 (ja) 半導体チップの製造方法
TWI278925B (en) Semiconductor device manufacturing apparatus and its manufacturing method
JP6004100B2 (ja) 半導体装置の製造方法
JP2003229384A (ja) 半導体装置の製造方法
JP4198966B2 (ja) 半導体装置の製造方法
JP6510393B2 (ja) 半導体装置の製造方法
JP2007096115A (ja) 半導体装置の製造方法
JP5780234B2 (ja) Soiウェーハの製造方法
JP2012064656A (ja) 半導体装置の製造方法
JP2021068867A (ja) 基板処理方法及び基板処理システム
JP6057616B2 (ja) ウェーハの加工方法
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
US9831127B2 (en) Method of processing a semiconductor substrate and semiconductor chip
JP2008034875A (ja) 半導体装置及びその製造方法
JP2010093005A (ja) ウエーハの加工方法
CN112117186A (zh) 晶圆切割方法
JP2016004830A (ja) 半導体チップの製造方法
JP2016054192A (ja) 半導体ウエハのダイシング方法
JP2003124147A (ja) 半導体装置の製造方法
JP7258175B2 (ja) 基板処理方法及び基板処理システム
JP2009289809A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160506

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160728

R150 Certificate of patent or registration of utility model

Ref document number: 5981154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250