JP5487621B2 - 半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置の製造方法及び半導体製造装置 Download PDFInfo
- Publication number
- JP5487621B2 JP5487621B2 JP2009000426A JP2009000426A JP5487621B2 JP 5487621 B2 JP5487621 B2 JP 5487621B2 JP 2009000426 A JP2009000426 A JP 2009000426A JP 2009000426 A JP2009000426 A JP 2009000426A JP 5487621 B2 JP5487621 B2 JP 5487621B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- wafer
- alignment mark
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 199
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims description 169
- 230000002093 peripheral effect Effects 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 62
- 238000007493 shaping process Methods 0.000 claims description 29
- 238000013461 design Methods 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims 8
- 235000012431 wafers Nutrition 0.000 description 392
- 238000009966 trimming Methods 0.000 description 63
- 238000005498 polishing Methods 0.000 description 54
- 230000008569 process Effects 0.000 description 40
- 238000003825 pressing Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 12
- 230000003028 elevating effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000000725 suspension Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Description
図8は、第1の実施例を示すフロー図と各工程におけるウエハの概略図である。概略図においてウエハAは接合される側の第1の半導体基板を表し、ウエハBは接合する側の第2の半導体基板を表す。また点線により囲まれた領域は薄化工程において、研磨により除去された部分を表す。
図9は、第2の実施例を示すフロー図と各工程におけるウエハの概略図である。概略図においてウエハAは接合される側の第1の半導体基板を表し、ウエハBは接合する側の第2の半導体基板を表す。また点線により囲まれた領域は薄化工程において、研磨により除去された部分を表す。
図10は、第3の実施例を示すフロー図と各工程におけるウエハの概略図である。概略図においてウエハAは接合される側の第1の半導体基板を表し、ウエハBは接合する側の第2の半導体基板を表す。また点線により囲まれた領域は薄化工程において、研磨により除去された部分を表す。
図11は、第4の実施例を示すフロー図と各工程におけるウエハの概略図である。概略図においてウエハAは接合される側の第1の半導体基板を表し、ウエハBは接合する側の第2の半導体基板を表す。また点線により囲まれた領域は薄化工程において、研磨により除去された部分を表す。
図12は、第5の実施例を示すフロー図と各工程におけるウエハの概略図である。概略図においてウエハAは接合される側の第1の半導体基板を表し、ウエハBは接合する側の第2の半導体基板を表す。また点線により囲まれた領域は薄化工程において、研磨により除去された部分を表す。
図13は、第6の実施例を示すフロー図と各工程におけるウエハの概略図である。概略図においてウエハAは接合される側の第1の半導体基板を表し、ウエハBは接合する側の第2の半導体基板を表す。また点線により囲まれた領域は薄化工程において、研磨により除去された部分を表す。
400 接合装置、401 ゲートバルブ、444 枠体、446 押圧部、448 加圧ステージ、450 受圧ステージ、452 圧力検知部、454 天板、456 底板、458 支柱、460 シリンダ、462 ピストン、466 支持部、467 アクチュエータ、468 基板保持部、470 ヒータ、472 基板接触部、474 懸架部、476 ヒータ、478、480、482 ロードセル、500 研磨装置、501 ゲートバルブ、502 支持フレーム、503 基台、504 テーブル支持部、505 回転定盤、506 第1ステージ、507 垂直フレーム、508 第2ステージ、509 水平フレーム、510 第3ステージ、511 回転軸、516 スピンドル、517 エアシリンダ、520 研磨ヘッド、521 研磨パッド、600 トリミング装置、601 ゲートバルブ、602 支持フレーム、603 基台、604 テーブル支持部、605 回転定盤、606 第1ステージ、607 垂直フレーム、608 第2ステージ、609 水平フレーム、610 第3ステージ、611 回転軸、616 ブレードホルダ、617 エアシリンダ、620 研削ブレード、630 顕微鏡
Claims (31)
- 複数の半導体基板を接合して積層された半導体装置の製造方法であって、
第1の半導体基板と第2の半導体基板とを重ね合わせたときに前記第1の半導体基板の最大外周径からはみ出す、前記第2の半導体基板の表面のはみ出し領域を決定する決定段階と、
前記第2の半導体基板の表面が前記第1の半導体基板の前記最大外周径以下になるように、前記第2の半導体基板の前記はみ出し領域を整形する第1の整形段階と、
前記第2の半導体基板の前記表面が前記第1の半導体基板の表面と接するように、前記第2の半導体基板と前記第1の半導体基板とを互いに接合する接合段階と、
を備える半導体装置の製造方法。 - 前記決定段階は、前記第1の半導体基板と前記第2の半導体基板の互いに対応するアライメントマークを重ね合わせたときにおける前記はみ出し領域を決定する請求項1に記載の半導体装置の製造方法。
- 前記決定段階は、前記第2の半導体基板に新たな中心を設定し、前記第2の半導体基板の領域のうち、前記新たな中心から前記第1の半導体基板の半径の距離を半径とする円で囲まれる領域の外側の領域を前記はみ出し領域であると決定する請求項2に記載の半導体装置の製造方法。
- 前記決定段階は、前記第2の半導体基板に新たな中心を設定し、前記第2の半導体基板の領域のうち、前記新たな中心から前記第1の半導体基板の半径の距離以下であり、かつ、前記新たな中心から前記アライメントマークまでの距離以上の半径を有する円で囲まれる領域の外側の領域を前記はみ出し領域であると決定する請求項2に記載の半導体装置の製造方法。
- 前記決定段階は、前記第1の半導体基板の前記アライメントマークに対する第1の中心座標を求め、前記第2の半導体基板の前記アライメントマークに対して前記第1の中心座標と同一の座標位置を前記第2の半導体基板の前記新たな中心に設定する請求項3または4に記載の半導体装置の製造方法。
- 前記第1の半導体基板の前記アライメントマークと前記第2の半導体基板の前記アライメントマークとの相対位置を計測する計測段階を含む請求項2から5のいずれか1項に記載の半導体装置の製造方法。
- 前記計測段階は、前記第1の半導体基板の中心に対する前記アライメントマークの位置と、前記第2の半導体基板の中心に対する前記アライメントマークの位置とに基づいて、前記相対位置を計測する請求項6に記載の半導体装置の製造方法。
- 前記計測段階は、前記第1の半導体基板の前記アライメントマークの設計位置からのずれ量と、前記第2の半導体基板の前記アライメントマークの設計位置からのずれ量とに基づいて、前記相対位置を計測する請求項6または7に記載の半導体装置の製造方法。
- 前記計測段階は、前記第1の半導体基板を製造する第1の装置から前記第1の半導体装置の前記アライメントマークの位置情報を取得し、前記第2の半導体基板を製造する第2の装置から前記第2の半導体装置の前記アライメントマークの位置情報を取得し、それぞれの前記位置情報に基づいて前記相対位置を計測する請求項6または7に記載の半導体装置の製造方法。
- 前記第1の整形段階では、前記第2の半導体基板の断面が凸形状となるように整形する請求項1から9のいずれか1項に記載の半導体装置の製造方法。
- 前記第1の半導体基板の二つの面のうち、前記第2の半導体基板に接する一方の面の表面外周径が小さくなるように、前記接合段階に先立って前記第1の半導体基板を整形する第2の整形段階を備える請求項1から10のいずれか1項に記載の半導体装置の製造方法。
- 前記第1の整形段階は、前記第2の整形段階において整形された前記第1の半導体基板の表面外周径と等しくなるように前記第2の半導体基板を整形する請求項11に記載の半導体装置の製造方法。
- 前記第1の整形段階は、前記第2の半導体基板のアライメントマークに対する前記第2の半導体基板の外周の位置関係が、前記第1の半導体基板のアライメントマークに対する前記第1の半導体基板の外周の位置関係と等しくなるように、前記第2の半導体基板の外周を整形する請求項12に記載の半導体装置の製造方法。
- 前記第2の半導体基板を厚さ方向に研削することにより前記第2の半導体基板を薄化する薄化段階を備える請求項1から13のいずれか1項に記載の半導体装置の製造方法。
- 前記第1の半導体基板は、すでに複数の半導体基板が積層された基板群であって、かつ前記複数の半導体基板のうち前記第2の半導体基板と接する面とは反対の面を構成する半導体基板が最大の外周径を有する基板群である請求項1から14のいずれか1項に記載の半導体装置の製造方法。
- 第1の半導体基板と第2の半導体基板とを重ね合わせたときに前記第1の半導体基板の最大外周径からはみ出す、前記第2の半導体基板の表面のはみ出し領域を決定する決定部と、
前記第2の半導体基板の表面が前記第1の半導体基板の前記最大外周径以下になるように、前記第2の半導体基板の前記はみ出し領域を整形する整形部と、
前記第2の半導体基板の前記表面が前記第1の半導体基板の表面と接するように、前記第2の半導体基板と前記第1の半導体基板とを互いに接合する接合部と、
を備える半導体製造装置。 - 前記決定部は、前記第1の半導体基板と前記第2の半導体基板の互いに対応するアライメントマークを重ね合わせたときにおける前記はみ出し領域を決定する請求項16に記載の半導体製造装置。
- 前記決定部は、前記第2の半導体基板に新たな中心を設定し、前記第2の半導体基板の領域のうち、前記新たな中心から前記第1の半導体基板の半径の距離を半径とする円で囲まれる領域の外側の領域を前記はみ出し領域であると決定する請求項17に記載の半導体製造装置。
- 前記決定部は、前記第2の半導体基板に新たな中心を設定し、前記第2の半導体基板の領域のうち、前記新たな中心から前記第1の半導体基板の半径の距離以下であり、かつ、前記新たな中心から前記アライメントマークまでの距離以上の半径を有する円で囲まれる領域の外側の領域を前記はみ出し領域であると決定する請求項17に記載の半導体製造装置。
- 前記決定部は、前記第1の半導体基板の前記アライメントマークに対する第1の中心座標を求め、前記第2の半導体基板の前記アライメントマークに対して前記第1の中心座標と同一の座標位置を前記第2の半導体基板の前記新たな中心に設定する請求項18または19に記載の半導体製造装置。
- 前記第1の半導体基板の前記アライメントマークと前記第2の半導体基板の前記アライメントマークとの相対位置を計測する計測部を含む請求項17から20のいずれか1項に記載の半導体製造装置。
- 前記計測部は、前記第1の半導体基板の中心に対する前記アライメントマークの位置と、前記第2の半導体基板の中心に対する前記アライメントマークの位置とに基づいて、前記相対位置を計測する請求項21に記載の半導体製造装置。
- 前記計測部は、前記第1の半導体基板の前記アライメントマークの設計位置からのずれ量と、前記第2の半導体基板の前記アライメントマークの設計位置からのずれ量とに基づいて、前記相対位置を計測する請求項21または22に記載の半導体製造装置。
- 前記計測部は、前記第1の半導体基板を製造する第1の装置から前記第1の半導体装置の前記アライメントマークの位置情報を取得し、前記第2の半導体基板を製造する第2の装置から前記第2の半導体装置の前記アライメントマークの位置情報を取得し、それぞれの前記位置情報に基づいて前記相対位置を計測する請求項21または22に記載の半導体製造装置。
- 前記第1の半導体基板と前記第2の半導体基板との位置合わせを行うアライメント部を備え、
前記計測部は前記アライメント部に設けられている請求項21から24のいずれか1項に記載の半導体製造装置。 - 前記整形部は、前記第2の半導体基板の断面が凸形状となるように整形する請求項16から25のいずれか1項に記載の半導体製造装置。
- 前記整形部は、前記第1の半導体基板の二つの面のうち、前記第2の半導体基板に接する一方の面の表面外周径が小さくなるように、前記接合部による接合に先立って前記第1の半導体基板を整形する請求項16から26のいずれか1項に記載の半導体製造装置。
- 前記整形部は、整形した前記第1の半導体基板の表面外周径と等しくなるように前記第2の半導体基板を整形する請求項27に記載の半導体製造装置。
- 前記整形部は、前記第2の半導体基板のアライメントマークに対する前記第2の半導体基板の外周の位置関係が、前記第1の半導体基板のアライメントマークに対する前記第1の半導体基板の外周の位置関係と等しくなるように、前記第2の半導体基板の外周を整形する請求項28に記載の半導体製造装置。
- 前記第2の半導体基板を厚さ方向に研削することにより前記第2の半導体基板を薄化する薄化部を備える請求項16から29のいずれか1項に記載の半導体製造装置。
- 前記第1の半導体基板は、すでに複数の半導体基板が積層された基板群であって、かつ前記複数の半導体基板のうち前記第2の半導体基板と接する面とは反対の面を構成する半導体基板が最大の外周径を有する基板群である請求項16から30のいずれか1項に記載の半導体製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000426A JP5487621B2 (ja) | 2009-01-05 | 2009-01-05 | 半導体装置の製造方法及び半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000426A JP5487621B2 (ja) | 2009-01-05 | 2009-01-05 | 半導体装置の製造方法及び半導体製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157670A JP2010157670A (ja) | 2010-07-15 |
JP5487621B2 true JP5487621B2 (ja) | 2014-05-07 |
Family
ID=42575349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000426A Active JP5487621B2 (ja) | 2009-01-05 | 2009-01-05 | 半導体装置の製造方法及び半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5487621B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5981154B2 (ja) * | 2012-02-02 | 2016-08-31 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP6298723B2 (ja) * | 2014-06-13 | 2018-03-20 | 株式会社ディスコ | 貼り合わせウェーハ形成方法 |
JP2016096295A (ja) * | 2014-11-17 | 2016-05-26 | 株式会社ディスコ | 2層構造ウェーハの加工方法 |
JP6671167B2 (ja) * | 2015-12-16 | 2020-03-25 | 株式会社ディスコ | 積層基板の加工方法 |
KR20180090494A (ko) | 2017-02-03 | 2018-08-13 | 삼성전자주식회사 | 기판 구조체 제조 방법 |
JP2021103698A (ja) * | 2018-04-02 | 2021-07-15 | 東京エレクトロン株式会社 | 基板処理システム |
JP7436187B2 (ja) * | 2019-11-25 | 2024-02-21 | 株式会社ディスコ | ウエーハの加工方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0485827A (ja) * | 1990-07-26 | 1992-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH097908A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP3480480B2 (ja) * | 1996-03-06 | 2003-12-22 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2003249425A (ja) * | 2002-02-22 | 2003-09-05 | Toray Eng Co Ltd | 実装方法および装置 |
-
2009
- 2009-01-05 JP JP2009000426A patent/JP5487621B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010157670A (ja) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487621B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
KR102537289B1 (ko) | 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치 | |
CN107611060B (zh) | 接合系统 | |
JP6051523B2 (ja) | 基板ホルダ対、基板接合装置およびデバイスの製造方法 | |
CN109923640B (zh) | 接合装置、接合系统、接合方法和计算机存储介质 | |
JP7157816B2 (ja) | 基板処理装置及び基板処理方法 | |
WO2009119096A1 (ja) | 接合装置および接合方法 | |
KR20190052126A (ko) | 배치 본딩 장치 및 본딩 방법 | |
JP5540533B2 (ja) | 半導体装置を製造する製造装置、基板接合方法及び半導体装置を製造する製造方法 | |
JP6616181B2 (ja) | 接合装置 | |
JP2011009424A (ja) | 保持テーブルアセンブリ及び保持テーブルの製造方法 | |
JP2008251968A (ja) | ウエハ処理装置の運転方法 | |
KR101394312B1 (ko) | 웨이퍼 정렬장치 | |
JP2011146656A (ja) | ウェハ処理装置及びデバイスの製造方法 | |
JP5447110B2 (ja) | 基板貼り合わせ装置、積層半導体の製造方法、積層半導体及び基板貼り合わせ方法 | |
TWI782171B (zh) | 基板處理裝置 | |
JP2009297882A (ja) | 加工装置 | |
CN114871876B (zh) | 一种晶圆磨削监测方法及监测系统 | |
KR102536175B1 (ko) | 다이 본딩 장치 | |
JP7237557B2 (ja) | 貼り合わせウェーハのエッジトリミング加工方法 | |
JP7291470B2 (ja) | 基板処理装置及び基板処理方法 | |
JP4758376B2 (ja) | 半導体基板の受け渡し方法 | |
JP5493399B2 (ja) | 製造装置、及び、半導体装置の製造方法 | |
JP7362787B2 (ja) | 接合装置、及び接合方法 | |
JP7394638B2 (ja) | 研削装置、及び研削方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5487621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |