JP2021103698A - 基板処理システム - Google Patents

Abstract

【課題】基板が複数積層された半導体装置を製造するにあたり、基板に対する所定の処理を効率よく行い、基板処理のスループットを向上させる。【解決手段】基板処理システム１は、基板に所定の処理を行う処理ステーション３と、処理ステーション３に対して基板を搬送する搬送装置１３を備えた搬入出ステーション２と、を有する。処理ステーション３は、半導体装置に積層される複数の基板のうち、第１の基板Ｓと第２の基板Ｗを接合する接合装置４２と、接合装置４２で接合された重合基板Ｔの、第１の基板の厚みＷを減少させる第１の板厚減少装置６０と、第１の板厚減少装置６０で減少した第１の基板Ｗの厚みをさらに減少させる第２の板厚減少装置６１と、を有する。【選択図】図３

Description

本発明は、基板に対して所定の処理を行い、当該基板が複数積層された半導体装置を製造する基板処理システムに関する。

近年、半導体装置の高性能化が要求され、半導体デバイスの高集積化が進んでいる。かかる状況下で、高集積化された半導体デバイスを水平面内に複数配置し、これら半導体デバイスを配線で接続して半導体装置を製造する場合、配線長が増大し、それにより配線の抵抗が大きくなること、また配線遅延が大きくなることが懸念される。

そこで、複数のデバイスが形成された複数の半導体ウェハ（以下、ウェハという。）を３次元に積層する３次元集積技術が提案されている。この３次元集積技術において、例えば特許文献１に記載の方法では、先ず、ウェハ同士を積層した後、一のウェハの加工面（非接合面）を研削し、当該一のウェハの厚みを減少させる。その後、この厚みが減少した一のウェハ上に、さらに別のウェハを積層し、当該別のウェハの加工面（非接合面）を研削する。このようにウェハの積層と研削を繰り返し行い、積層型の半導体装置を製造する。

特開２０１２−６９７３６号公報

しかしながら、特許文献１には積層型の半導体装置の製造方法は記載されているものの、一連のウェハ処理を行うための具体的な装置構成は開示されておらず、ウェハ処理を効率よく行うことは全く考慮されていなかった。このため、ウェハ処理全体のスループットに改善の余地があった。

本発明は、上記事情に鑑みてなされたものであり、基板が複数積層された半導体装置を製造するにあたり、基板に対する所定の処理を効率よく行い、基板処理のスループットを向上させることを目的とする。

上記課題を解決する本発明の一態様は、基板に対して所定の処理を行い、当該基板が複数積層された半導体装置を製造する基板処理システムであって、基板に所定の処理を行う処理ステーションと、前記処理ステーションに対して基板を搬送する搬送装置を備えた搬入出ステーションと、を有し、前記処理ステーションは、前記半導体装置に積層される複数の基板のうち、第１の基板と第２の基板を接合する接合装置と、前記接合装置で接合された重合基板の、前記第１の基板の厚みを減少させる第１の板厚減少装置と、前記第１の板厚減少装置で減少した前記第１の基板の厚みをさらに減少させる第２の板厚減少装置と、を有する。

本発明によれば、基板が複数積層された半導体装置を製造するにあたり、基板に対する所定の処理を一の基板処理システムで効率よく行い、基板処理のスループットを向上させることができる。

本実施形態の第１のプロセスにおけるウェハの様子を示す説明図である。 本実施形態の第２のプロセスにおけるウェハの様子を示す説明図である。 第１の実施形態にかかる基板処理システムの構成の概略を模式的に示す平面図である。 第１の実施形態にかかる基板処理システムで行われる第１のプロセスの主な工程を示すフローチャートである。 第２の実施形態にかかる基板処理システムの構成の概略を模式的に示す平面図である。 第３の実施形態にかかる基板処理システムの構成の概略を模式的に示す平面図である。 第３の実施形態にかかる基板処理システムで行われる第２のプロセスの主な工程を示すフローチャートである。 第４の実施形態にかかる基板処理システムの構成の概略を模式的に示す平面図である。 第５の実施形態にかかる基板処理システムの構成の概略を模式的に示す平面図である。 搬入出ステーションと処理ステーションとの間におけるウェハの流れの一例を示す説明図である。 搬入出ステーションと処理ステーションとの間におけるウェハの流れの一例を示す説明図である。 搬入出ステーションと処理ステーションとの間におけるウェハの流れの一例を示す説明図である。

以下、本発明の実施形態について、図面を参照しながら説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。

先ず、積層型の半導体装置を製造するプロセスについて説明する。図１に示すように半導体装置は、ベースとなる支持ウェハＳに対し、デバイスウェハＷが複数積層されて製造される。デバイスウェハＷは、例えばシリコンウェハなどの半導体ウェハであって、その表面に複数のデバイスが形成されている。

以下では、デバイスウェハＷにおいて、加工される面（支持ウェハＳ側と反対側の面）を「加工面Ｗａ（Ｗ１ａ、Ｗ２ａ、Ｗｎａ）」といい、加工面Ｗａと反対側の面（複数のデバイスが形成される面）を「非加工面Ｗｂ（Ｗ１ｂ、Ｗ２ｂ、Ｗｎｂ）」という。また、支持ウェハＳにおいて、第１のデバイスウェハＷ１と接合される面を「接合面Ｓａ」といい、接合面Ｓａと反対側の面を「非接合面Ｓｂ」という。

また以下では、デバイスウェハＷとして、１枚目に積層される第１のデバイスウェハをＷ１、２枚目に積層される第２のデバイスウェハをＷ２と順次称し、さらにｎ枚目に積層される第ｎのデバイスウェハをＷｎと称する。

また以下では、支持ウェハＳにデバイスウェハＷが積層されたウェハを重合ウェハＴと称する。そして、支持ウェハＳに第１のデバイスウェハＷ１が積層された重合ウェハをＴ１、第２のデバイスウェハＷ２まで積層された重合ウェハをＴ２と順次称し、さらに第ｎのデバイスウェハＷｎまで積層された重合ウェハをＴｎと称する。

以上の半導体装置の製造プロセスは任意であるが、本実施形態では２つのプロセスについて説明する。

第１のプロセスについて説明する。先ず、図１（ａ）に示すように第１の基板としての支持ウェハＳに、第２の基板としての第１のデバイスウェハＷ１を積層して、第１の重合ウェハＴ１を形成する。支持ウェハＳと第１のデバイスウェハＷ１は、ファンデルワールス力及び分子間力（水素結合）によって接合される。

ここで、支持ウェハＳに接合される前の第１のデバイスウェハＷ１において、周縁部は除去されている。通常、第１のデバイスウェハＷ１の周縁部は面取り加工がされているが、周縁部を除去せずに後述するように加工面Ｗ１ａを研削すると、当該周縁部が鋭く尖った形状（いわゆるナイフエッジ形状）になる。そうすると、周縁部でチッピングが発生し、第１のデバイスウェハＷ１が損傷を被るおそれがある。そこで、第１のデバイスウェハＷ１の周縁部を削除する、いわゆるエッジトリムが行われている。

以上の支持ウェハＳに第１のデバイスウェハＷ１が積層されると、その後、図１（ｂ）に示すように加工面Ｗ１ａを加工して、第１のデバイスウェハＷ１の厚みをＨ１まで減少させる。その後、図１（ｃ）に示すように加工面Ｗ１ａをさらに加工して、第１のデバイスウェハＷ１の厚みをＨ２まで減少させる。なお、本実施形態では、第１のデバイスウェハＷ１の厚みの減少を２回の加工で行ったが、１回の加工で行ってもよいし、３回以上の加工で行ってもよい。

その後、図１（ｄ）に示すように加工面Ｗ１ａを加工して平坦化し、加工面Ｗ１ａの均一性を向上させる。この加工面Ｗ１ａの平坦化は、次の工程にて第１のデバイスウェハＷ１に第２のデバイスウェハＷ２を積層する際、第１のデバイスウェハＷ１の加工面Ｗ１ａと第２のデバイスウェハＷ２の非加工面Ｗ２ｂを適切に接合するために行われる。

その後、図１（ｅ）に示すように第３の基板としての第２のデバイスウェハＷ２にエッジトリムを行い、その周縁部を除去する。なお、この際、第２のデバイスウェハＷ２の周縁部の除去幅を、第１のデバイスウェハＷ１の周縁部の除去幅より大きくしてもよい。

その後、図１（ｆ）に示すように第１のデバイスウェハＷ１に第２のデバイスウェハＷ２を積層して接合し、第２の重合ウェハＴ２を形成する。その後、図１（ｇ）に示すように加工面Ｗ２ａを加工して第２のデバイスウェハＷ２の厚みを減少（薄化）させ、さらに加工面Ｗ２ａを加工して平坦化する。

その後、上述した第２のデバイスウェハＷ２に対する処理を第ｎのデバイスウェハＷｎまで繰り返し行い、図１（ｈ）に示すように第ｎの重合ウェハＴｎを形成し、半導体装置が製造される。

第２のプロセスについて説明する。第２のプロセスは、第１のプロセスと比して、デバイスウェハＷの周縁部を除去するタイミングが異なる。

先ず、図２（ａ）に示すように支持ウェハＳに第１のデバイスウェハＷ１を積層して、第１の重合ウェハＴ１を形成する。支持ウェハＳと第１のデバイスウェハＷ１は、ファンデルワールス力及び分子間力によって接合される。なお、この際、第１のデバイスウェハＷ１の周縁部は除去されていない。

その後、図２（ｂ）に示すように第１のデバイスウェハＷ１の周縁部を除去する。

その後、図２（ｃ）に示すように加工面Ｗ１ａを加工して、第１のデバイスウェハＷ１の厚みをＨ１まで減少させる。その後、図２（ｄ）に示すように加工面Ｗ１ａをさらに加工して、第１のデバイスウェハＷ１の厚みをＨ２まで減少させる。

その後、図２（ｅ）に示すように加工面Ｗ１ａを加工して平坦化し、加工面Ｗ１ａの均一性を向上させる。

その後、図２（ｆ）に示すように第１のデバイスウェハＷ１に第２のデバイスウェハＷ２を積層して接合し、第２の重合ウェハＴ２を形成する。

その後、図２（ｇ）に示すように第２のデバイスウェハＷ２の周縁部を除去する。

その後、図２（ｈ）に示すように加工面Ｗ２ａを加工して第２のデバイスウェハＷ２の厚みを減少（薄化）させ、さらに加工面Ｗ２ａを加工して平坦化する。

その後、上述した第２のデバイスウェハＷ２に対する処理を第ｎのデバイスウェハＷｎまで繰り返し行い、図２（ｉ）に示すように第ｎの重合ウェハＴｎを形成し、半導体装置が製造される。

次に、以上の半導体装置の製造プロセスを実施するための、基板処理システムについて説明する。

本発明の第１の実施形態にかかる基板処理システムについて説明する。図３は、第１の実施形態にかかる基板処理システム１の構成の概略を模式的に示す平面図である。なお、以下においては、位置関係を明確にするために、互いに直交するＸ軸方向、Ｙ軸方向及びＺ軸方向を規定し、Ｚ軸正方向を鉛直上向き方向とする。

図３に示すように基板処理システム１は、例えば外部との間で複数の支持ウェハＳ、複数のデバイスウェハＷ、複数の重合ウェハＴをそれぞれ収容可能な収容容器としてのカセットＣｓ、Ｃｗ、Ｃｔが搬入出される搬入出ステーション２と、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴに対して所定の処理を施す各種処理装置を備えた処理ステーション３とを一体に接続した構成を有している。

搬入出ステーション２には、載置部としてのカセット載置台１０が設けられている。図示の例では、カセット載置台１０には、複数、例えば４つのカセットＣｓ、Ｃｗ、ＣｔをＸ軸方向に一列に載置自在になっている。なお、カセット載置台１０に載置されるカセットＣｓ、Ｃｗ、Ｃｔの個数は、本実施形態に限定されず、任意に決定することができる。

搬入出ステーション２には、カセット載置台１０に隣接してウェハ搬送領域１１が設けられている。ウェハ搬送領域１１には、Ｙ軸方向に延伸する搬送路１２上を移動自在なウェハ搬送装置１３が設けられている。ウェハ搬送装置１３は、カセット載置台１０と後述するトランジション装置３４に対して、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴを搬送可能に構成されている。また、ウェハ搬送装置１３は、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴを保持して搬送する、例えば２本の搬送アーム１４、１４を有している。各搬送アーム１４は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム１４の構成は本実施形態に限定されず、任意の構成を取り得る。

処理ステーション３には、支持ウェハＳにデバイスウェハＷを積層して接合する接合部２０と、デバイスウェハＷを加工する加工部２１とが、搬入出ステーション２側からＸ軸方向にこの順で並べて配置されている。

接合部２０には、ウェハ搬送領域３０が設けられている。ウェハ搬送領域３０には、Ｘ軸方向に延伸する搬送路３１上を移動自在なウェハ搬送装置３２が設けられている。ウェハ搬送装置３２は、後述するトランジション装置３４、５４、表面改質装置４０、表面親水化装置４１、接合装置４２に対して、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴを搬送可能に構成されている。また、ウェハ搬送装置３２は、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴを保持して搬送する、例えば２本の搬送アーム３３、３３を有している。各搬送アーム３３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム３３の構成は本実施形態に限定されず、任意の構成を取り得る。

ウェハ搬送領域１１とウェハ搬送領域３０との間には、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴを受け渡すためのトランジション装置３４が設けられている。

ウェハ搬送領域３０のＹ軸正方向側には、表面改質装置４０と表面親水化装置４１が、搬入出ステーション２側からＸ軸方向にこの順で並べて配置されている。また、表面改質装置４０と表面親水化装置４１は、それぞれ鉛直方向に２段に積層して設けられている。表面改質装置４０は、支持ウェハＳの接合面Ｓａ又はデバイスウェハＷの非加工面Ｗｂをプラズマ処理して、改質する。表面親水化装置４１は、例えば純水によって接合面Ｓａ又は非加工面Ｗｂを親水化すると共に、当該接合面Ｓａ又は非加工面Ｗｂを洗浄する。なお、表面改質装置４０と表面親水化装置４１の構成は任意であり、それぞれ公知の装置を用いることができる。

ウェハ搬送領域３０のＹ軸負方向側には、接合装置４２が配置されている。接合装置４２は、支持ウェハＳの接合面ＳａとデバイスウェハＷの非加工面Ｗｂをファンデルワールス力及び分子間力によって接合する。また、接合装置４２は、デバイスウェハＷの加工面Ｗａとさらに積層されるデバイスウェハＷの非加工面Ｗｂをファンデルワールス力及び分子間力によって接合する。なお、接合装置４２の構成は任意であり、公知の装置を用いることができる。

加工部２１には、ウェハ搬送領域５０が設けられている。ウェハ搬送領域５０には、Ｘ軸方向に延伸する搬送路５１上を移動自在なウェハ搬送装置５２が設けられている。ウェハ搬送装置５２は、後述するトランジション装置５４、研削装置６０、ウェットエッチング装置６１、熱処理装置６２に対して、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴを搬送可能に構成されている。ウェハ搬送装置５２は、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴを保持して搬送する、例えば２本の搬送アーム５３、５３を有している。各搬送アーム５３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム５３の構成は本実施形態に限定されず、任意の構成を取り得る。

ウェハ搬送領域３０とウェハ搬送領域５０との間には、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴを受け渡すためのトランジション装置５４が設けられている。

ウェハ搬送領域５０のＹ軸正方向側には、研削装置６０が配置されている。研削装置６０は、例えばデバイスウェハＷの加工面Ｗａを研削する研削ユニット、加工面Ｗａや支持ウェハＳの非接合面Ｓｂを洗浄する洗浄ユニットなどを備え、加工面Ｗａを研削して加工する。なお、研削装置６０の構成は任意であり、公知の装置を用いることができる。また、本実施形態では研削装置６０が、デバイスウェハＷの厚みを減少させる第１の板厚減少装置を構成している。

ウェハ搬送領域５０のＹ軸負方向側には、ウェットエッチング装置６１と熱処理装置６２が鉛直方向に積層して設けられている。ウェットエッチング装置６１は、デバイスウェハＷの加工面Ｗ１ａに対して例えばフッ酸等の薬液でウェットエッチングを行う。熱処理装置６２は、接合後の重合ウェハＴを熱処理（アニール処理）する。なお、ウェットエッチング装置６１と熱処理装置６２の構成は任意であり、それぞれ公知の装置を用いることができる。また、本実施形態ではウェットエッチング装置６１が、デバイスウェハＷの厚みを減少させる第２の板厚減少装置を構成している。

なお、熱処理装置６２は、複数積層されているのが好ましい。複数の熱処理装置６２は、それぞれ異なる温度で重合ウェハＴを熱処理する。かかる場合、一の熱処理装置６２における熱処理温度を一定に保つことができるので、当該熱処理装置６２における温度調節のための時間が不要となる。その結果、ウェハ処理のスループットを向上させることができる。

以上の基板処理システム１には、制御装置７０が設けられている。制御装置７０は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、基板処理システム１における支持ウェハＳ、デバイスウェハＷ、重合ウェハＴの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム１における後述のウェハ処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、その記憶媒体Ｈから制御装置７０にインストールされたものであってもよい。

次に、以上のように構成された基板処理システム１を用いて行われるウェハ処理について説明する。本実施形態では、図１に示した第１のプロセスで半導体装置を製造する。なお、以下においては、説明を簡略化するため、ウェハ搬送装置１３、３２、５２による支持ウェハＳ、デバイスウェハＷ、重合ウェハＴの搬送についての説明を省略する。

先ず、複数の支持ウェハＳを収容したカセットＣｓ、複数のデバイスウェハＷを収容したカセットＣｗが、カセット載置台１０に載置される。

次に、支持ウェハＳの処理が行われる。すなわち、表面改質装置４０において支持ウェハＳの接合面Ｓａが改質される（図４のステップＡ１）。その後、表面親水化装置４１において接合面Ｓａが親水化されると共に洗浄される（図４のステップＡ２）。

上述したステップＡ１、Ａ２の支持ウェハＳの処理と並行して、第１のデバイスウェハＷ１の処理が行われる。すなわち、表面改質装置４０において第１のデバイスウェハＷ１の非加工面Ｗ１ｂが改質される（図４のステップＡ３）。その後、第１のデバイスウェハＷ１は表面親水化装置４１において非加工面Ｗ１ｂが親水化されると共に洗浄される（図４のステップＡ４）。本実施形態では、表面改質装置４０と表面親水化装置４１がそれぞれ２段に積層されており、このようにステップＡ１、Ａ２と並行してステップＡ３、Ａ４が行われた。ただし、表面改質装置４０と表面親水化装置４１の配置はこれに限定されず、例えば１段ずつ設けられている場合には、ステップＡ１の終了後ステップＡ２が行われ、ステップＡ２とステップＡ３が並行して行われてもよい。

次に、接合装置４２において、図１（ａ）に示したように支持ウェハＳに第１のデバイスウェハＷ１が積層して接合され、第１の重合ウェハＴ１が形成される（図４のステップＡ５）。

次に、熱処理装置６２において、接合後の第１の重合ウェハＴ１に対してアニール処理が行われる（図４のステップＡ６）。

次に、研削装置６０において、図１（ｂ）に示したように加工面Ｗ１ａが研削され、第１のデバイスウェハＷ１の厚みがＨ１まで減少する（図４のステップＡ７）。

次に、ウェットエッチング装置６１において、図１（ｃ）に示したように加工面Ｗ１ａがウェットエッチングされ、第１のデバイスウェハＷ１の厚みがさらにＨ２まで減少する（図４のステップＡ８）。

次に、第１の重合ウェハＴ１はカセット載置台１０のカセットＣｔに搬送される。

その後、基板処理システム１の外部に設けられたＣＭＰ装置（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）において、図１（ｄ）に示したように第１の重合ウェハＴ１における第１のデバイスウェハＷ１の加工面Ｗ１ａが研磨され、平坦化される（図４のステップＡ９）。さらに、基板処理システム１の外部に設けられた洗浄装置において、平坦化された加工面Ｗ１ａが洗浄される（図４のステップＡ１０）。その後、第１の重合ウェハＴ１は、カセットＣｔに収容されて、基板処理システム１のカセット載置台１０に載置される。なお、ステップＡ１０の加工面Ｗ１ａの洗浄は、要求される清浄度に応じて、適宜省略できる。

また、基板処理システム１の外部に設けられた周縁部除去装置において、図１（ｅ）に示したように第２のデバイスウェハＷ２にエッジトリムを行い、その周縁部が除去される（図４のステップＡ１１）。さらに、基板処理システム１の外部に設けられた洗浄装置において、周縁部が除去された第２のデバイスウェハＷ２が洗浄される（図４のステップＡ１２）。その後、第２のデバイスウェハＷ２は、カセットＣｗに収容されて、基板処理システム１のカセット載置台１０に載置される。

次に、基板処理システム１において第１の重合ウェハＴ１の処理が行われる。すなわち、表面改質装置４０において第１のデバイスウェハＷ１の加工面Ｗ１ａが改質される（図４のステップＡ１３）。その後、表面親水化装置４１において加工面Ｗ１ａが親水化されると共に洗浄される（図４のステップＡ１４）。

上述したステップＡ１３、Ａ１４の第１の重合ウェハＴ１の処理と並行して、第２のデバイスウェハＷ２の処理が行われる。すなわち、表面改質装置４０において第２のデバイスウェハＷ２の非加工面Ｗ２ｂが改質される（図４のステップＡ１５）。その後、第２のデバイスウェハＷ２は表面親水化装置４１において非加工面Ｗ２ｂが親水化されると共に洗浄される（図４のステップＡ１６）。

次に、接合装置４２において、図１（ｆ）に示したように第１のデバイスウェハＷ１に第２のデバイスウェハＷ２が積層して接合され、第２の重合ウェハＴ２が形成される（図４のステップＡ１７）。

次に、熱処理装置６２において、接合後の第２の重合ウェハＴ２に対してアニール処理が行われる（図４のステップＡ１８）。

次に、図１（ｇ）に示したように研削装置６０において第２のデバイスウェハＷ２の加工面Ｗ２ａが研削され（図４のステップＡ１９）、さらにウェットエッチング装置６１において、加工面Ｗ２ａがウェットエッチングされる（図４のステップＡ２０）。

その後、上述した第２のデバイスウェハＷ２に対する処理を第ｎのデバイスウェハＷｎまで繰り返し行い、図１（ｈ）に示したように第ｎの重合ウェハＴｎが形成され、半導体装置が製造される（図４のステップＡ２１）。

以上の第１の実施形態によれば、積層型の半導体装置を製造するにあたり、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴに対する所定の処理を一の基板処理システム１で効率よく行い、ウェハ処理のスループットを向上させることができる。

次に、本発明の第２の実施形態にかかる基板処理システムについて説明する。図５は、第２の実施形態にかかる基板処理システム１００の構成の概略を模式的に示す平面図である。

基板処理システム１００は、第１の実施形態の基板処理システム１の構成において、処理ステーション３にＣＭＰ装置１１０と洗浄装置１１１をさらに有している。ＣＭＰ装置１１０は、例えば処理ステーション３の加工部２１において、ウェハ搬送領域５０のＹ軸正方向側に配置される。これに伴い、研削装置６０は、ウェハ搬送領域５０のＸ軸正方向側に配置される。洗浄装置１１１は、ウェハ搬送領域５０のＹ軸負方向側において、ウェットエッチング装置６１と熱処理装置６２に積層して配置される。

ＣＭＰ装置１１０は、デバイスウェハＷの加工面Ｗａを研磨して、デバイスウェハＷの厚みを減少させる。洗浄装置１１１は、ＣＭＰ装置１１０で研磨された加工面Ｗａを、例えば純水によって洗浄する。なお、ＣＭＰ装置１１０と洗浄装置１１１の構成は任意であり、それぞれ公知の装置を用いることができる。

本実施形態でも、第１の実施形態と同様に図１に示した第１のプロセスで半導体装置を製造する。本実施形態では、第１の実施形態におけるステップＡ７とステップＡ８の間に、ＣＭＰ装置１１０における加工面Ｗａの研磨と洗浄装置１１１における加工面Ｗａの洗浄を行う。すなわち、ステップＡ７において、図１（ｂ）に示したように研削装置６０で加工面Ｗ１ａを研削して、第１のデバイスウェハＷ１の厚みをＨ１まで減少させた後、ＣＭＰ装置１１０において加工面Ｗ１ａを研磨して、第１のデバイスウェハＷ１の厚みをさらに減少させる。その後、洗浄装置１１１において加工面Ｗａを洗浄した後、ステップＡ８において、図１（ｃ）に示したようにウェットエッチング装置６１で加工面Ｗ１ａをウェットエッチングして、第１のデバイスウェハＷ１の厚みをさらにＨ２まで減少させる。

以上の第２の実施形態によれば、積層型の半導体装置を製造するにあたり、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴに対する所定の処理を一の基板処理システム１００で効率よく行い、ウェハ処理のスループットを向上させることができる。

なお、第１のデバイスウェハＷ１の厚みの減少処理については、第１の実施形態では研削装置６０、ウェットエッチング装置６１の２段階で行い、第２の実施形態では研削装置６０、ＣＭＰ装置１１０、ウェットエッチング装置６１の３段階で行った。これに対し、研削装置６０、ＣＭＰ装置１１０の２段階で行ってもよい。

次に、本発明の第３の実施形態にかかる基板処理システムについて説明する。図６は、第３の実施形態にかかる基板処理システム２００の構成の概略を模式的に示す平面図である。

基板処理システム２００は、第１の実施形態の基板処理システム１の構成において、処理ステーション３に周縁部除去装置２１０と洗浄装置２１１をさらに有している。周縁部除去装置２１０は、例えば処理ステーション３の加工部２１において、ウェハ搬送領域５０のＹ軸正方向側に配置される。これに伴い、研削装置６０は、ウェハ搬送領域５０のＸ軸正方向側に配置される。洗浄装置２１１は、ウェハ搬送領域５０のＹ軸負方向側において、ウェットエッチング装置６１と熱処理装置６２に積層して配置される。

周縁部除去装置２１０は、デバイスウェハＷの周縁部を除去する。洗浄装置１１１は、周縁部除去装置２１０で周縁部が除去されたデバイスウェハＷを、例えば純水によって洗浄する。なお、周縁部除去装置２１０と洗浄装置２１１の構成は任意であり、それぞれ公知の装置を用いることができる。

本実施形態では、図１に示した第１のプロセス又は図２に示した第２のプロセスのいずれも行うことができる。

先ず、基板処理システム２００で第１のプロセスを行う場合、第１の実施形態において、基板処理システム１の外部で行っていたステップＡ１１とステップＡ１２をそれぞれ、基板処理システム２００の内部の周縁部除去装置２１０と洗浄装置２１１で行う。すなわち、ステップＡ１１において、図１（ｅ）に示したように周縁部除去装置２１０で第２のデバイスウェハＷ２の周縁部を除去した後、ステップＡ１２において、洗浄装置２１１で周縁部が除去された第２のデバイスウェハＷ２を洗浄する。

次に、基板処理システム２００で第２のプロセスを行う場合について説明する。先ず、複数の支持ウェハＳを収容したカセットＣｓ、複数のデバイスウェハＷを収容したカセットＣｗが、カセット載置台１０に載置される。

次に、支持ウェハＳの処理が行われる。すなわち、表面改質装置４０において支持ウェハＳの接合面Ｓａが改質される（図７のステップＢ１）。その後、表面親水化装置４１において接合面Ｓａが親水化されると共に洗浄される（図７のステップＢ２）。

上述した支持ウェハＳの処理と並行して、第１のデバイスウェハＷ１の処理が行われる。すなわち、表面改質装置４０において第１のデバイスウェハＷ１の非加工面Ｗ１ｂが改質される（図７のステップＢ３）。その後、第１のデバイスウェハＷ１は表面親水化装置４１において非加工面Ｗ１ｂが親水化されると共に洗浄される（図７のステップＢ４）。

次に、接合装置４２において、図２（ａ）に示したように支持ウェハＳに第１のデバイスウェハＷ１が積層して接合され、第１の重合ウェハＴ１が形成される（図７のステップＢ５）。

次に、熱処理装置６２において、接合後の第１の重合ウェハＴ１に対してアニール処理が行われる（図７のステップＢ６）。

次に、周縁部除去装置２１０において、図２（ｂ）に示したように接合後の第１のデバイスウェハＷ１の周縁部が除去される（図７のステップＢ７）。さらに洗浄装置２１１において、周縁部が除去された第１のデバイスウェハＷ１が洗浄される（図７のステップＢ８）。

次に、研削装置６０において、図２（ｃ）に示したように加工面Ｗ１ａが研削され、第１のデバイスウェハＷ１の厚みがＨ１まで減少する（図７のステップＢ９）。

次に、ウェットエッチング装置６１において、図２（ｄ）に示したように加工面Ｗ１ａがウェットエッチングされ、第１のデバイスウェハＷ１の厚みがさらにＨ２まで減少する（図７のステップＢ１０）。

次に、第１の重合ウェハＴ１はカセット載置台１０のカセットＣｔに搬送される。

その後、基板処理システム１の外部に設けられたＣＭＰ装置において、図２（ｅ）に示したように第１の重合ウェハＴ１における第１のデバイスウェハＷ１の加工面Ｗ１ａが研磨され、平坦化される（図７のステップＢ１１）。さらに、基板処理システム１の外部に設けられた洗浄装置において、平坦化された加工面Ｗ１ａが洗浄される（図７のステップＢ１２）。その後、第１の重合ウェハＴ１は、カセットＣｔに収容されて、基板処理システム１のカセット載置台１０に載置される。

次に、基板処理システム１において第１の重合ウェハＴ１の処理が行われる。すなわち、表面改質装置４０において第１のデバイスウェハＷ１の加工面Ｗ１ａが改質される（図７のステップＢ１３）。その後、表面親水化装置４１において加工面Ｗ１ａが親水化されると共に洗浄される（図７のステップＢ１４）。

上述したステップＢ１３、Ｂ１４の第１の重合ウェハＴ１の処理と並行して、第２のデバイスウェハＷ２の処理が行われる。すなわち、表面改質装置４０において第２のデバイスウェハＷ２の非加工面Ｗ２ｂが改質される（図７のステップＢ１５）。その後、第２のデバイスウェハＷ２は表面親水化装置４１において非加工面Ｗ２ｂが親水化されると共に洗浄される（図７のステップＢ１６）。

次に、接合装置４２において、図２（ｆ）に示したように第１のデバイスウェハＷ１に第２のデバイスウェハＷ２が積層して接合され、第２の重合ウェハＴ２が形成される（図７のステップＢ１７）。

次に、熱処理装置６２において、接合後の第２の重合ウェハＴ２に対してアニール処理が行われる（図７のステップＢ１８）。

次に、周縁部除去装置２１０において、図２（ｇ）に示したように接合後の第２のデバイスウェハＷ２の周縁部が除去される（図７のステップＢ１９）。さらに洗浄装置２１１において、周縁部が除去された第２のデバイスウェハＷ２が洗浄される（図７のステップＢ２０）。

次に、図２（ｈ）に示したように研削装置６０において第２のデバイスウェハＷ２の加工面Ｗ２ａが研削され（図７のステップＢ２１）、さらにウェットエッチング装置６１において、加工面Ｗ２ａがウェットエッチングされる（図７のステップＢ２２）。

その後、上述した第２のデバイスウェハＷ２に対する処理を第ｎのデバイスウェハＷｎまで繰り返し行い、図２（ｉ）に示したように第ｎの重合ウェハＴｎが形成され、半導体装置が製造される（図７のステップＢ２３）。

以上の第３の実施形態によれば、積層型の半導体装置を製造するにあたり、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴに対する所定の処理を一の基板処理システム２００で効率よく行い、ウェハ処理のスループットを向上させることができる。

次に、本発明の第４の実施形態にかかる基板処理システムについて説明する。図８は、第４の実施形態にかかる基板処理システム３００の構成の概略を模式的に示す平面図である。

基板処理システム３００は、第１の実施形態の基板処理システム１の構成において、処理ステーション３に、第２の実施形態のＣＭＰ装置１１０及び洗浄装置１１１と、第３の実施形態の周縁部除去装置２１０及び洗浄装置２１１とをさらに有している。ＣＭＰ装置１１０と周縁部除去装置２１０は、例えば処理ステーション３の加工部２１において、ウェハ搬送領域５０のＹ軸正方向側に配置される。ＣＭＰ装置１１０、周縁部除去装置２１０、研削装置６０は、接合部２０からＸ軸方向にこの順で並べて配置される。洗浄装置１１１、２１１はそれぞれ、ウェハ搬送領域５０のＹ軸負方向側において、ウェットエッチング装置６１と熱処理装置６２に積層して配置される。

本実施形態では、図１に示した第１のプロセス又は図２に示した第２のプロセスのいずれも行うことができる。

先ず、基板処理システム３００で第１のプロセスを行う場合、第２の実施形態において、基板処理システム１の外部で行っていたステップＡ１１とステップＡ１２をそれぞれ、基板処理システム２００の内部の周縁部除去装置２１０と洗浄装置２１１で行う。すなわち、ステップＡ１１において、図１（ｅ）に示したように周縁部除去装置２１０で第２のデバイスウェハＷ２の周縁部を除去した後、ステップＡ１２において、洗浄装置２１１で周縁部が除去された第２のデバイスウェハＷ２を洗浄する。

次に、基板処理システム３００で第２のプロセスを行う場合、第３の実施形態におけるステップＢ９とステップＢ１０の間に、ＣＭＰ装置１１０における加工面Ｗａの研磨と洗浄装置１１１における加工面Ｗａの洗浄を行う。すなわち、ステップＢ９において、図２（ｃ）に示したように研削装置６０で加工面Ｗ１ａを研削して、第１のデバイスウェハＷ１の厚みをＨ１まで減少させた後、ＣＭＰ装置１１０において加工面Ｗ１ａを研磨して、第１のデバイスウェハＷ１の厚みをさらに減少させる。その後、洗浄装置１１１において加工面Ｗａを洗浄した後、ステップＢ１０において、図２（ｄ）に示したようにウェットエッチング装置６１で加工面Ｗ１ａをウェットエッチングして、第１のデバイスウェハＷ１の厚みをさらにＨ２まで減少させる。なお、ステップＢ１０の洗浄装置１１１における加工面Ｗ１ａの洗浄は、要求される清浄度に応じて、適宜省略できる。

以上の第４の実施形態によれば、積層型の半導体装置を製造するにあたり、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴに対する所定の処理を一の基板処理システム３００で効率よく行い、ウェハ処理のスループットを向上させることができる。

次に、本発明の第５の実施形態にかかる基板処理システムについて説明する。図９は、第５の実施形態にかかる基板処理システム４００の構成の概略を模式的に示す平面図である。

基板処理システム４００は、第４の実施形態の基板処理システム３００の構成において、処理ステーション３にＣＭＰ装置４１０と洗浄装置４１１をさらに有している。ＣＭＰ装置４１０は、ウェハ搬送領域５０のＸ軸正方向側に配置される。ＣＭＰ装置４１０は、デバイスウェハＷの加工面Ｗａを研磨して、平坦化する。本実施形態ではＣＭＰ装置４１０が、平坦化装置を構成している。洗浄装置４１１は、ウェハ搬送領域５０のＹ軸負方向側において、ウェットエッチング装置６１、熱処理装置６２、洗浄装置１１１、２１１に積層して配置される。なお、ＣＭＰ装置４１０と洗浄装置４１１の構成は任意であり、それぞれ公知の装置を用いることができる。

本実施形態では、図１に示した第１のプロセス又は図２に示した第２のプロセスのいずれも行うことができる。そして、第４の実施形態において、基板処理システム１の外部で行っていたステップＡ９及びＢ１１とステップＡ１０及びＢ１２をそれぞれ、基板処理システム１００の内部のＣＭＰ装置４１０と洗浄装置４１１で行う。すなわち、ステップＡ９及びＢ１１では、ＣＭＰ装置４１０において、第１のデバイスウェハＷ１の加工面Ｗ１ａ（デバイスウェハＷの加工面Ｗａ）を研磨し、平坦化する。ステップＡ１０及びＢ１２では、洗浄装置４１１において、平坦化された加工面Ｗａを洗浄する。

以上の第５の実施形態によれば、積層型の半導体装置を製造するにあたり、支持ウェハＳ、デバイスウェハＷ、重合ウェハＴに対する所定の処理を一の基板処理システム４００で効率よく行い、ウェハ処理のスループットを向上させることができる。

なお、以上の第１の実施形態〜第５の実施形態の基板処理システム１、１００、２００、３００、４００には、接合装置４２で接合された重合ウェハＴの位置を検査する位置検査装置（図示せず）が設けられていてもよい。位置検査装置は、重合ウェハＴにおいて、支持ウェハＳと第１のデバイスウェハＷ１の相対位置や、第１のデバイスウェハＷ１と第２のデバイスウェハＷ２の相対位置などを検査する。なお、位置検査装置の構成は任意であり、公知の装置を用いることができる。かかる場合、位置検査装置の検査結果に基づいて、基板処理システム１、１００、２００、３００、４００における接合条件をフィードバック制御することができる。

また、基板処理システム１、１００、２００、３００、４００では、接合装置４２で接合された重合ウェハＴの内部を検査する内部検査装置（図示せず）が設けられていてもよい。内部検査装置は、例えば重合ウェハＴの内部を撮像し、ボイドの有無等を検査する。なお、内部検査装置の構成は任意であり、公知の装置を用いることができる。かかる場合においても、内部検査装置の検査結果に基づいて、基板処理システム１、１００、２００、３００、４００における接合条件をフィードバック制御することができる。

なお、以上の基板処理システム１、１００、２００、３００、４００は、図１に示した第１のプロセスや図２に示した第２のプロセスを実行するための一例であり、装置の組み合わせは自由に設定することができる。

次に、以上の第１の実施形態〜第５の実施形態の基板処理システム１、１００、２００、３００、４００の、搬入出ステーション２と処理ステーション３との間における支持ウェハＳ、デバイスウェハＷ、重合ウェハＴの流れについて説明する。

１つ目の例として、図１０に示すように搬入出ステーション２のカセット載置台１０には、カセットＣ１〜Ｃ４が並べて配置されている。カセットＣ１には、複数の支持ウェハＳと処理中の重合ウェハＴが収容される。カセットＣ２、Ｃ３にはそれぞれ、複数のデバイスウェハＷが収容される。具体的には、例えばカセットＣ１には第１のデバイスウェハＷ１や第３のデバイスウェハＷ３など奇数枚目のデバイスウェハＷが収容され、カセットＣ２には第２のデバイスウェハＷ２や第４のデバイスウェハＷ４など偶数枚目のデバイスウェハＷが収容される。カセットＣ４には、最終製品の半導体装置である第ｎの重合ウェハＴｎが収容される。

かかる場合、カセットＣ１から処理ステーション３に支持ウェハＳが搬送され、カセットＣ２から処理ステーション３に第１のデバイスウェハＷ１が搬送される。これら支持ウェハＳと第１のデバイスウェハＷ１に所定の処理が行われた第１の重合ウェハＴ１は、カセットＣ１に戻される。

次に、カセットＣ１から処理ステーション３に第１の重合ウェハＴ１が搬送され、カセットＣ３から処理ステーション３に第２のデバイスウェハＷ２が搬送される。これら第１の重合ウェハＴ１と第２のデバイスウェハＷ２に所定の処理が行われた第２の重合ウェハＴ２は、カセットＣ１に戻される。

以上の処理を第ｎのデバイスウェハＷｎまで繰り返し行い、半導体装置である第ｎの重合ウェハＴｎはカセットＣ４に戻される。

２つ目の例として、図１１に示すように搬入出ステーション２のカセット載置台１０には、カセットＣ１〜Ｃ４が並べて配置されている。カセットＣ１には、複数の支持ウェハＳと、第２のデバイスウェハＷ２や第４のデバイスウェハＷ４など偶数枚目のデバイスウェハＷとが収容される。カセットＣ２には、第１のデバイスウェハＷ１や第３のデバイスウェハＷ３など奇数枚目のデバイスウェハＷが収容される。カセットＣ３には、処理中の重合ウェハＴが収容される。カセットＣ４には、最終製品の半導体装置である第ｎの重合ウェハＴｎが収容される。

かかる場合、カセットＣ１から処理ステーション３に支持ウェハＳが搬送され、カセットＣ２から処理ステーション３に第１のデバイスウェハＷ１が搬送される。これら支持ウェハＳと第１のデバイスウェハＷ１に所定の処理が行われた第１の重合ウェハＴ１は、カセットＣ３に戻される。

次に、カセットＣ３から処理ステーション３に第１の重合ウェハＴ１が搬送され、カセットＣ１から処理ステーション３に第２のデバイスウェハＷ２が搬送される。これら第１の重合ウェハＴ１と第２のデバイスウェハＷ２に所定の処理が行われた第２の重合ウェハＴ２は、カセットＣ３に戻される。

以上の処理を第ｎのデバイスウェハＷｎまで繰り返し行い、半導体装置である第ｎの重合ウェハＴｎはカセットＣ４に戻される。

３つ目の例として、図１２に示すように搬入出ステーション２のカセット載置台１０には、カセットＣ１〜Ｃ４が並べて配置されている。カセットＣ１には、複数の支持ウェハＳと、最終製品の半導体装置である第ｎの重合ウェハＴｎとが収容される。カセットＣ２には、第１のデバイスウェハＷ１と第１の重合ウェハＴ１が収容される。カセットＣ３には、第２のデバイスウェハＷ２と第２の重合ウェハＴ２が収容される。カセットＣ４には、第３のデバイスウェハＷ３と第３の重合ウェハＴ３が収容される。なお、第４のデバイスウェハＷ４と第４の重合ウェハＴ４以降は、順次カセットＣ２、Ｃ３、Ｃ４に収容される。

かかる場合、カセットＣ１から処理ステーション３に支持ウェハＳが搬送され、カセットＣ１から処理ステーション３に第１のデバイスウェハＷ１が搬送される。これら支持ウェハＳと第１のデバイスウェハＷ１に所定の処理が行われた第１の重合ウェハＴ１は、カセットＣ２に戻される。

次に、カセットＣ２から処理ステーション３に第１の重合ウェハＴ１が搬送され、カセットＣ３から処理ステーション３に第２のデバイスウェハＷ２が搬送される。これら第１の重合ウェハＴ１と第２のデバイスウェハＷ２に所定の処理が行われた第２の重合ウェハＴ２は、カセットＣ３に戻される。

次に、カセットＣ３から処理ステーション３に第２の重合ウェハＴ２が搬送され、カセットＣ４から処理ステーション３に第３のデバイスウェハＷ３が搬送される。これら第２の重合ウェハＴ２と第３のデバイスウェハＷ３に所定の処理が行われた第３の重合ウェハＴ３は、カセットＣ４に戻される。

以上の処理を第ｎのデバイスウェハＷｎまで繰り返し行い、半導体装置である第ｎの重合ウェハＴｎはカセットＣ１に戻される。

以上、図１０〜図１２の例においては、異なる半導体装置に積層される、同種の支持ウェハＳ、デバイスウェハＷ、重合ウェハＴが収容される。いずれの例においても、基板処理システム１、１００、２００、３００、４００でウェハ処理を適切に行うことができる。

なお、一のカセットＣには、一の半導体装置に積層される支持ウェハＳ、デバイスウェハＷが収容されてもよい。すなわち、一のカセットＣに、１枚の支持ウェハＳと、ｎ枚のデバイスウェハＷ１〜Ｗｎが収容される。かかる場合でも、基板処理システム１、１００、２００、３００、４００でウェハ処理を適切に行うことができる。しかも、処理途中の重合ウェハＴをカセットＣに戻す必要がなく、例えば基板処理システム１、１００、２００、３００、４００に重合ウェハＴを一時的に保管するバッファ装置（図示せず）を設け、処理途中の重合ウェハＴを待機させてもよい。

なお、以上に説明した搬入出ステーション２と処理ステーション３との間における支持ウェハＳ、デバイスウェハＷ、重合ウェハＴの流れは一例であり、カセットＣに収容するウェハを任意に決定し、その流れを自由に設定することができる。

以上、本発明の実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到しうることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

１、１００、２００、３００、４００ 基板処理システム
２ 搬入出ステーション
３ 処理ステーション
１０ カセット載置台
１３、３２、５２ ウェハ搬送装置
２０ 接合部
２１ 加工部
４０ 表面改質装置
４１ 表面親水化装置
４２ 接合装置
６０ 研削装置
６１ ウェットエッチング装置
６２ 熱処理装置
７０ 制御装置
１１０ ＣＭＰ装置
１１１ 洗浄装置
２１０ 周縁部除去装置
２１１ 洗浄装置
４１０ ＣＭＰ装置
４１１ 洗浄装置
Ｃ（Ｃｓ、Ｃｗ、Ｃｔ、Ｃ１〜Ｃ４） カセット
Ｓ 支持ウェハ
Ｗ（Ｗ１、Ｗ２、Ｗｎ） デバイスウェハ
Ｔ（Ｔ１、Ｔ２、Ｔｎ） デバイスウェハ

Claims (16)

1. 基板に対して所定の処理を行い、当該基板が複数積層された半導体装置を製造する基板処理システムであって、
   基板に所定の処理を行う処理ステーションと、
   前記処理ステーションに対して基板を搬送する搬送装置を備えた搬入出ステーションと、を有し、
   前記処理ステーションは、
   前記半導体装置に積層される複数の基板のうち、第１の基板と第２の基板を接合する接合装置と、
   前記接合装置で接合された重合基板の、前記第１の基板の厚みを減少させる第１の板厚減少装置と、
   前記第１の板厚減少装置で減少した前記第１の基板の厚みをさらに減少させる第２の板厚減少装置と、を有することを特徴とする、基板処理システム。
2. 前記第１の板厚減少装置は、前記第１の基板の加工面を研削し、
   前記第２の板厚減少装置は、前記第１の基板の加工面をウェットエッチングすることを特徴とする、請求項１に記載の基板処理システム。
3. 前記第１の板厚減少装置は、前記第１の基板の加工面を研削し、
   前記第２の板厚減少装置は、前記第１の基板の加工面を研磨することを特徴とする、請求項１に記載の基板処理システム。
4. 前記接合装置は、前記第２の板厚減少装置で厚みが減少した前記第１の基板に対し、第３の基板を積層して接合することを特徴とする、請求項１〜３のいずれか一項に記載の基板処理システム。
5. 前記処理ステーションは、前記第２の板厚減少装置で厚みが減少した前記第１の基板において、前記第３の基板が積層される表面を平坦化する平坦化装置を有することを特徴とする、請求項４に記載の基板処理システム。
6. 前記平坦化装置は、前記第１の基板の加工面を研磨することを特徴とする、請求項５に記載の基板処理システム。
7. 前記処理ステーションは、前記接合装置で前記重合基板に接合される前の前記第３の基板の周縁部を除去する周縁部除去装置を有することを特徴とする、請求項４〜６のいずれか一項に記載の基板処理システム。
8. 前記処理ステーションは、前記接合装置で前記重合基板と接合された後の前記第３の基板の周縁部を除去する周縁部除去装置を有することを特徴とする、請求項４〜６のいずれか一項に記載の基板処理システム。
9. 前記処理ステーションは、前記接合装置で接合された前記重合基板を加熱する熱処理装置を有することを特徴とする、請求項１〜８のいずれか一項に記載の基板処理システム。
10. 前記熱処理装置は複数設けられ、
    前記複数の熱処理装置は、それぞれ異なる熱処理温度で前記重合基板を熱処理することを特徴とする、請求項９に記載の基板処理システム。
11. 前記処理ステーションは、前記接合装置で接合された前記重合基板における、前記第１の基板と前記第２の基板の相対位置を検査する位置検査装置を有することを特徴とする、請求項１〜１０のいずれか一項に記載の基板処理システム。
12. 前記処理ステーションは、前記接合装置で接合された前記重合基板の内部を検査する内部検査装置を有することを特徴とする、請求項１〜１１のいずれか一項に記載の基板処理システム。
13. 前記処理ステーションは、
    前記第１の基板又は前記第２の基板の接合される表面を改質する表面改質装置と、
    前記表面改質装置で改質された前記第１の基板又は前記第２の基板の表面を親水化する表面親水化装置と、
    前記接合装置は、前記表面親水化装置で表面が親水化された前記第１の基板と前記第２の基板を接合することを特徴とする、請求項１〜１２のいずれか一項に記載の基板処理システム。
14. 前記搬入出ステーションは、基板を複数収容可能な収容容器を載置する載置部を有し、
    前記収容容器には、異なる前記半導体装置に積層される、同種の基板が複数収容されていることを特徴とする、請求項１〜１３のいずれか一項に記載の基板処理システム。
15. 前記搬入出ステーションは、基板を複数収容可能な収容容器を載置する載置部を有し、
    前記収容容器には、一の前記半導体装置に積層される、複数の基板が収容されていることを特徴とする、請求項１〜１３のいずれか一項に記載の基板処理システム。
16. 前記接合装置における前記第１の基板と前記第２の基板の接合、前記第１の板厚減少装置における前記第１の基板の厚みの減少、及び前記第２の板厚減少装置における前記第１の基板の厚みの減少を行った後、前記接合装置において前記第１の基板に第３の基板を積層して接合することを特徴とする、請求項１４又は１５に記載の基板処理システム。

Images