KR20230150327A - 기판 처리 방법 및 기판 처리 시스템 - Google Patents

기판 처리 방법 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20230150327A
KR20230150327A KR1020237032299A KR20237032299A KR20230150327A KR 20230150327 A KR20230150327 A KR 20230150327A KR 1020237032299 A KR1020237032299 A KR 1020237032299A KR 20237032299 A KR20237032299 A KR 20237032299A KR 20230150327 A KR20230150327 A KR 20230150327A
Authority
KR
South Korea
Prior art keywords
substrate
wafer
film
back side
polishing
Prior art date
Application number
KR1020237032299A
Other languages
English (en)
Inventor
요시토모 사토
오사무 미야하라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230150327A publication Critical patent/KR20230150327A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67718—Changing orientation of the substrate, e.g. from a horizontal position to a vertical position

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

기판 처리 방법은, 에칭 공정과, 연마 공정을 포함한다. 에칭 공정은, 주면과는 반대측인 이면에 막이 형성된 기판에 있어서의 막을 에칭한다. 연마 공정은, 에칭 공정의 후에, 기판의 이면을 연마한다.

Description

기판 처리 방법 및 기판 처리 시스템
본 개시는 기판 처리 방법 및 기판 처리 시스템에 관한 것이다.
반도체 웨이퍼 또는 글라스 기판 등의 기판에 대한 각종 처리는, 기판이 기판 유지대에 유지된 상태에서 행해진다. 이 때, 기판의 주면과는 반대측인 이면이 기판 유지대와 접촉하는 것에 의해, 기판의 이면에 파티클이 부착하거나, 버가 형성되는 경우가 있다.
이에 대하여, 기판의 이면에 브러시를 이용한 세정 처리 또는 연마 처리를 실시하는 것에 의해, 기판의 이면으로부터 파티클 또는 버 등의 이물을 제거하는 기술이 알려져 있다.
일본특허공개공보 2013-021026호
본 개시는, 기판의 막이 형성된 이면으로부터 이물을 적절하게 제거할 수 있는 기술을 제공한다.
본 개시의 일태양에 따른 기판 처리 방법은, 에칭 공정과, 연마 공정을 포함한다. 에칭 공정은, 주면과는 반대측인 이면에 막이 형성된 기판에 있어서의 막을 에칭한다. 연마 공정은, 에칭 공정의 후에, 기판의 이면을 연마한다.
본 개시에 따르면, 기판의 막이 형성된 이면으로부터 이물을 적절하게 제거할 수 있다고 하는 효과를 나타낸다.
도 1은 실시 형태에 따른 기판 처리 시스템의 모식 평면도이다.
도 2는 실시 형태에 따른 기판 처리 시스템의 모식 측면도이다.
도 3은 실시 형태에 따른 웨이퍼의 구성을 나타내는 도이다.
도 4는 실시 형태에 따른 제 1 처리 유닛의 모식도이다.
도 5는 실시 형태에 따른 제 2 처리 유닛의 모식 평면도이다.
도 6은 실시 형태에 따른 제 2 처리 유닛의 모식 측면도이다.
도 7은 실시 형태에 따른 기판 처리 시스템이 실행하는 기판 처리의 순서를 나타내는 순서도이다.
도 8a는 제 1 처리 유닛의 동작의 일례를 설명하는 도이다.
도 8b는 제 1 처리 유닛의 동작의 일례를 설명하는 도이다.
도 9a는 제 2 처리 유닛의 동작의 일례를 설명하는 도이다.
도 9b는 제 2 처리 유닛의 동작의 일례를 설명하는 도이다.
도 9c는 제 2 처리 유닛의 동작의 일례를 설명하는 도이다.
도 9d는 제 2 처리 유닛의 동작의 일례를 설명하는 도이다.
도 10은 실시 형태에 따른 기판 처리 방법에 의한 이물 제거율의 개선에 대하여 설명하기 위한 도이다.
도 11은 실시 형태의 변형예에 따른 기판 처리 시스템의 모식 평면도이다.
이하, 도면을 참조하여, 본원이 개시하는 기판 처리 방법 및 기판 처리 시스템의 실시 형태를 상세하게 설명한다. 또한, 이하의 실시 형태에 의해 개시 기술이 한정되는 것은 아니다. 또한, 도면은 모식적인 것이며, 각 요소의 치수의 관계, 각 요소의 비율 등은, 현실과 상이한 경우가 있는 것에 유의할 필요가 있다. 또한, 도면의 상호 간에 있어서도, 서로의 치수의 관계 및 비율이 상이한 부분이 포함되어 있는 경우가 있다.
그런데, 기판의 이면에는, 각종 목적으로, 막이 형성되는 경우가 있다. 상술한 종래 기술에서는, 기판의 막이 형성된 이면으로부터 이물을 제거하는 것까지는 고려되어 있지 않다. 예를 들면, 종래 기술과 같이 브러시를 이용한 세정 처리를 기판의 이면에 실시하는 경우, 기판의 이면의 막에 묻힌 파티클을 제거하는 것이 곤란했다. 또한, 연마 처리를 기판의 이면에 실시하는 경우, 기판의 이면의 막에 묻힌 파티클 또는 기판의 이면에 부착된 파티클에 의해 기판의 이면이 손상되어, 새로운 버가 발생할 우려가 있었다. 이에, 기판의 막이 형성된 이면으로부터 이물을 적절하게 제거할 수 있는 기술이 기대되고 있다.
<기판 처리 시스템의 구성>
먼저, 도 1 및 도 2를 참조하여, 실시 형태에 따른 기판 처리 시스템(1)의 구성에 대하여 설명한다. 도 1은 실시 형태에 따른 기판 처리 시스템(1)의 모식 평면도이다. 도 2는 실시 형태에 따른 기판 처리 시스템(1)의 모식 측면도이다. 또한 이하에서는, 위치 관계를 명확하게 하기 위하여, 서로 직교하는 X축, Y축 및 Z축을 규정하고, Z축 정방향을 연직 상향 방향으로 한다.
도 1에 나타내는 바와 같이, 실시 형태에 따른 기판 처리 시스템(1)은 반입반출 스테이션(2)과, 전달 스테이션(3)과, 처리 스테이션(4)을 구비한다. 이들은, 반입반출 스테이션(2), 전달 스테이션(3) 및 처리 스테이션(4)의 순으로 배열되어 배치된다.
이러한 기판 처리 시스템(1)은, 반입반출 스테이션(2)으로부터 반입된 기판, 본 실시 형태에서는 반도체 웨이퍼(이하 웨이퍼(W))를 전달 스테이션(3) 경유로 처리 스테이션(4)으로 반송하고, 처리 스테이션(4)에 있어서 처리한다. 또한, 기판 처리 시스템(1)은, 처리 후의 웨이퍼(W)를 처리 스테이션(4)으로부터 전달 스테이션(3) 경유로 반입반출 스테이션(2)으로 되돌리고, 반입반출 스테이션(2)으로부터 외부로 내보낸다.
반입반출 스테이션(2)은 카세트 배치부(11)와, 반송부(12)를 구비한다. 카세트 배치부(11)에는, 복수 매의 웨이퍼(W)를 수평 상태로 수용하는 복수의 카세트(C)가 배치된다.
반송부(12)는, 카세트 배치부(11)와 전달 스테이션(3)과의 사이에 배치되고, 내부에 제 1 반송 장치(13)를 가진다. 제 1 반송 장치(13)는, 1 매의 웨이퍼(W)를 유지하는 복수(예를 들면, 5 개)의 웨이퍼 유지부를 구비한다.
제 1 반송 장치(13)는, 수평 방향 및 연직 방향으로의 이동 그리고 연직축을 중심으로 하는 선회가 가능하며, 복수의 웨이퍼 유지부를 이용하여, 카세트(C)와 전달 스테이션(3)과의 사이에서 복수 매의 웨이퍼(W)를 동시에 반송할 수 있다.
다음으로, 전달 스테이션(3)에 대하여 설명한다. 도 2에 나타내는 바와 같이, 전달 스테이션(3)의 내부에는, 복수의 기판 배치부(SBU)(14)와, 복수의 반전 기구(RVS)(15)가 배치된다. 구체적으로, 기판 배치부(14)는, 다음으로 설명하는 처리 스테이션(4)의 제 1 처리 스테이션(4U)에 대응하는 위치 및 제 2 처리 스테이션(4L)에 대응하는 위치에 각각 1 개씩 배치된다. 또한, 반전 기구(15)는, 처리 스테이션(4)의 제 1 처리 스테이션(4U)에 대응하는 위치 및 제 2 처리 스테이션(4L)에 대응하는 위치에 각각 1 개씩 배치된다.
처리 스테이션(4)은 제 1 처리 스테이션(4U)과, 제 2 처리 스테이션(4L)을 구비한다. 제 1 처리 스테이션(4U)과 제 2 처리 스테이션(4L)은, 격벽 또는 셔터 등에 의해 공간적으로 구획되어 있고, 높이 방향으로 배열되어 배치된다.
제 1 처리 스테이션(4U) 및 제 2 처리 스테이션(4L)은 동일한 구성을 가지고 있으며, 도 1에 나타내는 바와 같이, 반송부(16)와, 제 2 반송 장치(17)와, 복수의 제 1 처리 유닛(CH1)(18)과, 복수의 제 2 처리 유닛(CH2)(19)을 구비한다.
제 2 반송 장치(17)는, 반송부(16)의 내부에 배치되어, 전달 스테이션(3), 제 1 처리 유닛(18) 및 제 2 처리 유닛(19)의 사이에 있어서 웨이퍼(W)의 반송을 행한다.
제 2 반송 장치(17)는, 1 매의 웨이퍼(W)를 유지하는 1 개의 웨이퍼 유지부를 구비한다. 제 2 반송 장치(17)는, 수평 방향 및 연직 방향으로의 이동 그리고 연직축을 중심으로 하는 선회가 가능하며, 웨이퍼 유지부를 이용하여 1 매의 웨이퍼(W)를 반송한다.
복수의 제 1 처리 유닛(18) 및 복수의 제 2 처리 유닛(19)은, 반송부(16)에 인접하여 배치된다. 일례로서, 복수의 제 1 처리 유닛(18)은, 반송부(16)의 Y축 정방향측에 있어서 X축 방향을 따라 배열되어 배치되고, 복수의 제 2 처리 유닛(19)은, 반송부(16)의 Y축 부방향측에 있어서 X축 방향을 따라 배열되어 배치된다.
제 1 처리 유닛(18)은, 주면(Wa)(도 3 참조)이 상방을 향해진 상태의 웨이퍼(W)에 대하여 정해진 처리를 행한다. 실시 형태에 있어서, 제 1 처리 유닛(18)은, 웨이퍼(W)의 이면(Wb)(도 3 참조)에 형성된 막(F)(도 3 참조)을 에칭하는 처리를 행한다.
여기서, 웨이퍼(W)의 주면(Wa)이란, 패턴(볼록 형상으로 형성되는 회로)이 형성되어 있는 면이며, 이면(Wb)이란, 주면(Wa)과는 반대측의 면을 말한다. 제 1 처리 유닛(18)의 상세에 대해서는 후술한다.
웨이퍼(W)의 이면(Wb)에 형성된 막(F)은, 예를 들면 실리콘 질화막, 실리콘 산화막, 또는, 실리콘 질화막과 실리콘 산화막을 포함하는 다층막이다. 본 실시 형태에 있어서, 막(F)은, 웨이퍼(W)의 이면(Wb)측으로부터 차례로, 실리콘 산화막(F1)(도 3 참조)과 실리콘 질화막(F2)(도 3 참조)이 적층된 다층막이다.
제 2 처리 유닛(19)은, 이면(Wb)(도 3 참조)이 상방을 향해진 상태의 웨이퍼(W)에 대하여 정해진 처리를 행한다. 실시 형태에 있어서, 제 2 처리 유닛(19)은, 주로, 웨이퍼(W)의 이면(Wb)(도 3 참조)을 연마하는 처리와 웨이퍼(W)의 이면(Wb)(도 3 참조)을 브러시에 의해 세정하는 처리를 행한다. 제 2 처리 유닛(19)의 상세에 대해서는 후술한다.
또한, 도 1에 나타내는 바와 같이, 기판 처리 시스템(1)은 제어 장치(5)를 구비한다. 제어 장치(5)는 예를 들면 컴퓨터이며, 제어부(6)와 기억부(7)를 구비한다. 기억부(7)에는, 기판 처리 시스템(1)에 있어서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(6)는, 기억부(7)에 기억된 프로그램을 읽어내 실행하는 것에 의해 기판 처리 시스템(1)의 동작을 제어한다.
또한, 이러한 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것으로, 그 기억 매체로부터 제어 장치(5)의 기억부(7)에 인스톨된 것이어도 된다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예를 들면 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
상기와 같이 구성된 기판 처리 시스템(1)에서는, 먼저, 반입반출 스테이션(2)의 제 1 반송 장치(13)가, 카세트(C)로부터 웨이퍼(W)를 취출하고, 취출한 웨이퍼(W)를 전달 스테이션(3)의 기판 배치부(14)에 배치한다. 기판 배치부(14)에 배치된 웨이퍼(W)는, 처리 스테이션(4)의 제 2 반송 장치(17)에 의해 기판 배치부(14)로부터 취출되어 제 1 처리 유닛(18)으로 반입되고, 제 1 처리 유닛(18)에 의해 에칭 처리가 실시된다. 에칭 처리가 종료되면, 제 2 반송 장치(17)가, 처리가 끝난 웨이퍼(W)를 제 1 처리 유닛(18)으로부터 취출하여 반전 기구(15)로 반송하고, 반전 기구(15)가, 이러한 웨이퍼(W)의 표리를 반전시킨다. 표리가 반전된 웨이퍼(W)는, 제 2 반송 장치(17)에 의해 반전 기구(15)로부터 취출되어 제 2 처리 유닛(19)으로 반입되고, 제 2 처리 유닛(19)에 의해 연마 처리 및 세정 처리가 실시된다. 연마 처리 및 세정 처리가 종료되면, 제 2 반송 장치(17)가 처리가 끝난 웨이퍼(W)를 제 2 처리 유닛(19)으로부터 취출하여 반전 기구(15)로 반송하고, 반전 기구(15)가, 이러한 웨이퍼(W)의 표리를 재차 반전시킨다. 표리가 재차 반전된 웨이퍼(W)는, 제 1 반송 장치(13)에 의해 반전 기구(15)로부터 취출되어 카세트(C)로 되돌려진다.
<기판 처리에 대하여>
도 3은 실시 형태에 따른 웨이퍼(W)의 구성을 나타내는 도이다. 도 3에 나타내는 웨이퍼(W)는, 예를 들면 실리콘 웨이퍼 등이며, 주면(Wa)에는, 패턴이 형성되고, 주면(Wa)과는 반대측인 이면(Wb)에는, 실리콘 산화막(F1)과 실리콘 질화막(F2)이 적층된 다층막인 막(F)이 형성되어 있다. 또한 도 2에서는, 설명의 편의상, 웨이퍼(W)의 주면(Wa)에 형성된 패턴은 생략되어 있다.
이러한 웨이퍼(W)의 이면(Wb)에는, 이면(Wb)과 기판 유지대와의 접촉에 수반하는 이물이 존재하고 있다. 이물이란, 예를 들면, 웨이퍼(W)의 이면(Wb)에 부착한 파티클(P1), 웨이퍼(W)의 이면(Wb)에 형성된 버(B1), 및 막(F)에 묻힌 파티클(P2) 등이다. 기판 처리 시스템은, 예를 들면 브러시를 이용한 세정 처리 또는 연마 처리(이하, 적절히 '연마 처리 등'이라고 기재함)에 의해 웨이퍼(W)의 이면(Wb)으로부터 이물을 제거한다.
그러나, 웨이퍼(W)의 이면(Wb)에 연마 처리가 실시되면, 웨이퍼(W)의 이면(Wb)에 부착한 파티클(P1) 또는 막(F)에 묻힌 파티클(P2)에 의해 웨이퍼(W)의 이면(Wb)이 손상되어, 새로운 버(B1)가 발생할 우려가 있다. 또한, 웨이퍼(W)의 이면(Wb)에 세정 처리가 실시되면, 막(F)에 묻힌 파티클(P2)을 제거하는 것이 곤란하다.
이에, 실시 형태에 따른 기판 처리 시스템(1)은, 제 2 처리 유닛(19)에서의 연마 처리 등에 앞서, 이면(Wb)에 형성된 막(F)을 제 1 처리 유닛(18)에서 에칭하여 파티클(P1, P2)을 제거하고, 이면(Wb)에 남는 버(B1)를 연마 처리 등에 의해 제거한다. 이에 의해, 웨이퍼(W)의 막(F)이 형성된 이면(Wb)으로부터 이물을 적절하게 제거할 수 있다.
<제 1 처리 유닛의 구성>
다음으로, 실시 형태에 따른 제 1 처리 유닛(18)의 구성에 대하여, 도 4를 참조하여 설명한다. 도 4는 실시 형태에 따른 제 1 처리 유닛(18)의 모식도이다. 도 4에 나타내는 바와 같이, 제 1 처리 유닛(18)은 챔버(21)와, 기판 유지부(22)와, 처리액 공급부(23)와, 회수 컵(24)을 구비한다.
챔버(21)는, 기판 유지부(22), 처리액 공급부(23) 및 회수 컵(24)을 수용한다. 챔버(21)의 천장부에는, 챔버(21) 내에 다운 플로우를 형성하는 FFU(21a)가 마련된다.
기판 유지부(22)는, 웨이퍼(W)를 수평으로 유지하는 유지부(22a)와, 연직 방향으로 연장되어 유지부(22a)를 지지하는 지주(支柱) 부재(22b)와, 지주 부재(22b)를 연직축 둘레로 회전시키는 구동부(22c)를 구비한다.
유지부(22a)의 상면에는, 웨이퍼(W)의 주연부를 파지하는 복수의 파지부(22a1)가 마련되어 있고, 웨이퍼(W)는 이러한 파지부(22a1)에 의해 유지부(22a)의 상면으로부터 약간 이간된 상태로 수평으로 유지된다.
처리액 공급부(23)는, 유지부(22a) 및 지주 부재(22b)를 회전축을 따라 관통하는 중공부에 삽입 관통된다. 이러한 처리액 공급부(23)의 내부에는, 회전축을 따라 연장되는 유로가 형성된다.
처리액 공급부(23)의 내부에 형성되는 유로에는, 제 1 약액 공급부(25)와, 제 2 약액 공급부(26)와, 린스액 공급부(27)가 각각 병렬로 접속된다.
제 1 약액 공급부(25)는, 상류측으로부터 차례로, 제 1 약액 공급원(25a)과, 밸브(25b)와, 유량 조정기(25c)를 가진다. 제 1 약액 공급원(25a)은, 예를 들면 제 1 약액을 저류하는 탱크이다. 유량 조정기(25c)는, 제 1 약액 공급원(25a)으로부터 밸브(25b)를 거쳐 처리액 공급부(23)로 공급되는 제 1 약액의 유량을 조정한다. 본 실시 형태에 있어서, 제 1 약액은 불산이다.
제 2 약액 공급부(26)는, 상류측으로부터 차례로, 제 2 약액 공급원(26a)과, 밸브(26b)와, 유량 조정기(26c)를 가진다. 제 2 약액 공급원(26a)은, 예를 들면, 제 2 약액을 저류하는 탱크이다. 유량 조정기(26c)는, 제 2 약액 공급원(26a)으로부터 밸브(26b)를 거쳐 처리액 공급부(23)로 공급되는 제 2 약액의 유량을 조정한다. 본 실시 형태에 있어서, 제 2 약액은 SC-1(암모니아, 과산화수소 및 물의 혼합액)이다.
린스액 공급부(27)는, 상류측으로부터 차례로, 린스액 공급원(27a)과, 밸브(27b)와, 유량 조정기(27c)를 가진다. 린스액 공급원(27a)은, 예를 들면 DIW 등의 린스액을 저류하는 탱크이다. 유량 조정기(27c)는, 린스액 공급원(27a)으로부터 밸브(27b)를 거쳐 처리액 공급부(23)로 공급되는 린스액의 유량을 조정한다.
처리액 공급부(23)는, 제 1 약액 공급부(25), 제 2 약액 공급부(26) 및 린스액 공급부(27) 중 적어도 하나로부터 공급되는 약액을, 기판 유지부(22)에 유지된 웨이퍼(W)의 이면(Wb)(도 3 참조)에 공급한다.
또한, 제 1 처리 유닛(18)은, 처리액 공급부(23)로부터 토출되는 약액을 도시하지 않는 히터로 정해진 온도로 가열할 수 있다.
회수 컵(24)은, 기판 유지부(22)를 둘러싸도록 배치된다. 회수 컵(24)의 저부에는, 처리액 공급부(23)로부터 공급되는 약액을 챔버(21)의 외부로 배출하기 위한 배액구(24a)와, 챔버(31) 내의 분위기를 배기하기 위한 배기구(24b)가 형성된다.
제 1 처리 유닛(18)은, 상기와 같이 구성되어 있고, 주면(Wa)이 상방을 향해진 웨이퍼(W)의 주연부를 유지부(22a)의 복수의 파지부(22a1)로 유지한 후, 구동부(22c)를 이용하여 웨이퍼(W)를 회전시킨다.
다음으로, 제 1 처리 유닛(18)은, 회전하는 웨이퍼(W)의 이면(Wb)의 중심부를 향해, 처리액 공급부(23)로부터 복수의 약액을 순차 공급한다. 본 실시 형태에 있어서, 제 1 처리 유닛(18)은, 회전하는 웨이퍼(W)의 이면(Wb)의 중심부를 향해, 처리액 공급부(23)로부터 불산, DIW, SC-1 및 DIW를 이 순서로 공급한다.
이에 의해, 웨이퍼(W)의 이면(Wb)에 형성된 막(F)이 에칭된다. 이 때, 웨이퍼(W)의 이면(Wb)에 부착한 파티클(P1)과, 웨이퍼(W)의 이면(Wb)의 막(F) 안에 묻힌 파티클(P2)이 제거된다.
제 1 처리 유닛(18)은, 린스액인 DIW에 의해 웨이퍼(W)에 잔존하는 SC-1을 씻어내는 린스 처리를 행한 후, 웨이퍼(W)를 회전시키는 것에 의해 웨이퍼(W)를 건조시키는 건조 처리를 행한다.
<제 2 처리 유닛의 구성>
다음으로, 실시 형태에 따른 제 2 처리 유닛(19)의 구성에 대하여, 도 5 및 도 6을 참조하여 설명한다. 도 5는 실시 형태에 따른 제 2 처리 유닛(19)의 모식 평면도이다. 또한, 도 6은 실시 형태에 따른 제 2 처리 유닛(19)의 모식 측면도이다.
도 5 및 도 6에 나타내는 바와 같이, 제 2 처리 유닛(19)은 챔버(201)와, 기판 유지부(202)와, 회수 컵(203)과, 연마 기구(204)와, 세정 기구(205)와, 제 1 공급부(206)와, 제 2 공급부(207)를 구비한다.
챔버(201)는 기판 유지부(202), 회수 컵(203), 연마 기구(204), 세정 기구(205), 제 1 공급부(206) 및 제 2 공급부(207)를 수용한다. 챔버(201)의 천장부에는, 챔버(201) 내에 다운 플로우를 형성하는 FFU(Fun Filter Unit)(211)가 마련된다.
기판 유지부(202)는, 웨이퍼(W)보다 큰 직경의 본체부(221)와, 본체부(221)의 상면에 마련된 복수의 파지부(222)와, 본체부(221)를 지지하는 지주 부재(223)와, 지주 부재(223)를 회전시키는 구동부(224)를 구비한다.
이러한 기판 유지부(202)는, 복수의 파지부(222)를 이용하여 웨이퍼(W)의 주연부를 파지하는 것에 의해 웨이퍼(W)를 유지한다. 이에 의해, 웨이퍼(W)는, 본체부(221)의 상면으로부터 약간 이간된 상태로 수평으로 유지된다.
회수 컵(203)은, 기판 유지부(202)를 둘러싸도록 배치된다. 회수 컵(203)의 저부에는, 제 1 공급부(206) 및 제 2 공급부(207)로부터 토출되는 약액을 챔버(201)의 외부로 배출하기 위한 배액구(231)와, 챔버(201) 내의 분위기를 배기하기 위한 배기구(232)가 형성된다.
연마 기구(204)는, 연마 브러시(241)와, 수평 방향(여기서는, Y축 방향)으로 연장되고, 샤프트(242)를 개재하여 연마 브러시(241)를 상방으로부터 지지하는 암(243)을 구비한다. 또한, 연마 기구(204)는, 암(243)을 레일(244)을 따라 수평 방향(여기서는, X축 방향)으로 이동시키는 이동 기구(245)를 구비한다. 이동 기구(245)는, 암(243)을 연직 방향(Z축 방향)으로도 이동시키는 것이 가능하다. 또한, 연마 기구(204)는, 도시하지 않는 회전 기구를 구비하고 있고, 이러한 회전 기구를 이용하여 연마 브러시(241)를 샤프트(242) 둘레로 회전시킬 수 있다.
세정 기구(205)는, 브러시(251)와, 수평 방향(여기서는, Y축 방향)으로 연장되고, 샤프트(252)를 개재하여 브러시(251)를 상방으로부터 지지하는 암(253)을 구비한다. 또한, 세정 기구(205)는, 암(253)을 레일(254)을 따라 수평 방향(여기서는, X축 방향)으로 이동시키는 이동 기구(255)를 구비한다. 이동 기구(255)는, 암(253)을 연직 방향(Z축 방향)으로도 이동시키는 것이 가능하다. 또한, 세정 기구(205)는, 도시하지 않는 회전 기구를 구비하고 있고, 이러한 회전 기구를 이용하여 브러시(251)를 샤프트(252) 둘레로 회전시킬 수 있다.
제 1 공급부(206)는, 회수 컵(203)의 외방에 배치된다. 제 1 공급부(206)는, 노즐(261)과, 수평 방향으로 연장되고, 노즐(261)을 지지하는 암(262)과, 암(262)을 선회 및 승강시키는 선회 승강 기구(263)를 구비한다.
노즐(261)은, 밸브(264) 및 유량 조정기(도시하지 않음) 등을 개재하여 제 1 세정액 공급원(265)에 접속된다. 또한, 노즐(261)은, 밸브(266) 및 유량 조정기(도시하지 않음) 등을 개재하여 린스액 공급원(267)에 접속된다. 이러한 제 1 공급부(206)는, 제 1 세정액 공급원(265)으로부터 공급되는 제 1 세정액을 웨이퍼(W)를 향해 토출한다. 또한, 제 1 공급부(206)는, 린스액 공급원(267)으로부터 공급되는 린스액을 웨이퍼(W)를 향해 토출한다. 또한, 제 1 세정액 공급원(265)으로부터 공급되는 제 1 세정액은, 예를 들면 SC-1이다. 또한, 린스액 공급원(267)으로부터 공급되는 린스액은, 예를 들면 DIW이다.
제 2 공급부(207)는, 회수 컵(203)의 외방에 배치된다. 제 2 공급부(207)는, 노즐(271)과, 수평 방향으로 연장되고, 노즐(271)을 지지하는 암(272)과, 암(272)을 선회 및 승강시키는 선회 승강 기구(273)를 구비한다.
노즐(271)은, 예를 들면 2유체 노즐이며, 밸브(274) 및 유량 조정기(도시하지 않음) 등을 개재하여 제 2 세정액 공급원(275)에 접속되고, 또한 밸브(276) 및 유량 조정기(도시하지 않음) 등을 개재하여 기체 공급원(277)에 접속된다.
제 2 공급부(207)는, 제 2 세정액 공급원(275)으로부터 공급되는 세정액과 기체 공급원(277)으로부터 공급되는 기체를 노즐(271) 내에서 혼합하여 얻어지는 미스트화한 세정액을 노즐(271)로부터 웨이퍼(W)에 공급한다. 제 2 세정액 공급원(275)으로부터 공급되는 세정액은, 예를 들면 DIW이며, 기체 공급원(277)으로부터 공급되는 기체는, 예를 들면 질소 등의 불활성 가스이다.
제 2 처리 유닛(19)은, 상기와 같이 구성되어 있고, 이면(Wb)이 상방을 향해진 웨이퍼(W)의 주연부를 기판 유지부(202)로 유지하여 회전시킨다. 이어서, 제 2 처리 유닛(19)은, 회전하는 웨이퍼(W)의 상방에 배치된 연마 기구(204)의 연마 브러시(241)를 웨이퍼(W)의 이면(Wb)에 접촉시킨다. 그리고, 제 2 처리 유닛(19)은, 연마 브러시(241)를 회전시키면서, 예를 들면 웨이퍼(W)의 중심부로부터 외주부로 이동시키는 것에 의해, 웨이퍼(W)의 이면(Wb)을 연마한다. 이에 의해, 제 1 처리 유닛(18)에서의 에칭 처리 후의 웨이퍼(W)의 이면(Wb)에 남는 버(B1)가 제거된다. 이 단계에서는, 버(B1)의 깎인 찌꺼기가 웨이퍼(W)의 이면(Wb)에 남아 있다.
웨이퍼(W)의 이면(Wb)의 연마 처리에 이어, 제 2 처리 유닛(19)은, 회전하는 웨이퍼(W)의 이면(Wb)을 향해 제 1 공급부(206)로부터 제 1 세정액을 공급하면서, 세정 기구(205)의 브러시(251)를 웨이퍼(W)에 접촉시킨다. 그리고, 제 2 처리 유닛(19)은, 브러시(251)를 회전시키면서, 예를 들면 웨이퍼(W)의 중심부로부터 외주부로 이동시킨다. 이에 의해, 웨이퍼(W)의 이면(Wb)이 세정되어, 웨이퍼(W)의 이면(Wb)에 남는 버(B1)의 깎인 찌꺼기를 제거할 수 있다.
이어서, 제 2 처리 유닛(19)은, 회전하는 웨이퍼(W)의 상방에 제 2 공급부(207)의 노즐(271)을 배치시켜, 노즐(271)로부터 웨이퍼(W)의 이면(Wb)을 향해 미스트화한 제 2 세정액을 공급한다. 이에 의해, 웨이퍼(W)의 이면(Wb)이 세정되어, 제 1 처리 유닛(18)에서의 에칭 처리, 제 2 처리 유닛(19)에서의 연마 처리, 및 브러시(251)를 이용한 세정 처리 등에 의해 제거되지 않았던 이물을 이면(Wb)으로부터 제거할 수 있다.
이어서, 제 2 처리 유닛(19)은, 제 1 공급부(206)로부터 린스액을 공급하는 것에 의해 웨이퍼(W)에 잔존하는 약액을 씻어내는 린스 처리를 행한다. 그리고, 제 2 처리 유닛(19)은, 웨이퍼(W)를 회전시키는 것에 의해 웨이퍼(W)를 건조시키는 건조 처리를 행한다.
<기판 처리 시스템의 구체적 동작>
다음으로, 실시 형태에 따른 기판 처리 시스템(1)의 구체적 동작에 대하여 설명한다. 도 7은 실시 형태에 따른 기판 처리 시스템(1)이 실행하는 기판 처리의 순서를 나타내는 순서도이다. 또한, 도 8a 및 도 8b는 제 1 처리 유닛(18)의 동작의 일례를 설명하는 도이며, 도 9a ~ 도 9d는 제 2 처리 유닛(19)의 동작의 일례를 설명하는 도이다. 보다 상세하게는, 도 8a 및 도 8b에서는, 도 7에 있어서의 에칭 처리(단계(S102))의 동작예를 나타내고 있다. 도 9a 및 도 9b에서는, 도 7에 있어서의 연마 처리(단계(S103))의 동작예를 나타내고 있다. 도 9c에서는, 도 7에 있어서의 제 1 세정 처리(단계(S104))의 동작예를 나타내고, 도 9d에서는, 도 7에 있어서의 제 2 세정 처리(단계(S105))의 동작예를 나타내고 있다. 또한, 도 7에 나타내는 각 처리 순서는, 제어 장치(5)의 제어에 기초하여 행해진다.
실시 형태에 따른 기판 처리 시스템(1)에서는, 도 7에 나타내는 에칭 처리(단계(S102))가 제 1 처리 유닛(18)에 있어서 행해진다. 또한, 기판 처리 시스템(1)에서는, 도 7에 나타내는 연마 처리(단계(S103))부터 건조 처리(단계(S107))까지의 처리가 제 2 처리 유닛(19)에 있어서 행해진다.
도 7에 나타내는 바와 같이, 기판 처리 시스템(1)에서는, 먼저, 반입 처리가 행해진다(단계(S101)). 반입 처리에서는, 제 2 반송 장치(17)에 의해 웨이퍼(W)가 제 1 처리 유닛(18)의 챔버(21) 내로 반입된다. 이 때, 웨이퍼(W)의 주면(Wa)이 상방을 향해진 상태로 웨이퍼(W)가 반입된다.
이어서, 제 1 처리 유닛(18)에서는, 에칭 처리가 행해진다(단계(S102)). 에칭 처리에서는, 제어부(6)는, 먼저, 기판 유지부(22)를 동작시키는 것에 의해, 웨이퍼(W)를 유지부(22a)의 복수의 파지부(22a1)로 유지한다. 이 단계에서는, 웨이퍼(W)의 막(F)이 형성된 이면(Wb)에는, 도 8a에 나타내는 바와 같이, 이물로서, 파티클(P1, P2) 및 버(B1)가 존재하고 있다.
다음으로, 제어부(6)는, 구동부(22c)를 동작시키는 것에 의해, 도 8b에 나타내는 바와 같이, 웨이퍼(W)를 회전시킨다.
다음으로, 제어부(6)는, 처리액 공급부(23)를 동작시키는 것에 의해, 회전하는 웨이퍼(W)의 이면(Wb)을 향해 불산을 공급한다. 예를 들면, 제어부(6)는, 농도가 49%이며, 온도가 20℃ ~ 50℃인 불산을 10 초 ~ 180 초간 공급한다.
다음으로, 제어부(6)는, 처리액 공급부(23)를 동작시키는 것에 의해, 회전하는 웨이퍼(W)의 이면(Wb)을 향해 DIW를 공급한다.
다음으로, 제어부(6)는, 처리액 공급부(23)를 동작시키는 것에 의해, 회전하는 웨이퍼(W)의 이면(Wb)을 향해 SC-1을 공급한다. 예를 들면, 제어부(6)는, 혼합비가 암모니아 : 과산화수소 : 물 = 1 : 1 : 5 ~ 1 : 10 : 100이며, 온도가 20℃ ~ 70℃인 SC-1을 10 초 ~ 30 초간 공급한다.
다음으로, 제어부(6)는, 처리액 공급부(23)를 동작시키는 것에 의해, 회전하는 웨이퍼(W)의 이면(Wb)을 향해 DIW를 공급한다.
다음으로, 제어부(6)는, 예를 들면 웨이퍼(W)의 회전수를 증가시키는 것에 의해, 웨이퍼(W)의 이면(Wb)에 남는 약액을 털어내 웨이퍼(W)를 건조시킨다.
이에 의해, 순차 공급되는 복수의 약액(여기서는, 불산 및 SC-1)에 의해, 도 8b에 나타내는 바와 같이, 웨이퍼(W)의 이면(Wb)에 막(F)이 남도록 막(F)이 에칭된다. 이 때, 웨이퍼(W)의 이면(Wb)에 부착한 파티클(P1)과, 웨이퍼(W)의 이면(Wb)의 막(F) 안에 묻힌 파티클(P2)이 막(F)과 함께 제거된다.
이와 같이, 제 1 처리 유닛(18)은, 에칭 처리에 있어서, 웨이퍼(W)의 이면(Wb)에 막(F)이 남도록 막(F)을 에칭한다. 이에 의해, 에칭 처리의 이후에 실행되는 연마 처리에 있어서, 웨이퍼(W)의 이면(Wb)이 손상되는 것을 억제할 수 있다.
또한, 에칭 처리에 있어서, 제 1 처리 유닛(18)은, 웨이퍼(W)의 이면(Wb)에 복수의 약액을 순차 공급하는 것에 의해, 막(F)을 에칭한다. 이에 의해, 막(F) 중, 표층인 실리콘 질화막(F2)을 선택적으로 에칭할 수 있다.
이어서, 기판 처리 시스템(1)에서는, 기판 반전 처리가 행해진다. 기판 반전 처리에서는, 제 2 반송 장치(17)에 의해 웨이퍼(W)가 챔버(21)로부터 반출되고, 반전 기구(15)에 의해 웨이퍼(W)가 반전된 후에, 제 2 반송 장치(17)에 의해 웨이퍼(W)가 제 2 처리 유닛(19)의 챔버(201) 내로 반입된다. 이 때, 웨이퍼(W)는, 이면(Wb)이 상방을 향해진 상태, 환언하면, 주면(Wa)이 하방을 향해진 상태로 챔버(201)로 반입된다.
이어서, 제 2 처리 유닛(19)에서는, 연마 처리가 행해진다(단계(S103)). 연마 처리에서는, 제어부(6)는, 먼저, 기판 유지부(202)를 동작시키는 것에 의해, 웨이퍼(W)를 기판 유지부(202)의 복수의 파지부(222)로 유지한다. 이 단계에서는, 웨이퍼(W)의 이면(Wb)에는, 도 9a에 나타내는 바와 같이, 이물로서 버(B1)가 남아 있다.
다음으로, 제어부(6)는, 구동부(22c)를 동작시키는 것에 의해, 도 9b에 나타내는 바와 같이, 웨이퍼(W)를 회전시킨다.
다음으로, 제어부(6)는, 연마 기구(204)를 동작시키는 것에 의해, 회전하는 웨이퍼(W)의 상방에 배치된 연마 브러시(241)를 웨이퍼(W)의 이면(Wb)에 접촉시킨다. 그리고, 제어부(6)는, 연마 브러시(241)를 회전시키면서, 예를 들면 웨이퍼(W)의 중심부로부터 외주부로 이동시키는 것에 의해, 웨이퍼(W)의 이면(Wb)을 연마한다.
이에 의해, 도 9c에 나타내는 바와 같이, 웨이퍼(W)의 이면(Wb)에 남는 버(B1)가 제거된다. 이 단계에서는, 버(B1)의 깎인 찌꺼기가 웨이퍼(W)의 이면(Wb)에 남아 있다.
이어서, 제 2 처리 유닛(19)에서는, 제 1 세정 처리가 행해진다(단계(S104)). 제 1 세정 처리에서는, 제어부(6)는, 세정 기구(205)를 동작시키는 것에 의해, 회전하는 웨이퍼(W)의 상방에 배치된 브러시(251)를 웨이퍼(W)의 이면(Wb)에 접촉시킨다. 또한, 제어부(6)는, 제 1 공급부(206)를 동작시키는 것에 의해, 회전하는 웨이퍼(W)의 상방에 배치된 노즐(261)로부터 웨이퍼(W)의 이면(Wb)을 향해 제 1 세정액인 SC-1을 공급한다. 예를 들면, 제어부(6)는, 혼합비가 암모니아 : 과산화수소 : 물 = 1 : 1 : 5 ~ 1 : 10 : 100이며, 온도가 20℃ ~ 70℃인 SC-1을 공급한다. 그리고, 제어부(6)는, 브러시(251)를 회전시키면서, 예를 들면 웨이퍼(W)의 중심부로부터 외주부로 이동시키는 것에 의해, 웨이퍼(W)의 이면(Wb)을 세정한다.
이에 의해, 도 9c에 나타내는 바와 같이, 웨이퍼(W)의 이면(Wb)에 남는 버(B1)의 깎인 찌꺼기가 제거된다.
이어서, 제 2 처리 유닛(19)에서는, 제 2 세정 처리가 행해진다(단계(S105)). 제 2 세정 처리에서는, 제어부(6)는, 제 2 공급부(207)를 동작시키는 것에 의해, 도 9d에 나타내는 바와 같이, 회전하는 웨이퍼(W)의 상방에 배치된 노즐(271)로부터 웨이퍼(W)의 이면(Wb)을 향해 미스트화한 제 2 세정액을 공급한다. 이에 의해, 웨이퍼(W)의 이면(Wb)이 세정되어, 에칭 처리(단계(S102)), 연마 처리(단계(S103)), 및 제 1 세정 처리(단계(S104))에 의해 제거되지 않았던 이물을 이면(Wb)으로부터 제거할 수 있다.
이어서, 제 2 처리 유닛(19)에서는, 린스 처리가 행해진다(단계(S106)). 린스 처리에서는, 제어부(6)는, 제 1 공급부(206)를 동작시키는 것에 의해, 회전하는 웨이퍼(W)의 상방에 배치된 노즐(261)로부터 웨이퍼(W)의 이면(Wb)을 향해 린스액을 공급한다. 이에 의해, 웨이퍼(W)의 이면(Wb) 상의 약액이 씻겨내진다.
이어서, 제 2 처리 유닛(19)에서는, 건조 처리가 행해진다(단계(S107)). 건조 처리에서는, 제어부(6)는, 예를 들면 웨이퍼(W)의 회전수를 증가시키는 것에 의해, 웨이퍼(W)의 이면(Wb)에 남는 린스액을 털어내 웨이퍼(W)를 건조시킨다.
이어서, 기판 처리 시스템(1)에서는, 반출 처리가 행해진다(단계(S108)). 반출 처리에서는, 먼저, 제 2 반송 장치(17)에 의해 웨이퍼(W)가 챔버(201)로부터 반출되고, 반전 기구(15)에 의해 웨이퍼(W)가 재차 반전된다. 반전 기구(15)에 의해 웨이퍼(W)가 재차 반전된 후에, 웨이퍼(W)는, 제 1 반송 장치(13)에 의해 반전 기구(15)로부터 취출되어 카세트(C)에 수용된다. 이 때, 웨이퍼(W)는, 주면(Wa)이 상방을 향해진 상태로 카세트(C)에 수용된다. 반출 처리가 완료되면, 기판 처리가 완료된다.
또한, 상술한 실시 형태에서는, 연마 처리의 후에, 제 1 세정 처리를 행하는 경우를 예로 나타냈지만, 에칭 처리의 후이며 또한 연마 처리의 전에, 제 1 세정 처리를 행해도 된다. 또한, 에칭 처리의 후이며 또한 연마 처리의 전에, 제 1 세정 처리 및 제 2 세정 처리를 행해도 된다. 또한, 제 1 세정 처리 및 제 2 세정 처리는 생략되어도 된다.
<실시 형태에 따른 기판 처리 방법에 의한 이물 제거율의 개선>
도 10은 실시 형태에 따른 기판 처리 방법에 의한 이물 제거율의 개선에 대하여 설명하기 위한 도이다. 본 발명자들은, 실시 형태에 따른 기판 처리 방법으로 웨이퍼(W)를 처리하고, 웨이퍼(W)의 이면(Wb)에 있어서의 이물 제거율을 조사했다.
도 10의 'SCR'은, 에칭 처리 및 연마 처리를 행하지 않고 제 1 세정 처리 및 제 2 세정 처리를 차례로 행한 결과(비교예 1)를 나타낸다. 도 10의 'Polish+SCR'은, 에칭 처리를 행하지 않고 연마 처리, 제 1 세정 처리 및 제 2 세정 처리를 차례로 행한 결과(비교예 2)를 나타낸다. 도 10의 'BSS+Polish+SCR'은, 실시 형태에 따른 기판 처리 방법과 같이 에칭 처리, 연마 처리, 제 1 세정 처리 및 제 2 세정 처리를 차례로 행한 결과(실험예 1)를 나타낸다. 도 10의 'BSS+SCR+Polish'는, 실험예 1에 있어서의 연마 처리와 제 1 세정 처리 및 제 2 세정 처리와의 순서를 넣어 처리를 행한 결과(실험예 2)를 나타낸다.
에칭 처리를 행하지 않는 비교예 1 및 비교예 2에서는, 이물 제거율은, 모두 80% 미만이며, 미리 정해진 허용 스펙을 충족하지 않았다. 이에 대하여, 연마 처리, 제 1 세정 처리 및 제 2 세정 처리에 앞서, 에칭 처리를 행한 실험예 1 및 실험예 2에서는, 이물 제거율은, 모두 80% 이상이며, 미리 정해진 허용 스펙을 충족했다. 이 비교 결과로부터, 실시 형태에 따른 기판 처리 방법에 의해, 웨이퍼(W)의 이면(Wb)으로부터 이물이 적절하게 제거된 것을 알 수 있다.
이와 같이, 실시 형태에 따른 기판 처리 방법에 의하면, 에칭 처리를 행하지 않는 방법과 비교하여, 웨이퍼(W)의 막(F)이 형성된 이면(Wb)으로부터 이물을 적절하게 제거할 수 있다.
<변형예>
기판 처리 시스템의 구성은, 실시 형태에 있어서 나타낸 구성에 한정되지 않는다. 이에, 이하에서는, 실시 형태의 변형예에 따른 기판 처리 시스템의 구성에 대하여 도 11을 참조하여 설명한다. 도 11은 실시 형태의 변형예에 따른 기판 처리 시스템(1A)의 모식 평면도이다.
도 11에 나타내는 변형예의 기판 처리 시스템(1A)은, 에칭 처리를 행하기 위한 제 1 기판 처리 시스템(1A1)과, 연마 처리, 제 1 세정 처리 및 제 2 세정 처리를 행하기 위한 제 2 기판 처리 시스템(1A2)을 가진다.
제 1 기판 처리 시스템(1A1)은 반입반출 스테이션(2)과, 전달 스테이션(3A1)과, 처리 스테이션(4A1)을 구비한다. 반입반출 스테이션(2)은, 실시 형태에 따른 기판 처리 시스템(1)이 구비하는 반입반출 스테이션(2)과 동일하기 때문에, 여기서의 설명은 생략한다.
전달 스테이션(3A1)의 내부에는, 복수의 기판 배치부(14)가 배치된다. 또한, 실시 형태에 따른 기판 처리 시스템(1)의 전달 스테이션(3)과는 달리, 전달 스테이션(3A1)의 내부에는, 반전 기구(15)가 배치되어 있지 않다.
처리 스테이션(4A1)은, 실시 형태에 따른 기판 처리 시스템(1)이 구비하는 처리 스테이션(4)과 마찬가지로, 제 1 처리 스테이션(4U)과, 제 2 처리 스테이션(4L)을 구비한다. 제 1 처리 스테이션(4U) 및 제 2 처리 스테이션(4L)은 동일한 구성을 가지고 있으며, 반송부(16)와, 제 2 반송 장치(17)와, 복수의 제 1 처리 유닛(CH1)(18)을 구비한다. 제 1 처리 스테이션(4U) 및 제 2 처리 스테이션(4L)은, 실시 형태에 따른 기판 처리 시스템(1)의 제 1 처리 스테이션(4U) 및 제 2 처리 스테이션(4L)과는 달리, 복수의 제 2 처리 유닛(CH2)(19)을 구비하지 않는다.
제 2 기판 처리 시스템(1A2)은 반입반출 스테이션(2)과, 전달 스테이션(3)과, 처리 스테이션(4A2)을 구비한다. 반입반출 스테이션(2) 및 전달 스테이션(3)은, 각각, 실시 형태에 따른 기판 처리 시스템(1)이 구비하는 반입반출 스테이션(2) 및 전달 스테이션(3)과 동일하기 때문에, 여기서의 설명은 생략한다.
처리 스테이션(4A2)은, 실시 형태에 따른 기판 처리 시스템(1)이 구비하는 처리 스테이션(4)과 마찬가지로, 제 1 처리 스테이션(4U)과, 제 2 처리 스테이션(4L)을 구비한다. 제 1 처리 스테이션(4U) 및 제 2 처리 스테이션(4L)은 동일한 구성을 가지고 있으며, 반송부(16)와, 제 2 반송 장치(17)와, 복수의 제 2 처리 유닛(CH2)(19)을 구비한다. 제 1 처리 스테이션(4U) 및 제 2 처리 스테이션(4L)은, 실시 형태에 따른 기판 처리 시스템(1)의 제 1 처리 스테이션(4U) 및 제 2 처리 스테이션(4L)과는 달리, 복수의 제 1 처리 유닛(CH1)(18)을 구비하지 않는다.
또한, 제 1 기판 처리 시스템(1A1)은, 도 11에 나타내는 바와 같이, 제어 장치(5A1)를 구비한다. 제어 장치(5A1)는 예를 들면 컴퓨터이며, 제어부(6A1)와 기억부(7A1)를 구비한다. 기억부(7A1)에는, 제 1 기판 처리 시스템(1A1)에 있어서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(6A1)는, 기억부(7A1)에 기억된 프로그램을 읽어내 실행하는 것에 의해 제 1 기판 처리 시스템(1A1)의 동작을 제어한다.
또한, 제 2 기판 처리 시스템(1A2)은, 도 11에 나타내는 바와 같이, 제어 장치(5A2)를 구비한다. 제어 장치(5A2)는 예를 들면 컴퓨터이며, 제어부(6A2)와 기억부(7A2)를 구비한다. 기억부(7A2)에는, 제 2 기판 처리 시스템(1A2)에 있어서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(6A2)는, 기억부(7A2)에 기억된 프로그램을 읽어내 실행하는 것에 의해 제 2 기판 처리 시스템(1A2)의 동작을 제어한다.
또한 이들 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것으로, 그 기억 매체로부터 제어 장치(5A1)의 기억부(7A1) 또는 제어 장치(5A2)의 기억부(7A2)에 인스톨된 것이어도 된다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예를 들면 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
상기와 같이 구성된 기판 처리 시스템(1A)에서는, 먼저, 제 1 기판 처리 시스템(1A1)의 제 1 반송 장치(13)가, 카세트(C)로부터 웨이퍼(W)를 취출하고, 취출한 웨이퍼(W)를 전달 스테이션(3A1)의 기판 배치부(14)에 배치한다. 기판 배치부(14)에 배치된 웨이퍼(W)는, 처리 스테이션(4A1)의 제 2 반송 장치(17)에 의해 기판 배치부(14)로부터 취출되어 제 1 처리 유닛(18)으로 반입되고, 제 1 처리 유닛(18)에 의해 에칭 처리가 실시된다. 에칭 처리가 종료되면, 제 2 반송 장치(17)가, 처리가 끝난 웨이퍼(W)를 제 1 처리 유닛(18)으로부터 취출하여 전달 스테이션(3A1)의 기판 배치부(14)에 배치한다. 기판 배치부(14)에 배치된 웨이퍼(W)는, 제 1 반송 장치(13)에 의해 기판 배치부(14)로부터 취출되어 카세트(C)로 되돌려진다. 카세트(C)로 되돌려진 웨이퍼(W)는, 제 1 기판 처리 시스템(1A1)으로부터 제 2 기판 처리 시스템(1A2)의 카세트 배치부(11)로 반송된다.
이 후, 웨이퍼(W)는, 제 2 기판 처리 시스템(1A2)의 제 1 반송 장치(13)에 의해 카세트(C)로부터 취출되고, 전달 스테이션(3)의 반전 기구(15)로 반송된다. 그리고, 반전 기구(15)가, 이러한 웨이퍼(W)의 표리를 반전시킨다. 표리가 반전된 웨이퍼(W)는, 제 2 반송 장치(17)에 의해 반전 기구(15)로부터 취출되어 제 2 처리 유닛(19)으로 반입되고, 제 2 처리 유닛(19)에 의해 연마 처리 및 세정 처리가 실시된다. 연마 처리 및 세정 처리가 종료되면, 제 2 반송 장치(17)가 처리가 끝난 웨이퍼(W)를 제 2 처리 유닛(19)으로부터 취출하여 반전 기구(15)로 반송하고, 반전 기구(15)가, 이러한 웨이퍼(W)의 표리를 재차 반전시킨다. 표리가 재차 반전된 웨이퍼(W)는, 제 1 반송 장치(13)에 의해 반전 기구(15)로부터 취출되어 카세트(C)로 되돌려진다.
<효과>
실시 형태에 따른 기판 처리 방법은, 에칭 공정(예를 들면, 단계(S102))과, 연마 공정(예를 들면, 단계(S103))을 포함한다. 에칭 공정은, 주면(예를 들면, 주면(Wa))과는 반대측인 이면(예를 들면, 이면(Wb))에 막(예를 들면, 막(F))이 형성된 기판(예를 들면, 웨이퍼(W))에 있어서의 막을 에칭한다. 연마 공정은, 에칭 공정의 후에, 기판의 이면을 연마한다. 이에 의해, 기판의 막이 형성된 이면으로부터 이물을 적절하게 제거할 수 있다.
또한, 실시 형태에 따른 기판 처리 방법은, 연마 공정의 후에, 또는, 에칭 공정의 후이며 또한 연마 공정의 전에, 기판의 상기 이면을 브러시(예를 들면, 브러시(251))에 의해 세정하는 제 1 세정 공정(예를 들면, 단계(S104))을 더 포함해도 된다. 이에 의해, 기판의 이면에 남는 버(예를 들면, 버(B1))의 깎인 찌꺼기, 또는 기판의 이면에 부착한 파티클(예를 들면, 파티클(P1))을 제거할 수 있다.
또한, 실시 형태에 따른 기판 처리 방법에 있어서, 제 1 세정 공정은, 기판의 이면에 대하여 세정액(예를 들면, 제 1 세정액)을 공급하면서, 기판의 이면을 브러시에 의해 세정해도 된다. 이에 의해, 기판의 이면에 남는 버의 깎인 찌꺼기, 또는 기판의 이면에 부착한 파티클을 보다 적절하게 제거할 수 있다.
또한, 실시 형태에 따른 기판 처리 방법은, 제 1 세정 공정의 후에, 미스트화한 세정액(예를 들면, 제 2 세정액)을 기판의 이면에 공급하는 것에 의해, 기판의 이면을 세정하는 제 2 세정 공정(예를 들면, 단계(S105))을 더 포함해도 된다. 이에 의해, 제 1 세정 공정에 의해 제거되지 않았던 이물을 기판의 이면으로부터 제거할 수 있다.
또한, 실시 형태에 따른 기판 처리 방법에 있어서, 에칭 공정은, 기판의 이면에 막이 남도록 막을 에칭해도 된다. 이에 의해, 에칭 공정의 이후에 실행되는 연마 공정에 있어서, 기판의 이면이 손상되는 것을 억제할 수 있다.
또한, 실시 형태에 따른 기판 처리 방법에 있어서, 에칭 공정은, 기판의 이면에 복수의 약액(예를 들면, 불산 및 SC-1)을 순차 공급하는 것에 의해, 막을 에칭해도 된다. 이에 의해, 기판의 이면에 형성된 막(예를 들면, 실리콘 질화막과 실리콘 산화막을 포함하는 다층막) 중, 표층(예를 들면, 실리콘 질화막)을 선택적으로 에칭할 수 있다.
또한, 실시 형태에 따른 기판 처리 방법에 있어서, 막은, 실리콘 질화막, 실리콘 산화막, 또는, 실리콘 질화막과 실리콘 산화막을 포함하는 다층막이어도 된다. 이에 의해, 기판의 실리콘 질화막, 실리콘 산화막, 또는, 실리콘 질화막과 실리콘 산화막을 포함하는 다층막이 형성된 이면으로부터 이물을 적절하게 제거할 수 있다.
또한, 실시 형태에 따른 기판 처리 시스템(예를 들면, 기판 처리 시스템(1, 1A))은, 에칭 장치(예를 들면, 제 1 처리 유닛(18))와, 이면 처리 장치(예를 들면, 제 2 처리 유닛(19))를 구비한다. 에칭 장치는, 주면과는 반대측인 이면에 막이 형성된 기판에 있어서의 막을 에칭한다. 이면 처리 장치는, 막이 에칭된 후에, 기판의 이면을 연마하는 연마 기구(예를 들면, 연마 기구(204))를 가진다. 이에 의해, 기판의 막이 형성된 이면으로부터 이물을 적절하게 제거할 수 있다.
또한, 실시 형태에 따른 기판 처리 시스템은, 기판을 반전시키는 반전 기구(예를 들면, 반전 기구(15))를 더 구비해도 된다. 에칭 장치는, 기판의 주면이 상방을 향해진 상태로 막을 에칭해도 된다. 연마 기구는, 막이 에칭된 후에, 반전 기구에 의해 반전된 기판의 이면을 연마해도 된다. 반전 기구는, 연마 기구에 의해 기판의 이면이 연마된 후에, 기판을 재차 반전시켜도 된다. 이에 의해, 기판의 주면이 상방을 향해진 상태로 기판 처리를 완료할 수 있다.
또한, 실시 형태에 따른 기판 처리 시스템에 있어서, 이면 처리 장치는, 연마 기구에 의해 연마된 후의 기판의 이면, 또는, 에칭 장치에 의해 막이 에칭된 후이며 또한 연마 기구에 의해 연마되기 전의 기판의 이면을 브러시에 의해 세정하는 세정 기구(예를 들면, 세정 기구(205))를 더 가져도 된다. 이에 의해, 기판의 이면에 남는 버의 깎인 찌꺼기, 또는 기판의 이면에 부착한 파티클을 보다 적절하게 제거할 수 있다.
또한, 실시 형태에 따른 기판 처리 시스템은, 기판을 반전시키는 반전 기구(예를 들면, 반전 기구(15))를 더 구비해도 된다. 에칭 장치는, 기판의 주면이 상방을 향해진 상태로 막을 에칭해도 된다. 연마 기구는, 막이 에칭된 후에, 반전 기구에 의해 반전된 기판의 이면을 연마해도 된다. 세정 기구는, 연마 기구에 의해 연마된 후의 기판의 이면을 세정해도 된다. 반전 기구는, 세정 기구에 의해 기판의 이면이 세정된 후에, 기판을 재차 반전시켜도 된다. 이에 의해, 기판의 주면이 상방을 향해진 상태로 기판 처리를 완료할 수 있다.
금회 개시된 각 실시 형태는, 모든 점에서 예시로, 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시 형태는, 첨부한 청구의 범위 및 그 주지를 일탈하지 않고, 다양한 형체로 생략, 치환, 변경되어도 된다.
1, 1A : 기판 처리 시스템
15 : 반전 기구
18 : 제 1 처리 유닛
19 : 제 2 처리 유닛
23 : 처리액 공급부
204 : 연마 기구
205 : 세정 기구
206 : 제 1 공급부
207 : 제 2 공급부
241 : 연마 브러시
251 : 브러시
F : 막
W : 웨이퍼
Wa : 주면
Wb : 이면

Claims (11)

  1. 주면과는 반대측인 이면에 막이 형성된 기판에 있어서의 상기 막을 에칭하는 에칭 공정과,
    상기 에칭 공정의 후에, 상기 기판의 상기 이면을 연마하는 연마 공정
    을 포함하는, 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 연마 공정의 후에, 또는, 상기 에칭 공정의 후이며 또한 상기 연마 공정의 전에, 상기 기판의 상기 이면을 브러시에 의해 세정하는 제 1 세정 공정을 더 포함하는, 기판 처리 방법.
  3. 제 2 항에 있어서,
    상기 제 1 세정 공정은, 상기 기판의 상기 이면에 대하여 세정액을 공급하면서, 상기 기판의 상기 이면을 브러시에 의해 세정하는, 기판 처리 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 세정 공정의 후에, 미스트화한 세정액을 상기 기판의 상기 이면에 공급하는 것에 의해, 상기 기판의 이면을 세정하는 제 2 세정 공정을 더 포함하는, 기판 처리 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 에칭 공정은, 상기 기판의 상기 이면에 상기 막이 남도록 상기 막을 에칭하는, 기판 처리 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에칭 공정은,
    상기 기판의 상기 이면에 복수의 약액을 순차 공급하는 것에 의해, 상기 막을 에칭하는, 기판 처리 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 막은, 실리콘 질화막, 실리콘 산화막, 또는, 실리콘 질화막과 실리콘 산화막을 포함하는 다층막인, 기판 처리 방법.
  8. 주면과는 반대측인 이면에 막이 형성된 기판에 있어서의 상기 막을 에칭하는 에칭 장치와,
    상기 막이 에칭된 후에, 상기 기판의 상기 이면을 연마하는 연마 기구를 가지는 이면 처리 장치
    를 구비하는, 기판 처리 시스템.
  9. 제 8 항에 있어서,
    기판을 반전시키는 반전 기구를 더 구비하고,
    상기 에칭 장치는,
    상기 기판의 상기 주면이 상방을 향해진 상태로 상기 막을 에칭하고,
    상기 연마 기구는,
    상기 막이 에칭된 후에, 상기 반전 기구에 의해 반전된 상기 기판의 상기 이면을 연마하고,
    상기 반전 기구는,
    상기 연마 기구에 의해 상기 기판의 상기 이면이 연마된 후에, 상기 기판을 재차 반전시키는, 기판 처리 시스템.
  10. 제 8 항에 있어서,
    상기 이면 처리 장치는,
    상기 연마 기구에 의해 연마된 후의 상기 기판의 상기 이면, 또는, 상기 에칭 장치에 의해 상기 막이 에칭된 후이며 또한 상기 연마 기구에 의해 연마되기 전의 상기 기판의 상기 이면을 브러시에 의해 세정하는 세정 기구를 더 가지는, 기판 처리 시스템.
  11. 제 10 항에 있어서,
    기판을 반전시키는 반전 기구를 더 구비하고,
    상기 에칭 장치는,
    상기 기판의 상기 주면이 상방을 향해진 상태로 상기 막을 에칭하고,
    상기 연마 기구는,
    상기 막이 에칭된 후에, 상기 반전 기구에 의해 반전된 상기 기판의 상기 이면을 연마하고,
    상기 세정 기구는,
    상기 연마 기구에 의해 연마된 후의 상기 기판의 상기 이면을 세정하고,
    상기 반전 기구는,
    상기 세정 기구에 의해 상기 기판의 상기 이면이 세정된 후에, 상기 기판을 재차 반전시키는, 기판 처리 시스템.
KR1020237032299A 2021-03-03 2022-02-17 기판 처리 방법 및 기판 처리 시스템 KR20230150327A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-033510 2021-03-03
JP2021033510 2021-03-03
PCT/JP2022/006285 WO2022185929A1 (ja) 2021-03-03 2022-02-17 基板処理方法及び基板処理システム

Publications (1)

Publication Number Publication Date
KR20230150327A true KR20230150327A (ko) 2023-10-30

Family

ID=83154060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237032299A KR20230150327A (ko) 2021-03-03 2022-02-17 기판 처리 방법 및 기판 처리 시스템

Country Status (5)

Country Link
JP (1) JPWO2022185929A1 (ko)
KR (1) KR20230150327A (ko)
CN (1) CN116888713A (ko)
TW (1) TW202249100A (ko)
WO (1) WO2022185929A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021026A (ja) 2011-07-07 2013-01-31 Tokyo Electron Ltd 基板処理方法、基板処理システム及び基板処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123861B2 (ja) * 2002-08-06 2008-07-23 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP6324010B2 (ja) * 2013-09-27 2018-05-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP6279037B2 (ja) * 2016-08-30 2018-02-14 東京エレクトロン株式会社 基板洗浄方法および基板洗浄システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021026A (ja) 2011-07-07 2013-01-31 Tokyo Electron Ltd 基板処理方法、基板処理システム及び基板処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体

Also Published As

Publication number Publication date
WO2022185929A1 (ja) 2022-09-09
TW202249100A (zh) 2022-12-16
CN116888713A (zh) 2023-10-13
JPWO2022185929A1 (ko) 2022-09-09

Similar Documents

Publication Publication Date Title
JP6093328B2 (ja) 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
JP6425639B2 (ja) 基板処理システム
US11344931B2 (en) Method of removing particles of substrate processing apparatus, and substrate processing apparatus
CN107799436B (zh) 基板处理装置及基板处理方法
KR102493554B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
US20180204745A1 (en) Substrate processing apparatus, substrate processing method and computer readable recording medium
WO1999040612A1 (en) Post-cmp wet-hf cleaning station
TW202032703A (zh) 基板處理裝置及基板搬送方法
TW201724234A (zh) 基板處理方法及記憶媒體
JP3413726B2 (ja) ウエハ洗浄方法
TWI833007B (zh) 基板處理方法及基板處理裝置
KR20230150327A (ko) 기판 처리 방법 및 기판 처리 시스템
KR20110064608A (ko) 스핀 스크러버에 의한 반도체 웨이퍼의 세정 장치 및 이를 이용한 세정 방법
JPH1167705A (ja) 処理装置
JP2001110771A (ja) 基板洗浄装置及び基板処理装置
KR20220094150A (ko) 기판 세정 장치 및 기판의 세정 방법
JP2000208466A (ja) 基板処理方法および基板処理装置
JPH10303170A (ja) 基板洗浄装置および基板洗浄方法
JP7418261B2 (ja) 基板処理方法および基板処理装置
JP7159456B2 (ja) 基板処理方法及び基板処理装置
CN117096055A (zh) 基板处理装置、基板处理方法以及存储介质
US20240004301A1 (en) Substrate processing apparatus, substrate processing method, and recording medium
JP2005175036A (ja) 基板処理装置
JP2005032915A (ja) 基板処理方法および基板処理装置
US20240198393A1 (en) Substrate treating apparatus and cleaning method thereof