DE102012223093A1 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102012223093A1
DE102012223093A1 DE102012223093A DE102012223093A DE102012223093A1 DE 102012223093 A1 DE102012223093 A1 DE 102012223093A1 DE 102012223093 A DE102012223093 A DE 102012223093A DE 102012223093 A DE102012223093 A DE 102012223093A DE 102012223093 A1 DE102012223093 A1 DE 102012223093A1
Authority
DE
Germany
Prior art keywords
thick
section
thin
wafer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012223093A
Other languages
English (en)
Other versions
DE102012223093B4 (de
Inventor
Kazunari Nakata
Yoshiaki Terasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012223093A1 publication Critical patent/DE102012223093A1/de
Application granted granted Critical
Publication of DE102012223093B4 publication Critical patent/DE102012223093B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung umfasst die Schritte des Vorbereitens (101) eines Halbleiterwafers (1) mit einem dicken Abschnitt (1a) in einem äußeren Umfangsendabschnitt und einem dünnen Abschnitt (1b) in einem zentralen Abschnitt, des Befestigens (102) eines Trägermaterials (2) an einer Oberfläche des Halbleiterwafers (1), des Unterteilens (103) des Halbleiterwafers (1) in den dicken Abschnitt (1a) und den dünnen Abschnitt (1b) und des Schneidens des dünnen Abschnitts (1b) nach der Unterteilung, während der dünne Abschnitt (1b) durch das Trägermaterial (2) abgestützt wird.

Description

  • Die vorliegende Erfindung bezieht sich auf Verfahren zur Herstellung von Halbleitervorrichtungen und insbesondere auf ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung eines Wafers mit einem dünnen Abschnitt mit kleiner Dicke.
  • In den letzten Jahren bestand ein Bedarf an der Verwendung eines dünneren Wafers bei einem Verfahren zur Herstellung einer Halbleitervorrichtung. Um einen Baustein mit höherer Dichte durch dreidimensionale Montage und dergleichen für LSIs zu erreichen, wurde die Dicke eines Wafers bei der Vollendung des Prozesses auf nicht größer als etwa 10 μm verringert.
  • Für Leistungsvorrichtungen wie z. B. IGBTs (Bipolartransistoren mit isoliertem Gate) und MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren) wird ein Halbleitersubstrat einem Verdünnungsprozess unterzogen, um die Stromführungseigenschaften, die durch EIN-Charakteristiken verkörpert sind, für Anwendungen als Inverterschaltung eines Industriemotors, eines Motors für ein Fahrzeug und dergleichen, und als Leistungsumwandlungs-Halbleiterschalter verschiedener Typen von Leistungsversorgungsvorrichtungen zu verbessern. Um den Kostenverlauf und die Eigenschaften zu verbessern, wurde eine Halbleitervorrichtung in letzter Zeit durch einen Prozess, der einen ultradünnen Wafer von nicht größer als etwa 50 μm verwendet, unter Verwendung eines Wafermaterials, das mit dem FZ-Verfahren (Zonenschmelzverfahren) hergestellt wird, hergestellt.
  • Im Allgemeinen wird ein Wafer durch Nassätzen oder Trockenätzen zum Entfernen einer Bearbeitungsverzerrung, die durch Rückseitenschleifen, chemisch-mechanisches Polieren und mechanisches Polieren verursacht wird, verdünnt. Dann wird eine Diffusionsschicht durch Ionenimplantation und Wärmebehandlung ausgebildet und eine Elektrode wird durch Sputtern oder dergleichen auf einer hinteren Oberfläche ausgebildet. Mit einem solchen Verfahren nimmt die Häufigkeit des Auftretens eines Risses eines Wafers, wenn die hintere Oberfläche des Wafers bearbeitet wird, zu.
  • Um einen Wafer zu verdünnen, wurde folglich in letzter Zeit ein Verfahren zum Bearbeiten eines Wafers durch Verdünnen nur eines zentralen Abschnitts des Wafers, während ein dicker äußerer Umfangsabschnitt des Wafers beibehalten wird, vorgeschlagen ( JP 2007-019379-A ). Unter Verwendung eines solchen Wafers mit einer Rippe mit dem dicken Abschnitt und dem dünnen Abschnitt wird das Verziehen des Wafers signifikant gemildert, um den Wafertransport in einer Bearbeitungsvorrichtung zu erleichtern, und die Festigkeit des Wafers während der Handhabung des Wafers wird signifikant verbessert, wodurch das Reißen und Splittern des Wafers verringert werden.
  • Ein solcher Wafer mit einer Rippe hat den Effekt des Milderns der Verziehung und der Verbesserung der Festigkeit des Wafers während eines Waferprozesses. Da andererseits die Abschnitte mit unterschiedlichen Dicken in derselben Waferebene vorhanden sind, ist, wenn ein Wafer gemäß dem verdünnten Vorrichtungsbereich zertrennt wird, die Tiefe der Zertrennung des Rippenabschnitts unzureichend, was zu einer verringerten Qualität des Zertrennprozesses führt. Überdies ist der Grad der Befestigung eines Zertrennbandes in der Nähe des Rippenabschnitts aufgrund der Unebenheit, die durch den Rippenabschnitt verursacht wird, unzureichend, was zu einer verringerten Genauigkeit des Zertrennprozesses führt.
  • JP 2010-093005-A schlägt beispielsweise ein Verfahren zum Befestigen eines Wafers mit einer Rippe an einem Zertrennband, dann Durchführen des Zertrennens von der Vorrichtungsoberflächenseite gemäß einem verdünnten Vorrichtungsbereich, Strecken des Zertrennbandes und dann Aufnehmen nur von Chips mit jeweils einer darin hergestellten Halbleitervorrichtung vor.
  • Um das Problem, wie vorstehend beschrieben anzugehen, schlägt beispielsweise JP 2011-009341-A ein Verfahren zum Füllen einer Aussparung eines Wafers mit einer Rippe mit einem Resistmittel, Entfernen des Rippenabschnitts durch Zertrennen, dann Entfernen des Resistmittels durch Nassätzen oder dergleichen und Befestigen des Wafers an einem Zertrennband vor.
  • Diese zwei Verfahren zum Zertrennen eines Wafers mit einem dicken Abschnitt und einem dünnen Abschnitt umfassen jedoch jeweils die folgenden die Ausbeute verringernden Faktoren.
  • Wenn die ganze Oberfläche des Wafers mit einem dicken Abschnitt und einem dünnen Abschnitt unter derselben Bedingung zertrennt wird, wie in JP 2010-093005-A beschrieben, ist das Schneiden des dicken Abschnitts unvollständig, wenn eine für den dünnen Abschnitt geeignete Bedingung verwendet wird. Dieser unvollständig geschnittene dicke Abschnitt wird während der Streckung des Zertrennbandes abgetrennt, was zum Splittern des Wafers und zur Anhaftung von Fremdstoffen, die das Splittern auf die zertrennten Halbleitervorrichtungen verursachen, führt. Es ist schwierig, das Splittern zu unterdrücken, selbst wenn das Zertrennband gestreckt wird, wobei die Waferoberfläche nach unten gewandt ist. Wenn eine für den dicken Abschnitt geeignete Bedingung verwendet wird, wird andererseits das Zertrennband gleichzeitig im dünnen Abschnitt geschnitten, was zu einer verringerten Qualität des Zertrennprozesses und zur Schwierigkeit bei der anschließenden Handhabung der zertrennten Halbleitervorrichtungen führt.
  • Bei dem Verfahren zum Durchführen des Zertrennens nach dem Entfernen eines dicken Abschnitts, wie in JP 2011-009341-A beschrieben, wird, nachdem der dicke Abschnitt entfernt ist und nur der dünne Abschnitt durch das Oberflächenschutzband gehalten wird, der Resist auf einer hinteren Oberfläche entfernt und das Zertrennband wird befestigt, um das Zertrennen durchzuführen. Folglich nimmt das Risiko des Auftretens von Reißen und Splittern des Wafers in den Schritten, nachdem der dicke Abschnitt entfernt wurde, zu.
  • Die vorliegende Erfindung wurde durchgeführt, um die Probleme, wie vorstehend beschrieben, zu lösen. Eine Hauptaufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, das in der Lage ist, die Qualität einer Halbleitervorrichtung nach dem Zertrennen eines Halbleiterwafers mit einem dicken Abschnitt und einem dünnen Abschnitt zu verbessern.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1 gelöst.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst die Schritte des Vorbereitens eines Halbleiterwafers mit einem dicken Abschnitt in einem äußeren Umfangsendabschnitt und einem dünnen Abschnitt in einem zentralen Abschnitt, des Befestigens eines Trägermaterials an einer Oberfläche des Halbleiterwafers, des Unterteilens des Halbleiterwafers in den dicken Abschnitt und den dünnen Abschnitt und des Schneidens des dünnen Abschnitts nach der Unterteilung, während der dünne Abschnitt durch das Trägermaterial abgestützt wird.
  • In dem Verfahren zur Herstellung einer Halbleitervorrichtung der vorliegenden Erfindung wird der Halbleiterwafer in den dicken Abschnitt und den dünnen Abschnitt unterteilt, bevor der dünne Abschnitt zertrennt wird, wodurch eine Verringerung der Qualität des Zertrennens verhindert wird. Ferner werden die Unterteilung in den dicken Abschnitt und den dünnen Abschnitt und das Zertrennen des dünnen Abschnitts durchgeführt, wenn das Trägermaterial an der einen Oberfläche des Halbleiterwafers befestigt ist, wodurch das Reißen und Splittern des dünnen Abschnitts ebenso verhindert werden. Daher kann die Qualität des Halbleiterwafers nach dem Zertrennen verbessert werden.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Die vorangehenden und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Zeichnungen besser ersichtlich.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 einen Ablauf von Schritten eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2 eine teilweise Querschnittsansicht, die ein Beispiel eines Verfahrens zum Ausbilden eines dicken Abschnitts und eines dünnen Abschnitts in einem Halbleiterwafer zeigt.
  • 3 eine teilweise Querschnittsansicht, die das Beispiel des Verfahrens zum Ausbilden eines dicken Abschnitts und eines dünnen Abschnitts in einem Halbleiterwafer zeigt.
  • 4 eine Querschnittsansicht, die einen Zustand zeigt, in dem ein Trägermaterial an dem Halbleiterwafer befestigt wurde.
  • 5 eine Querschnittsansicht, die einen Zustand zeigt, in dem der Halbleiterwafer in den dicken Abschnitt und den dünnen Abschnitt unterteilt wurde.
  • 6 eine Draufsicht des in 4 gezeigten Halbleiterwafers.
  • 7 ein Beispiel einer Vorrichtung zum Abtrennen des dicken Abschnitts, die in dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung verwendet werden kann.
  • 8 eine Querschnittsansicht, die ein Beispiel eines Schritts zum Abtrennen des dicken Abschnitts darstellt.
  • 9 eine Querschnittsansicht, die das Beispiel des Schritts zum Abtrennen des dicken Abschnitts darstellt.
  • 10 eine Querschnittsansicht, die das Beispiel des Schritts zum Abtrennen des dicken Abschnitts darstellt.
  • 11 eine Querschnittsansicht, die ein Beispiel eines Schritts zum Strecken des Trägermaterials darstellt.
  • 12 eine Querschnittsansicht, die das Beispiel des Schritts zum Strecken des Trägermaterials darstellt.
  • 13 eine Querschnittsansicht, die ein weiteres Beispiel des Schritts zum Abtrennen des dicken Abschnitts darstellt.
  • 14 eine Querschnittsansicht, die ein weiteres Beispiel des Schritts zum Abtrennen des dicken Abschnitts darstellt.
  • Ausführungsformen der vorliegenden Erfindung werden nachstehend mit Bezug auf die Zeichnungen beschrieben. In den folgenden Zeichnungen sind dieselben oder entsprechenden Teile mit denselben Bezugszeichen bezeichnet und deren Beschreibungen werden nicht wiederholt.
  • (Erste Ausführungsform)
  • Mit Bezug auf 1 wird zuerst ein allgemeiner Ablauf eines Verfahrens zur Herstellung einer Halbleitervorrichtung in einer ersten Ausführungsform beschrieben. Zuerst wird in Schritt 101 ein Halbleiterwafer mit einem dicken Abschnitt und einem dünnen Abschnitt mit darin ausgebildeten Halbleiterelementen und Drähten vorbereitet. In Schritt 102 wird als nächstes ein Trägermaterial an einer hinteren Oberfläche entgegengesetzt zu einer Hauptoberfläche des Halbleiterwafers befestigt. In Schritt 103 wird dann der Halbleiterwafer in den dicken Abschnitt und den dünnen Abschnitt unterteilt, während er durch das Trägermaterial abgestützt ist. Nach der Unterteilung wird in Schritt 104 der dünne Abschnitt mit darin ausgebildeten Halbleiterelementen und Drähten in individuelle Halbleitervorrichtungen zertrennt, während er durch das Trägermaterial abgestützt ist.
  • In dieser Weise kann ein Trägermaterial 2, das in Schritt 102 an einem Halbleiterwafer 1 befestigt wird, bis Schritt 104 verwendet werden. Dies beseitigt den Vorgang des erneuten Befestigens des Trägermaterials 2 zum Zertrennen in einen dünnen Abschnitt 1b nach der Unterteilung, wodurch Reißen und Splittern des dünnen Abschnitts 1b verhindert werden. Die Qualität des Zertrennens kann überdies verbessert werden.
  • Die in 1 gezeigten Schritte werden mit Bezug auf die Zeichnungen beschrieben. Mit Bezug auf 2 und 3 wird zuerst der Schritt zum Vorbereiten des Halbleiterwafers mit dem dicken Abschnitt in einem äußeren Umfangsabschnitt und dem dünnen Abschnitt in einem zentralen Abschnitt beschrieben (Schritt 101). Nachdem die Halbleiterelemente, Drähte und dergleichen im zentralen Abschnitt der Hauptoberfläche des Halbleiterwafers 1 ausgebildet sind, wird beispielsweise ein Schutzband 2a an der Hauptoberfläche des Halbleiterwafers 1 befestigt und ein zentraler Abschnitt der hinteren Oberfläche entgegengesetzt zur Hauptoberfläche des Halbleiterwafers 1 wird auf eine vorgeschriebene Dicke geschliffen. Folglich wird der Abschnitt, der nicht geschliffen wurde, zum dicken Abschnitt, und der Abschnitt, der geschliffen wurde, wird zum dünnen Abschnitt, um den Halbleiterwafer mit dem dicken Abschnitt und dem dünnen Abschnitt auszubilden.
  • Nach dem Ausbilden des dicken Abschnitts im äußeren Umfangsabschnitt und des dünnen Abschnitts im zentralen Abschnitt des Halbleiterwafers kann die hintere Oberfläche des Halbleiterwafers 1, wie erforderlich, unter Verwendung einer gemischten Säure, die Flusssäure und Salpetersäure enthält, weiter nassgeätzt werden, um die Bearbeitungsverzerrung zu entfernen. Die hintere Oberfläche wird gegebenenfalls auch einem Ionenimplantationsprozess oder einem Laserausheilungsprozess zum Ausbilden einer Störstellendiffusionsschicht, einem Reinigungsprozess und Metallsputtern und einem Gasphasenabscheidungsprozess zum Ausbilden einer Elektrode unterzogen. In dieser Weise wird der Halbleiterwafer mit dem dicken Abschnitt im äußeren Umfangsabschnitt und dem dünnen Abschnitt, in dem die Halbleitervorrichtungen ausgebildet sind, im zentralen Abschnitt vorbereitet.
  • Mit Bezug auf 4 wird als nächstes ein Trägermaterial 2 zum Abstützen des Halbleiterwafers 1 mit dem dicken Abschnitt 1a und dem dünnen Abschnitt 1b an der hinteren Oberfläche des Halbleiterwafers 1 befestigt (Schritt 102).
  • Der Halbleiterwafer 1 mit dem dicken Abschnitt 1a und dem dünnen Abschnitt 1b, in dem die Halbleiterelemente ausgebildet sind, wird durch das Trägermaterial 2 an einem Rahmen 3 montiert. Hier wird das Trägermaterial 2 über dem dünnen Abschnitt 1b und dem dicken Abschnitt 1a an der hinteren Oberfläche des Halbleiterwafers 1 befestigt. Durch Befestigen des Trägermaterials 1 über einer Seitenoberfläche und einer unteren Oberfläche des dicken Abschnitts 1a an der hinteren Oberfläche kann das Auftreten einer Anomalität wie z. B. Splittern während der anschließenden Unterteilung des Halbleiterwafers 1 in den dicken Abschnitt 1a und den dünnen Abschnitt 1b verhindert werden.
  • Das Trägermaterial 2 kann aus einem beliebigen Material, einschließlich eines Klebstoffs und eines elastischen Elements, hergestellt sein. Ein wärmeschrumpfendes Klebeband kann beispielsweise verwendet werden.
  • Mit Bezug auf 5 wird der Halbleiterwafer 1 als nächstes in den dicken Abschnitt 1a und den dünnen Abschnitt 1b entlang eines Unterteilungsabschnitts 4 in einer solchen Weise unterteilt, dass das Trägermaterial 2 nicht geschnitten wird (Schritt 103). Die Unterteilung kann durch Messerzertrennen oder Laserzertrennen implementiert werden. Die Position des Unterteilungsabschnitts 4 wird derart bestimmt, dass eine maximale Fläche, in der die Halbleiterelemente ausgebildet sind, am dünnen Abschnitt 1b belassen wird und dass der abgeteilte dünne Abschnitt 1b keinen dicken Abschnitt 1a umfasst. Folglich kann der abgeteilte dicke Abschnitt 1a einen dünnen Abschnitt 1b umfassen, wie in 5 gezeigt.
  • 6 ist eine Draufsicht des Halbleiterwafers 1, bevor der Halbleiterwafer 1 in den dicken Abschnitt und den dünnen Abschnitt entlang des Unterteilungsabschnitts 4 unterteilt wird.
  • Ein Halbleiterwafer 1 mit individuellen Halbleitervorrichtungen 10, die im zentralen Abschnitt ausgebildet sind, wird durch das Trägermaterial 2 am Rahmen 3 montiert und entlang des Unterteilungsabschnitts 4 unterteilt.
  • Nach dem Unterteilen des Halbleiterwafers 1 in den dicken Abschnitt und den dünnen Abschnitt, wie vorstehend beschrieben, kann der dicke Abschnitt 1a vom Trägermaterial 2 getrennt werden, wie in 8 bis 10 gezeigt.
  • Wenn der dicke Abschnitt 1a vom Trägermaterial vor einem Streckschritt nach dem Zertrennen des dünnen Abschnitts 1b abgetrennt wird, kann das Splittern des unvollständig geschnittenen dicken Abschnitts 1a während der Streckung verhindert werden. Wenn der Schritt des Zertrennens des dünnen Abschnitts 1b durch Messerzertrennen implementiert wird, ist es bevorzugt, den dicken Abschnitt 1a vor dem Messerzertrennen abzutrennen. Dadurch wird das Schneiden des dicken Abschnitts 1a mit einem Messer im Schritt des Zertrennens des dünnen Abschnitts 1b vermieden, wodurch die Erzeugung von Nuten, Schnitten, Graten und dergleichen im dicken Abschnitt 1a verhindert wird. Wenn der dicke Abschnitt 1a vom Trägermaterial 2 nach dem Zertrennen getrennt wird, wird folglich eine Verringerung der Haltekraft einer Halteeinheit 7 des dicken Abschnitts verhindert, und es kann verhindert werden, dass die Schneidabfälle und dergleichen auf die Oberfläche des dünnen Abschnitts 1b fliegen.
  • Wenn der dicke Abschnitt 1a vom Trägermaterial 2 abgetrennt wird, wird zuerst der dünne Abschnitt 1b durch eine Halteeinheit 5 des dünnen Abschnitts gehalten, wobei das Trägermaterial 2 dazwischen eingefügt ist, und der Rahmen 3 wird durch eine Rahmenhalteeinheit 6 gehalten, wobei das Trägermaterial 2 dazwischen eingefügt ist, wie beispielsweise in 8 gezeigt.
  • Mit Bezug auf 9 wird als nächstes die Halteeinheit 7 des dicken Abschnitts mit dem dicken Abschnitt 1a in Kontakt gebracht, um den dicken Abschnitt 1a durch Unterdruckadsorption oder elektrostatische Adsorption zu halten. Mit Bezug auf 10 wird dann die Halteeinheit 7 des dicken Abschnitts relativ zur Halteeinheit 5 des dünnen Abschnitts und zur Rahmenhalteeinheit 6 in einer Dickenrichtung des Halbleiterwafers 1 bewegt, um den dicken Abschnitt 1a und das Trägermaterial 2 voneinander zu trennen.
  • Im obigen Schritt des Trennens des dicken Abschnitts 1a vom Trägermaterial 2 kann beispielsweise eine Vorrichtung zum Abtrennen des dicken Abschnitts, die in 7 gezeigt ist, verwendet werden.
  • Mit Bezug auf 7 wird ein Beispiel der Struktur der Vorrichtung zum Abtrennen des dicken Abschnitts beschrieben. Wie in 7 gezeigt, wird zuerst der Halbleiterwafer 1, der in den dicken Abschnitt 1a und den dünnen Abschnitt 1b unterteilt wurde, in einer Halbleiterwafer-Einführungseinheit 11 angeordnet, während er am Rahmen 3 montiert ist, wobei das Trägermaterial 2 dazwischen eingefügt ist. Der Halbleiterwafer wird zu einer Ausrichtungseinheit 12 transportiert, in der die Position des Wafers geprüft und eingestellt wird, und wird dann zu einer Einheit 13 zum Abtrennen des dicken Abschnitts transportiert. Die Einheit 13 zum Abtrennen des dicken Abschnitts führt die in 8 bis 10 dargestellten Schritte durch, wie vorstehend beschrieben. Der Halbleiterwafer, von dem der dicke Abschnitt in der Einheit 13 zum Abtrennen des dicken Abschnitts abgetrennt wurde, wird in einer Halbleiterwafer-Aufnahmeeinheit 14 aufgenommen.
  • Da die Verzerrung wie z. B. Falten im Trägermaterial 2 auftreten kann, ist es bevorzugt, einen Schritt zum Strecken des Trägermaterials 2 durchzuführen. Das Strecken des Trägermaterials 2, wie hier verwendet, bezieht sich auf das Korrigieren der Verzerrung wie z. B. Falten, die im Trägermaterial 2 aufgetreten ist, in einem solchen Grad, dass die Qualität des Zertrennens im nächsten Schritt nicht gesenkt wird.
  • In diesem Fall ist es bevorzugt, ein wärmeschrumpfbares Trägermaterial 2 zu verwenden. Wie in 11 gezeigt, wird ein Abschnitt des Trägermaterials 2, an dem die Verzerrung wie z. B. Falten aufgetreten ist, durch eine Warmluft-Zufuhreinheit 8 erhitzt. Durch Erhitzen des Trägermaterials 2, während die Rahmenhalteeinheit 6 und die Halteeinheit 5 des dünnen Abschnitts bewegt werden, so dass sie in derselben Ebene angeordnet werden, wird hier die Verzerrung wie z. B. Falten, die im Trägermaterial 2 aufgetreten ist, gestreckt, und nur der dünne Abschnitt 1b nach der Unterteilung ist am Rahmen 3 durch das Trägermaterial 2 montiert, wie in 12 gezeigt.
  • Folglich kann verhindert werden, dass das Messer mit dem Trägermaterial 2 während des Messerzertrennens in Kontakt kommt, wodurch eine Verringerung der Schneidleistung des Messers und eine Verringerung der Qualität des Zertrennprozesses, die durch die Anhaftung einer Klebstoffkomponente des Trägermaterials 2 an einem Vorderende des Messers verursacht werden, vermieden werden. Ferner kann eine Verringerung der Qualität des Vorgangs des Entfernens der zertrennten individuellen Halbleitervorrichtungen auch verhindert werden.
  • Mit erneutem Bezug auf 1 wird der dünne Abschnitt 1b, der durch das Trägermaterial 2 abgestützt ist, zertrennt (Schritt 104). In dieser Weise kann das Trägermaterial 2, das am Halbleiterwafer 1 in Schritt 102 befestigt wird, bis zum Schritt 104 verwendet werden. Dies beseitigt den Vorgang der erneuten Befestigung des Trägermaterials 2 zum Zertrennen am dünnen Abschnitt 1b nach der Unterteilung, wodurch das Reißen und Splittern des dünnen Abschnitts 1b verhindert werden. Da der dicke Abschnitt nicht zertrennt werden muss, kann überdies die Erzeugung eines unvollständig geschnittenen dicken Abschnitts oder das Schneiden des Trägermaterials 2 verhindert werden. Folglich kann eine Verringerung der Qualität des Zertrennprozesses verhindert werden. Dies kann wiederum eine Verringerung der Qualität der Halbleitervorrichtungen im Zertrennschritt und in einem Schritt zum Transportieren der individuellen Halbleitervorrichtungen verhindern.
  • Obwohl das Zertrennen im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform durch Messerzertrennen implementiert wird, kann das Zertrennen durch Laserzertrennen implementiert werden.
  • Obwohl ein Oberflächenschutzelement zum Schützen der Oberfläche des Halbleiterwafers in dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform nicht verwendet wird, kann ein Oberflächenschutzelement, das beispielsweise aus einem wasserlöslichen Material besteht und das vor dem Schritt des Montierens der Halbleitervorrichtungen entfernt werden kann, verwendet werden.
  • Wie vorstehend beschrieben, wird in dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Halbleiterwafer mit dem dicken Abschnitt und dem dünnen Abschnitt in den dicken Abschnitt und den dünnen Abschnitt unterteilt, bevor der dünne Abschnitt zertrennt wird, wodurch das Splittern des dicken Abschnitts verringert wird und die Qualität des Zertrennens verbessert wird. Ferner werden die Unterteilung in den dicken Abschnitt und den dünnen Abschnitt und das Zertrennen des dünnen Abschnitts unter Verwendung desselben Trägermaterials, das an der einen Oberfläche des Halbleiterwafers befestigt ist, durchgeführt, wodurch das Reißen und Splittern des dünnen Abschnitts unterdrückt werden.
  • (Zweite Ausführungsform)
  • Mit Bezug auf 13 und 14 wird eine zweite Ausführungsform der vorliegenden Erfindung beschrieben. Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten Ausführungsform ist grundsätzlich ähnlich zu jenem der ersten Ausführungsform und ist insofern unterschiedlich, als ein Schritt zum Verringern des Grades der Haftung des Trägermaterials 2 in einem Abschnitt, der mit dem dicken Abschnitt 1a in Kontakt steht, vor dem Schritt des Abtrennens des dicken Abschnitts 1a vom Trägermaterial 2 vorgesehen ist.
  • 13 und 14 stellen ein Beispiel des Trennschritts unter Verwendung eines Klebebandes dar, dessen Grad an Haftung verringert wird, wenn das Trägermaterial 2 mit Ultraviolettstrahlen bestrahlt wird. Ultraviolettstrahlen werden auf das Trägermaterial 2 in dem Abschnitt, der den dicken Abschnitt 1a abstützt, durch eine Ultraviolettbestrahlungsvorrichtung 9 von der Trägermaterialseite angewendet, um den Grad der Haftung zu verringern. Folglich kann der Schritt des Abtrennens des dicken Abschnitts in der ersten Ausführungsform leichter durchgeführt werden.
  • Die Ultraviolettstrahlen können angewendet werden, bevor oder nachdem der dicke Abschnitt 1a durch die Halteeinheit 7 des dicken Abschnitts gehalten wird. Alternativ kann der Grad der Haftung des Trägermaterials 2 in dem Abschnitt, der mit dem dicken Abschnitt 1a in Kontakt steht, unter Verwendung eines Trägermaterials 2, dessen Grad an Haftung durch einen anderen externen Faktor als Ultraviolettstrahlung verringert wird, und Durchführen eines Schritts zum Anwenden des externen Faktors vor dem Trennschritt verringert werden. Folglich kann der dicke Abschnitt 1a leicht abgetrennt werden und der Effekt ähnlich zu jenem der ersten Ausführungsform kann erwartet werden.
  • (Dritte Ausführungsform)
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird beschrieben. Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten Ausführungsform ist grundsätzlich ähnlich zu jenem der ersten Ausführungsform und ist insofern unterschiedlich, als der Schritt zum Zertrennen des dünnen Abschnitts durch Laserzertrennen implementiert wird.
  • Der Laserzertrennprozess ist in der Lage, einen Wafer in Chips mit verschiedenen Formen zu bearbeiten, indem der Laser ein/ausgeschaltet wird, und kann einen dünnen Abschnitt ohne Ausbilden eines dicken Abschnitts ausbilden. Folglich muss der dicke Abschnitt nicht vom Trägermaterial vor dem Zertrennen des dünnen Abschnitts in Schritt 104, der in 1 gezeigt ist, abgetrennt werden, sondern kann vom Trägermaterial mit Bezug auf 8 bis 10 vor dem Streckschritt abgetrennt werden. In der dritten Ausführungsform, in der Laserzertrennen in Schritt 104 verwendet wird, kann nämlich der Schritt des Trennens des dicken Abschnitts vom Trägermaterial vor oder nach dem Zertrennen des dünnen Abschnitts in Schritt 104 durchgeführt werden.
  • Wieder kann in dieser Ausführungsform ein Schritt zum Absorbieren der Verzerrung wie z. B. Falten nach dem Trennen des dicken Abschnitts 1a vom Trägermaterial 2 durchgeführt werden. Wenn der dicke Abschnitt 1a vom Trägermaterial 2 nach dem Laserzertrennen des dünnen Abschnitts 1b getrennt wird und der Schritt des Absorbierens der Verzerrung wie z. B. Falten durch Wärmeschrumpfen implementiert wird, kann hier ein Element mit einer Wärmeschrumpfungseigenschaft in einem solchen Grad, dass verhindert wird, dass ein Abstand zwischen den Elementen, der durch das Zertrennen erzeugt wird (d. h. eine Zertrennlinie), ungleichmäßig ist, für das Trägermaterial 2 ausgewählt werden. Folglich kann verhindert werden, dass die Zertrennlinie ungleichmäßig ist, wodurch eine Verringerung der Qualität des Vorgangs des Entfernens der zertrennten individuellen Halbleitervorrichtungen verhindert wird.
  • Ein Schritt zum Verringern des Grades an Haftung des Trägermaterials kann ferner wie in der zweiten Ausführungsform vorgesehen sein. Folglich kann der Effekt ähnlich zu jenem der zweiten Ausführungsform erwartet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-019379 A [0005]
    • JP 2010-093005 A [0007, 0010]
    • JP 2011-009341 A [0008, 0011]

Claims (8)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit den folgenden Schritten: Vorbereiten (101) eines Halbleiterwafers (1) mit einem dicken Abschnitt (1a) in einem äußeren Umfangsendabschnitt und einem dünnen Abschnitt (1b) in einem zentralen Abschnitt; Befestigen (102) eines Trägermaterials (2) an einer Oberfläche des Halbleiterwafers (1); Unterteilen (103) des Halbleiterwafers (1) in den dicken Abschnitt (1a) und den dünnen Abschnitt (1b) nach dem Befestigen des Trägermaterials (2); und Schneiden (104) des dünnen Abschnitts (1b) nach der Unterteilung, während der dünne Abschnitt (1b) durch das Trägermaterial (2) abgestützt wird.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass es ferner den Schritt des Trennens des dicken Abschnitts (1a) vom Trägermaterial (2) nach der Unterteilung umfasst.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Trägermaterial (2) ein Klebeband umfasst, und das Klebeband über dem dünnen Abschnitt (1b) und dem dicken Abschnitt (1a) befestigt wird.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass es ferner den Schritt des Streckens des Trägermaterials (2) nach dem Trennen des dicken Abschnitts (1a) vom Trägermaterial (2) umfasst.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der dicke Abschnitt (1a) abgetrennt wird, während er direkt gehalten wird.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der dicke Abschnitt (1a) durch Unterdruckadsorption gehalten wird.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der dicke Abschnitt (1a) durch elektromagnetische Adsorption gehalten wird.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass es ferner den Schritt des Verringerns eines Grades an Haftung des Klebebandes in einem Abschnitt, der mit dem dicken Abschnitt (1a) in Kontakt steht, vor dem Trennen des dicken Abschnitts (1a) vom Klebeband umfasst.
DE102012223093.9A 2012-02-02 2012-12-13 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102012223093B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012020829A JP5981154B2 (ja) 2012-02-02 2012-02-02 半導体装置の製造方法
JP2012-020829 2012-02-02

Publications (2)

Publication Number Publication Date
DE102012223093A1 true DE102012223093A1 (de) 2013-08-08
DE102012223093B4 DE102012223093B4 (de) 2018-11-29

Family

ID=48794707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012223093.9A Active DE102012223093B4 (de) 2012-02-02 2012-12-13 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8993413B2 (de)
JP (1) JP5981154B2 (de)
KR (1) KR101440393B1 (de)
CN (1) CN103295892B (de)
DE (1) DE102012223093B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
WO2015079489A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置の製造方法
DE112015006472T5 (de) * 2015-04-20 2017-12-28 Mitsubishi Electric Corporation Verfahren zum herstellen einer halbleiteranordnung
CN110476224B (zh) * 2017-04-07 2023-06-09 三菱电机株式会社 半导体的制造方法
JP2021027305A (ja) * 2019-08-09 2021-02-22 株式会社ディスコ プラズマエッチング装置
CN111799152A (zh) * 2020-07-20 2020-10-20 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2010093005A (ja) 2008-10-07 2010-04-22 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011009341A (ja) 2009-06-24 2011-01-13 Fuji Electric Systems Co Ltd 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521128A (en) * 1967-08-02 1970-07-21 Rca Corp Microminiature electrical component having integral indexing means
US5714029A (en) * 1984-03-12 1998-02-03 Nitto Electric Industrial Co., Ltd. Process for working a semiconductor wafer
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
JP3538070B2 (ja) 1999-07-08 2004-06-14 株式会社東芝 半導体装置の製造方法
JP2001035817A (ja) * 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
KR100480628B1 (ko) 2002-11-11 2005-03-31 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
US7552528B2 (en) * 2004-05-24 2009-06-30 Panasonic Corporation Wafer expanding device, component feeder, and expanding method for wafer sheet
US7608523B2 (en) * 2005-08-26 2009-10-27 Disco Corporation Wafer processing method and adhesive tape used in the wafer processing method
US20070153453A1 (en) * 2006-01-05 2007-07-05 Applied Materials, Inc. Fully conductive pad for electrochemical mechanical processing
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP5354149B2 (ja) * 2008-04-08 2013-11-27 株式会社東京精密 エキスパンド方法
JP2009289809A (ja) * 2008-05-27 2009-12-10 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2010062375A (ja) 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5378780B2 (ja) * 2008-12-19 2013-12-25 株式会社ディスコ テープ拡張方法およびテープ拡張装置
JP5487621B2 (ja) * 2009-01-05 2014-05-07 株式会社ニコン 半導体装置の製造方法及び半導体製造装置
JP5171764B2 (ja) * 2009-09-03 2013-03-27 株式会社沖データ 半導体複合装置の製造方法
JP5523033B2 (ja) * 2009-09-14 2014-06-18 株式会社ディスコ ウエーハの加工方法及び環状凸部除去装置
JP5346773B2 (ja) * 2009-10-30 2013-11-20 リンテック株式会社 半導体ウェハの凸部除去装置および除去方法
JP5651362B2 (ja) * 2010-03-29 2015-01-14 リンテック株式会社 ダイシング装置およびダイシング方法
JP2011222843A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2010093005A (ja) 2008-10-07 2010-04-22 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011009341A (ja) 2009-06-24 2011-01-13 Fuji Electric Systems Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103295892B (zh) 2016-03-23
DE102012223093B4 (de) 2018-11-29
JP2013161863A (ja) 2013-08-19
US20130203241A1 (en) 2013-08-08
KR20130089590A (ko) 2013-08-12
CN103295892A (zh) 2013-09-11
JP5981154B2 (ja) 2016-08-31
KR101440393B1 (ko) 2014-09-15
US8993413B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
DE102012223093B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE102013205126B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102015002542B4 (de) Waferteilungsverfahren
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102011002546A1 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016222005B4 (de) Verfahren der Fertigung einer Halbleitervorrichtung
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE102014215187A1 (de) Verfahren zum Bearbeiten eines geschichteten Wafers
EP0999583A2 (de) Stabilisierung eines Substrats mittels Trägerelement
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
DE102016109693B4 (de) Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
DE102019201438B4 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
DE112013007641B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102020103732B4 (de) Verfahren mit mechanischem Dicing-Prozess zur Herstellung von MEMS-Bauelementen
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
DE102011107598B4 (de) Mobiler Halter für wenigstens einen Wafer und Herstellungsverfahren
DE102019214897A1 (de) Diamantsubstratherstellungsverfahren
DE102014213433A1 (de) Harzblattanbringverfahren
DE10391795B4 (de) Verfahren zum Bearbeiten und Zerteilen eines Halbleiterwafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final