CN103295892B - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN103295892B CN103295892B CN201310040271.5A CN201310040271A CN103295892B CN 103295892 B CN103295892 B CN 103295892B CN 201310040271 A CN201310040271 A CN 201310040271A CN 103295892 B CN103295892 B CN 103295892B
- Authority
- CN
- China
- Prior art keywords
- thinner wall
- heavy section
- section
- support component
- wall section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 46
- 230000011218 segmentation Effects 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims description 42
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 230000007423 decrease Effects 0.000 description 8
- 238000003698 laser cutting Methods 0.000 description 6
- 238000000227 grinding Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
半导体装置的制造方法具备：准备在外周端部具有厚壁部（1a）、在中央部具有薄壁部（1b）的半导体晶圆（1）的工序（101）；在半导体晶圆（1）的一个面安装支撑部件（2）的工序（102）；将半导体晶圆（1）分割成厚壁部（1a）与薄壁部（1b）的工序（103）；以及在该分割后在用支撑部件（2）支撑薄壁部（1b）的状态下切断薄壁部（1b）的工序（104）。
Description
技术领域
本发明涉及半导体装置的制造方法，更详细而言，涉及使用具有厚度薄的薄壁部的晶圆的、半导体装置的制造方法。
背景技术
在半导体装置的制造方法中，近年来，存在对于使用薄壁化的晶圆的需求。在LSI中，为了达到采用3维安装等的封装件的高密度化，薄壁化进展到在工艺完成时的晶圆厚度达到10μm左右。
另外，在IGBT（InsulatedGateBipolarTransistor：绝缘栅双极晶体管）、MOSFET（Metal－Oxide－SemiconductorField－EffectTransistor：金属氧化物半导体场效应晶体管）之类的功率器件中，对于作为产业用电机、汽车用电机等的逆变器电路、各种电源装置的电力转换用半导体开关的用途，为了改善以导通特性等为代表的通电特性，进行将半导体衬底加工成较薄的工作。近年来，为了改善成本方面及特性方面，基于利用FZ（FloatingZone）法制作的晶圆材料，使用薄壁化到50μm左右的极薄晶圆工艺来制造半导体装置。
一般地，晶圆的薄壁化适用为了去除因采用背面研磨或抛光的研磨以及机械研磨而产生的加工应变的湿法蚀刻或干法蚀刻，其后，进行电极形成，电极形成利用对背面侧的离子注入、采用热处理的扩散层形成、溅射法等。在这样的状况下，在晶圆的背面加工时的晶圆破裂的产生频率变高。
因此，关于晶圆的薄壁化，近年来提出了如下的加工方法：将晶圆外周部保留为较厚，而仅将晶圆中心部加工为较薄（日本特开2007－19379号公报）。这样，通过使用形成了作为具有厚壁部与薄壁部的构造的肋构造的带肋晶圆，大幅度地缓解了晶圆的翘曲，工艺装置的晶圆输送变得容易，并且在进行晶圆的处置时，能够大幅提高晶圆的强度，降低晶圆的破裂、缺陷。
在晶圆工艺中，这样的带肋晶圆存在晶圆的翘曲、强度提高这一效果。另一方面，在通过切割芯片进行单片化时，在相同晶圆面内存在厚度不同的部分，因而按照被薄壁化的器件区域进行切割，则肋部的切割深度变得不充分，切割的加工质量下降。另外，由于因肋部引起的阶梯差，在肋部附近，切割带的粘贴变得不充分，所以存在切割的加工精度下降的问题。
例如，在日本特开2010－93005号公报中，提出了这样的方法：在将带肋晶圆粘贴到切割带后，从器件表面侧按照被薄壁化的器件区域进行切割，在展开切割带后，仅对装入有半导体装置的芯片进行拾取。
因此，例如，在日本特开2011－9341号公报中，为了应对这样的问题，提出了以下的方法：向带肋晶圆的凹部填充抗蚀剂，在利用切割去除肋部后，利用湿法蚀刻等去除抗蚀剂，并粘贴到切割带。
发明内容
然而，在切割具有厚壁部和薄壁部的晶圆的上述2个方法中，分别存在下述那样的成品率下降的因素。
如日本特开2010－93005号公报记载的那样，在具有厚壁部与薄壁部的状态下以相同条件切割晶圆整个面时，在采用适于薄壁部的条件的情况下，厚壁部未完全切断。该未完全切断的厚壁部在展开时被分割，因而此时在晶圆中产生缺陷或因缺陷引起的异物附着到单片化的半导体装置上。即使让晶圆表面朝下而进行展开，也难以抑制缺陷。另一方面，在采用适于厚壁部的条件的情况下，在薄壁部中切割带被同时切断，切割加工质量下降，其后分割成一个个半导体装置的处置变得越来越难。
在日本特开2011－9341号公报所记载的、在去除厚壁部后进行切割的方法中，在去除厚壁部而仅将薄壁部保持在表面保护带后，去除背面的抗蚀剂，粘贴切割带并进行切割，因而在这些厚壁部去除后的工序中，晶圆破裂、缺陷的产生风险变高。
本发明是为了解决如上所述的课题而做出的。本发明的主要目的在于，提供能够提高具有厚壁部与薄壁部的半导体晶圆的切割后的半导体装置的质量的、半导体装置的制造方法。
本发明的半导体装置的制造方法具备：准备在外周端部具有厚壁部、在中央部具有薄壁部的半导体晶圆的工序；在半导体晶圆的一个面安装支撑部件的工序；将半导体晶圆分割成厚壁部与薄壁部的工序；以及在该分割后用支撑部件支撑薄壁部的状态下切断薄壁部的工序。
在本发明的半导体装置的制造方法中，在分割半导体晶圆的厚壁部与薄壁部后切割薄壁部，因而能够抑制切割质量的下降。另外，在将支撑部件安装于半导体晶圆的一个面的状态下进行厚壁部与薄壁部的分割以及薄壁部的切割，因而能够抑制薄壁部的破裂、缺陷。因此能够提高切割后的半导体晶圆的质量。
本发明的上述及其他目的、特征、方面及优点，根据与附图关联而理解的、关于本发明的以下详细说明而变得显而易见。
附图说明
图1是示出本发明的实施方式1的半导体装置的制造方法的工序流程的图。
图2是示出在半导体晶圆形成厚壁部与薄壁部的方法的一个例子的部分截面图。
图3是示出在半导体晶圆形成厚壁部与薄壁部的方法的一个例子的部分截面图。
图4是示出在半导体晶圆安装支撑部件的状态的截面图。
图5是示出分割半导体晶圆的厚壁部与薄壁部后的状态的截面图。
图6是图4所示的半导体晶圆的平面图。
图7是能在本发明的实施方式1的半导体装置的制造方法中使用的厚壁部分离装置的一个例子。
图8是用于说明厚壁部分离工序的一个例子的截面图。
图9是用于说明厚壁部分离工序的一个例子的截面图。
图10是用于说明厚壁部分离工序的一个例子的截面图。
图11是用于说明使支撑部件伸展的工序的一个例子的截面图。
图12是用于说明使支撑部件伸展的工序的一个例子的截面图。
图13是用于说明厚壁部分离工序的其他例子的截面图。
图14是用于说明厚壁部分离工序的其他例子的截面图。
具体实施方式
以下，基于附图来说明本发明的实施方式。此外，在以下的附图中，在相同或相当的部分标记相同的参照标号，而不重复其说明。
（实施方式1）
最初，参照图1，说明本实施方式中的半导体装置的制造方法的概略流程。首先，在步骤101中，准备半导体晶圆，该半导体晶圆具有厚壁部，以及形成了半导体元件、布线的薄壁部。接着，在步骤102中，将支撑部件安装在位于半导体晶圆的主表面的相反侧的背面。其后，在步骤103中，在被支撑部件支撑的状态下将半导体晶圆分割成厚壁部与薄壁部。在分割后，在步骤104中，在由支撑部件支撑的状态下将形成了半导体元件、布线的薄壁部单片化为一个个半导体装置。
由此，在步骤102中安装于半导体晶圆1的支撑部件2，能够使用到步骤104，因而能够省略对于分割后的薄壁部1b再次安装切割用的支撑部件2的操作，能够抑制薄壁部1b的破裂、缺陷。进而能够实现切割质量的提高。
以下，在图1所示的各步骤中，参照附图进行说明。首先，使用图2和图3，说明准备在外周部具有厚壁部、在中央部具有薄壁部的半导体晶圆的工序（步骤101）。例如，在半导体晶圆1的主表面的中央部形成半导体元件、布线等后，在半导体晶圆1的主表面安装第1保护带2a，将位于半导体晶圆1的主表面的相反侧的、背面的中央部磨削加工到成为既定的厚度。由此，未实施磨削加工的部分成为厚壁部，而实施磨削加工的部分成为薄壁部，形成具有厚壁部与薄壁部的半导体晶圆。
进而，在半导体晶圆的外周部形成厚壁部、在中央部形成薄壁部后，根据需要，在半导体晶圆1的背面，为了去除加工应变，也可使用包含氢氟酸和硝酸的混合酸实施湿法蚀刻。另外，对于背面，适当地实施用于形成杂质扩散层的离子注入处理或激光退火处理、清洗处理、用于电极形成的金属溅射或蒸镀处理等。由此，准备在外周部具有厚壁部、在中央部具有形成了半导体装置的薄壁部的半导体晶圆。
接着，参照图4，在半导体晶圆1的背面安装支撑具有厚壁部1a与薄壁部1b的半导体晶圆1的支撑部件2（步骤102）。
利用支撑部件2将具有厚壁部1a以及形成了半导体元件的薄壁部1b的半导体晶圆1装配于框3。此时，支撑部件2在半导体晶圆1的背面从薄壁部1b跨过厚壁部1a而安装。在将支撑部件2安装于背面的情况下，通过从厚壁部1a的侧面跨过底面而安装，在进行其后的厚壁部1a与薄壁部1b的分割时，能够抑制碎屑等的异常的产生。
作为支撑部件2，能够采用包含具有粘着性与伸缩性的部件的任意的原材料。例如，能够采用具有热收缩性的粘着带。
接着，参照图5，以不切断支撑部件2的方式沿分割部4分割厚壁部1a与薄壁部1b（步骤103）。能够利用刀片切割或激光切割来实施分割。分割部4的位置如下地决定，使得形成了半导体元件的区域最大限度地保留在薄壁部1b上，且分割后的薄壁部1b不含有厚壁部1a。因此，如图5所示那样，存在分割后的厚壁部1a中含有薄壁部1b的情况。
图6是沿着分割部4分割厚壁部与薄壁部前的半导体晶圆1的平面图。在中央部形成了一个个半导体装置10的半导体晶圆1利用支撑部件2装配于框3，并被沿着分割部4分割。
如上所述，分割厚壁部与薄壁部后，如图8～图10所示那样，也可从支撑部件2分离厚壁部1a。
若在切割薄壁部1b后的展开工序之前进行分离，虽然能够避免未完全切断的厚壁部1a在展开时发生缺陷这一问题，但在用刀片切割进行薄壁部1b的切割工序的情况下，优选在刀片切割前分离厚壁部1a。通过这样做，在薄壁部1b的切割工序时，无需利用刀片切削厚壁部1a，在厚壁部1a不会产生槽、切削屑、毛刺等。因此，在切割后将厚壁部1a从支撑部件2分离时，能够防止厚壁部保持部7的保持力的下降、切削屑等飞散到薄壁部1b的表面等情况。
为了从支撑部件2分离厚壁部1a，例如如图8所示那样，首先利用薄壁部保持部5隔着支撑部件2保持薄壁部1b，利用框保持部6隔着支撑部件2保持框3。
接着，参照图9，使厚壁部保持部7与厚壁部1a接触，利用真空吸附、静电吸附进行保持。其后，参照图10，通过使厚壁部保持部7，以及薄壁部保持部5和框保持部6沿半导体晶圆1的厚度方向相对地移动，分离厚壁部1a与支撑部件2。
在将上述的厚壁部1a从支撑部件2分离的工序中，例如能够使用图7所示的厚壁部分离装置。
这里参照图7说明厚壁部分离装置的结构例。首先，将如图6所示那样经由支撑部件装配于框的、分割工序后的半导体晶圆设置在半导体晶圆投入部11。将该半导体晶圆向对准部12输送并进行晶圆位置的确认及调整后，输送到厚壁部分离部13。在厚壁部分离部13实施的工序是图8～图10所示的工序，如上所述。在厚壁部分离部13分离了厚壁部的半导体晶圆，容纳于厚壁部分离完毕半导体晶圆容纳部14。
这里，由于有在支撑部件2产生皱折等的变形的情况，所以优选进行使支撑部件2伸展的工序。此外，使支撑部件2伸展，是指将在支撑部件2产生的皱折等的变形修复到不导致作为下一工序的切割工序的质量下降的程度。
在该情况下，优选使用具有热收缩性的支撑部件2。如图11所示，利用暖风供给部8对产生了皱折等的变形的部分的支撑部件2进行升温。此时，通过使框保持部6和薄壁部保持部5以位于相同平面上的方式移动并对支撑部件2进行升温，在支撑部件2产生的皱折等的变形伸展，如图12所示，只有分割后的薄壁部1b成为通过支撑部件2装配于框3的状态。
由此，能够避免在刀片切割时刀片与支撑部件2接触，能够防止在刀片前端附着支撑部件2的粘着成分而引起的、刀片的切削性能下降或切割加工质量的下降。另外，能够防止取出单个化的一个个半导体装置时的操作质量的下降。
这里再次参照图1，切割被支撑部件2支撑的状态下的薄壁部1b（步骤104）。这样，能够将在步骤102安装于半导体晶圆1的支撑部件2使用到步骤104。因此，能够省略对分割后的薄壁部1b再安装切割用的支撑部件2的操作，能够抑制薄壁部1b的破裂、缺陷。而且因为不需要切割厚壁部，所以能够避免产生未完全切断的厚壁部或切断支撑部件2的情况。其结果是，能够抑制切割加工的质量下降。这与在切割工序及输送一个个半导体装置的工序中抑制半导体装置的质量的下降相关联。
在本实施方式1的半导体装置的制造方法中，利用刀片切割实施切割，但也可利用激光切割来实施。
此外，在本实施方式的半导体装置的制造方法中，未使用保护半导体晶圆的表面的表面保护部件，但只要是在半导体装置的安装工序前能去除的部件，例如是由水溶性的材料构成的表面保护部件等，也可以采用。
如以上那样，本实施方式1的半导体装置的制造方法通过对具有厚壁部与薄壁部的半导体晶圆在分割厚壁部与薄壁部后实施薄壁部的切割，能够抑制厚壁部的缺陷并提高切割质量。另外，使用安装于半导体晶圆的一个面的相同的支撑部件进行厚壁部与薄壁部的分割以及薄壁部的切割，所以能够抑制薄壁部的破裂、缺陷。
（实施方式2）
接着，参照图13与图14对本发明的实施方式2进行说明。本实施方式的半导体装置的制造方法具备基本上与实施方式1同样的结构，但在如下一点不同：在从支撑部件2分离厚壁部1a的工序之前具备使与厚壁部1a相接的部分中的支撑部件2的粘着力下降的工序。
在图13与图14的例子中，说明在支撑部件2采用因紫外线照射而粘着力下降的粘着带时的分离工序。对于支撑厚壁部1a的部分中的支撑部件2，从支撑部件侧利用紫外线照射装置9照射紫外线，使粘着力下降。由此，能够更容易地实施实施方式1中的厚壁部分离工序。
此外，紫外线照射可以在利用厚壁部保持部7保持厚壁部1a前实施，也可在其后实施。另外，不限于紫外线照射，也可采用因外界因素而粘着力下降的支撑部件2，通过在分离工序前实施施加外界因素的工序，使与厚壁部1a相接的部分中的支撑部件2的粘着力下降。由此，使厚壁部1a的分离变容易，并且能够期待与实施方式1同样的效果。
（实施方式3）
接着，对本发明的实施方式3进行说明。本实施方式的半导体装置的制造方法具备基本上与实施方式1同样的结构，但在利用激光切割实施薄壁部的切割工序这点上不同。
在激光切割中，利用激光的开启/关闭能加工成各种各样的形状，能够在不对厚壁部进行加工的情况下对薄壁部进行加工。因此，也可不在图1所示的步骤104的薄壁部的切割工序之前将厚壁部从支撑部件分离，而可在展开工序前，参照图8～图10，将厚壁部从支撑部件分离。就是说在步骤104中使用激光切割的本实施方式3中，在步骤104的薄壁部的切割前后的任一情况下实施将厚壁部从支撑部件分离的工序即可。
在本实施方式中，在将厚壁部1a从支撑部件2分离后，能够进行吸收皱折等的变形的工序。此时，在薄壁部1b的激光切割后，利用支撑部件2分离厚壁部1a，在作为吸收皱折等的变形的工序而实施热收缩工序的情况下，支撑部件2选择具有不使因切割产生的元件间的距离（所谓的切割线）变得不均匀的程度的热伸缩性的部件即可。由此，能够抑制切割线变得不均匀，并抑制取出单个化的一个个半导体装置时的操作质量的下降。
进一步，与实施方式2同样，也可具备使支撑部件的粘着力下降的工序。由此能够期待与实施方式2同样的效果。
详细地说明并示出了本发明，但这仅为了例示而非限定，可明确理解的是，根据附加的权利要求书解释发明的范围。
Claims (6)
1.一种半导体装置的制造方法，其中具备：
准备在外周端部具有厚壁部、在中央部具有薄壁部的半导体晶圆的工序；
在所述半导体晶圆的一个面安装支撑部件的工序；
在安装所述支撑部件后将所述半导体晶圆分割成所述厚壁部与所述薄壁部的工序；以及
在所述分割后用所述支撑部件支撑所述薄壁部的状态下切断所述薄壁部的工序，
该制造方法还具备在所述分割后从所述支撑部件分离所述厚壁部的工序、以及在将所述厚壁部从所述支撑部件分离后使所述支撑部件伸展的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中
所述支撑部件含有粘着带，
所述粘着带从所述薄壁部跨过所述厚壁部而粘贴。
3.根据权利要求1所述的半导体装置的制造方法，直接保持所述厚壁部而分离。
4.根据权利要求3所述的半导体装置的制造方法，通过进行真空吸附来保持所述厚壁部。
5.根据权利要求3所述的半导体装置的制造方法，通过进行静电吸附来保持所述厚壁部。
6.根据权利要求2所述的半导体装置的制造方法，其中具备：在将所述厚壁部从所述粘着带分离前，使与所述厚壁部相接的部分中的所述粘着带的粘着力下降的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012020829A JP5981154B2 (ja) | 2012-02-02 | 2012-02-02 | 半導体装置の製造方法 |
| JP2012-020829 | 2012-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103295892A CN103295892A (zh) | 2013-09-11 |
| CN103295892B true CN103295892B (zh) | 2016-03-23 |
Family
ID=48794707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310040271.5A Active CN103295892B (zh) | 2012-02-02 | 2013-02-01 | 半导体装置的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8993413B2 (zh) |
| JP (1) | JP5981154B2 (zh) |
| KR (1) | KR101440393B1 (zh) |
| CN (1) | CN103295892B (zh) |
| DE (1) | DE102012223093B4 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5772092B2 (ja) * | 2011-03-11 | 2015-09-02 | 富士電機株式会社 | 半導体製造方法および半導体製造装置 |
| JP5895676B2 (ja) * | 2012-04-09 | 2016-03-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN105765701B (zh) * | 2013-11-26 | 2018-09-28 | 三菱电机株式会社 | 半导体装置的制造方法 |
| JP6332556B2 (ja) * | 2015-04-20 | 2018-05-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2018185932A1 (ja) * | 2017-04-07 | 2018-10-11 | 三菱電機株式会社 | 半導体の製造方法 |
| JP2021027305A (ja) * | 2019-08-09 | 2021-02-22 | 株式会社ディスコ | プラズマエッチング装置 |
| CN111799152B (zh) * | 2020-07-20 | 2024-05-28 | 绍兴同芯成集成电路有限公司 | 一种晶圆双面金属工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3521128A (en) * | 1967-08-02 | 1970-07-21 | Rca Corp | Microminiature electrical component having integral indexing means |
| CN1499579A (zh) * | 2002-10-25 | 2004-05-26 | ��ʽ���������Ƽ� | 半导体电路器件的制造方法 |
| JP2010093005A (ja) * | 2008-10-07 | 2010-04-22 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714029A (en) * | 1984-03-12 | 1998-02-03 | Nitto Electric Industrial Co., Ltd. | Process for working a semiconductor wafer |
| KR100278137B1 (ko) * | 1997-09-04 | 2001-01-15 | 가나이 쓰도무 | 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법 |
| JP3538070B2 (ja) | 1999-07-08 | 2004-06-14 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2001035817A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| JP2004146727A (ja) * | 2002-10-28 | 2004-05-20 | Tokyo Seimitsu Co Ltd | ウェーハの搬送方法 |
| KR100480628B1 (ko) | 2002-11-11 | 2005-03-31 | 삼성전자주식회사 | 에어 블로잉을 이용한 칩 픽업 방법 및 장치 |
| US7552528B2 (en) * | 2004-05-24 | 2009-06-30 | Panasonic Corporation | Wafer expanding device, component feeder, and expanding method for wafer sheet |
| JP2007019379A (ja) | 2005-07-11 | 2007-01-25 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| US7608523B2 (en) * | 2005-08-26 | 2009-10-27 | Disco Corporation | Wafer processing method and adhesive tape used in the wafer processing method |
| US20070153453A1 (en) * | 2006-01-05 | 2007-07-05 | Applied Materials, Inc. | Fully conductive pad for electrochemical mechanical processing |
| US20080242052A1 (en) * | 2007-03-30 | 2008-10-02 | Tao Feng | Method of forming ultra thin chips of power devices |
| JP5354149B2 (ja) * | 2008-04-08 | 2013-11-27 | 株式会社東京精密 | エキスパンド方法 |
| JP2009289809A (ja) * | 2008-05-27 | 2009-12-10 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2010062375A (ja) | 2008-09-04 | 2010-03-18 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP5378780B2 (ja) * | 2008-12-19 | 2013-12-25 | 株式会社ディスコ | テープ拡張方法およびテープ拡張装置 |
| JP5487621B2 (ja) * | 2009-01-05 | 2014-05-07 | 株式会社ニコン | 半導体装置の製造方法及び半導体製造装置 |
| JP5471064B2 (ja) | 2009-06-24 | 2014-04-16 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5171764B2 (ja) * | 2009-09-03 | 2013-03-27 | 株式会社沖データ | 半導体複合装置の製造方法 |
| JP5523033B2 (ja) * | 2009-09-14 | 2014-06-18 | 株式会社ディスコ | ウエーハの加工方法及び環状凸部除去装置 |
| JP5346773B2 (ja) * | 2009-10-30 | 2013-11-20 | リンテック株式会社 | 半導体ウェハの凸部除去装置および除去方法 |
| JP5651362B2 (ja) * | 2010-03-29 | 2015-01-14 | リンテック株式会社 | ダイシング装置およびダイシング方法 |
| JP2011222843A (ja) * | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2012
- 2012-02-02 JP JP2012020829A patent/JP5981154B2/ja active Active
- 2012-12-07 US US13/708,358 patent/US8993413B2/en active Active
- 2012-12-13 DE DE102012223093.9A patent/DE102012223093B4/de active Active
-
2013
- 2013-01-25 KR KR1020130008382A patent/KR101440393B1/ko active IP Right Grant
- 2013-02-01 CN CN201310040271.5A patent/CN103295892B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3521128A (en) * | 1967-08-02 | 1970-07-21 | Rca Corp | Microminiature electrical component having integral indexing means |
| CN1499579A (zh) * | 2002-10-25 | 2004-05-26 | ��ʽ���������Ƽ� | 半导体电路器件的制造方法 |
| JP2010093005A (ja) * | 2008-10-07 | 2010-04-22 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130089590A (ko) | 2013-08-12 |
| JP2013161863A (ja) | 2013-08-19 |
| KR101440393B1 (ko) | 2014-09-15 |
| US20130203241A1 (en) | 2013-08-08 |
| DE102012223093B4 (de) | 2018-11-29 |
| US8993413B2 (en) | 2015-03-31 |
| DE102012223093A1 (de) | 2013-08-08 |
| JP5981154B2 (ja) | 2016-08-31 |
| CN103295892A (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295892B (zh) | 半导体装置的制造方法 | |
| TWI609418B (zh) | 半導體元件之製造方法以及晶圓安裝裝置 | |
| CN103358410B (zh) | 半导体装置的制造方法 | |
| CN1269192C (zh) | 半导体器件的制造方法和半导体器件的制造设备 | |
| JP3612317B2 (ja) | 半導体装置の製造方法 | |
| US8809166B2 (en) | High die strength semiconductor wafer processing method and system | |
| WO2014188879A1 (ja) | 半導体装置の製造方法 | |
| CN1292455C (zh) | 半导体器件及其制造方法 | |
| KR101823851B1 (ko) | 반도체 장치의 제조 방법 | |
| TWI824140B (zh) | 元件晶片之製造方法 | |
| JP4198966B2 (ja) | 半導体装置の製造方法 | |
| CN106992122A (zh) | 半导体装置的制造方法 | |
| JP6257979B2 (ja) | ウェーハの分割方法 | |
| KR102590744B1 (ko) | 기판을 제조하는 방법 및 기판을 제조하기 위한 시스템 | |
| JP2008034875A (ja) | 半導体装置及びその製造方法 | |
| KR20150104041A (ko) | 가공 방법 | |
| KR20230051958A (ko) | 잉곳 지지용 빔 및 이를 포함하는 와이어 쏘우와 웨이퍼의 낱장분리장치 | |
| CN117637459A (zh) | 一种晶圆混合切割方法 | |
| JP2004282037A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |