CN1292455C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1292455C CN1292455C CNB2004100347579A CN200410034757A CN1292455C CN 1292455 C CN1292455 C CN 1292455C CN B2004100347579 A CNB2004100347579 A CN B2004100347579A CN 200410034757 A CN200410034757 A CN 200410034757A CN 1292455 C CN1292455 C CN 1292455C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor device
- back side
- semiconductor wafer
- device described
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 178
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 52
- 238000000227 grinding Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 7
- 238000003754 machining Methods 0.000 claims description 5
- 238000001311 chemical methods and process Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 25
- 239000012634 fragment Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 230000033228 biological regulation Effects 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000007767 bonding agent Substances 0.000 description 3
- 229910001651 emery Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明的课题在于提供在抗折强度方面优良的半导体器件及其制造方法。半导体芯片(1)具备：具有形成了半导体元件的主表面(1MS)、背面(1RS)和4个侧面(1SA～1SD)的基板；在侧面(1SA～1SD)的至少一个底部上形成的缺口(S)；以及在该缺口(S)的侧面(Ss)与基板的背面(1RS)交叉的边缘部分上设置的曲面(R)。
Description
技术领域
本发明涉及半导体器件及其制造方法，例如涉及在抗折强度方面优良的半导体芯片的形状及其制造方法。
背景技术
在半导体器件的制造工序中包含在元件形成后为了将半导体晶片分成各个芯片而使用刀片等切割半导体晶片的切割加工的工序。
作为第1现有例，一边参照图30～图37，一边说明现有技术的切割加工工序。再有，在以下的各图中，对同一部分附以同一参照号码，适当地省略其说明。
首先，如图30中所示，在半导体晶片W的元件形成面(以下，称为主表面)100MS上粘贴了保护带PT后，如图31中所示，利用采用了砂轮210等的机械研磨或刻蚀研磨半导体晶片W的背面以达到规定的厚度。再有，在本申请的说明书中，「刻蚀」不仅作为表示化学加工的术语来使用，而且也作为由化学机械加工进行的研磨(CMP：化学机械抛光)的术语来使用。
其次，在半导体晶片W的背面一侧粘贴切割带DT并安装到晶片环WR上后，如图32中所示，使被加工品表面背面反转，剥离主表面100MS的保护带PT。接着，如图33中所示，通过从半导体晶片W的主表面100MS起使用刀片BD等根据半导体芯片的尺寸沿在主表面100MS上设置的切割线进行切割，如图34中所示，将半导体晶片W分成各个芯片。利用在半导体晶片W的背面一侧粘贴的切割带DT来防止分成各个芯片后半导体芯片发生飞溅的情况。
在上述的切割加工方法中，由于分成各个芯片的切割的缘故，在半导体芯片的背面与侧面交叉的边缘部分上常常发生因机械切割引起的芯片缺陷(碎片)。例如如图35的立体图中所示，在半导体芯片100的侧面100SA～100SD与背面100RS交叉的边缘部分上发生多个碎片CP，其尺寸在约1μm～约60μm的范围内，平均来说约为20μm。
图36是从切割带DT取下半导体芯片100之前在图34的箭头AR90的方向上从其背面一侧拍摄的照片，此外，图37是从图35的箭头AR100拍摄侧面100SA与背面100RS的交叉部的照片。图37清晰地示出了碎片100CP的发生。
这样的碎片对半导体元件的抗折强度(弯曲强度)有很大的影响，在封装半导体元件用的组装工序等中使不良情况发生，使最终的制品成品率下降。
为了防止上述的碎片，已提出了在沿切割线预先形成了防止碎片用的槽后通过沿该槽切割半导体晶片在槽的内部留下碎片以减小对晶片表面的影响的技术(例如专利文献1)。
【专利文献1】
日本特开2003-100666号公报
但是，由于在专利文献1中公开的第2现有例的切割加工的工序不是使碎片本身消失的技术，故即使能减小对晶片表面的影响，例如如图38和图39的照片中所示，也存在依然发生碎片150CP的问题。
发明内容
本发明是鉴于上述的情况而进行的，其目的在于提供在抗折强度方面优良且进一步提高了最终制品的集成度的半导体器件及其制造方法。
本发明利用以下的手段来谋求上述课题的解决。
即，按照本发明，提供具备下述部分的半导体器件：具有主表面、背面和4个侧面的衬底；在上述衬底的主表面上形成的半导体元件；在上述衬底的侧面的至少一个底部上形成的缺口；以及在上述缺口的侧面与上述衬底的背面交叉的部分上设置的曲面，该曲面具有0.5μm～50μm的曲率半径。
此外，按照本发明，提供具备下述工序的半导体器件的制造方法：在主表面上形成了半导体元件的半导体晶片的背面上沿切割线形成具有与最终的芯片的厚度对应的深度的槽的工序；将上述半导体晶片从上述背面一侧起研磨至留下上述槽的程度的研磨工序；以及从上述半导体晶片的主表面一侧沿上述切割线切割上述半导体晶片以便将上述半导体晶片分成各个芯片的个片化工序。
附图说明
图1是示出与本发明有关的半导体器件的第1实施例的立体图。
图2是说明图1中示出的半导体芯片的曲面的曲率半径的合适的数值范围的图。
图3是图1中示出的半导体芯片的制造方法的说明图。
图4是图1中示出的半导体芯片的制造方法的说明图。
图5是图1中示出的半导体芯片的制造方法的说明图。
图6是示出在半导体晶片的背面一侧形成的槽的另一例的剖面图。
图7是图1中示出的半导体芯片的制造方法的说明图。
图8是图1中示出的半导体芯片的制造方法的说明图。
图9是图1中示出的半导体芯片的制造方法的说明图。
图10是图1中示出的半导体芯片的制造方法的说明图。
图11是图1中示出的半导体芯片的制造方法的说明图。
图12是图1中示出的半导体芯片的制造方法的说明图。
图13是图1中示出的半导体芯片的制造方法的说明图。
图14是更具体地示出图1中示出的半导体芯片的主要部分的侧面图。
图15是从图13的箭头的方向拍摄了图13中进行了个片化的半导体晶片的照片的一例。
图16是从图1的箭头的方向拍摄了图1中示出的半导体芯片的照片的一例。
图17是以与现有例的对比示出图1中示出的半导体芯片的抗折强度与不良的累计发生率的关系的曲线图。
图18是示出与本发明有关的半导体器件的第3实施例的立体图。
图19是图18中示出的半导体芯片的制造方法的说明图。
图20是图18中示出的半导体芯片的制造方法的说明图。
图21是图18中示出的半导体芯片的制造方法的说明图。
图22是图18中示出的半导体芯片的制造方法的说明图。
图23是更具体地示出图18中示出的半导体芯片的主要部分的侧面图。
图24是示出与本发明有关的半导体器件的第3实施例的立体图。
图25是图24中示出的半导体芯片的制造方法的说明图。
图26是图24中示出的半导体芯片的制造方法的说明图。
图27是图24中示出的半导体芯片的制造方法的说明图。
图28是图24中示出的半导体芯片的制造方法的说明图。
图29是更具体地示出图24中示出的半导体芯片的主要部分的侧面图。
图30是现有技术的切割加工方法的一例的说明图。
图31是现有技术的切割加工方法的一例的说明图。
图32是现有技术的切割加工方法的一例的说明图。
图33是现有技术的切割加工方法的一例的说明图。
图34是现有技术的切割加工方法的一例的说明图。
图35是利用图30至图34中示出的加工方法制造的半导体芯片的一例的立体图。
图36是从图34的箭头拍摄的半导体晶片的照片的一例。
图37是从图35的箭头拍摄的半导体芯片的照片的一例。
图38是从与图36同样的方向拍摄了第2现有例中的半导体晶片的照片的一例。
图39是从与图37同样的方向拍摄了第2现有例中的半导体芯片的照片的一例。
具体实施方式
以下，一边参照附图，一边说明本发明的几个实施例。
(1)第1实施例
图1是示出与本发明有关的半导体器件的第1实施例的立体图。该图是将本实施例的半导体芯片1的背面一侧配置在纸面的上方而描绘的图，其中，将形成了半导体元件的主面一侧配置在纸面的下方。在半导体芯片1的侧面1SA～1SD的底部(纸面上部)上设置了缺口S，由此，在各侧面1SA～1SD与背面1RS交叉的部分上形成了台阶，再者，利用研磨使该缺口S的侧面Ss与半导体芯片1的背面1RS交叉的边缘部变圆而成为曲面R。
利用实验判明了曲面R的曲率半径CR(参照图14)处于约0.5μm～约50μm的范围内是较为理想的。一边参照图2，一边说明这一点。
即，如图2中所示，在切割工序中进入到半导体芯片1中的损伤的深度(破碎层)ΔD1、ΔD2约为0.5μm。根据这一点，对于半导体芯片1的各侧面1SA～1SD与背面1RS交叉的部分来说，通过加工成至少具有0.5μm的曲率半径的形状，可抑制因碎片引起的损伤的影响。
此外，在例如安装到引线框或TAB带上的工序中的拾取时或密封后，由于因该曲面R的缘故可抑制因封装材料与半导体芯片1的热膨胀率的差异引起的应力在半导体芯片1的边缘集中的情况，故从这样的观点来看也能提高抗折强度。
例如在半导体芯片1的厚度为20μm～40μm的情况下，曲率半径CR为约20μm是合适的，利用实验判明了可得到接近于硅本身的强度的1GPa的抗折强度。再者，虽然也依赖于半导体芯片1的厚度，但在该曲率半径CR超过50μm的情况下，如果在引线键合工序等中对在半导体芯片1的主表面1MS一侧形成的键合焊区111施加压力，则存在发生裂纹的可能性。为了抑制半导体芯片1的这样的强度下降，最好设定约50μm作为曲率半径CR的上限。较为理想的曲率半径CR为0.5μm～20μm，更为理想的曲率半径CR为1μm～20μm。
此外，为了抑制应力集中，希望将该曲面R形成为没有变曲点(inflection point)。
一边参照图3～图13，一边说明图1中示出的半导体芯片1的制造方法。首先，如图3中所示，与现有技术同样地在半导体晶片W的主表面上粘贴了保护带PT后，如图4中所示，利用采用了砂轮210等的机械加工或化学加工或机械化学加工来研磨半导体晶片W的背面一侧。该研磨进行至达到相当于{半导体芯片的最终的厚度Tf(参照图5)+后述的背面研磨中的刻蚀除去量}的深度为止。
其次，如图5中所示，使用刀片BD等，根据半导体芯片的尺寸形成规定的宽度的槽Gs直至规定的深度。通过从主表面一侧对半导体晶片的主表面一侧的切割线进行了拍摄后利用图像处理进行检测可确定槽的位置，除此以外，例如通过在半导体晶片W的主表面1MS一侧预先形成与切割线对应的对准标记，从半导体晶片W的背面1RS一侧利用红外线照相机(未图示)进行检测也可确定槽的位置。
槽Gs的深度在约1μm～最终的厚度Tf的约一半的范围内可任意地选择，此外，槽Gs的宽度在约3μm～元件尺寸的约1/3的范围内可任意地选择。此外，在本实施例中假定形成其侧面与晶片W的主表面1MS或背面1RS大致垂直的槽状的槽Gs，但槽的形状不限于此，其侧面在与晶片W的主表面1MS或背面1RS之间只要构成角度即可，可将上述缺口形成为锥形，使上述缺口的上述侧面与上述衬底的背面或底面以钝角相交。例如，也可以如图6中所示具有V字形的剖面形状的槽Gv。
作为形成槽Gs的方法，例如如图7中所示使用采用刀片BD等的机械的切削即可，但不限于此，例如如图8中所示，可以是采用了激光枪LG的激光加工的方法，也可以是采用了化学的刻蚀加工的方法。
其次，如图9中所示，从半导体晶片W的背面一侧起利用机械切削或刻蚀加工对半导体晶片W进行加工直至最终的厚度Tf。由此，在背面一侧形成的槽Gs的侧面与半导体晶片W的背面1RS交叉的边缘部变圆，由此，槽Gs成为侧面的底部(在图9中是纸面上方部)上具有曲面R的槽Gr。如图10中所示，可使用采用了砂轮210的机械研磨来进行该加工，但不限于此，也可使用气体刻蚀、湿法刻蚀、等离子刻蚀或RIE(反应离子刻蚀)或化学机械研磨(CMP)的任一种方法，但如果使用化学机械研磨(CMP)，则可得到最好的效果。
其次，在半导体晶片W的背面一侧粘贴切割带DT，如图11中所示，使上下反转，配置成主表面一侧在上方，剥离主表面一侧的保护带PT。再有，也可在预先剥离了半导体晶片W的主表面一侧的保护带PT后在背面一侧粘贴切割带DT。
其次，如图12中所示，通过从半导体晶片W的主表面一侧起根据芯片尺寸来切割，如图13中所示，将半导体晶片W分成各个半导体芯片1。该个片化工序中的切割，如上所述，可以是使用刀片BD的机械加工，也可以是由激光光线进行的加工，也可以是刻蚀等的化学的加工，或使用这些方法的组合的任一种方法。此外，也可在到达槽Gr的底面的尺寸之前停止切削利用劈开来进行个片化。
最后，从切割带DT取下各半导体芯片1。
以这种方式得到的半导体芯片1，如图14的侧面图中所示，在侧面1SA～1SD的底部设置了缺口S，由此来形成台阶。缺口S具有与半导体衬底的主表面1MS或背面1RS大致平行的顶面St和与各侧面1SA～1SD大致平行的侧面Ss，再者，缺口S的侧面Ss与半导体衬底的背面1RS交叉的边缘部上形成曲率半径CR的曲面。
图15是从图13的箭头AR3的方向拍摄了图13中进行了个片化的半导体晶片W的照片的一例，此外，图16是从图1的箭头AR1的方向拍摄了图1中示出的半导体芯片1的照片的一例。
这样，按照本实施例的半导体芯片1，由于在衬底侧面的底部设置了缺口，进而在该缺口的侧面与衬底背面的交叉部上设置了曲面，故从图16的缺口S的侧面Ss的附近区域可知，提供了除去碎片的结构的半导体芯片。由此，可防止半导体封装的组装工序中的元件裂纹等的不良，提高了半导体封装的可靠性。
此外，按照本实施例，由于如上所述那样在背面一侧设置由缺口得到的台阶，故在将半导体芯片1安装在布线基板上或粘接到框等的外围器上时，可防止因粘接剂比芯片尺寸宽或粘接剂攀升到元件的表面等引起的引线键合的连接不良或因外围器的粘接区域扩大引起的封装体的扩大。
图17是以与现有例的对比示出本实施例的半导体芯片1的抗折强度与不良的累计发生率的关系的曲线的曲线图。在该图中，符号PF3表示本实施例的半导体芯片1的曲线，符号PF1、PF2分别表示第1和第2现有例的曲线。从图17可知，本实施例的半导体芯片1的抗折强度远比第1现有例的抗折强度好，而且也比第2现有例的抗折强度好。
(2)第2实施例
图18是示出与本发明有关的半导体器件的第2实施例的立体图。该图中示出的半导体芯片3的特征在于具备在背面3RS一侧形成的膜FM。膜FM可以是氧化膜等的绝缘膜，也可以是由镍等构成的导电膜。半导体芯片3的其它方面与图1中示出的半导体芯片1在实质上是相同的。
例如在沿切割线形成了槽Gs后，利用机械加工或刻蚀研磨半导体晶片W的背面一侧，在使半导体晶片W的厚度达到最终的厚度Tf后(参照图9)，最好如图19那样对背面3RS一侧的膜FM进行成膜。
本实施例的半导体芯片3的制造方法，除了图19中示出的工序外，与上述的半导体芯片1的制造方法实质上是相同的。
即，在对背面3RS一侧的膜FM进行了成膜后，在半导体晶片W的背面3RS一侧粘贴切割带DT，如图20中所示那样使其反转，剥离主表面3MS一侧的保护带PT。其次，如图21中所示，通过从半导体晶片W的主表面3MS一侧根据芯片尺寸进行切割，如图22中所示，将半导体晶片W分成各个半导体芯片3。最后，从切割带DT取下各半导体芯片3。
如图23的侧面图中所示，以这种方式得到的半导体芯片3具备从缺口S的顶面St到背面3RS进行了成膜的膜FM。
(3)第3实施例
图24是示出与本发明有关的半导体器件的第3实施例的立体图。该图中示出的半导体芯片5的特征在于还具备在半导体衬底的背面5RS上粘贴的小片连接膜DTF。对小片连接膜DTF，使其延伸到由半导体衬底的背面5RS与各侧面5SA～5SD的交叉部中的缺口设置的台阶的上方而切断。本实施例的半导体芯片5的其它方面与图1中示出的半导体芯片1在实质上是相同的。
一边参照附图，一边简单地说明图24中示出的半导体芯片5的制造方法。
首先，与上述的第1实施例同样，在半导体晶片W的主表面5MS上粘贴了保护带PT后，从半导体晶片W的背面5RS一侧起进行研磨直至规定的深度，根据半导体芯片的尺寸形成规定的宽度的槽Gs直至规定的深度(参照图3～图8)。再者，从半导体晶片W的背面5RS一侧起利用机械加工或刻蚀研磨半导体晶片W直至最终的厚度Tf，得到在背面5RS一侧形成的槽Gs的侧面与半导体晶片W的背面5RS交叉的边缘部上具有曲面R的槽Gr(参照图9、图10)。
其次，如图25中所示，在半导体晶片W的背面5RS上粘贴了小片连接膜DTF后，粘贴切割带DT(参照图26)。再有，在有与小片连接膜一体地成形的结构的切割带的情况下，通过粘贴该一体化的带，可取代该工序以便减少一个工序。
其后，如图26中所示使其反转，剥离主表面5MS一侧的保护带PT，如图27中所示，通过从半导体晶片W的主表面5MS一侧根据芯片尺寸进行切割，如图28中所示，将半导体晶片W分成各个半导体芯片5。最后，如果从切割带DT取下各半导体芯片5，则如图29的侧面图中所示，可得到具备从背面5RS经曲面R延伸到缺口S内的小片连接膜DTF的半导体芯片5。
以上说明了本发明的实施例，但本发明不限于上述形态，在其技术的范围内当然可作各种变形来实施。例如，在上述的实施例中，提起并说明了将保护带PT安装到晶片环WR上的情况，但可不一定使用晶片环WR。此外，如果对半导体芯片的背面进行镜面加工，则可除去因研磨引起的条痕等的微小的凹凸，可进一步提高抗折强度。此外。在上述的实施例中，在研磨了半导体晶片W的背面一侧后，形成了沿切割线的槽Gs，但不限于此，也可在半导体晶片W的背面一侧进行某种加工之前在半导体晶片W的背面上形成以规定的厚度和宽度加工了的槽Gs。
如以上详细地叙述的那样，本发明可起到以下的效果。
即，按照本发明，可提供大幅度地提高了抗折强度的半导体芯片。
此外，按照本发明，由于可防止因安装时的粘接剂的扩展引起的封装体的扩大，故可进一步使最终制品的尺寸实现小型化。
Claims (15)
1.一种半导体器件，其特征在于，具备：
具有主表面、背面和4个侧面的衬底；
在上述衬底的主表面上形成的半导体元件；
在上述衬底的侧面的至少一个底部上形成的缺口；以及
在上述缺口的侧面与上述衬底的背面交叉的部分上设置的曲面，该曲面具有0.5μm～50μm的曲率半径。
2.如权利要求1中所述的半导体器件，其特征在于：
还具备在上述衬底的背面上形成的导电膜或绝缘膜。
3.如权利要求1中所述的半导体器件，其特征在于：
还具备在上述衬底的背面侧粘贴的粘接用膜。
4.如权利要求1至3的任一项中所述的半导体器件，其特征在于：
将上述缺口形成为具有与上述衬底的主表面基本平行的顶面，上述缺口的上述侧面与上述顶面基本正交。
5.如权利要求1至3的任一项中所述的半导体器件，其特征在于：
将上述缺口形成为锥形，使上述缺口的上述侧面与上述衬底的背面或底面以钝角相交。
6.如权利要求1至3的任一项中所述的半导体器件，其特征在于：
上述曲面形成为不具有变曲点。
7.如权利要求1至3的任一项中所述的半导体器件，其特征在于：
上述衬底的背面的面积比上述衬底的主表面的面积小。
8.一种半导体器件的制造方法，其特征在于，具备下述工序：
在主表面上形成了半导体元件的半导体晶片的背面上沿切割线形成具有与最终的芯片的厚度对应的深度的槽的工序；
将上述半导体晶片从上述背面侧起研磨至留下上述槽的程度，并且使得上述槽的底部与上述半导体晶片的背面具有曲率半径为0.5μm～50μm的曲面的研磨工序；以及
从上述半导体晶片的主表面一侧，以在上述半导体晶片的底面部形成缺口的方式，沿上述切割线切割上述半导体晶片将上述半导体晶片分成各个芯片的个片化工序。
9.如权利要求8中所述的半导体器件的制造方法，其特征在于：
在形成上述槽的工序之前，还包括从上述背面一侧将上述半导体晶片研磨到预定的厚度的前处理工序。
10.如权利要求8或9中所述的半导体器件的制造方法，其特征在于：
在上述研磨工序与上述个片化工序之间还包括在上述半导体晶片的上述背面上粘贴粘接用膜的工序。
11.如权利要求8或9中所述的半导体器件的制造方法，其特征在于：
在上述研磨工序与上述个片化工序之间还包括在上述半导体晶片的上述背面上形成导电膜或绝缘膜的工序。
12.如权利要求8中所述的半导体器件的制造方法，其特征在于：
以避免发生变曲点的方式来形成上述曲面。
13.如权利要求8或9中所述的半导体器件的制造方法，其特征在于：
将上述槽形成为具有与上述半导体晶片的上述主表面或上述背面基本垂直的侧面。
14.如权利要求8或9中所述的半导体器件的制造方法，其特征在于：
将上述槽形成为具有基本V字形的剖面形状。
15.如权利要求8或9中所述的半导体器件的制造方法，其特征在于：
利用机械加工或化学加工或化学机械加工来研磨上述半导体晶片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP138889/2003 | 2003-05-16 | ||
| JP2003138889A JP4342832B2 (ja) | 2003-05-16 | 2003-05-16 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1551292A CN1551292A (zh) | 2004-12-01 |
| CN1292455C true CN1292455C (zh) | 2006-12-27 |
Family
ID=33528134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100347579A Expired - Fee Related CN1292455C (zh) | 2003-05-16 | 2004-05-12 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7217640B2 (zh) |
| JP (1) | JP4342832B2 (zh) |
| KR (1) | KR100605433B1 (zh) |
| CN (1) | CN1292455C (zh) |
| TW (1) | TWI248110B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106829848A (zh) * | 2017-03-18 | 2017-06-13 | 安徽北方芯动联科微系统技术有限公司 | 具有背面圆弧形棱边的mems芯片及其制造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4733934B2 (ja) * | 2004-06-22 | 2011-07-27 | 株式会社ディスコ | ウエーハの加工方法 |
| US7615404B2 (en) * | 2006-10-31 | 2009-11-10 | Intel Corporation | High-contrast laser mark on substrate surfaces |
| TWI357104B (en) * | 2007-11-07 | 2012-01-21 | Advanced Semiconductor Eng | Wafer grinding method |
| JP5373496B2 (ja) * | 2009-07-15 | 2013-12-18 | 株式会社ディスコ | 切削溝検出装置および切削加工機 |
| US8378458B2 (en) * | 2010-03-22 | 2013-02-19 | Advanced Micro Devices, Inc. | Semiconductor chip with a rounded corner |
| US8637967B2 (en) * | 2010-11-15 | 2014-01-28 | Infineon Technologies Ag | Method for fabricating a semiconductor chip and semiconductor chip |
| JP5793341B2 (ja) | 2011-05-12 | 2015-10-14 | 株式会社ディスコ | ウェーハの加工方法 |
| JP5933189B2 (ja) * | 2011-05-12 | 2016-06-08 | 株式会社ディスコ | デバイスの加工方法 |
| US8828848B2 (en) * | 2011-12-16 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die structure and method of fabrication thereof |
| JP6078272B2 (ja) * | 2012-09-10 | 2017-02-08 | 株式会社ディスコ | ウエーハの加工方法 |
| TW201438078A (zh) * | 2013-03-18 | 2014-10-01 | Suretech Technology Co Ltd | 晶圓製程的切割方法 |
| JP5686220B2 (ja) * | 2013-07-01 | 2015-03-18 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
| US9728518B2 (en) | 2014-04-01 | 2017-08-08 | Ati Technologies Ulc | Interconnect etch with polymer layer edge protection |
| JP6282194B2 (ja) * | 2014-07-30 | 2018-02-21 | 株式会社ディスコ | ウェーハの加工方法 |
| US20170084490A1 (en) * | 2015-09-18 | 2017-03-23 | Stmicroelectronics, Inc. | Method for making ic with stepped sidewall and related ic devices |
| DE102016109693B4 (de) | 2016-05-25 | 2022-10-27 | Infineon Technologies Ag | Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung |
| US10297500B2 (en) * | 2016-12-15 | 2019-05-21 | Nexperia B.V. | Semiconductor wafer dicing method |
| US11309188B2 (en) * | 2018-05-09 | 2022-04-19 | Semiconductor Components Industries, Llc | Singulation of silicon carbide semiconductor wafers |
| KR102243674B1 (ko) * | 2019-10-28 | 2021-04-23 | 주식회사 루츠 | 세라믹칩 제조방법 |
| JP7497989B2 (ja) | 2020-02-14 | 2024-06-11 | 株式会社ディスコ | 半導体チップの製造方法、及び、半導体チップ |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US597281A (en) * | 1898-01-11 | Concrete bridge | ||
| US4237601A (en) * | 1978-10-13 | 1980-12-09 | Exxon Research & Engineering Co. | Method of cleaving semiconductor diode laser wafers |
| JPH02105405A (ja) | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体装置 |
| DE4133820A1 (de) * | 1991-10-12 | 1993-04-15 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen |
| US6498074B2 (en) * | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| US6448153B2 (en) * | 1996-10-29 | 2002-09-10 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| JP3368799B2 (ja) | 1997-05-22 | 2003-01-20 | 住友電気工業株式会社 | Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 |
| US6294439B1 (en) * | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US5972781A (en) | 1997-09-30 | 1999-10-26 | Siemens Aktiengesellschaft | Method for producing semiconductor chips |
| JP3497722B2 (ja) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| US6271102B1 (en) * | 1998-02-27 | 2001-08-07 | International Business Machines Corporation | Method and system for dicing wafers, and semiconductor structures incorporating the products thereof |
| US6440859B1 (en) * | 1998-09-25 | 2002-08-27 | Taiwan Semiconductor Manufacturing Company | Method for etching passivation layer of wafer |
| JP4109371B2 (ja) * | 1999-01-28 | 2008-07-02 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハ |
| JP2000340530A (ja) | 1999-05-27 | 2000-12-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2001035817A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| US6316287B1 (en) | 1999-09-13 | 2001-11-13 | Vishay Intertechnology, Inc. | Chip scale surface mount packages for semiconductor device and process of fabricating the same |
| JP4687838B2 (ja) * | 2000-04-04 | 2011-05-25 | 株式会社ディスコ | 半導体チップの製造方法 |
| US6528393B2 (en) * | 2000-06-13 | 2003-03-04 | Advanced Semiconductor Engineering, Inc. | Method of making a semiconductor package by dicing a wafer from the backside surface thereof |
| JP2002043251A (ja) * | 2000-07-25 | 2002-02-08 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP4330821B2 (ja) * | 2001-07-04 | 2009-09-16 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100820689B1 (ko) | 2001-08-10 | 2008-04-10 | 미쓰보시 다이야몬도 고교 가부시키가이샤 | 취성재료기판의 모따기 방법 및 모따기 장치 |
| JP2003100666A (ja) | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP3612317B2 (ja) * | 2001-11-30 | 2005-01-19 | 株式会社東芝 | 半導体装置の製造方法 |
| US8268704B2 (en) * | 2002-03-12 | 2012-09-18 | Hamamatsu Photonics K.K. | Method for dicing substrate |
| US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
| US6995032B2 (en) * | 2002-07-19 | 2006-02-07 | Cree, Inc. | Trench cut light emitting diodes and methods of fabricating same |
| JP4579489B2 (ja) * | 2002-09-02 | 2010-11-10 | 新光電気工業株式会社 | 半導体チップ製造方法及び半導体チップ |
-
2003
- 2003-05-16 JP JP2003138889A patent/JP4342832B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-29 TW TW093112036A patent/TWI248110B/zh not_active IP Right Cessation
- 2004-05-12 CN CNB2004100347579A patent/CN1292455C/zh not_active Expired - Fee Related
- 2004-05-14 US US10/845,232 patent/US7217640B2/en active Active
- 2004-05-15 KR KR1020040034512A patent/KR100605433B1/ko not_active IP Right Cessation
-
2007
- 2007-04-05 US US11/730,949 patent/US7638858B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106829848A (zh) * | 2017-03-18 | 2017-06-13 | 安徽北方芯动联科微系统技术有限公司 | 具有背面圆弧形棱边的mems芯片及其制造方法 |
| CN106829848B (zh) * | 2017-03-18 | 2018-08-28 | 安徽北方芯动联科微系统技术有限公司 | 具有背面圆弧形棱边的mems芯片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7217640B2 (en) | 2007-05-15 |
| US20070187802A1 (en) | 2007-08-16 |
| US7638858B2 (en) | 2009-12-29 |
| JP4342832B2 (ja) | 2009-10-14 |
| TW200507018A (en) | 2005-02-16 |
| KR100605433B1 (ko) | 2006-07-31 |
| TWI248110B (en) | 2006-01-21 |
| CN1551292A (zh) | 2004-12-01 |
| JP2004342896A (ja) | 2004-12-02 |
| KR20040099170A (ko) | 2004-11-26 |
| US20050006725A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1292455C (zh) | 半导体器件及其制造方法 | |
| CN1174479C (zh) | 半导体装置的制造方法 | |
| CN1269192C (zh) | 半导体器件的制造方法和半导体器件的制造设备 | |
| CN1282227C (zh) | 半导体器件的制造方法 | |
| CN101026126B (zh) | 半导体芯片制造方法 | |
| TWI316767B (en) | Method for fabrication of semiconductor light-emitting device and the device fabricated by the method | |
| US20060223234A1 (en) | Semiconductor-device manufacturing method | |
| CN1700424A (zh) | 半导体器件的制造方法 | |
| CN1819159A (zh) | 半导体晶片及半导体器件的制造方法以及半导体器件 | |
| CN100347845C (zh) | 制造半导体器件的方法 | |
| CN107591361B (zh) | 半导体器件芯片的制造方法 | |
| JP2005116844A (ja) | 半導体装置の製造方法 | |
| JP6004339B2 (ja) | 内部応力層形成単結晶部材および単結晶基板製造方法 | |
| CN1582486A (zh) | 半导体器件及其制造方法 | |
| JP2008147412A (ja) | 半導体ウェハ，半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法 | |
| CN1664991A (zh) | 半导体装置及其制造方法 | |
| CN101064274A (zh) | 结合在晶片上的粘结膜的分断方法 | |
| CN1199259C (zh) | 半导体装置及其制造方法 | |
| JP2007096115A (ja) | 半導体装置の製造方法 | |
| CN103295892B (zh) | 半导体装置的制造方法 | |
| CN114055645A (zh) | Si基板制造方法 | |
| CN110828296A (zh) | 用于半导体晶片的边缘修整的方法及相关设备 | |
| CN111524804A (zh) | 生产衬底的方法以及生产衬底的系统 | |
| CN110739371A (zh) | Led晶片的加工方法 | |
| JP7027234B2 (ja) | ウエーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061227 Termination date: 20170512 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |