CN1282227C - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1282227C CN1282227C CNB021529884A CN02152988A CN1282227C CN 1282227 C CN1282227 C CN 1282227C CN B021529884 A CNB021529884 A CN B021529884A CN 02152988 A CN02152988 A CN 02152988A CN 1282227 C CN1282227 C CN 1282227C
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- mentioned
- semiconductor device
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 124
- 238000003776 cleavage reaction Methods 0.000 title claims description 51
- 230000007017 scission Effects 0.000 title claims description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims description 76
- 238000000227 grinding Methods 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 238000001020 plasma etching Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- 239000010432 diamond Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000003801 milling Methods 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910001651 emery Inorganic materials 0.000 description 7
- 230000009172 bursting Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001000 micrograph Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 208000037656 Respiratory Sounds Diseases 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种半导体器件的制造方法，其特征在于，包括下述步骤：在形成了半导体元件的晶片的元件形成面一侧形成切口；在上述晶片的元件形成面一侧粘贴具有伸展性的表面保护带；以上述切口为起点、沿结晶方位解理上述晶片；以及伸展上述表面保护带，在解理面分开的状态下进行上述晶片的背面磨削。由此，能减少芯片侧面发生的条痕及元件形成面一侧形成的崩裂，并能抑制减薄了厚度的芯片的抗折强度的下降。
Description
(一)技术领域
本发明涉及半导体器件的制造方法，更详细地说，涉及分割形成了半导体元件的晶片以单片化为各个芯片的工序。
(二)背景技术
在半导体器件的制造工序中，沿切割线或芯片分割线分离形成元件后的晶片，单片化为多个芯片(也称为die或pellet)。将这些芯片粘接到粘结性薄片上，从该粘结性薄片依次拾取各芯片，经过装到引线框或TAB带上的装载工序或密封在封装体中的密封工序等的安装工序，完成半导体器件。
近年来，为了在薄的封装体内内置芯片，要求减薄芯片的厚度，进行磨削和刻蚀来减薄晶片的背面。但是，如果减薄晶片，则在各种制造工序(制造装置)间的运送时晶片容易裂开，或在切割时容易发生裂纹或崩裂。
作为解决该问题的一个方法，提出了被称为预切割法的制造方法。图1A和1B至图7A和7B分别依次示出利用预切割法将形成了元件的晶片分割为各个芯片的工序。图1A至图7A是斜视图，图1B至7B是剖面图。
在预切割法中，在晶片21的主表面上形成了各种半导体元件22后，用金刚石刀23等沿切割线或芯片分割线切割元件形成面21A一侧，形成比芯片的最终厚度(完成时的厚度)稍深的槽24A、24B(参照图1A和1B至图4A和4B)。其后，在上述晶片21的元件形成面21A一侧粘贴表面保护带25(图5A和5B)，一边使带有砂轮的轮子26旋转，一边磨削晶片背面21B，同时进行成为各个芯片27的分割和减薄(图6A和6B)。然后，根据需要用抛光等对磨削后的芯片27的背面进行镜面加工，除去背面磨削的条痕(图7A和7B)。
但是，在上述的预切割法中，虽然能除去芯片27的背面一侧的条痕，但不能除去在切割时在芯片27的侧面上发生的条痕及在元件形成面一侧发生的崩裂。因此，因应力的集中引起的芯片的抗折强度的下降是不可避免的，在拾取时或树脂密封时成为导致芯片裂纹的主要原因。
作为避免该问题的一种技术，提出了在背面磨削后进行湿法刻蚀的方法。但是，在该方法中，虽然能除去芯片侧面的条痕，但不能除去元件形成面一侧的崩裂。此外，也考虑了用RIE(反应性离子刻蚀)进行刻蚀以形成槽来代替切割的方法。但是，用RIE能形成的槽的深度约为100微米，在能应用的芯片的厚度方面存在限制。
(三)发明内容
如上所述，在使用了预切割法的现有半导体器件的制造方法中，由于不能充分地除去在芯片侧面发生的条痕及在元件形成面一侧形成的崩裂，故还存在改良的余地。
此外，已提出了几个改善方案，但都存在某种限制，可以说在形成所预期的薄的芯片方面还是很不够的。
按照本发明的一个方面，提供一种半导体器件的制造方法，该方法包括下述步骤：在形成了半导体元件的晶片的元件形成面一侧形成切口；在上述晶片的元件形成面一侧粘贴具有伸展性的表面保护带；以上述切口为起点、沿结晶方位解理上述晶片；以及，伸展上述表面保护带，在解理面分开的状态下进行上述晶片的背面磨削。
使用上述方法，可得到能减少芯片侧面发生的条痕及元件形成面一侧形成的崩裂的半导体器件。此外，可得到能抑制减薄了厚度的芯片的抗折强度的下降的半导体器件。
(四)附图说明
图1A用来说明现有的半导体器件的制造方法，是示出利用预切割法将晶片分割为各个芯片的第1工序的斜视图。
图1B用来说明现有的半导体器件的制造方法，是示出利用预切割法将晶片分割为各个芯片的第1工序的剖面图。
图2A是示出利用预切割法将晶片分割为各个芯片的第2工序的斜视图。
图2B是示出利用预切割法将晶片分割为各个芯片的第2工序的剖面图。
图3A是示出利用预切割法将晶片分割为各个芯片的第3工序的斜视图。
图3B是示出利用预切割法将晶片分割为各个芯片的第3工序的剖面图。
图4A是示出利用预切割法将晶片分割为各个芯片的第4工序的斜视图。
图4B是示出利用预切割法将晶片分割为各个芯片的第4工序的剖面图。
图5A是示出利用预切割法将晶片分割为各个芯片的第5工序的斜视图。
图5B是示出利用预切割法将晶片分割为各个芯片的第5工序的剖面图。
图6A是示出利用预切割法将晶片分割为各个芯片的第6工序的斜视图。
图6B是示出利用预切割法将晶片分割为各个芯片的第6工序的剖面图。
图7A是示出利用预切割法将晶片分割为各个芯片的第7工序的斜视图。
图7B是示出利用预切割法将晶片分割为各个芯片的第7工序的剖面图。
图8是说明按照本发明的第1实施例的半导体器件的制造方法用的工艺流程图。
图9A用来说明按照本发明的第1实施例的半导体器件的制造方法，是示出将晶片分割为各个芯片的第1工序的斜视图。
图9B用来说明按照本发明的第1实施例的半导体器件的制造方法，是示出将晶片分割为各个芯片的第1工序的剖面图。
图10A是示出将晶片分割为各个芯片的第2工序的斜视图。
图10B是示出将晶片分割为各个芯片的第2工序的剖面图。
图11A是示出将晶片分割为各个芯片的第3工序的斜视图。
图11B是示出将晶片分割为各个芯片的第3工序的剖面图。
图12A是示出将晶片分割为各个芯片的第4工序的斜视图。
图12B是示出将晶片分割为各个芯片的第4工序的剖面图。
图13A是示出将晶片分割为各个芯片的第5工序的斜视图。
图13B是示出将晶片分割为各个芯片的第5工序的剖面图。
图14A是示出将晶片分割为各个芯片的第6工序的斜视图。
图14B是示出将晶片分割为各个芯片的第6工序的剖面图。
图15A是示出将晶片分割为各个芯片的第7工序的斜视图。
图15B是示出将晶片分割为各个芯片的第7工序的剖面图。
图16A是示出将晶片分割为各个芯片的第8工序的斜视图。
图16B是示出将晶片分割为各个芯片的第8工序的剖面图。
图17A用来比较并说明以往的和第1实施例的被分割为各个芯片的芯片侧面的状态，是用现有的半导体器件的制造方法形成的芯片侧面的显微镜照片。
图17B用来比较并说明以往的和第1实施例的被分割为各个芯片的芯片侧面的状态，是用按照本发明的第1实施例的半导体器件的制造方法形成的芯片侧面的显微镜照片。
图18是比较并示出用现有的半导体器件的制造方法和按照本发明的第1实施例的半导体器件的制造方法形成的芯片中的抗折强度与缺陷发生率的关系的图表。
图19是说明按照本发明的第2实施例的半导体器件的制造方法用的工艺流程图。
图20是说明按照本发明的第3实施例的半导体器件的制造方法用的工艺流程图。
图21是说明按照本发明的第4实施例的半导体器件的制造方法用的工艺流程图。
图22是说明按照本发明的第5实施例的半导体器件的制造方法用的工艺流程图。
图23A用来说明按照本发明的第5实施例的半导体器件的制造方法，是示出将晶片分割为各个芯片的第1工序的斜视图。
图23B用来说明按照本发明的第5实施例的半导体器件的制造方法，是示出将晶片分割为各个芯片的第1工序的剖面图。
图24A是示出将晶片分割为各个芯片的第2工序的斜视图。
图24B是示出将晶片分割为各个芯片的第2工序的剖面图。
图25A是示出将晶片分割为各个芯片的第3工序的斜视图。
图25B是示出将晶片分割为各个芯片的第3工序的剖面图。
图26A是示出将晶片分割为各个芯片的第4工序的斜视图。
图26B是示出将晶片分割为各个芯片的第4工序的剖面图。
图27A是示出将晶片分割为各个芯片的第5工序的斜视图。
图27B是示出将晶片分割为各个芯片的第5工序的剖面图。
图28A是示出将晶片分割为各个芯片的第6工序的斜视图。
图28B是示出将晶片分割为各个芯片的第6工序的剖面图。
图29是说明按照本发明的第6实施例的半导体器件的制造方法用的工艺流程图。
图30是说明按照本发明的第7实施例的半导体器件的制造方法用的工艺流程图。
图31A用来说明按照本发明的第7实施例的半导体器件的制造方法，是示出将晶片分割为各个芯片的第1工序的斜视图。
图31B用来说明按照本发明的第7实施例的半导体器件的制造方法，是示出将晶片分割为各个芯片的第1工序的剖面图。
图32A是示出将晶片分割为各个芯片的第2工序的斜视图。
图32B是示出将晶片分割为各个芯片的第2工序的剖面图。
图33A是示出将晶片分割为各个芯片的第3工序的斜视图。
图33B是示出将晶片分割为各个芯片的第3工序的剖面图。
图34A是示出将晶片分割为各个芯片的第4工序的斜视图。
图34B是示出将晶片分割为各个芯片的第4工序的剖面图。
图35A是示出将晶片分割为各个芯片的第5工序的斜视图。
图35B是示出将晶片分割为各个芯片的第5工序的剖面图。
图36A是示出将晶片分割为各个芯片的第6工序的斜视图。
图36B是示出将晶片分割为各个芯片的第6工序的剖面图。
图37A是示出将晶片分割为各个芯片的第7工序的斜视图。
图37B是示出将晶片分割为各个芯片的第7工序的剖面图。
(五)具体实施方式
〔第1实施例〕
图8是说明按照本发明的第1实施例的半导体器件的制造方法用的工艺流程图。图9A和9B至图16A和16B分别依次示出将晶片分割为各个芯片的工序。图9A至图16A是斜视图，图9B至16B是剖面图。
首先，如图9A和9B中所示，利用众所周知的工艺在晶片11的主表面上形成各种半导体元件12(步骤1)。
其次，如图10A和10B中所示，在上述晶片11的元件形成面11A一侧，沿与芯片的短边一侧对应的切割线或芯片分割线，用金刚石刀片13等进行切割，形成比所希望的芯片厚度(完成时的厚度)深的槽14，同时如图11A和11B中所示，在与芯片的长边一侧对应的外周部上形成成为解理起点的切口15(步骤2)。最好沿例如结晶方位<100>形成上述切口15。
由此，如图12A和12B中所示，成为在晶片11的元件形成面11A上并在与芯片的短边一侧对应的位置上形成了槽14、在与芯片的长边一侧对应的晶片外周部上形成了切口15的状态。
其后，如图13A和13B中所示，为了保护上述晶片11的元件形成面11A一侧，使用滚筒16等粘贴表面保护带17(步骤3)。
其次，如图14A和14B中所示，将模具18放在晶片11的背面11B一侧，通过从表面一侧如箭头F所示那样施加重物，以在上述晶片11的周边部上形成的切口15为起点，沿结晶方位解理晶片11。或者，通过从晶片11的背面11B沿芯片分割线施加重物，以在上述晶片11的周边部上形成的切口15为起点，沿结晶方位解理晶片11。一边依次使上述模具18或晶片11移动，一边以切口15为起点以同样的方式沿结晶方位解理晶片11(步骤4)。
其后，如图15A和15B中所示，一边以4000～6000rpm的高速使带有砂轮的轮子19旋转，一边磨削晶片的背面，同时进行成为各个芯片20的分割和减薄(步骤5)。上述砂轮用酚醛树脂固化成形人工钻石来形成。该背面磨削工序大多用2轴来进行。此外，也有预先用1轴以320～600次进行了粗磨后，用2轴以1500～2000次加工为镜面的方法。再者，也可以是用3轴进行磨削的方法。在该背面磨削时，通过在砂轮到达了槽14后再继续磨削而成为所希望的芯片厚度，可利用切割除去在槽14的底部形成的损伤区。
此外，在上述背面磨削之前，通过在使上述表面保护带17伸展(expand)而扩展了晶片11的解理面间和切割线间的状态下进行背面磨削，可抑制被分离的芯片20互相干扰而发生崩裂的情况。
然后，如图16A和16B中所示，利用湿法刻蚀、等离子刻蚀、抛光、抛光辊研磨或CMP(化学机械抛光)等，对芯片20的背面进行镜面加工，除去背面磨削的条痕(步骤6)。
以后，与众所周知的半导体器件的制造方法同样，经过芯片20的拾取工序、装到引线框或TAB带上的装载工序或密封在封装体中的密封工序等安装工序，完成半导体器件(步骤7)。
按照上述那样的制造方法，由于用解理进行与芯片的长边一侧对应的分割，故可形成在长边一侧的芯片侧面和元件形成面上损伤少的芯片，可提高芯片的抗折强度。
此外，由于在晶片的背面磨削之前在厚的刚性高的状态时进行解理，故容易沿结晶方位进行解理，解理的差错少。
再者，由于沿结晶方位进行解理，故不需要切断用的空间，由于不需要目前的切割线(或芯片分割线)，故可增加每个晶片的芯片取得数。
图17A和17B分别用来比较并说明以往的和本实施例的被分割为各个芯片的芯片的长边一侧的侧面的状态，图17A是用现有的半导体器件的制造方法形成的芯片侧面的显微镜照片，图17B是用按照本发明的第1实施例的半导体器件的制造方法形成的芯片侧面的显微镜照片。
如果比较图17A和17B就可明白，在用现有的半导体器件的制造方法形成的芯片的侧面上存在切割时的多个条痕。与此不同，应用本第1实施例的半导体器件的制造方法，利用解理形成的芯片侧面是平滑的，元件形成面一侧的崩裂少。于是，难以引起应力的集中，可提高芯片的抗折强度。其结果，可抑制拾取时或树脂密封时芯片的裂纹。
图18比较并示出用现有的半导体器件的制造方法和按照本发明的第1实施例的半导体器件的制造方法，示出了芯片的抗折强度[MPa]与缺陷发生率[％]的关系。○标记是在预切割法中不进行芯片侧面刻蚀的情况，□标记是在预切割法中进行芯片侧面刻蚀的情况，△标记是用按照本发明的第1实施例的半导体器件的制造方法分割的情况，在图18中，分别在这3种情况下对抗折强度[MPa]与缺陷发生率[％]进行了绘图。
按照本发明的第1实施例的半导体器件的制造方法，芯片的抗折强度大幅度地上升，伴随于此，降低了缺陷发生率。
〔第2实施例〕
图19是说明按照本发明第2实施例的半导体器件制造方法用的工艺流程图。本第2实施例与上述的第1实施例的不同点在于，在步骤2的工序中，沿与芯片的短边一侧对应的切割线或芯片分割线，用金刚石划片器而不是用切割形成比所希望的芯片厚度深的槽，同时只在与芯片的长边一侧对应的晶片外周部上形成成为解理起点的切口。
由于其它的基本制造工序与第1实施例相同，故省略详细说明。
即使是这样的制造方法，也可基本上得到与第1实施例同样的效果。
〔第3实施例〕
图20是说明按照本发明的第3实施例的半导体器件的制造方法用的工艺流程图。本第3实施例与上述的第1实施例的不同点在于，在步骤2的工序中，沿与芯片的短边一侧对应的切割线或芯片分割线，用钢丝锯而不是用切割形成比所希望的芯片厚度深的槽，同时只在与芯片的长边一侧对应的晶片外周部上形成成为解理起点的切口。
由于其它的基本制造工序与第1实施例相同，故省略详细说明。
即使是这样的制造方法，也可基本上得到与上述第1和第2实施例同样的效果。
〔第4实施例〕
图21是说明按照本发明的第4实施例的半导体器件的制造方法用的工艺流程图。本第4实施例与上述的第1实施例的不同点在于，在步骤2的工序中，沿与芯片的短边一侧对应的切割线或芯片分割线，用铣刀而不是用切割形成比所希望的芯片厚度深的槽，同时只在与芯片的长边一侧对应的晶片外周部上形成成为解理起点的切口。
由于其它的基本制造工序与第1实施例相同，故省略详细说明。
即使是这样的制造方法，也可基本上得到与上述第1至第3实施倒同样的效果。
〔变形例〕
再有，当然也可适当地组合上述第1至第4实施例，有选择地使用切割、金刚石划片器、钢丝锯和铣刀，来形成比芯片厚度深的槽和成为解理起点的切口。
〔第5实施例〕
图22是说明按照本发明的第5实施例的半导体器件的制造方法用的工艺流程图。此外，图23A和23B至图28A和28B分别依次示出将晶片分割为各个芯片的工序。图23A至图28A是斜视图，图23B至28B是剖面图。
首先，如图23A和23B中所示，利用众所周知的工艺在晶片11的主表面上形成各种半导体元件12(步骤1)。
其次，如图24A和24B中所示，在上述晶片11的元件形成面11A一侧，利用RIE沿各芯片的外周(切割线或芯片分割线)形成成为解理起点的槽(成为解理起点的切口)14A、14B(步骤2)。
其后，如图25A和25B中所示，在上述晶片11的元件形成面11A一侧，使用滚筒16等粘贴表面保护带17(步骤3)。
其次，如图26A和26B中所示，从晶片11的背面起安放模具18，通过从表面一侧如箭头F所示那样施加重物，以上述槽14A、14B为起点，沿结晶方位解理晶片11。或者，通过从晶片11的背面11B沿芯片分割线施加重物，以上述槽14A、14B为起点，沿结晶方位解理晶片11。一边依次使上述模具18或晶片11移动，一边以槽14A、14B为起点通过以同样的方式沿结晶方位解理晶片11，分离成各个芯片20(步骤4)。
其后，如图27A和27B中所示，一边使轮子19旋转，一边磨削晶片的背面，进行减薄(步骤5)。在上述背面磨削之前，通过使上述表面保护带17伸展而扩展了晶片11的解理面间的状态下进行背面磨削，可抑制被分离的芯片20互相干扰而发生崩裂的情况。
然后，如图28A和28B中所示，利用湿法刻蚀、等离子刻蚀、抛光、抛光辊研磨或CMP等，对芯片20的背面进行镜面加工，除去背面磨削的条痕(步骤6)。
以后，与众所周知的半导体器件的制造方法同样，经过芯片20的拾取工序、装到引线框或TAB带上的装载工序或密封在封装体中的密封工序等安装工序，完成半导体器件(步骤7)。
按照上述那样的制造方法，由于用RIE/解理或者激光/解理的方法使晶片分割为各个芯片，故可形成在芯片侧面和元件形成面上没有损伤的芯片，可提高芯片的抗折强度。
此外，由于在晶片的背面磨削之前在厚的刚性高的状态时进行解理，故容易沿结晶方位进行解理，解理的差错少。
再者，由于沿结晶方位进行解理，故不需要切断用的空间，由于不需要目前的切割线(或芯片分割线)，故可增加每片晶片的芯片取得数。
再者，尽管在切割中能作成的芯片厚度方面存在限制，但通过与解理组合起来，可消除芯片厚度的限制。
〔第6实施例〕
图29是说明按照本发明的第6实施例的半导体器件的制造方法用的工艺流程图。本第6实施例与上述的第5实施例的不同点在于，在步骤2的工序中，沿芯片的外周(切割线或芯片分割线)，用激光而不是用RIE形成成为解理起点的槽14A、14B。
由于其它的基本制造工序与第5实施例相同，故省略详细说明。
即使是这样的制造方法，也可基本上得到与第5实施例同样的效果。
〔第7实施例〕
图30是说明按照本发明的第7实施例的半导体器件的制造方法用的工艺流程图。图31A和31B至图37A和37B分别依次示出将晶片分割为各个芯片的工序。图31A至图37A是斜视图，图31B至37B是剖面图。
首先，如图31A和31B中所示，利用众所周知的工艺在晶片11的主表面上形成各种半导体元件12(步骤1)。
其次，如图32A和32B中所示，在上述晶片11的元件形成面11A一侧，沿切割线或芯片分割线，形成成为解理起点的槽或切口30A、30B(步骤2)。该成为解理起点的槽或切口30A、30B的形成方法可使用上述的第1至第6实施例中的切割、金刚石划片器、钢丝锯、铣刀、RIE、激光等的任一种方法。
接着，如图33A和33B中所示，在对晶片环31和晶片11进行了定位后，使用滚筒16等在晶片环31和晶片11的元件形成面11A上粘贴具有伸展性的表面保护带17(步骤3)。由此来保护上述晶片11的元件形成面11A。
其次，如图34A和34B中所示，将模具18放在晶片11的背面11B一侧，通过从表面一侧如箭头F所示那样施加重物，以在上述晶片11的周边部上形成的槽或切口30A、30B为起点，沿结晶方位解理晶片11。或者，通过从晶片11的背面11B沿芯片分割线施加重物，以在上述晶片11的周边部上形成的槽或切口30A、30B为起点，沿结晶方位解理晶片11。一边依次使上述模具18或晶片11移动，一边以槽或切口30A、30B为起点以同样的方式沿结晶方位解理晶片11(步骤4)。
其后，如图35A和35B中所示，使表面保护带17伸展，使由解理进行了分割的晶片11中的各芯片20的解理面间的距离至少约为100微米(步骤5)。在图35A和35B中，表现为使表面保护带17在四个方向上延伸，但通过在晶片11上按压晶片环31，也可分开各芯片20的解理面间的距离。
其次，如图36A和36B中所示，一边以4000～6000rpm的高速使带有砂轮的轮子19旋转，一边磨削晶片的背面，同时进行成为各个芯片20的分割和减薄(步骤6)。关于上述砂轮，例如使用用酚醛树脂对人工金刚石进行固化处理而成形的砂轮。该背面磨削工序大多用2轴来进行。此外，也有预先用1轴以320～600次进行了粗磨后，用2轴以1500～2000次加工为镜面的方法。再者，也可以是用3轴进行磨削的方法。
此外，在此，由于能更宽地扩展各芯片20间的间隔，故如果使用例如聚氨酯等的具有弹性的衬垫材料等对晶片11的背面进行磨削，则可在芯片20的背面一侧的任意边缘部中容易地进行倒角，可提高芯片20的抗折强度。
然后，如图37A和37B中所示，利用湿法刻蚀、等离子刻蚀、抛光、抛光辊研磨或CMP(化学机械抛光)等，对芯片20的背面进行镜面加工，除去背面磨削的条痕(步骤7)。
以后，与众所周知的半导体器件的制造方法同样，经过芯片20的拾取工序、装到引线框或TAB带上的装载工序或密封在封装体中的密封工序等安装工序，完成半导体器件(步骤8)。
按照上述那样的制造方法，由于用解理进行晶片的分割，故可形成在芯片侧面和元件形成面上损伤少的芯片，可提高芯片的抗折强度。
此外，由于在晶片的背面磨削之前在厚的刚性高的状态时进行解理，故容易沿结晶方位进行解理，解理的差错少。
再者，由于用解理来分割晶片11，故不需要切断用的空间，由于不需要目前的切割线(或芯片分割线)，故可增加每片晶片的芯片取得数。
而且，由于在晶片11的解理后使表面保护带17伸展，在使各芯片20间离开的状态下粘贴到晶片环31上，故可作成抑制了运送时芯片20间的干扰、在芯片侧面和元件形成面上损伤少的芯片。其结果，可提高芯片的抗折强度。此外，由于在芯片解理后使表面保护带17伸展且在该状态下进行背面磨削，故可作成减少了因磨削时芯片20的摇动引起的芯片20间的干扰、在芯片侧面和元件形成面上没有损伤的芯片，同时可进一步减少背面磨削或镜面研磨中发生的硅屑或研磨材料等的粉尘残留在芯片侧面上的概率。于是，从这一点来看，也能提高芯片的抗折强度。
此外，在本实施例中，由于能更宽地扩展各芯片20间的间隔，故在芯片背面一侧的磨削时，可在其背面一侧的任意边缘部中容易地进行倒角，可提高芯片的抗折强度。
对于本领域的专业人员来说，可容易地实现本发明的附加优点和变型。因而，本发明在其更宽的方面不限于在这里示出的和描述的特定的细节和代表性的实施例。因此，在不偏离由后附的权利要求及其等效内容所限定的本发明的普遍性的概念的精神和范围的情况下，可作各种各样的修正。
Claims (20)
1.一种半导体器件的制造方法，其特征在于，包括下述步骤：
在形成了半导体元件的晶片的元件形成面一侧形成切口；
在上述晶片的元件形成面一侧粘贴具有伸展性的表面保护带；
以上述切口为起点、沿结晶方位解理上述晶片；以及
伸展上述表面保护带，在解理面分开的状态下进行上述晶片的背面磨削。
2.如权利要求1中所述的半导体器件的制造方法，其特征在于，还包括下述步骤：
对上述背面已磨削的晶片的背面进行镜面加工。
3.如权利要求1中所述的半导体器件的制造方法，其特征在于：
将上述表面保护带粘贴在晶片环上。
4.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述的形成切口指的是利用切割在与芯片的长边一侧对应的晶片外周部上形成槽。
5.如权利要求4中所述的半导体器件的制造方法，其特征在于，还包括下述步骤：
在粘贴上述表面保护带之前，在与芯片的短边一侧对应的晶片表面上形成其深度比完成时的芯片厚度深的槽。
6.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述的形成切口指的是利用金刚石划片器在与芯片的长边一侧对应的晶片外周部上形成槽。
7.如权利要求6中所述的半导体器件的制造方法，其特征在于，还包括下述步骤：
在粘贴上述表面保护带之前，在与芯片的短边一侧对应的晶片表面上形成其深度比完成时的芯片厚度深的槽。
8.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述的形成切口指的是利用钢丝锯在与芯片的长边一侧对应的晶片外周部上形成槽。
9.如权利要求8中所述的半导体器件的制造方法，其特征在于，还包括下述步骤：
在粘贴上述表面保护带之前，在与芯片的短边一侧对应的晶片表面上形成其深度比完成时的芯片厚度深的槽。
10.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述的形成切口指的是利用铣刀在与芯片的长边一侧对应的晶片外周部上形成槽。
11.如权利要求10中所述的半导体器件的制造方法，其特征在于，还包括下述步骤：
在粘贴上述表面保护带之前，在与芯片的短边一侧对应的晶片表面上形成其深度比完成时的芯片厚度深的槽。
12.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述的形成切口指的是沿切割线或芯片分割线进行反应性离子刻蚀来形成槽。
13.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述的形成切口指的是沿切割线或芯片分割线照射激光来形成槽。
14.如权利要求1中所述的半导体器件的制造方法，其特征在于：
沿结晶方位解理上述晶片指的是通过从晶片的背面安放模具来解理。
15.如权利要求1中所述的半导体器件的制造方法，其特征在于：
沿结晶方位解理上述晶片指的是通过沿切割线施加重物来解理。
16.如权利要求2中所述的半导体器件的制造方法，其特征在于：
对上述背面已磨削的晶片的背面进行镜面加工指的是对上述晶片背面磨削后的面进行湿法刻蚀。
17.如权利要求2中所述的半导体器件的制造方法，其特征在于：
对上述背面已磨削的晶片的背面进行镜面加工指的是对上述晶片背面磨削后的面进行等离子刻蚀。
18.如权利要求2中所述的半导体器件的制造方法，其特征在于：
对上述背面已磨削的晶片的背面进行镜面加工指的是对上述晶片背面磨削后的面进行抛光。
19.如权利要求2中所述的半导体器件的制造方法，其特征在于：
对上述背面已磨削的晶片的背面进行镜面加工指的是对上述晶片背面磨削后的面进行软布研磨。
20.如权利要求2中所述的半导体器件的制造方法，其特征在于：
对上述背面已磨削的晶片的背面进行镜面加工指的是对上述晶片背面磨削后的面以化学机械抛光方式进行研磨。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367949 | 2001-11-30 | ||
| JP367949/2001 | 2001-11-30 | ||
| JP307169/2002 | 2002-10-22 | ||
| JP2002307169A JP3612317B2 (ja) | 2001-11-30 | 2002-10-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1431684A CN1431684A (zh) | 2003-07-23 |
| CN1282227C true CN1282227C (zh) | 2006-10-25 |
Family
ID=26624826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021529884A Expired - Fee Related CN1282227C (zh) | 2001-11-30 | 2002-11-29 | 半导体器件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6699774B2 (zh) |
| JP (1) | JP3612317B2 (zh) |
| KR (1) | KR100542850B1 (zh) |
| CN (1) | CN1282227C (zh) |
| TW (1) | TW584911B (zh) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI226084B (en) * | 2002-03-28 | 2005-01-01 | Mitsui Chemicals Inc | Adhesive film for protection of semiconductor wafer surface and method of protecting semiconductor wafer with the adhesive film |
| US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
| JP4542789B2 (ja) * | 2003-01-10 | 2010-09-15 | 株式会社東芝 | 半導体装置の製造装置及びその製造方法 |
| US20050023260A1 (en) * | 2003-01-10 | 2005-02-03 | Shinya Takyu | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method |
| GB2399311B (en) * | 2003-03-04 | 2005-06-15 | Xsil Technology Ltd | Laser machining using an active assist gas |
| KR100489827B1 (ko) * | 2003-04-07 | 2005-05-16 | 삼성전기주식회사 | 레이저 스크라이빙공정를 이용한 반도체 웨이퍼 절단방법 |
| JP4342832B2 (ja) * | 2003-05-16 | 2009-10-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
| GB2404280B (en) * | 2003-07-03 | 2006-09-27 | Xsil Technology Ltd | Die bonding |
| US20050029646A1 (en) * | 2003-08-07 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for dividing substrate |
| JP4590174B2 (ja) * | 2003-09-11 | 2010-12-01 | 株式会社ディスコ | ウエーハの加工方法 |
| JP4398686B2 (ja) * | 2003-09-11 | 2010-01-13 | 株式会社ディスコ | ウエーハの加工方法 |
| WO2005027728A2 (en) * | 2003-09-17 | 2005-03-31 | Becton, Dickinson And Company | Method for creating trenches in silicon wafers using a router |
| JP2005129607A (ja) * | 2003-10-22 | 2005-05-19 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| JP2005175384A (ja) * | 2003-12-15 | 2005-06-30 | Nitto Denko Corp | 保護テープの貼付方法及び剥離方法 |
| JP2005252126A (ja) * | 2004-03-08 | 2005-09-15 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| US7459377B2 (en) * | 2004-06-08 | 2008-12-02 | Panasonic Corporation | Method for dividing substrate |
| US7052977B1 (en) | 2004-07-06 | 2006-05-30 | National Semiconductor Corporation | Method of dicing a semiconductor wafer that substantially reduces the width of the saw street |
| KR20110122869A (ko) | 2004-07-09 | 2011-11-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｉｃ칩 및 그 제조방법 |
| JP5025103B2 (ja) * | 2004-07-09 | 2012-09-12 | 株式会社半導体エネルギー研究所 | Ｉｃチップの作製方法 |
| JP2006120834A (ja) * | 2004-10-21 | 2006-05-11 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| CN100468029C (zh) * | 2005-03-03 | 2009-03-11 | 清华大学 | 标准漏孔及其制作方法 |
| JP2007073761A (ja) | 2005-09-07 | 2007-03-22 | Sumitomo Electric Ind Ltd | 窒化物半導体基板及び窒化物半導体基板の加工方法 |
| JP2007134454A (ja) * | 2005-11-09 | 2007-05-31 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007235069A (ja) * | 2006-03-03 | 2007-09-13 | Tokyo Seimitsu Co Ltd | ウェーハ加工方法 |
| DE102006022089A1 (de) * | 2006-05-11 | 2007-11-15 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante |
| JP4776478B2 (ja) | 2006-09-06 | 2011-09-21 | 東芝ディスクリートテクノロジー株式会社 | 化合物半導体素子及びその製造方法 |
| JP5111938B2 (ja) * | 2007-05-25 | 2013-01-09 | 日東電工株式会社 | 半導体ウエハの保持方法 |
| JP4985199B2 (ja) * | 2007-08-07 | 2012-07-25 | パナソニック株式会社 | 半導体ウェハの個片化方法 |
| KR101088812B1 (ko) * | 2008-03-28 | 2011-12-06 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조방법 |
| JP2010225961A (ja) * | 2009-03-25 | 2010-10-07 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
| JP5356890B2 (ja) * | 2009-04-02 | 2013-12-04 | 株式会社ディスコ | ウェーハの加工方法 |
| JP5089643B2 (ja) * | 2009-04-30 | 2012-12-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 光接続要素の製造方法、光伝送基板、光接続部品、接続方法および光伝送システム |
| JP2009188428A (ja) * | 2009-05-25 | 2009-08-20 | Panasonic Corp | 半導体基板 |
| JP2011046581A (ja) * | 2009-08-28 | 2011-03-10 | Seiko Instruments Inc | 接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計 |
| JP2011146552A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| CN101982870B (zh) * | 2010-09-21 | 2012-01-25 | 扬州晶新微电子有限公司 | 芯片减薄工艺中芯片的保护方法 |
| JP2012195388A (ja) * | 2011-03-15 | 2012-10-11 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| DE102012216740B4 (de) * | 2012-09-19 | 2016-06-02 | Solarworld Innovations Gmbh | Silizium-Solarzelle, die durch Zerteilen einer auf einem Silizium-Wafer ausgebildeten Ausgangssolarzelle erzeugt ist, Photovoltaikmodul und Verfahren zur Herstellung einer Solarzelle |
| JP6026222B2 (ja) * | 2012-10-23 | 2016-11-16 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2015015412A (ja) * | 2013-07-08 | 2015-01-22 | 富士電機株式会社 | 半導体装置 |
| DE102014227005B4 (de) * | 2014-12-29 | 2023-09-07 | Disco Corporation | Verfahren zum Aufteilen eines Wafers in Chips |
| JP6490459B2 (ja) * | 2015-03-13 | 2019-03-27 | 古河電気工業株式会社 | ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ |
| JP6128666B2 (ja) * | 2016-03-02 | 2017-05-17 | 株式会社東京精密 | 半導体基板の割断方法及び割断装置 |
| JP6157668B2 (ja) * | 2016-03-02 | 2017-07-05 | 株式会社東京精密 | ウェーハの加工方法及び加工装置 |
| US9972575B2 (en) * | 2016-03-03 | 2018-05-15 | Applied Materials, Inc. | Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process |
| JP6731793B2 (ja) * | 2016-06-08 | 2020-07-29 | 株式会社ディスコ | ウェーハ加工システム |
| JP6103739B2 (ja) * | 2016-06-20 | 2017-03-29 | 株式会社東京精密 | ウェーハ加工方法及びウェーハ加工装置 |
| JP2016201551A (ja) * | 2016-06-20 | 2016-12-01 | 株式会社東京精密 | 半導体基板の微小亀裂形成方法及び微小亀裂形成装置 |
| JP6197970B2 (ja) * | 2017-01-06 | 2017-09-20 | 株式会社東京精密 | 分割起点形成方法及び分割起点形成装置 |
| KR101845938B1 (ko) | 2017-02-09 | 2018-04-05 | 팸텍주식회사 | 웨이퍼 시편 가공장치 |
| JP7184458B2 (ja) * | 2018-11-06 | 2022-12-06 | 株式会社ディスコ | 金属膜付き半導体デバイスの製造方法 |
| KR102243674B1 (ko) * | 2019-10-28 | 2021-04-23 | 주식회사 루츠 | 세라믹칩 제조방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211235A (ja) * | 1991-03-18 | 1993-08-20 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR980006137A (ko) * | 1996-06-07 | 1998-03-30 | 김광호 | 웨이퍼 쏘잉 방법 |
| JPH10305420A (ja) * | 1997-03-04 | 1998-11-17 | Ngk Insulators Ltd | 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法 |
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| JP2001035817A (ja) | 1999-07-22 | 2001-02-09 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| JP4590064B2 (ja) * | 2000-05-11 | 2010-12-01 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
| JP2002050670A (ja) * | 2000-08-04 | 2002-02-15 | Toshiba Corp | ピックアップ装置及びピックアップ方法 |
-
2002
- 2002-10-22 JP JP2002307169A patent/JP3612317B2/ja not_active Expired - Fee Related
- 2002-11-29 CN CNB021529884A patent/CN1282227C/zh not_active Expired - Fee Related
- 2002-11-29 US US10/306,008 patent/US6699774B2/en not_active Expired - Lifetime
- 2002-11-29 KR KR1020020075107A patent/KR100542850B1/ko not_active IP Right Cessation
- 2002-11-29 TW TW091134844A patent/TW584911B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003229384A (ja) | 2003-08-15 |
| US20030129809A1 (en) | 2003-07-10 |
| US6699774B2 (en) | 2004-03-02 |
| TW200300977A (en) | 2003-06-16 |
| JP3612317B2 (ja) | 2005-01-19 |
| TW584911B (en) | 2004-04-21 |
| KR20030044849A (ko) | 2003-06-09 |
| KR100542850B1 (ko) | 2006-01-20 |
| CN1431684A (zh) | 2003-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1282227C (zh) | 半导体器件的制造方法 | |
| CN107877011B (zh) | SiC晶片的生成方法 | |
| US7964475B2 (en) | Semiconductor wafer, method of manufacturing the same and semiconductor device | |
| CN1265439C (zh) | 具有改良局部平整度的半导体晶片及其制造方法 | |
| CN1893021A (zh) | 半导体集成电路器件的制造方法 | |
| CN1174479C (zh) | 半导体装置的制造方法 | |
| CN1153257C (zh) | 半导体衬底的处理方法和半导体衬底 | |
| TWI521580B (zh) | 薄型半導體片和減薄半導體片的方法 | |
| CN1655353A (zh) | 叠层mcp及其制造方法 | |
| CN1292455C (zh) | 半导体器件及其制造方法 | |
| CN1967815A (zh) | 晶片产品及其处理方法 | |
| CN1868054A (zh) | 制备和组装基材的方法 | |
| CN1650404A (zh) | 半导体晶片的制造方法及晶片 | |
| KR100869523B1 (ko) | 프로파일을 지닌 에지를 구비한 반도체 웨이퍼 제조 방법 | |
| CN103295892B (zh) | 半导体装置的制造方法 | |
| CN1655327A (zh) | 晶片的分割方法 | |
| CN1941290A (zh) | 未抛光半导体晶片和用于制造未抛光半导体晶片的方法 | |
| CN1974165A (zh) | 从衬底分离部件的方法 | |
| US8092278B2 (en) | Reclamation method of semiconductor wafer | |
| CN1267085A (zh) | 晶片和对晶片进行倒角的装置和方法 | |
| CN110828361B (zh) | 光器件晶片的加工方法 | |
| JP3904943B2 (ja) | サファイアウエハーの加工方法及び電子装置の製造方法 | |
| JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
| US11551923B2 (en) | Taiko wafer ring cut process method | |
| CN113990740A (zh) | 一种晶圆背面减薄的方法及晶圆结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061025 Termination date: 20161129 |