TWI521580B - 薄型半導體片和減薄半導體片的方法 - Google Patents

薄型半導體片和減薄半導體片的方法 Download PDF

Info

Publication number
TWI521580B
TWI521580B TW098121048A TW98121048A TWI521580B TW I521580 B TWI521580 B TW I521580B TW 098121048 A TW098121048 A TW 098121048A TW 98121048 A TW98121048 A TW 98121048A TW I521580 B TWI521580 B TW I521580B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
width
cavity
grinding wheel
lateral dimension
Prior art date
Application number
TW098121048A
Other languages
English (en)
Other versions
TW201011825A (en
Inventor
麥可J 塞頓
Original Assignee
半導體組件工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體組件工業公司 filed Critical 半導體組件工業公司
Publication of TW201011825A publication Critical patent/TW201011825A/zh
Application granted granted Critical
Publication of TWI521580B publication Critical patent/TWI521580B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02035Shaping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Description

薄型半導體片和減薄半導體片的方法
本發明大致涉及半導體片,更具而言,涉及薄型半導體片。
半導體元件生產商不斷致力於降低其生產成本的同時增強其產品性能。正如本領域的技術人員所知的,分離式半導體器件和諸如積體電路的集成半導體器件是由半導體片制得的,半導體片然後經單元化或晶片化而制得半導體晶片。半導體片用作製造半導體器件的襯底並在其製造過程中提供結構支撐。為獲得適當的結構支撐,半導體片通常具有一個最小厚度值,在該最小厚度值以下半導體片翹曲並容易損壞,尤其在製造環境中。但是,在許多應用中,較厚的半導體片顯著降低器件的性能。當器件性能成為問題時,半導體元件製造商使用薄型半導體片以利用其賦予半導體器件的性能收益,即使薄型半導體片增加製造半導體器件的成本。用於減薄半導體片的技術包括晶片鍵合,剛性帶支撐系統的使用以及半導體片的背部研磨。晶片鍵合技術大大增加半導體元件的成本,並且剛性支撐系統不能抵抗用於製造半導體元件的化學品和溫度。背部研磨技術昂貴而且可能損壞半導體片。圖1是具有環形結構12的現有技術的半導體片10的等距視圖,半導體片10的環形結構12是通過背部研磨技術由半導體片10的週邊區14所形成的。環形支撐結構12包括具有內緣18、外緣20和緣表面22的唇緣16,其中緣表面22可為半導體片10的背面的週邊部分。腔24從半導體片10的背面延伸入其主體的中心區28,並且具有與緣表面22相隔距離32的介面30。距離32還在圖2中示出。從而,腔24由內緣18和介面30所限定。在介面30、內緣18和緣表面22上形成金屬化層35。經研磨後,在緣表面22上的部分金屬化層35被保留.
圖2是在將切割帶36附在介面30和位於緣表面22上方的部分金屬化層35上之後的半導體片10的剖視圖,其是沿圖1的截面線2-2截獲的,半導體片10帶有環形支撐結構12。圖2所示的是具有上表面或主表面34、中心區28、週邊區14、唇緣16和延伸入半導體片10的腔24的半導體片10。應當注意,內緣18垂直於介面30,緣表面22大體平行於介面30,內緣18大體平行於外緣20,並且唇緣16的寬度37大體恒定。在形成腔24之後,將切割帶36附著在緣表面22和介面30上的金屬化層35上。形成內緣18垂直於介面30的唇緣16的缺點是在內緣18和介面30相交的區域內切割帶36無法附著於金屬化層35從而留下空隙38,這減小薄型半導體片10的穩定性。在後續步驟(未示出)中,使用磨輪減薄唇緣16。形成垂直於介面30的唇緣16的內緣18的另一缺點是在減薄唇緣16的過程中磨輪同時接觸一大片背部金屬化層(未示出),從而提高磨輪的負荷,其會阻礙磨輪的自銳特徵,增加研磨電流,並且在半導體片10中造成應力。曾為了減少這些缺點而使用過大砂礫磨輪。然而,大砂礫磨輪限制了可研磨環形支撐結構的總高度。此外,大砂礫磨輪產生較大顆粒,其會刮壞或損壞半導體片10的背面。大砂礫磨輪還切碎半導體片導致半導體片的進一步損壞。形成內緣18垂直於介面30的唇緣16的其他缺點是其使得磨輪振動增加、磨損增加,並且因研磨液和水無法繞流磨輪,所以其被滯留在環形支撐結構12的角落裏。
因此,獲得薄型半導體片和用於減薄半導體片的方法是有益的。更多的益處在於獲得具有成本效益的實施方法。
本發明大體上提供一種形成適用于減薄用於製造半導體元件的半導體片的環形支撐結構的方法。根據本發明的實施方式,環形支撐結構由半導體片的週邊部分形成,其中該環形支撐結構包括緣或唇緣,其邊緣不垂直於半導體片的表面。該唇緣的邊緣可為斜切形、臺階形等等。該環形支撐結構還被稱作邊緣支撐結構。
圖3是根據本發明的實施方式的半導體片100的等距視圖,該半導體片100具有由半導體片100的週邊區104所形成的環形支撐結構102。環形支撐結構102包括具有斜切形或錐形內緣108的唇緣106、外緣110和緣表面103,其中緣表面103可為半導體片100的背面的週邊部分。斜切形或錐形內緣108還被稱作斜切形部分或斜切形結構。腔114從半導體片100背面延伸進其主體的中心區116,並且具有與緣表面103相隔距離120的介面118。距離120還在圖4中示出。從而,腔114被斜切形或錐形邊緣108和介面118所限制。應當注意,唇緣106在緣表面103處的部分被稱作緣支撐部分或緣支撐結構102的支撐部分。同樣地,唇緣106在介面118附近的部分和唇緣106在緣表面103和介面118之間的部分被稱作緣支撐部分或緣支撐結構102的支撐部分。優選地,緣支撐部分的寬度彼此不相同。例如,介面118附近的緣支撐部分的寬度大於緣表面103附近的緣支撐部分的寬度,大於在介面118和緣表面103之間的緣支撐部分的寬度。因此,介面118附近的腔114的直徑小於緣表面103附近的腔114的直徑。圖4進一步說明了腔114的直徑。
圖4是在將切割帶130附著於緣表面103、錐形內緣108和介面118之後的半導體片100的剖視圖,其是沿圖3的截面線4-4截獲的。圖4所示的是具有上表面或主表面124、中心區116、週邊區104、唇緣106和從背面延伸進半導體片100的腔114的半導體片100。磨輪可用于形成斜切形或錐形內緣108。應當注意,斜切形或錐形內緣108與介面118所形成的角度不是垂直的,並且緣表面103大體平行於介面118。在緣表面103處的唇緣106的寬度,即緣表面103處的緣支撐部分的寬度,由參考符132標識。在介面118處的唇緣106的寬度,即在介面118處的緣支撐部分的寬度,由參考符136標識,並且在緣表面103和介面118之間的位置處的唇緣106的寬度,即在介面118和緣表面103之間的緣支撐部分的寬度由參考符134標識。因唇緣106的內緣108是斜切的,所以寬度136大於寬度134,並且寬度134大於寬度132。應當注意,由箭頭D103所標識的在緣表面103附近的腔114的直徑大於由箭頭D118所標識的在介面118附近的腔114的直徑。切割帶130附著於緣表面103、斜切形或錐形內緣108和介面118上。因斜切唇緣106大大減小或消除切割帶130和半導體片100之間的空氣間隙,所以其是有利的。此外,其還改善磨輪前緣上的磨損以延長修整間隔,並且提高晶片邊緣附近的水流動特性以降低沾汙。
圖5是根據本發明的另一實施方式的半導體片150的等距視圖,該半導體片150具有由半導體片150的週邊區154所形成的環形支撐結構152。環形結構152包括具有臺階形內緣158、外緣160和緣表面162的唇緣156,其中緣表面162可為半導體片150的背面的週邊部分。臺階形內緣158包括每一都具有水準表面和垂直表面的多個臺階164,並且其可被稱作臺階形結構。腔166從半導體片150的背面延伸入半導體片150的主體的中心區168內,並且具有與緣表面162相隔距離172的介面170。從而,腔166被斜切形或錐形邊緣158和介面170所限制,應當注意,唇緣156在緣表面162處的部分被稱作緣支撐部分或緣支撐結構152的支撐部分。同樣地,唇緣156在介面170附近的部分和唇緣156在緣表面162和介面170之間的部分被稱作緣支撐部分或緣支撐結構152的支撐部分。優選地,緣支撐部分的寬度彼此不同。例如,在介面170附近的緣支撐部分的寬度大於在緣表面162附近的緣支撐部分的寬度,並且大於在介面170和緣表面162之間的緣支撐部分的寬度。因此,在介面170附近的腔166的直徑小於在緣表面162附近的腔166的直徑。圖6進一步描述腔166的直徑。
圖6是在將切割帶176附著於緣表面162、臺階形內緣158和介面170上之後的半導體片150的剖視圖,其是沿圖5的截面線6-6截獲的。圖6所示的是具有上表面或主表面174、中心區168、週邊區154、唇緣156和從背面延伸進半導體片150的腔166的半導體片150。可使用磨輪來形成斜切形或錐形內緣158。在緣表面162處的唇緣156的寬度由參考符182所標識,在介面170處的唇緣156的寬度由參考符190所標識。諸如以下尺寸,例如,在緣表面162和介面170之間的臺階的寬度由參考符184、186和188所標識。因唇緣156的內緣158是臺階形的,寬度190大於寬度188,寬度188大於寬度186,寬度186大於寬度184,並且寬度184大於寬度182。優選地,多個臺階中的每一臺階的寬度不同於多個臺階中的其他臺階。多個臺階164中的一或多個臺階的寬度大於磨輪的直徑。應當注意,在緣表面162附近的由箭頭D162所標識的腔166的直徑大於在介面170附近的由箭頭D170所標識的腔166的直徑。將切割帶176附著於緣表面162、臺階形內緣158和介面170上。臺階化唇緣156是有利的,這是因為其大大減小或消除切割帶176和半導體片150之間的空氣間隙。此外,其還改善磨輪前緣上的磨輪磨損以延長修整間隔,並且提高晶片邊緣附近的水流動特性從而降低沾汙。
圖7是具有磨輪202的研磨器200的剖視圖,該磨輪202用於由半導體片150的週邊區154形成環形支撐結構152。更具體地,圖7示出臺階形內緣158的形成。磨輪202朝由箭頭204所表示的方向旋轉,同時被壓向半導體片150的背面。此外,磨輪202橫向移動,即朝大體平行於緣表面162或主表面174的方向移動,以形成臺階形內緣158和腔166。優選地,程式化研磨器200以移動磨輪202。可通過橫向移動磨輪一個距離以形成一臺階,橫向移動磨輪小於上述一個距離的另一距離以形成另一臺階,而形成臺階形內緣或臺階形結構158的一或多個臺階。為形成每一接連臺階而重複該步驟,其中形成每一後續臺階的橫向距離小於形成前一臺階的橫向距離。臺階形內緣158內的臺階數是半導體元件製造商選取的參數。應當注意,由參考符169標識的交叉陰影線部分表示在研磨過程中將被磨輪202移除的半導體材料。因在圖7所示的研磨時刻還未形成介面170,所以其由虛線所標識。
圖8是由半導體片220的週邊區227形成環形支撐結構226的研磨器200的剖視圖。更具體地,圖8說明形成包括具有緣表面230的唇緣228的環形支撐結構226。研磨器200被程式化從而磨輪202向下旋入半導體片220以形成具有介面224的腔222並形成緣支撐結構226。因在圖8所示的研磨時刻還未形成介面224,所以其由虛線所標識。在該實施方式中,在半導體片220內形成的腔222的直徑隨磨輪旋入半導體片220而減小。因此,由箭頭D230所標識的腔222在緣表面230附近的部分的直徑大於由箭頭D224標識的腔222在介面224附近的部分的直徑,反之,由箭頭W230標識的緣支撐結構226在緣表面230附近的部分的寬度小於由箭頭W224標識的緣支撐結構226在介面224附近的部分的寬度。應當注意,由參考符234標識的交叉陰影線部分表示在研磨過程中將被磨輪202所移除的半導體材料,但在圖8所示的研磨時刻還未移除該半導體材料。
儘管本發明已描述了特定的優選實施方式和方法,由前文所述,對本領域的技術人員顯而易見的是,可在不脫離本發明精神和範圍的情況下對此類實施方式和方法做出變化和修改。其意圖在於,本發明將僅受到所附權利要求所要求的範圍和適用法律的規定和法則限制。
10...半導體片
12...環形結構
14...週邊區
16...唇緣
18...內緣
20...外緣
22...緣表面
24...腔
28...中心區
30...介面
32...距離
34...上表面/主表面
35...金屬化層
36...切割帶
37...寬度
38...空隙
100...半導體片
102...環形支撐結構
103...緣表面
104...週邊區
106...唇緣
108...錐形內緣
110...外緣
114...腔
116...中心區
118...介面
120...距離
130...切割帶
132...參考符/寬度
134...參考符/寬度
136...參考符/寬度
150...半導體片
152...環形結構
154...週邊區
156...臺階化唇緣
158...臺階形內緣
160...外緣
162...緣表面
164...臺階
166...腔
168...中心區
169...參考符/移除的半導體材料
170...介面
172...距離
174...主表面
176...切割帶
182...參考符/寬度
184...參考符/寬度
186...參考符/寬度
188...參考符/寬度
190...寬度
200...研磨器
202...磨輪
204...箭頭
220...半導體片
222...腔
224...介面
226...環形支撐結構
227...週邊區
228...唇緣
230...緣表面
234...參考符/移除的半導體材料
通過閱讀下述具體實施方式並結合附圖將更好地理解本發明,其中,相似的標號代表相似的組件,其中:
圖1是具有環形支撐結構的現有技術半導體片的等距視圖;
圖2是製造後期的圖1所示半導體片的剖視圖,其是沿圖1的截面線2-2截獲的;
圖3是根據本發明的實施方式的具有斜切形環形支撐結構的半導體片的等距視圖;
圖4是製造後期的圖3所示半導體片的剖視圖,其是沿圖3的截面線4-4截獲的;
圖5是根據本發明的另一實施方式的具有臺階形環形支撐結構的半導體片的等距視圖;
圖6是製造後期的圖5所示半導體片的剖視圖,其是沿圖5的截面線6-6截獲的;
圖7是根據本發明的實施方式的具有形成環形支撐結構的磨輪的研磨器的剖視圖;及
圖8是根據本發明的附加實施方式的具有形成環形支撐結構的磨輪的研磨器的剖視圖。
150...半導體片
152...環形結構
154...週邊區
158...臺階形內緣
162...緣表面
164...臺階
166...腔
168...中心區
169...參考符/移除的半導體材料
170...介面
174...主表面
200...研磨器
202...磨輪
204...箭頭

Claims (15)

  1. 一種用於減薄一半導體片之方法,其包含:提供具有第一側面及第二側面以及一主表面之該半導體片;使用一磨輪藉由自該第二側面研磨該半導體片來移除半導體材料之一第一部分,以形成一腔之一第一部分,該腔之該第一部分具有一第一深度及一第一橫向尺寸;使用該磨輪藉由自該第二側面研磨該半導體片來移除該半導體材料之一第二部分,以形成該腔之一第二部分,該腔之該第二部分具有一第二深度及一第二橫向尺寸;使用該磨輪藉由自該第二側面研磨該半導體片來移除該半導體材料之一第三部分,以形成該腔之一第三部分,該腔之該第三部分具有一第三深度及一第三橫向尺寸;使用該磨輪藉由自該第二側面研磨該半導體片來移除該半導體材料之一第四部分,以形成該腔之一第四部分,該腔之該第四部分具有一第四深度及一第四橫向尺寸,以在該半導體片之該第二側面中形成一環形支撐結構,其中該環形支撐結構具有第一支撐部分、第二支撐部分、第三支撐部分及第四支撐部分且其中該第二支撐部分的一寬度大於該第一支撐部分的一寬度,且該第三支撐部分的一寬度大於該第二支撐部分的該寬度,且該第四支撐部分的一寬度大於該第三支撐部分的該寬度, 且其中該第一橫向尺寸大於該第二橫向尺寸,該第二橫向尺寸大於該第三橫向尺寸,該第四橫向尺寸大於該第三橫向尺寸,且其中該主表面自該半導體片的該第一側面延伸至該半導體片的該第二側面,使得該腔不會延伸穿過該半導體片。
  2. 如請求項1之方法,其中形成該環形支撐結構進一步包括使用一研磨器來形成一台階形結構。
  3. 如請求項2之方法,其中使用該研磨器包含:自該半導體片之背面研磨以形成第一台階及第二台階。
  4. 如請求項3之方法,其中使用該研磨器包含研磨該半導體片之該背面以形成複數個台階。
  5. 如請求項4之方法,其中該複數個台階中之每一台階具有一與該複數個台階中之其他台階不同的寬度。
  6. 如請求項3之方法,其進一步包括使用該磨輪以形成該複數個台階,並且其中該複數個台階中之該等台階中的一或多者之寬度大於該磨輪的直徑。
  7. 如請求項1之方法,其中使用該研磨器來形成該台階形結構包括在一大體平行於該主表面之方向上移動該磨輪。
  8. 如請求項7之方法,其進一步包括:橫向移動該磨輪一第一距離以形成該台階形結構之該第一台階;橫向移動該磨輪一第二距離以形成該台階形結構之該 第二台階,該第二距離小於該第一距離;及橫向移動該磨輪一第三距離以形成該台階形結構之該第三台階,該第三距離小於該第二距離。
  9. 如請求項7之方法,其進一步包括程式化該研磨器以移動該磨輪。
  10. 如請求項1之方法,其中形成該環形支撐結構進一步包括使用一研磨器來藉由使該研磨器之一部分盤旋進該半導體片中而形成該環形支撐結構。
  11. 一種用於自一半導體片形成一環形支撐結構之方法,其包含:提供具有分別在該半導體片之第一側面及第二側面上之第一表面及第二表面的該半導體片;自該第二側面移除該半導體片之複數個部分以形成一腔,該腔不會延伸穿過該半導體片,其中移除該複數個部分包含:使用一研磨器自該第二側面移除該半導體片之一第一部分以形成該腔的一第一部分,該腔之該第一部分具有一第一橫向尺寸;使用該研磨器自該第二側面移除該半導體片之一第二部分以形成該腔的一第二部分,該腔之該第二部分具有一第二橫向尺寸,該第二橫向尺寸小於該第一橫向尺寸;使用該研磨器自該第二側面移除該半導體片之一第三部分以形成該腔的一第三部分,該腔之該第三部分 具有一第三橫向尺寸,該第三橫向尺寸小於該第二橫向尺寸,其中移除該第一部分、該第二部分及該第三部分以形成一台階形結構,該台階形結構包含至少第一台階、第二台階及第三台階。
  12. 如請求項11之方法,其中使用該磨輪包括沿該半導體片之背面在一大體平行於第一主表面之方向上移動該磨輪。
  13. 如請求項12之方法,其進一步包括程式化一研磨器以移動該磨輪。
  14. 一種具有一主表面、第一邊緣及第二邊緣及一環形支撐結構之半導體片,其中該環形支撐結構包含一腔及一緣,該緣具有至少第一部分、第二部分、第三部分及第四部分,其中該第一部分具有一第一寬度及一第一深度,該第二部分具有一第二寬度及一第二深度,該第三部分具有一第三寬度及一第三深度,及該第四部分具有一第四寬度及一第四深度,該第二寬度大於該第一寬度,該第三寬度大於該第二寬度,該第四寬度大於該第三寬度,且其中該主表面自該半導體片的該第一邊緣延伸至該半導體片的該第二邊緣,使得該腔不會延伸穿過該半導體片。
  15. 如請求項14之半導體片,其中該環形支撐結構具有第一邊緣及第二邊緣,且其中該台階形部分係自該第一邊緣形成。
TW098121048A 2008-09-08 2009-06-23 薄型半導體片和減薄半導體片的方法 TWI521580B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/206,043 US8292690B2 (en) 2008-09-08 2008-09-08 Thinned semiconductor wafer and method of thinning a semiconductor wafer

Publications (2)

Publication Number Publication Date
TW201011825A TW201011825A (en) 2010-03-16
TWI521580B true TWI521580B (zh) 2016-02-11

Family

ID=41798500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121048A TWI521580B (zh) 2008-09-08 2009-06-23 薄型半導體片和減薄半導體片的方法

Country Status (5)

Country Link
US (1) US8292690B2 (zh)
KR (1) KR101603899B1 (zh)
CN (1) CN101673679B (zh)
HK (1) HK1141134A1 (zh)
TW (1) TWI521580B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
JP5664471B2 (ja) 2010-06-28 2015-02-04 信越化学工業株式会社 半導体用合成石英ガラス基板の製造方法
JP5544228B2 (ja) * 2010-07-14 2014-07-09 株式会社ディスコ ウェーハの加工方法
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
JP2013012690A (ja) * 2011-06-30 2013-01-17 Toshiba Corp 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
CN104078345B (zh) * 2014-06-13 2016-08-24 北京工业大学 一种超薄晶圆减薄方法
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US9984888B2 (en) * 2014-08-13 2018-05-29 Newport Fab, Llc Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
CN104409581A (zh) * 2014-11-19 2015-03-11 迪源光电股份有限公司 一种改进的晶圆减薄加工方法
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void
JP6534861B2 (ja) * 2015-06-01 2019-06-26 株式会社ディスコ 研削装置
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
CN105479275B (zh) * 2015-11-19 2017-12-05 浙江工业大学 一种微半环凹模阵列微细超声分级研抛方法
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
CN114530483A (zh) * 2020-11-23 2022-05-24 联华电子股份有限公司 半导体元件及其制作方法
US11626371B2 (en) 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06114745A (ja) * 1992-09-30 1994-04-26 Kawasaki Steel Corp 半導体ウェーハ研削用砥石
SG67365A1 (en) * 1995-11-21 1999-09-21 Texas Instruments Inc Trench scribe line for decreased chip spacing
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP3888107B2 (ja) 2001-08-31 2007-02-28 株式会社大真空 圧電振動デバイス用圧電振動板のエッチング方法
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
JP2007019379A (ja) * 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
CN100399540C (zh) * 2005-08-30 2008-07-02 中美矽晶制品股份有限公司 复合晶片结构的制造方法
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
KR101603899B1 (ko) 2016-03-16
CN101673679B (zh) 2014-06-25
US8292690B2 (en) 2012-10-23
TW201011825A (en) 2010-03-16
CN101673679A (zh) 2010-03-17
US20100059862A1 (en) 2010-03-11
KR20100029699A (ko) 2010-03-17
HK1141134A1 (zh) 2010-10-29

Similar Documents

Publication Publication Date Title
TWI521580B (zh) 薄型半導體片和減薄半導體片的方法
CN101625972B (zh) 使半导体晶片变薄的方法
KR100869523B1 (ko) 프로파일을 지닌 에지를 구비한 반도체 웨이퍼 제조 방법
JP6360750B2 (ja) ウエーハの加工方法
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
JP2009124153A (ja) ポリシングされたエッジ部を備えた半導体ウェハの製造方法
JP2009253143A (ja) 半導体ウェハ研削用砥石、半導体ウェハ研削装置および半導体装置の製造方法
CN103295892B (zh) 半导体装置的制造方法
JP2013532587A (ja) ウエハを台形研削するための研削工具
JP2013537711A (ja) 半導体およびソーラウエハならびにその加工方法
KR101060744B1 (ko) 웨이퍼 처리 방법 및 웨이퍼 처리 장치
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP5623249B2 (ja) ウェーハの面取り方法
JP2005311025A (ja) シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
US20170040285A1 (en) Wafer planarization method
JP2008034875A (ja) 半導体装置及びその製造方法
JP3550644B2 (ja) 高平坦度ウェーハの再加工方法
KR20080062020A (ko) 반도체 웨이퍼의 가공방법
JP2013536575A (ja) 半導体およびソーラウエハ
CN116153763A (zh) 晶圆键合结构及其修边方法
KR20230174167A (ko) 피가공물의 연삭 방법
KR101286009B1 (ko) 웨이퍼 연마 장치 및 웨이퍼 연마방법
JP2014003198A (ja) ウエーハの加工方法
KR100933850B1 (ko) 태양전지용 잉곳의 코너부 가공방법 및 장치와 그에 따라제조된 태양전지용 잉곳 및 웨이퍼
JP4440810B2 (ja) 貼り合わせウエーハの製造方法