JP2013012690A - 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ - Google Patents

半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ Download PDF

Info

Publication number
JP2013012690A
JP2013012690A JP2011146049A JP2011146049A JP2013012690A JP 2013012690 A JP2013012690 A JP 2013012690A JP 2011146049 A JP2011146049 A JP 2011146049A JP 2011146049 A JP2011146049 A JP 2011146049A JP 2013012690 A JP2013012690 A JP 2013012690A
Authority
JP
Japan
Prior art keywords
grinding
semiconductor wafer
grindstone
groove
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011146049A
Other languages
English (en)
Inventor
Shinya Taku
真也 田久
Noriko Shimizu
紀子 清水
Tsutomu Fujita
努 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011146049A priority Critical patent/JP2013012690A/ja
Priority to TW101108160A priority patent/TWI498959B/zh
Priority to CN201210069407.0A priority patent/CN102848303B/zh
Priority to US13/422,470 priority patent/US8790995B2/en
Publication of JP2013012690A publication Critical patent/JP2013012690A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

【課題】厚みを薄くしても割れの生じるおそれの少ない半導体ウエハ、また、そのような半導体ウエハの加工方法及び加工装置を提供する。
【解決手段】実施形態によれば、表面に半導体素子が形成された半導体ウエハ１０裏面の外縁部を第１の砥石２２で研削して環状の溝１２を形成する工程と、溝１２の内側の凸部１４を第２の砥石２４ａで研削して半導体ウエハ１０の裏面に溝１２と一体に凹部２０を形成する工程と、第２の砥石２４ａによる研削面を含む凹部２０の底面を、第３の砥石２６ａでさらに研削する工程とを具備する。
【選択図】図１

Description

本発明の実施形態は、半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハに関する。
半導体ウエハを薄化する方法として、半導体ウエハ裏面の外周部数ｍｍを残して中央部のみを機械研削する、ＴＡＩＫＯプロセスと称する方法が知られている。この方法によれば、半導体ウエハは外周部が研削されずに元の厚みのまま残るので、機械的強度が保たれ、その後の加工時や搬送時における半導体ウエハの割れや反りを抑制することができる。
ところで、ＴＡＩＫＯプロセスでは、中央部を機械研削する際、通常、インデックスアップのために、粗い粒度の砥石を用いて粗研削し、次いで、細かい粒度の砥石を用いて仕上げ研削が行われている。この場合、仕上げ研削は粗研削より内側の領域を研削するため、仕上げ研削領域の外周には粗研削面が残ってしまう。その結果、半導体ウエハは、この粗研削面が起点になって割れが発生しやすいという問題があった。そして、このような割れの発生のしやすさは、半導体ウエハの厚みが薄くなればなるほど顕著であった。
特開２００７−１９４６１号公報 特開２００７−３５７５６号公報
本発明の目的は、厚みを薄くしても割れの生じるおそれの少ない半導体ウエハ、また、そのような半導体ウエハの加工方法及び加工装置を提供することにある。
実施形態の半導体ウエハの加工方法は、表面に半導体素子が形成された半導体ウエハ裏面の外縁部を第１の砥石で研削して環状の溝を形成する工程と、前記溝の内側の凸部を第２の砥石で研削して前記半導体ウエハの裏面に前記溝と一体に凹部を形成する工程と、前記第２の砥石による研削面を含む前記凹部の底面を、第３の砥石でさらに研削する工程とを具備する。
実施形態の半導体ウエハの加工装置は、表面に半導体素子が形成された半導体ウエハ裏面の外縁部を研削して環状の溝を形成する第１の砥石と、前記第１の砥石により形成された前記溝の内側の凸部を研削して前記半導体ウエハの裏面に前記環状の溝と一体に凹部を形成する第２の砥石と、前記凹部の底面を研削する第３の砥石とを具備する。
実施形態の半導体ウエハは、表面に半導体素子が形成され、裏面に凹部が形成された半導体ウエハである。前記凹部は、前記半導体ウエハ裏面の外縁部を研削して形成された環状の溝の内側を前記溝より深く研削することにより形成されたものであり、前記溝で形成された前記凹部内側面の表面粗さ（Ｒｙ）が０．１μｍ〜２．５μｍで、それ以外の凹部内側面の表面粗さ（Ｒｙ）が０．５μｍ以下である。
実施形態による半導体ウエハの加工方法を示す概略断面図である。 実施形態による半導体ウエハの加工方法を説明するための概略断面図である。 実施形態との比較のための半導体ウエハの加工方法を示す概略断面図である。 図３に示した半導体ウエハの加工方法を、図２と対比させて説明するための概略断面図である。
以下、図面を参照して、実施形態を説明する。
図１は、本実施形態の半導体ウエハの加工方法を工程順に示す概略断面図である。
本実施形態においては、まず、第１の研削工程として、表面に半導体素子が形成されたシリコン等からなる半導体ウエハ１０の裏面の外縁部を研削して環状の溝１２を形成する（図１（ａ））。
この環状の溝１２の形成には、後述する２回の研削工程で用いる第２の砥石及び第３の砥石のうち、少なくとも最初の研削工程（第２の研削工程）で用いる砥石（第２の砥石）より粒度の細かい砥石、例えば、研削面Ｇ１の表面粗さ（Ｒｙ：最大高さ）が０．１μｍ〜２．５μｍ、好ましくは０．１μｍ〜２．０μｍの範囲となる砥石（第１の砥石）を備えた切削ブレード２２が用いられる。本実施形態では、環状の溝１２は、表面粗さ（Ｒｙ）１．０μｍに研削されている。
上記切削ブレード２２を用いて半導体ウエハ１０の裏面に形成する溝１２の位置は、溝１２の外周が、半導体ウエハ１０表面の半導体素子形成領域の外側で、かつ半導体の外周部に結晶方位を示すためのノッチが設けられている場合にそのノッチの内側になるようであればよいが、通常は、半導体ウエハ１０の外縁から溝１２の外周までの距離Ｄ１が２．０ｍｍ〜２．５ｍｍとなる範囲である。本実施形態では、外径３００ｍｍ、厚さ７７５μｍの半導体ウエハ対し、距離Ｄ１が２．１ｍｍとなる位置に溝１２が設けられている。
また、溝１２の深さ及び幅は、半導体ウエハ１０の外径や、目的とする研削後の半導体ウエハ１０の厚み等にもよるが、通常、深さは、溝１２の底面から半導体ウエハの表面までの距離（以下、「残し量」ともいう）Ｔ１が２５μｍ〜６００μｍ程度となる範囲であり、幅Ｗは１００μｍ〜１．０ｍｍ程度である。深さがあまり浅いと、半導体ウエハ１０を薄化するために第３の砥石による研削量を多くしなければならず、加工効率が低下する。また、幅があまり狭いと、後の加工工程（第２の研削工程及び第３の研削工程）における技術的制約（例えば、研削領域に高い寸法精度が要求される等）が多くなり、幅が広すぎると、所望の表面粗さを有する溝１２の形成が困難になる。本実施形態では、溝部における残し量Ｔ１１００μｍ、溝幅Ｗ５００μｍに形成されている。
なお、第１の研削工程では、図示を省略したが、半導体ウエハ１０は、それ自身回転しながら半導体ウエハ１０を保持する保持テーブル上に、裏面を上に向けて保持され、保持テーブルで半導体ウエハ１０を回転させながら、その裏面の外縁部に切削ブレード２２を当接させ、溝１２が形成される。保持テーブルには、例えば、上面に真空チャックを備えたチャックテーブル構造のものが使用される。保持テーブルは、後述する第２及び第３の砥石を用いる第２及び第３の研削工程でも使用される。半導体ウエハ１０を保持テーブルに保持させる際、半導体ウエハ１０の表面には、半導体素子を保護するため、テープ等の保護部材が貼着される。
次に、第２の研削工程として、第１の研削工程で形成された環状の溝１２の内側の凸部１４を、第２の砥石２４ａを備えた研削装置２４を用いて研削して、溝１２と一体の凹部２０を形成する（図１（ｂ））。
この第２の研削工程は、いわゆる粗研削工程である。したがって、この工程に用いられる第２の砥石２４ａは、粗研削用の砥石であり、前述したように、上記第１の砥石より粗い粒度の砥石、例えば、研削面Ｇ２の表面粗さ（Ｒｙ）が３．０μｍ以上、好ましくは３．１μｍ〜４．０μｍの範囲となるような砥石が用いられる。本実施例では、研削面Ｇ２の表面粗さ（Ｒｙ）が３．２μｍとなる砥石が用いられている。
研削装置２４は、このような第２の砥石２４ａを下面に固着した研削ホイール２４ｂと、研削ホイール２４ｂを保持するホイールマウント２４ｃが一端に設けられ、他端にモータ（図示なし）が取り付けられたスピンドル２４ｄとを備えており、モータの駆動によりスピンドル２４ｄが回転し、それに伴いホイールマウント２４ｃに装着された研削ホイール２４ｂも一体に回転する構成となっている。さらに、研削装置２４は、研削ホイール２４ｂが回転しながら下降するようにもなっており、この研削ホイール２４ｂの下降によって、その下面に固着した第２の砥石２４ａが半導体ウエハ１０の裏面に接触し、研削が行われる。
この第２の研削工程も、第１の研削工程と同様、半導体ウエハ１０を、それ自身回転しながら半導体ウエハ１０を保持する保持テーブル上に、裏面を上に向けて保持し、保持テーブルで半導体ウエハ１０を回転させながら研削する。研削の深さは、特に限定されないものの、深さがあまり浅いと、半導体ウエハを薄化するために、後の第３の砥石による研削量を多くしなければならず、加工効率が低下する。また、溝１２よりさらに深く研削すると、第２の砥石２４ａによる粗い研削面が第３の砥石による研削後も残り、本発明による効果が得られなくなるおそれがある。したがって、第２の研削工程では、溝１２の深さを超えない範囲で、できるだけ深く研削することが好ましい。本実施形態では、第２の砥石２４ａにより研削した部分の底面から半導体ウエハの表面までの距離、すなわち第２の砥石２４ａによる研削部における残し量Ｔ２が１１０μｍに形成されている。
次に、第３の研削工程として、第１及び第２の研削工程で形成された凹部２０を、第３の砥石２６ａを備えた研削装置２６を用いてさらに深く、第２の砥石２４ａによる研削面Ｇ２がなくなり、かつ半導体ウエハ１０の凹部２０における厚みが所望の厚みになるまで研削する（図１（ｃ））。
この第３の研削工程は、いわゆる仕上げ研削工程である。したがって、この工程に用いられる第３の砥石２６ａは、仕上げ研削用の砥石であり、上記第２の砥石２４ａより細かい粒度の砥石、例えば、研削面Ｇ３の表面粗さ（Ｒｙ）が０．５μｍ以下、好ましくは０．１μｍ〜０．４μｍの範囲となるような砥石が用いられる。本実施例では、研削面Ｇ３の表面粗さ（Ｒｙ）が０．３μｍとなる砥石が用いられている。
研削装置２６は、第３の砥石２６ａが用いられるとともに、砥石２６ａの回転軌道の再外周の直径が、研削装置２４のものより大きく形成されている以外は、第２の砥石２４ａを備えた研削装置２４と基本的に同様に構成されている。すなわち、第３の砥石２６ａを下面に固着した研削ホイール２６ｂと、研削ホイール２６ｂを保持するホイールマウント２６ｃが一端に設けられ、他端にモータ（図示なし）が取り付けられたスピンドル２６ｄとを備えており、モータの駆動によりスピンドル２６ｄが回転し、それに伴いホイールマウント２６ｃに装着された研削ホイール２６ｂも一体に回転する構成となっている。また、研削ホイール２６ｂが回転しながら下降するようになっており、この研削ホイール２６ｂの下降によって、その下面に固着した第２の砥石２６ａが凹部２０の底面に接触し、研削が行われる。
第３の研削工程も、第１及び第２の研削工程と同様、半導体ウエハ１０を、それ自身回転しながら半導体ウエハ１０を保持する保持テーブル上に、裏面を上に向けて保持し、保持テーブルで半導体ウエハ１０を回転させながら研削する。研削の深さは、前述したように、第２の砥石２４ａによる研削面Ｇ２がなくなり、かつ半導体ウエハ１０の凹部２０における厚みが所望の厚みになるまでであり、例えば、凹部２０における残し量Ｔ３が２０〜１００μｍ程度となる範囲である。本実施形態では、凹部２０における残し量Ｔ３が３０μｍに形成されている。また、本実施形態では、この第３の研削工程で研削される研削部外周から半導体ウエハ１０の外縁までの距離Ｄ３が２．６ｍｍとなるように研削されている。
図１（ｄ）は、以上の第１〜第３の研削工程を経て薄化された半導体ウエハ１０を示しており、表面には半導体素子（図示なし）が形成され、裏面には凹部２０が形成されている。凹部２０は、半導体ウエハ１０裏面の外縁部を第１の砥石を備えた切削ブレード２２を用いて研削して形成された環状の溝１２の内側を、まず、第２の砥石２４ａを備えた研削装置２４で研削し、さらに第３の砥石２６ａを備えた研削装置２６で溝１２より深く研削して形成されたものである。したがって、凹部２０は、第１の砥石による研削面Ｇ１、例えば表面粗さ（Ｒｙ）が０．１μｍ〜２．５μｍの研削面と、第３の砥石２６ａによる研削面Ｇ３、例えば表面粗さ（Ｒｙ）が０．５μｍ以下の研削面のみで構成されている。このため、この薄化後の半導体ウエハは、凹部２０における厚みが薄くても割れるおそれが極めて少なく、その後の取り扱いが容易となる。
なお、図２は、本実施形態により薄化された半導体ウエハ１０の外縁部及びその近傍を拡大して示した図であり、Ｚ１〜Ｚ３は、それぞれ第１〜第３の研削工程における研削部乃至研削量を示している。
以上説明したように、本実施形態においては、半導体ウエハ裏面の外縁部を第１の砥石を備えた切削ブレードを用いて研削して環状の溝を形成し、次いで、粗研削用の第２の砥石で環状の溝の内側の凸部を研削して溝と一体の凹部を形成し、その後、凹部の底面を仕上げ研削用の第３の砥石で研削するので、半導体ウエハの裏面には、内側面が第１の砥石および第３の砥石による研削面のみからなる凹部が形成される。したがって、半導体ウエハの凹部における厚みを薄くしても割れを十分に抑制することができ、その後の加工時や搬送時の取り扱いを容易なものすることができる。
ここで、本実施形態との比較のため、粗研削用の砥石による研削と仕上げ研削用の砥石による研削のみで半導体ウエハの裏面に凹部を形成する場合の加工方法と、この加工方法により得られる半導体ウエハについて記載する。図３は、この加工方法を工程順に示したものである。なお、図３においては、図１に記載のものと同一要素または同一機能を有する要素には同一符号を付しており、重複する説明を省略する。
図３に示すように、この方法は、まず、半導体ウエハ１０の裏面を、粗研削用の第２の砥石２４ａを備えた研削装置２４を用いて研削して凹部２０Ａを形成し（図３（ａ））、次いで、仕上げ研削用の第３の砥石２６ａを備えた研削装置２６を用いて凹部２０Ａの底面を、半導体ウエハ１０の凹部２０Ａにおける厚みが所望の厚みになるまで研削する（図３（ｂ））ものである。
図３（ｃ）は、この方法で薄化された半導体ウエハ１０を示しており、また、図４は、その外縁部及びその近傍を拡大して示した図である。図３（ｃ）に示すように、半導体ウエハ１０の裏面には、本実施形態の凹部２０と類似した形状の凹部２０Ａが形成されている。しかし、この凹部２０Ａは、半導体ウエハ１０裏面を、粗研削用の第２の砥石２４ａを備えた研削装置２４で研削し、次いで、仕上げ研削用の第３の砥石２６ａを備えた研削装置２６で研削して形成されたものである。したがって、凹部３０の内側面は、図４にも示すように、第２の砥石２４ａによる粗研削面Ｇ２、例えば表面粗さ（Ｒｙ）が３．０μｍ以上の研削面と、第３の砥石２６ａによる研削面Ｇ３、例えば表面粗さ（Ｒｙ）が０．５μｍ以下の研削面で構成されている。このような半導体ウエハ１０は、第２の砥石２４ａによる粗い研削面Ｇ２が起点になって、割れが発生しやすいものである。
これに対し、本実施形態では、図１（ｄ）及び図２に示したように、半導体ウエハ１０裏面の凹部２０の内側には粗研削面が残らないので、半導体ウエハ１０の凹部２０における厚みを薄くしても割れは極めて生じにくい。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体ウエハ、１２…環状の溝、２０…凹部、２２…第１の砥石を備えた切削ブレード、２４，２６…研削装置、２４ａ…第２の砥石、２６ａ…第３の砥石、Ｇ１…第１の砥石による研削面、Ｇ２…第２の砥石による研削面、Ｇ３…第１の砥石による研削面。

Claims (5)

  1. 表面に半導体素子が形成された半導体ウエハ裏面の外縁部を第１の砥石で研削して環状の溝を形成する工程と、
    前記溝の内側の凸部を第２の砥石で研削して前記半導体ウエハの裏面に前記溝と一体に凹部を形成する工程と、
    前記第２の砥石による研削面を含む前記凹部の底面を第３の砥石でさらに研削する工程と
    を有することを特徴とする半導体ウエハの加工方法。
  2. 前記第２の砥石の粒度が、前記第１の砥石及び前記第３の砥石の各粒度より粗であることを特徴とする請求項１記載の半導体ウエハの加工方法。
  3. 前記第１の砥石による研削面の表面粗さ（Ｒｙ）が０．１μｍ〜２．５μｍ、前記第２の砥石による研削面の表面粗さ（Ｒｙ）が３．０μｍ以上、前記第３の砥石による研削面の表面粗さ（Ｒｙ）が０．５μｍ以下あることを特徴とする請求項１記載の半導体ウエハの加工方法。
  4. 表面に半導体素子が形成された半導体ウエハ裏面の外縁部を研削して環状の溝を形成する第１の砥石と、前記第１の砥石により形成された前記溝の内側の凸部を研削して前記半導体ウエハの裏面に前記環状の溝と一体に凹部を形成する第２の砥石と、前記凹部の底面を研削する第３の砥石とを備えることを特徴とする半導体ウエハの加工装置。
  5. 表面に半導体素子が形成され、裏面に凹部が形成された半導体ウエハであって、
    前記凹部は、前記半導体ウエハ裏面の外縁部を研削して形成された環状の溝の内側を前記溝より深く研削することにより形成されたものであり、前記溝で形成された前記凹部内側面の表面粗さ（Ｒｙ）が０．１μｍ〜２．５μｍで、それ以外の凹部内側面の表面粗さ（Ｒｙ）が０．５μｍ以下であることを特徴とする半導体ウエハ。
JP2011146049A 2011-06-30 2011-06-30 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ Withdrawn JP2013012690A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011146049A JP2013012690A (ja) 2011-06-30 2011-06-30 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ
TW101108160A TWI498959B (zh) 2011-06-30 2012-03-09 A semiconductor wafer processing method and a processing device, and a semiconductor wafer
CN201210069407.0A CN102848303B (zh) 2011-06-30 2012-03-15 半导体晶片的加工方法、加工装置以及半导体晶片
US13/422,470 US8790995B2 (en) 2011-06-30 2012-03-16 Processing method and processing device of semiconductor wafer, and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011146049A JP2013012690A (ja) 2011-06-30 2011-06-30 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ

Publications (1)

Publication Number Publication Date
JP2013012690A true JP2013012690A (ja) 2013-01-17

Family

ID=47389760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011146049A Withdrawn JP2013012690A (ja) 2011-06-30 2011-06-30 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ

Country Status (4)

Country Link
US (1) US8790995B2 (ja)
JP (1) JP2013012690A (ja)
CN (1) CN102848303B (ja)
TW (1) TWI498959B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053344A (ja) * 2013-09-05 2015-03-19 株式会社ディスコ 研削ホイール及びウエーハの加工方法
JP2015074042A (ja) * 2013-10-08 2015-04-20 株式会社ディスコ 研削装置
WO2015079489A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
US9984888B2 (en) * 2014-08-13 2018-05-29 Newport Fab, Llc Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer
DE112014007049B4 (de) * 2014-10-10 2024-08-22 Rohm Co., Ltd. Verfahren zur Fertigung einer Halbleitervorrichtung
WO2016207940A1 (ja) * 2015-06-22 2016-12-29 オリンパス株式会社 内視鏡用撮像装置
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
US9905525B1 (en) * 2016-08-18 2018-02-27 Semiconductor Components Industries, Llc Semiconductor wafer and method of ball drop on thin wafer with edge support ring
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
US20210039221A1 (en) * 2018-03-12 2021-02-11 Tokyo Electron Limited Substrate warpage correction method, computer storage medium, and substrate warpage correction apparatus
JP7089136B2 (ja) * 2018-03-22 2022-06-22 株式会社デンソー ウエーハの研削方法
CN111195852B (zh) * 2018-11-19 2021-11-23 江苏鲁汶仪器有限公司 平行于器件侧壁方向抛光密集器件侧壁的装置及方法
CN110010458B (zh) * 2019-04-01 2021-08-27 徐州鑫晶半导体科技有限公司 控制半导体晶圆片表面形貌的方法和半导体晶片
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
JP7451043B2 (ja) * 2020-06-05 2024-03-18 株式会社ディスコ 被加工物の研削方法及び研削装置
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法
TWI818416B (zh) * 2021-03-24 2023-10-11 環球晶圓股份有限公司 晶圓
US11837632B2 (en) 2021-03-24 2023-12-05 Globalwafers Co., Ltd. Wafer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
SG126885A1 (en) 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP4791774B2 (ja) 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
TW200848214A (en) * 2007-06-05 2008-12-16 Asahi Diamond Ind Cup-like grinding stone for grinding rear surface of semiconductor wafer and grinding method thereof
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法
US8292690B2 (en) * 2008-09-08 2012-10-23 Semiconductor Components Industries, Llc Thinned semiconductor wafer and method of thinning a semiconductor wafer
JP5338490B2 (ja) 2009-06-05 2013-11-13 三菱電機株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053344A (ja) * 2013-09-05 2015-03-19 株式会社ディスコ 研削ホイール及びウエーハの加工方法
JP2015074042A (ja) * 2013-10-08 2015-04-20 株式会社ディスコ 研削装置
WO2015079489A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置の製造方法
JPWO2015079489A1 (ja) * 2013-11-26 2017-03-16 三菱電機株式会社 半導体装置の製造方法
US9704813B2 (en) 2013-11-26 2017-07-11 Mitsubishi Electric Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN102848303B (zh) 2015-07-15
TW201301376A (zh) 2013-01-01
TWI498959B (zh) 2015-09-01
CN102848303A (zh) 2013-01-02
US20130001766A1 (en) 2013-01-03
US8790995B2 (en) 2014-07-29

Similar Documents

Publication Publication Date Title
JP2013012690A (ja) 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ
CN105390383B (zh) 晶片的加工方法
JP6013858B2 (ja) ウェーハの加工方法
JP4780142B2 (ja) ウェーハの製造方法
JP6198618B2 (ja) ウェーハの加工方法
JP2017204555A (ja) 切削方法
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
JP2007306000A (ja) 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
TW201824376A (zh) 晶圓及晶圓的加工方法
US20210086323A1 (en) Polishing device
JP2005317846A (ja) 半導体デバイス及び半導体デバイスの加工方法
US11361959B2 (en) Method for manufacturing wafer
JP5623249B2 (ja) ウェーハの面取り方法
TW201639663A (zh) 研磨用磨石
JP2008091779A (ja) 半導体装置の製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2007266043A (ja) 化合物半導体ウェハ
TW202245046A (zh) 被加工物之磨削方法
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
JP6016473B2 (ja) ウエーハの加工方法
JP2015153999A (ja) 半導体ウェーハの製造方法
JP5726061B2 (ja) ウェハの製造方法および半導体装置の製造方法
US20220274224A1 (en) Grinding method for workpiece
KR20230174167A (ko) 피가공물의 연삭 방법
KR20230115895A (ko) 연삭 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902