CN102848303B - 半导体晶片的加工方法、加工装置以及半导体晶片 - Google Patents

半导体晶片的加工方法、加工装置以及半导体晶片 Download PDF

Info

Publication number
CN102848303B
CN102848303B CN201210069407.0A CN201210069407A CN102848303B CN 102848303 B CN102848303 B CN 102848303B CN 201210069407 A CN201210069407 A CN 201210069407A CN 102848303 B CN102848303 B CN 102848303B
Authority
CN
China
Prior art keywords
semiconductor wafer
emery wheel
processing method
grinding
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210069407.0A
Other languages
English (en)
Other versions
CN102848303A (zh
Inventor
田久真也
清水纪子
藤田努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102848303A publication Critical patent/CN102848303A/zh
Application granted granted Critical
Publication of CN102848303B publication Critical patent/CN102848303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

本发明提供半导体晶片的加工方法、加工装置以及半导体晶片。通过实施例公开半导体晶片加工方法。该方法包括以下工序：用第一砂轮或刀片对在表面形成有半导体元件的半导体晶片背面的外缘部进行研磨以形成环状的槽的工序；用第二砂轮对所述槽内侧的凸部进行研磨以在所述半导体晶片的背面与所述槽一体地形成凹部的工序；和用第三砂轮进一步对包含由所述第二砂轮研磨出的研磨面的所述凹部的底面进行研磨的工序。

Description

半导体晶片的加工方法、加工装置以及半导体晶片
技术领域
实施方式涉及半导体晶片的加工方法、加工装置以及半导体晶片。
背景技术
作为薄化半导体晶片的方法，已知在半导体晶片背面的外周部留出几mm而仅对中央部进行机械研磨的、称为TAIKO工艺的方法。通过该方法，半导体晶片的外周部未被研磨、仍维持原来的厚度，所以保持了机械强度，能够抑制在之后的加工时和/或运送时半导体晶片开裂和/或翘曲。
在TAIKO工艺中，对中央部进行机械研磨时，通常为了提高指标(index)而先用粗粒度的砂轮进行粗磨，接着用细粒度的砂轮进行细磨。该情况下，因为精磨与粗磨相比对靠内侧的区域进行研磨，所以在精磨区域的外周会残留有粗磨面。
其结果，存在容易以该粗磨面为起点发生开裂的问题。半导体晶片的厚度越薄，越容易发生这样的开裂。
发明内容
一般来说，通过实施方式公开半导体晶片的加工方法。该方法包括如下工序：用第一砂轮或刀片对在表面形成有半导体元件的半导体晶片背面的外缘部进行研磨以形成环状的槽的工序；用第二砂轮对所述槽内侧的凸部进行研磨以在所述半导体晶片背面与所述槽一体地形成凹部的工序；和用第三砂轮进一步对包括由所述第二砂轮研磨出的研磨面在内的所述凹部的底面进行研磨的工序。
通过其他实施方式公开半导体晶片的加工装置。该装置具备：第一砂轮或刀片，其对在表面形成有半导体元件的半导体晶片背面的外缘部进行研磨以形成环状的槽；第二砂轮，其对通过所述第一砂轮或刀片形成的所述槽内侧的凸部进行研磨以在所述导体晶片背面与所述环状的槽一体地形成凹部；和对所述凹部的底面进行研磨的第三砂轮。
通过其他实施方式公开半导体晶片。该半导体晶片为在表面形成有半导体元件、在背面形成有凹部的半导体晶片。通过对所述半导体晶片背面的外缘部进行研磨而形成环状槽，所述凹部为通过比所述环状槽更深地研磨该槽内侧而形成的凹部，由所述槽形成的所述凹部内侧面的表面粗糙度(Ry)为0.1μm～2.5μm，其以外的凹部内侧面的表面粗糙度(Ry)为0.5μm以下。
附图说明
图1A～图1D是表示实施方式的半导体晶片的加工方法的概略剖视图。
图2是用于说明实施方式的半导体晶片的加工方法的概略剖视图
图3A～3C是表示用于与实施方式进行比较的半导体晶片的加工方法的概略剖视图。
图4是用于与图2进行对比地说明图3所示的半导体晶片的加工方法的概略剖视图。
具体实施方式
下面，参照附图对实施方式进行说明。
图1A～图1D是按工序顺序表示一实施方式的半导体晶片的加工方法的概略剖视图。
在本实施方式中，作为第一研磨工序，对在表面形成有半导体元件的包含硅等的半导体晶片10背面的外缘部进行研磨以形成环状的槽12(图1A)。
在该环状槽12的形成中，使用具有如下砂轮的刀片22：粒度至少比在后述的2次研磨工序中使用的第二砂轮以及第三砂轮中在最初的研磨工序(第二研磨工序)中使用的砂轮(第二砂轮)细，例如使研磨面G1的表面粗糙度(Ry：最大高度)成为0.1μm～2.5μm、优选成为0.1μm～2.0μm的范围。此外，在本实施方式中，使用具有第一砂轮的刀片22，但如果通过刀片自身能够得到希望的表面粗糙度则也可以不使用砂轮。在本实施方式中，环状的槽12被研磨至表面粗糙度(Ry)为1.0μm。
使用刀片22在半导体晶片10背面所形成的槽12的位置，只要槽12的外周在半导体晶片10表面的半导体元件形成区域的外侧、且在半导体的外周部设置有用于表示结晶方位的刻痕(notch)的情况下在该刻痕的内侧即可。通常从半导体晶片10外缘到槽12外周为止的距离D1为2.0mm～2.5mm的范围。在本实施方式中，对外径300mm、厚度775μm的半导体晶片，在使距离D1成为2.1mm的位置设置有槽12。
另外，槽12的深度以及宽度，还基于半导体晶片10的外径、和/或作为目的的研磨后的半导体晶片10的厚度等，但通常深度为使从槽12的底面到半导体晶片表面为止的距离(下面也称为“研磨余量”)T1成为25μm～600μm的程度的范围，宽度W为100μm～1.0mm的程度。如果深度过浅，则为了薄化半导体晶片10必须增加第三砂轮的研磨量，加工效率降低。另外，如果宽度过窄，则后面的加工工序(第二研磨工序以及第三研磨工序)中的技术限制(例如研磨区域要求高尺寸精度等)变多，如果宽度过宽，则难以形成具有希望的表面粗糙度的槽12。在本实施方式中，槽部处的研磨余量T1形成为100μm、槽宽W形成为500μm。
在第一研磨工序中，省略了图示，半导体晶片10，在自身边旋转边保持半导体晶片10的保持台上背面朝上地被保持，边通过保持台使半导体晶片10旋转，边使刀片22抵接于其背面的外缘部、形成槽12。保持台使用例如在上侧的面具有真空吸盘的吸盘台结构的保持台。保持台也在后述的使用第二以及第三砂轮的第二以及第三研磨工序中使用。将半导体晶片10保持于保持台时，在半导体晶片10的表面为了保护半导体元件而贴合带等保护部件。
接下来，作为第二研磨工序，使用具有第二砂轮24a的研磨装置24对在第一研磨工序中形成的环状槽12内侧的凸部14进行研磨以形成包含槽12的圆形的凹部20(图1B)。
该第二研磨工序为所谓粗磨工序。因此，在该工序中使用的第二砂轮24a为用于粗磨的砂轮，如上所述使用比上述第一砂轮粒度粗的砂轮，例如使研磨面G2的表面粗糙度(Ry)成为3.0μm以上、优选3.1μm～4.0μm的范围的砂轮。在本实施例中，使用使研磨面G2的表面粗糙度(Ry)成为3.2μm的砂轮。
研磨装置24构成为，具备：在下侧的面固定安装有这样的第二砂轮24a的研磨轮24b；和主轴24d，在其一端设置有保持研磨轮24b的轮支架24c而在另一端安装有马达(没有图示)，通过马达的驱动，主轴24d旋转，相伴于此安装于轮支架24c的研磨轮24b也一体地旋转。进而，研磨装置24中，研磨轮24b边旋转边下降，通过该研磨轮24b的下降，固定安装于下侧的面的第二砂轮24a与半导体晶片10的背面接触、进行研磨。
该第二研磨工序也与第一研磨工序同样，半导体晶片10，在自身边旋转边保持半导体晶片10的保持台上背面朝上地被保持，边通过保持台使半导体晶片10旋转边进行研磨。研磨的深度，虽然没有特别限定，但如果深度过浅，则为了薄化半导体晶片，必须增加后面的第三砂轮的研磨量，加工效率降低。另外，如果比槽12研磨地更深，则由第二砂轮24a研磨出的粗研磨面在用第三砂轮进行了研磨后仍残留，可能不能得到本发明的效果。因此，在第二加工工序中，优选，以不超过槽12的深度的范围、即槽12的深度以下的范围，尽可能深得进行研磨。在本实施方式中，从由第二砂轮24a研磨后的部分的底面到半导体晶片表面为止的距离、即第二砂轮24a的研磨部处的研磨余量T2形成为110μm。
接下来，作为第三研磨工序，使用具备第三砂轮26a的研磨装置26更深地研磨在第一以及第二研磨工序中形成的凹部20直至由第二砂轮24a研磨出的研磨面G2消失、且半导体晶片10的凹部20处的厚度成为希望的厚度(图1C)。
该第三研磨工序为所谓精磨工序。因此，在该工序中使用的第三砂轮26a为用于精磨的砂轮，使用比上述第二砂轮24a粒度细的砂轮，例如使研磨面G3的表面粗糙度(Ry)成为0.5μm以下、优选0.1μm～0.4μm的范围的砂轮。在本实施例中，使用使研磨面G3的表面粗糙度(Ry)成为0.3μm的砂轮。
研磨装置26，除了使用第三砂轮26a并且砂轮26a的旋转轨道最外周的直径形成得比研磨装置24的大以外，构成与具有第二砂轮24a的研磨装置24基本相同。即，构成为，具有：在下侧的面固定安装有第三砂轮26a的研磨轮26b；和主轴26d，在其一端设置有保持研磨轮26b的轮支架26c而在另一端安装有马达(没有图示)，通过马达的驱动，主轴26d旋转，相伴于此安装于轮支架26c的研磨轮26b也一体地旋转。另外，研磨轮26b边旋转边下降，通过该研磨轮26b的下降，固定安装于下侧的面的第三砂轮26a与凹部20的底面接触、进行研磨。
第三研磨工序也与第一以及第二研磨工序同样，半导体晶片10，在自身边旋转边保持半导体晶片10的保持台上背面朝上地被保持，边通过保持台使半导体晶片10旋转边进行研磨。研磨的深度，如上所述为直至使由第二砂轮24a研磨出的研磨面G2消失、且半导体晶片10的凹部20处的厚度成为希望的厚度为止的深度，例如为使凹部20处的研磨余量T3成为20～100μm的程度的范围。在本实施方式中，凹部20处的研磨余量T3成为30μm。另外，在本实施方式中，在该第三研磨工序中进行研磨，以使从研磨的研磨部外周到半导体晶片10外缘为止的距离D3成为2.6mm。
图1D示出了经历了上面的第一～第三研磨工序而薄化了的半导体晶片10，在表面形成有半导体元件(未图示)而在背面形成有凹部20。凹部20是如下形成的凹部：对使用具有第一砂轮的刀片22研磨半导体晶片10背面的外缘部而形成的环状的槽12的内侧，首先用具有第二砂轮24a的研磨装置24进行研磨，进一步用具有第三砂轮26a的研磨装置26比槽12深地进行研磨。因此，凹部20仅由第一砂轮24研磨出的研磨面G1例如表面粗糙度(Ry)为0.1μm～2.5μm的研磨面和由第三砂轮26a研磨出的研磨面G3例如表面粗糙度(Ry)为0.5μm以下的研磨面构成。即，凹部20具有：具有第一侧面和第一底面的大直径部41；和具有第二侧面和第二底面的小直径部42。第一侧面和第一底面由第一砂轮研磨出的研磨面G1构成，因此其表面粗糙度(Ry)为例如0.1μm～2.5μm。第二侧面和第二底面由第三砂轮26a研磨出的研磨面G3构成，因此其表面粗糙度(Ry)为例如0.5μm以下。该薄化后的半导体晶片，即便凹部20处的厚度变薄，开裂的可能性也极小，之后的处理容易进行。
图2是放大地表示通过本实施方式而薄化后的半导体晶片10的外缘部及其附近的图，Z1～Z3分别示出第一～第三研磨工序中的研磨部和研磨量。
如上所说明地，在本实施方式中，使用具备第一砂轮的刀片对半导体晶片背面的外缘部进行研磨以形成环状的槽，接着用用于粗磨的第二砂轮对环状槽内侧的凸部进行研磨以与槽一体地形成凹部，之后用用于精磨的第三砂轮对凹部的底面进行研磨，所以在半导体晶片的背面形成凹部，该凹部的内侧面仅包括由第一砂轮以及第三砂轮研磨出的研磨面。因此，即使半导体晶片凹部处的厚度变薄也能够充分地抑制开裂，能够使之后的加工时和/或运送时的处理变得容易。
在此，为了与本实施方式进行比较，关于仅通过由用于粗磨的砂轮进行的研磨和用用于细磨的砂轮进行研磨而在半导体晶片背面形成凹部的情况下的加工方法、和通过该加工方法所得到的半导体晶片进行记载。图3A～图3C是按工序顺序表示该加工方法的图。此外，在图3A～图3C中，对于与图1A～图1D所记载的相同的要素或具有相同功能的要素标注相同的符号，省略重复说明。
如图3A～图3C所示，该方法中，首先，用具备用于粗磨的第二砂轮24a的研磨装置24对半导体晶片10背面进行研磨以形成凹部20A(图3A)。接着，使用具备用于细磨的第三砂轮26a的研磨装置26对凹部20A的底面进行研磨，直至半导体晶片10的凹部20A处的厚度成为希望的厚度为止(图3B)。
图3C示出用该方法薄化了的半导体晶片10，另外图4是放大地示出其外缘部及其附近的图。如图3C所示，在半导体晶片10的背面形成有与本实施方式的凹部20A类似形状的凹部20A。因此，该凹部20A是用具备用于粗磨的第二砂轮24a的研磨装置24对半导体晶片10的背面进行研磨，接着用具备用于精磨的第三砂轮26a的研磨装置26进行研磨而形成的凹部。因此，凹部20A的内侧面，如图4所示也由第二砂轮24a研磨出的研磨面G2例如表面粗糙度(Ry)为3.0μm以上的研磨面和由第三砂轮26a研磨出的研磨面G3例如表面粗糙度(Ry)为0.5μm以下的研磨面构成。该半导体晶片10容易以由第二砂轮24a研磨出的粗研磨面G2为起点发生开裂。
相对于此，在本实施方式中，如图1D以及图2所示，在半导体晶片10背面的凹部20的内侧不剩余粗研磨面，所以即使半导体晶片10的凹部20处的厚度变薄，也极难发生开裂。
说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并非试图限定发明的范围。这些新的实施方式能够以其他的各种各样的方式来实施，能够在不脱离发明要旨的范围内进行各种省略、置换、变更。这些实施方式和/或其变形包含于发明的范围和/或要旨，并且包含于技术方案中记载的发明及其等同的范围。

Claims (14)

1.一种半导体晶片的加工方法，包括如下工序：
(a)用第一砂轮或刀片对在表面形成有半导体元件的半导体晶片背面的外缘部进行研磨以形成环状的槽的工序；
(b)用第二砂轮对所述槽内侧的凸部进行研磨以在所述半导体晶片的背面形成与所述槽一体的凹部的工序；和
(c)用第三砂轮进一步对包含由所述第二砂轮研磨出的研磨面的所述凹部底面进行研磨的工序。
2.根据权利要求1所述的半导体晶片的加工方法，其中，
所述第二砂轮的粒度比所述第一砂轮或刀片以及所述第三砂轮的各粒度粗。
3.根据权利要求1所述的半导体晶片的加工方法，其中，
由所述第一砂轮或刀片研磨出的研磨面的表面粗糙度Ry为0.1μm～2.5μm，由所述第二砂轮研磨出的研磨面的表面粗糙度Ry为3.0μm以上，由所述第三砂轮研磨出的研磨面的表面粗糙度Ry为0.5μm以下。
4.根据权利要求3所述的半导体晶片的加工方法，其中，
由所述第一砂轮或刀片研磨出的研磨面的表面粗糙度Ry为0.1μm～2.0μm。
5.根据权利要求3所述的半导体晶片的加工方法，其中，
由所述第二砂轮研磨出的研磨面的表面粗糙度Ry为3.1μm～4.0μm。
6.根据权利要求3所述的半导体晶片的加工方法，其中，
由所述第三砂轮研磨出的研磨面的表面粗糙度Ry为0.1μm～0.4μm。
7.根据权利要求1所述的半导体晶片的加工方法，其中，
用所述第二砂轮研磨所述槽内侧的凸部的深度为所述槽的深度以下。
8.根据权利要求1所述的半导体晶片的加工方法，其中，
所述槽形成为，其外周成为所述半导体晶片表面的半导体元件形成区域的外侧。
9.根据权利要求1所述的半导体晶片的加工方法，其中，
从所述半导体晶片的外缘部到所述槽的外周为止的距离D1为2.0mm～2.5mm。
10.根据权利要求1所述的半导体晶片的加工方法，其中，
所述槽的宽度W为100μm～1.0mm。
11.根据权利要求1所述的半导体晶片的加工方法，其中，
所述第一砂轮或刀片的所述半导体晶片的研磨余量T1为25μm～600μm。
12.根据权利要求1所述的半导体晶片的加工方法，其中，
由所述第三砂轮研磨出的研磨面至少包含由所述第二砂轮研磨出的研磨面。
13.根据权利要求1所述的半导体晶片的加工方法，其中，
所述第三砂轮的旋转轨道最外周的直径比所述第二砂轮的大。
14.根据权利要求1所述的半导体晶片的加工方法，其中，
所述第三砂轮的所述半导体晶片的研磨余量T3为20μm～100μm。
CN201210069407.0A 2011-06-30 2012-03-15 半导体晶片的加工方法、加工装置以及半导体晶片 Active CN102848303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP146049/2011 2011-06-30
JP2011146049A JP2013012690A (ja) 2011-06-30 2011-06-30 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ

Publications (2)

Publication Number Publication Date
CN102848303A CN102848303A (zh) 2013-01-02
CN102848303B true CN102848303B (zh) 2015-07-15

Family

ID=47389760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210069407.0A Active CN102848303B (zh) 2011-06-30 2012-03-15 半导体晶片的加工方法、加工装置以及半导体晶片

Country Status (4)

Country Link
US (1) US8790995B2 (zh)
JP (1) JP2013012690A (zh)
CN (1) CN102848303B (zh)
TW (1) TWI498959B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6194210B2 (ja) * 2013-09-05 2017-09-06 株式会社ディスコ 研削ホイール及びウエーハの加工方法
JP6159639B2 (ja) * 2013-10-08 2017-07-05 株式会社ディスコ 研削装置
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
WO2015079489A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置の製造方法
US9984888B2 (en) * 2014-08-13 2018-05-29 Newport Fab, Llc Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer
DE112014007049B4 (de) * 2014-10-10 2024-08-22 Rohm Co., Ltd. Verfahren zur Fertigung einer Halbleitervorrichtung
WO2016207940A1 (ja) * 2015-06-22 2016-12-29 オリンパス株式会社 内視鏡用撮像装置
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
US9905525B1 (en) * 2016-08-18 2018-02-27 Semiconductor Components Industries, Llc Semiconductor wafer and method of ball drop on thin wafer with edge support ring
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
KR102594342B1 (ko) * 2018-03-12 2023-10-26 도쿄엘렉트론가부시키가이샤 기판의 휨 수정 방법, 컴퓨터 기억 매체 및 기판 휨 수정 장치
JP7089136B2 (ja) * 2018-03-22 2022-06-22 株式会社デンソー ウエーハの研削方法
CN111195852B (zh) * 2018-11-19 2021-11-23 江苏鲁汶仪器有限公司 平行于器件侧壁方向抛光密集器件侧壁的装置及方法
CN110010458B (zh) * 2019-04-01 2021-08-27 徐州鑫晶半导体科技有限公司 控制半导体晶圆片表面形貌的方法和半导体晶片
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法
TWI818416B (zh) * 2021-03-24 2023-10-11 環球晶圓股份有限公司 晶圓
US11837632B2 (en) 2021-03-24 2023-12-05 Globalwafers Co., Ltd. Wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700424A (zh) * 2004-05-20 2005-11-23 株式会社瑞萨科技 半导体器件的制造方法
TW200848214A (en) * 2007-06-05 2008-12-16 Asahi Diamond Ind Cup-like grinding stone for grinding rear surface of semiconductor wafer and grinding method thereof
CN101673679A (zh) * 2008-09-08 2010-03-17 半导体元件工业有限责任公司 薄型半导体晶片和减薄半导体晶片的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
SG126885A1 (en) 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP4791774B2 (ja) 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法
JP5338490B2 (ja) 2009-06-05 2013-11-13 三菱電機株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700424A (zh) * 2004-05-20 2005-11-23 株式会社瑞萨科技 半导体器件的制造方法
TW200848214A (en) * 2007-06-05 2008-12-16 Asahi Diamond Ind Cup-like grinding stone for grinding rear surface of semiconductor wafer and grinding method thereof
CN101673679A (zh) * 2008-09-08 2010-03-17 半导体元件工业有限责任公司 薄型半导体晶片和减薄半导体晶片的方法

Also Published As

Publication number Publication date
CN102848303A (zh) 2013-01-02
US8790995B2 (en) 2014-07-29
TWI498959B (zh) 2015-09-01
TW201301376A (zh) 2013-01-01
US20130001766A1 (en) 2013-01-03
JP2013012690A (ja) 2013-01-17

Similar Documents

Publication Publication Date Title
CN102848303B (zh) 半导体晶片的加工方法、加工装置以及半导体晶片
CN103889655B (zh) 双面研磨方法
CN103493184B (zh) 半导体晶片及其制造方法
KR101565026B1 (ko) 양면 연마 장치용 캐리어 및 이를 이용한 양면 연마 장치, 및 양면 연마 방법
JP4780142B2 (ja) ウェーハの製造方法
WO2006046403A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
CN113439008B (zh) 晶片制造方法以及晶片
CN103415913B (zh) 硅晶片的制造方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
CN110383427B (zh) 晶圆的制造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
CN109643650A (zh) 半导体晶片的研磨方法及半导体晶片
US9962802B2 (en) Workpiece double-disc grinding method
JP2009027095A (ja) 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
US9193025B2 (en) Single side polishing using shape matching
CN114667594A (zh) 晶片的研磨方法及硅晶片
JP2010017779A (ja) ウェーハ加工方法
CN217475717U (zh) 晶体用加工器具
KR20080062020A (ko) 반도체 웨이퍼의 가공방법
KR20230175281A (ko) 볼록 다각형 형상 연마 부재를 갖는 양면 연삭 장치
JP2007035917A (ja) 研磨パッド、シリコンウエハおよび研磨機
KR20080062015A (ko) 반도체 웨이퍼의 가공방법
KR20170009258A (ko) 웨이퍼의 노치 연삭 장치
KR20080020383A (ko) 반도체 웨이퍼의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220113

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.