TWI498959B - A semiconductor wafer processing method and a processing device, and a semiconductor wafer - Google Patents

A semiconductor wafer processing method and a processing device, and a semiconductor wafer Download PDF

Info

Publication number
TWI498959B
TWI498959B TW101108160A TW101108160A TWI498959B TW I498959 B TWI498959 B TW I498959B TW 101108160 A TW101108160 A TW 101108160A TW 101108160 A TW101108160 A TW 101108160A TW I498959 B TWI498959 B TW I498959B
Authority
TW
Taiwan
Prior art keywords
grindstone
semiconductor wafer
polishing
polished
blade
Prior art date
Application number
TW101108160A
Other languages
English (en)
Other versions
TW201301376A (zh
Inventor
Shinya Takyu
Noriko Shimizu
Tsutomu Fujita
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201301376A publication Critical patent/TW201301376A/zh
Application granted granted Critical
Publication of TWI498959B publication Critical patent/TWI498959B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Description

半導體晶圓之加工方法及加工裝置以及半導體晶圓
本發明之實施形態係關於一種半導體晶圓之加工方法及加工裝置以及半導體晶圓。
作為將半導體晶圓變薄之方法，已知有將半導體晶圓背面之外周部保留數mm而僅機械研磨中央部分之稱作TAIKO製程之方法。根據該方法，外周部不被研磨而保留原來之厚度，因此半導體晶圓可保持機械強度，從而可抑制於其後之加工時或搬運時之半導體晶圓破裂或翹曲。
TAIKO製程中，於機械研磨中央部時，通常，為提高指數，而使用較粗粒度之磨石進行粗研磨，繼而，使用較細粒度之磨石進行精研磨。於該情形時，精研磨係研磨較粗研磨更靠內側之區域，因此於精研磨區域之外周殘留有粗研磨面，
其結果，半導體晶圓存在其粗研磨面成為起點而容易產生破裂之問題，半導體晶圓之厚度變得越薄，越容易產生此種破裂。
通常，根據實施形態，揭示半導體晶圓之加工方法。該方法包括如下步驟：藉由第1磨石或刀片，研磨於表面形成有半導體元件之半導體晶圓背面之外緣部而形成環狀溝槽；藉由第2磨石，研磨上述溝槽之內側之凸起部，而於上述半導體晶圓之背面與上述溝槽一體地形成凹部；及藉 由第3磨石，進一步研磨包含藉由上述第2磨石而獲得之研磨面的上述凹部之底面。
根據另一實施形態，揭示半導體晶圓之加工裝置。該裝置具備：研磨於表面形成有半導體元件之半導體晶圓背面之外緣部而形成環狀之溝槽之第1磨石或刀片；研磨藉由上述第1磨石或刀片而形成之上述溝槽之內側的凸起部，而於上述半導體晶圓之背面與上述環狀之溝槽一體地形成凹部之第2磨石；及研磨上述凹部之底面之第3磨石。
根據另一實施形態，揭示半導體晶圓。該半導體晶圓係於表面形成有半導體元件，且於背面形成有凹部者。上述凹部係藉由較上述溝槽更深地研磨研磨上述半導體晶圓背面之外緣部而形成之環狀之溝槽的內側而形成者，且於上述溝槽中所形成之上述凹部內側面之表面粗糙度(Ry)為0.1 μm~2.5 μm，其以外之凹部內側面之表面粗糙度(Ry)為0.5 μm以下。
以下，參照圖式，對實施形態進行說明。
圖1A~圖1D係按步驟順序表示一實施形態之半導體晶圓之加工方法的概略剖面圖。
於本實施形態中，作為第1研磨步驟，對於表面上形成有半導體元件之包含矽等之半導體晶圓10的背面之外緣部進行研磨而形成環狀之溝槽12(圖1A)。
為了形成該環狀之溝槽12，使用具備如下磨石之刀片22，即，於下述之2次研磨步驟中所使用之第2磨石及第3 磨石中，至少比最初之研磨步驟(第2研磨步驟)中所使用之磨石(第2磨石)粒度更細之磨石，例如，研磨面G1 之表面粗糙度(Ry：最大高度)為0.1 μm~2.5 μm，較佳為0.1 μm~2.0 μm之範圍之磨石(第1磨石)。再者，於本實施形態中，使用具備第1磨石之刀片22，但若由刀片自身可獲得所期望之表面粗糙度，則亦可不具備磨石。於本實施形態中，環狀之溝槽12研磨成為表面粗糙度(Ry)為1.0 μm。
使用刀片22形成於半導體晶圓10之背面之溝槽12之位置，只要使溝槽12之外周成為半導體晶圓10表面之半導體元件形成區域之外側，且於半導體之外周部設置有用以表示結晶方位之凹槽之情形時成為該凹槽之內側即可。通常，自半導體晶圓10之外緣至溝槽12之外周為止之距離D1 為2.0 mm~2.5 mm之範圍。於本實施形態中，相對於外徑為300 mm、厚度為775 μm之半導體晶圓，於距離D1 為2.1 mm之位置設置有溝槽12。
又，溝槽12之深度及寬度係根據半導體晶圓10之外徑或作為目的之研磨後之半導體晶圓10之厚度等而定，但通常，深度係為自溝槽12之底面至半導體晶圓之表面為止之距離(以下，亦稱為「研磨殘量」)T1 為25 μm~600 μm左右之範圍，寬度W為100 μm~1.0 mm左右。若深度過淺，則為使半導體晶圓10變薄，必須增多第3磨石之研磨量，導致加工效率降低。又，若寬度過窄，則後續之加工步驟(第2研磨步驟及第3研磨步驟)中之技術上之限制(例如，於研磨區域中要求較高尺寸精度等)變多，若寬度過寬，則 難以形成具有所期望之表面粗糙度之溝槽12。於本實施形態中，形成為溝槽部之研磨殘量T1 為100 μm，溝槽寬度W為500 μm。
於第1研磨步驟中，省略圖示，半導體晶圓10一面自旋轉，一面將半導體晶圓10背面朝上地保持於保持平台上，並以保持平台使半導體晶圓10一面旋轉，一面使刀片22抵接於其背面之外緣部，而形成溝槽12。保持平台例如使用於上表面具有真空夾盤之卡盤構造者。亦於利用下述之第2及第3磨石之第2及第3研磨步驟中使用保持平台。於使半導體晶圓10被保持於保持平台上時，為保護半導體元件，於半導體晶圓10之表面貼著膠帶等保護構件。
繼而，作為第2研磨步驟，利用具備第2磨石24a之研磨裝置24，研磨於第1研磨步驟中所形成之環狀溝槽12之內側的凸起部14，而形成包含溝槽12之圓形凹部20(圖1B)。
該第2研磨步驟係所謂之粗研磨步驟。因此，用於該步驟中之第2磨石24a係粗研磨用之磨石，且如上所述，使用較上述第1磨石更粗之粒度之磨石，例如，研磨面G2 之表面粗糙度(Ry)為3.0 μm以上，較佳為3.1 μm~4.0 μm範圍之磨石。於本實施例中，使用研磨面G2 之表面粗糙度(Ry)為3.2 μm之磨石。
研磨裝置24具備：將此種第2磨石24a固著於下表面之研磨輪24b；及於一端設置有保持研磨輪24b之輪式支架24c，於另一端安裝有馬達(無圖示)之主軸24d；且構成為主軸24d藉由馬達之驅動而旋轉，安裝於輪式支架24c上之 研磨輪24b亦隨之一體地旋轉。進而，研磨裝置24亦設置為研磨輪24b一面旋轉一面下降，且藉由該研磨輪24b之下降，固著於其下表面之第2磨石24a與半導體晶圓10之背面接觸，從而進行研磨，
該第2研磨步驟亦與第1研磨步驟相同，一面使半導體晶圓10自旋轉，一面將半導體晶圓10背面朝上地保持於保持平台上，，並以保持平台使半導體晶圓10一面旋轉、一面研磨。研磨之深度雖未特別限定，但若深度過淺，為使半導體晶圓變薄，則後續之第3磨石之研磨量必須增多，導致加工效率降低。又，若較溝槽12進一步更深地研磨，則有藉由第2磨石24a而獲得之較粗研磨面於藉由第3磨石受到研磨後，仍然殘留，而無法獲得本發明之效果之虞。因此，較佳為於第2加工步驟中，於不超過溝槽12之深度之範圍，即，於溝槽12之深度以下之範圍，儘可能地較深地研磨。於本實施形態中，自藉由第2磨石24a而研磨之部分之底面至半導體晶圓之表面為止的距離，即，第2磨石24a之研磨部的研磨殘量T2 形成為110 μm。
繼而，作為第3研磨步驟，利用具備第3磨石26a之研磨裝置26，直至藉由第2磨石24a而獲得之研磨面G2 消失，且半導體晶圓10之凹部20之厚度成為所期望之厚度為止，更深地研磨於第1及第2研磨步驟中所形成之凹部20(圖1C)。
該第3研磨步驟係所謂之精研磨步驟。因此，用於該步驟之第3磨石26a係精研磨用之磨石，使用比上述第2磨石24a更細粒度之磨石，例如，研磨面G3 之表面粗糙度(Ry) 為0.5 μm以下，較佳為0.1 μm~0.4 μm之範圍之磨石。於本實施例中，使用研磨面G3 之表面粗糙度(Ry)為0.3 μm之磨石。
研磨裝置26使用有第3磨石26a，並且除磨石26a之旋轉軌道之最外周之直徑較研磨裝置24之最外周之直徑更大地形成以外，與具備第2磨石24a之研磨裝置24基本上相同地構成。即，成為如下之構成：具備有：將第3磨石26a固著於下表面之研磨輪26b；及於一端設置有保持研磨輪26b之輪式支架26c，於另一端安裝有馬達(無圖示)之主軸26d；且主軸26d藉由馬達之驅動而旋轉，隨之，安裝於輪式支架26c上之研磨輪26b亦一體地旋轉，又，研磨輪26b一面旋轉，一面下降，藉由該研磨輪26b之下降，固著於其下表面之第2磨石26a與凹部20之底面接觸，而進行研磨。
第3研磨步驟亦與第1及第2研磨步驟相同，一面使半導體晶圓10自旋轉，一面將半導體晶圓10背面朝上地保持於保持平台上，並以保持平台使半導體晶圓10一面旋轉、一面研磨。研磨之深度係如上所述，直至藉由第2磨石24a而獲得之研磨面G2 消失、且半導體晶圓10之凹部20之厚度成為所期望之厚度為止，例如，凹部20之研磨殘量T3 為20~100 μm左右之範圍。於本實施形態中，凹部20之研磨殘量T3 形成為30 μm。又，於本實施形態中，將自該第3研磨步驟中研磨之研磨部外周至半導體晶圓10之外緣為止之距離D3 研磨成為2.6 mm。
圖1D係表示經由以上之第1~第3研磨步驟而已變薄之半 導體晶圓10，於表面形成有半導體元件(無圖示)，於背面形成有凹部20。凹部20之形成，係對利用具備第1磨石之刀片22來研磨半導體晶圓10背面之外緣部而形成之環狀之溝槽12的內側，首先藉由具備第2磨石24a之研磨裝置24進行研磨，進而藉由具備第3磨石26a之研磨裝置26，較溝槽12更深地進行研磨者，因此，凹部20僅由藉由第1磨石而獲得之研磨面G1 、例如表面粗糙度(Ry)為0.1 μm~2.5 μm之研磨面，與藉由第3磨石26a而獲得之研磨面G3 、例如表面粗糙度(Ry)為0.5 μm以下之研磨面而構成。即，凹部20具備具有第1側面與第1底面之大徑部41，及具有第2側面與第2底面之小徑部42。第1側面與第1底面係由藉由第1磨石而獲得之研磨面G1 而構成，因此，其表面粗糙度(Ry)例如為0.1 μm~2.5 μm。第2側面與第2底面係由藉由第3磨石26a而獲得之研磨面G3 而構成，因此，其表面粗糙度(Ry)例如為0.5 μm以下。該變薄後之半導體晶圓即使凹部20之厚度變薄，亦極其少有破裂之虞，因此其後之處理容易。
圖2係將根據本實施形態而變薄之半導體晶圓10之外緣部及其附近放大顯示之圖，Z1~Z3係分別表示第1~第3研磨步驟中之研磨部及研磨量。
如以上所說明般，於本實施形態中，利用具備第1磨石之刀片來研磨半導體晶圓背面之外緣部而形成環狀之溝槽，繼而，藉由粗研磨用之第2磨石研磨環狀之溝槽之內側的凸起部而形成與溝槽一體之凹部，其後，藉由精研磨用之第3磨石研磨凹部之底面，因此於半導體晶圓之背 面，形成內側面僅由第1磨石及第3磨石之研磨面而構成之凹部。因此，即使半導體晶圓之凹部之厚度變薄，亦可充分地抑制破裂，從而於其後之加工時或搬運時，可容易地進行處理。
於此，為與本實施形態進行比較，對僅藉由粗研磨用之磨石之研磨與精研磨用之磨石之研磨而於半導體晶圓之背面形成凹部之情形時之加工方法，及藉由該加工方法而獲得之半導體晶圓進行記載。圖3A~圖3C係按步驟順序表示該加工方法者。再者，於圖3A~圖3C中，對與在圖1A~圖1D中所記載者為相同要素或具有相同功能之要素，附上相同之符號，並省略重複之說明。
如圖3A~圖3C所示，於該方法中，首先，利用具備粗研磨用之第2磨石24a的研磨裝置24來研磨半導體晶圓10之背面，從而形成凹部20A(圖3A)。繼而，利用具備精研磨用之第3磨石26a的研磨裝置26，研磨凹部20A之底面直至半導體晶圓10之凹部20A之厚度成為所期望之厚度為止(圖3B)。
圖3C係表示藉由該方法而變薄之半導體晶圓10，又，圖4係將其外緣部及其附近放大而表示之圖。如圖3C所示，於半導體晶圓10之背面，形成有與本實施形態之凹部20相類似之形狀之凹部20A。但是，該凹部20A係藉由具備粗研磨用之第2磨石24a的研磨裝置24，而研磨半導體晶圓10之背面，繼而，藉由具備精研磨用之第3磨石26a的研磨裝置26研磨而形成者。因此，亦如圖4中所示，凹部30之內 側面係由藉由第2磨石24a而獲得之粗研磨面G2 ，例如表面粗糙度(Ry)為3.0 μm以上之研磨面，及藉由第3磨石26a而獲得之研磨面G3 ，例如表面粗糙度(Ry)為0.5 μm以下之研磨面而構成。藉由第2磨石24a而獲得之較粗糙之研磨面G2 成為起點，因此該半導體晶圓10易產生破裂。
與此相對，於本實施形態中，如圖1D及圖2中所示，於半導體晶圓10背面之凹部20之內側不殘留粗研磨面，因此即使將半導體晶圓10之凹部20之厚度變薄，亦極不易產生破裂。
對本發明之若干實施形態進行了說明，該等實施形態係作為示例而提出者，且並未意圖限定發明之範圍。該等新規之實施形態可藉由其他各種形態而實施，於不脫離本發明之主旨之範圍內，可進行各種省略、替換、變更。該等實施形態或其變形包含於發明之範圍或主旨內，並且與於申請專利範圍中所揭示之發明包含於其均等之範圍內。
10‧‧‧半導體晶圓
12‧‧‧溝槽
14‧‧‧凸起部
20‧‧‧圓形凹部
20A‧‧‧凹部
22‧‧‧刀片
24‧‧‧研磨裝置
24a‧‧‧第2磨石
24b‧‧‧研磨輪
24c‧‧‧輪式支架
24d‧‧‧主軸
26‧‧‧研磨裝置
26a‧‧‧第3磨石
26b‧‧‧研磨輪
26c‧‧‧輪式支架
26d‧‧‧主軸
41‧‧‧大徑部
42‧‧‧小徑部
D1 ‧‧‧距離
D3 ‧‧‧距離
G1 ‧‧‧研磨面
G2 ‧‧‧研磨面
G3 ‧‧‧研磨面
T1 ‧‧‧研磨殘量
T2 ‧‧‧研磨殘量
T3 ‧‧‧研磨殘量
W‧‧‧寬度
Z1、Z2、Z3‧‧‧第1~第3研磨步驟中之研磨部及研磨量
圖1A~圖1D係表示實施形態之半導體晶圓之加工方法的概略剖面圖。
圖2係用以說明實施形態之半導體晶圓之加工方法的概略剖面圖。
圖3A~3C係表示用以與實施形態相比較之半導體晶圓之加工方法的概略剖面圖。
圖4係用以將圖3所示之半導體晶圓之加工方法與圖2對比而進行說明之概略剖面圖。
10‧‧‧半導體晶圓
12‧‧‧溝槽
14‧‧‧凸起部
20‧‧‧圓形凹部
22‧‧‧刀片
24‧‧‧研磨裝置
24a‧‧‧第2磨石
24b‧‧‧研磨輪
24c‧‧‧輪式支架
24d‧‧‧主軸
26‧‧‧研磨裝置
26a‧‧‧第3磨石
26b‧‧‧研磨輪
26c‧‧‧輪式支架
26d‧‧‧主軸
41‧‧‧大徑部
42‧‧‧小徑部
D1 ‧‧‧距離
D3 ‧‧‧距離
G1 ‧‧‧研磨面
G2 ‧‧‧研磨面
G3 ‧‧‧研磨面
T1 ‧‧‧研磨殘量
T2 ‧‧‧研磨殘量
T3 ‧‧‧研磨殘量
W‧‧‧寬度

Claims (16)

  1. 一種半導體晶圓之加工方法，其包括如下步驟：(a)藉由第1磨石或刀片，研磨於表面形成有半導體元件之半導體晶圓背面之外緣部而形成環狀溝槽；(b)藉由第2磨石，研磨上述溝槽之內側之凸起部，而於上述半導體晶圓之背面形成與上述溝槽一體之凹部；及(c)藉由第3磨石，進一步研磨包含藉由上述第2磨石而獲得之研磨面的上述凹部之底面。
  2. 如請求項1之方法，其中上述第2磨石之粒度比上述第1磨石或刀片及上述第3磨石之各粒度粗。
  3. 如請求項1之方法，其中藉由上述第1磨石或刀片而獲得之研磨面之表面粗糙度(Ry)為0.1μm~2.5μm，藉由上述第2磨石而獲得之研磨面之表面粗糙度(Ry)為3.0μm以上，藉由上述第3磨石而獲得之研磨面之表面粗糙度(Ry)為0.5μm以下。
  4. 如請求項3之方法，其中藉由上述第1磨石或刀片而獲得之研磨面之表面粗糙度(Ry)為0.1μm~2.0μm。
  5. 如請求項3之方法，其中藉由上述第2磨石而獲得之研磨面之表面粗糙度(Ry)為3.1μm~4.0μm。
  6. 如請求項3之方法，其中藉由上述第3磨石而獲得之研磨面之表面粗糙度(Ry)為 0.1μm~0.4μm。
  7. 如請求項1之方法，其中藉由上述第2磨石而研磨上述溝槽之內側之凸起部之深度為上述溝槽之深度以下。
  8. 如請求項1之方法，其中上述溝槽以其外周成為上述半導體晶圓表面之半導體元件形成區域之外側之方式而形成。
  9. 如請求項1之方法，其中自上述半導體晶圓之外緣至上述溝槽之外周為止之距離(D1 )為2.0mm~2.5mm。
  10. 如請求項1之方法，其中上述溝槽之寬度(W)為100μm~1.0mm。
  11. 如請求項1之方法，其中藉由上述第1磨石或刀片而獲得之上述半導體晶圓之研磨殘量(T1 )為25μm~600μm。
  12. 如請求項1之方法，其中藉由上述第3磨石而獲得之研磨面至少包含藉由上述第2磨石而獲得之研磨面。
  13. 如請求項1之方法，其中上述第3磨石之旋轉軌道的最外周之直徑大於上述第2磨石之直徑。
  14. 如請求項1之方法，其中藉由上述第3磨石而獲得之上述半導體晶圓之研磨殘量(T3 )為20μm~100μm。
  15. 一種半導體晶圓之加工裝置，其具備：研磨於表面形成有半導體元件之半導體晶圓背面之外緣部而形成環狀溝槽之第1磨石或刀片；研磨藉由上述第1磨石或刀片而形成之上述溝槽之內側的凸起部，而於上述半導體晶圓之背面與上述環狀之溝槽一體地形成凹部之第2磨石；及研磨上述凹部之底面之第3磨石。
  16. 如請求項15之裝置，其中上述第2磨石之粒度比上述第1磨石或刀片及上述第3磨石之各粒度粗。
TW101108160A 2011-06-30 2012-03-09 A semiconductor wafer processing method and a processing device, and a semiconductor wafer TWI498959B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011146049A JP2013012690A (ja) 2011-06-30 2011-06-30 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ

Publications (2)

Publication Number Publication Date
TW201301376A TW201301376A (zh) 2013-01-01
TWI498959B true TWI498959B (zh) 2015-09-01

Family

ID=47389760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108160A TWI498959B (zh) 2011-06-30 2012-03-09 A semiconductor wafer processing method and a processing device, and a semiconductor wafer

Country Status (4)

Country Link
US (1) US8790995B2 (zh)
JP (1) JP2013012690A (zh)
CN (1) CN102848303B (zh)
TW (1) TWI498959B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6194210B2 (ja) * 2013-09-05 2017-09-06 株式会社ディスコ 研削ホイール及びウエーハの加工方法
JP6159639B2 (ja) * 2013-10-08 2017-07-05 株式会社ディスコ 研削装置
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
WO2015079489A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置の製造方法
US9984888B2 (en) * 2014-08-13 2018-05-29 Newport Fab, Llc Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer
WO2016056124A1 (ja) * 2014-10-10 2016-04-14 三菱電機株式会社 半導体装置の製造方法
JPWO2016207940A1 (ja) * 2015-06-22 2018-05-24 オリンパス株式会社 内視鏡用撮像装置
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
US9905525B1 (en) 2016-08-18 2018-02-27 Semiconductor Components Industries, Llc Semiconductor wafer and method of ball drop on thin wafer with edge support ring
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
WO2019176522A1 (ja) * 2018-03-12 2019-09-19 東京エレクトロン株式会社 基板の反り修正方法、コンピュータ記憶媒体及び基板反り修正装置
JP7089136B2 (ja) * 2018-03-22 2022-06-22 株式会社デンソー ウエーハの研削方法
CN111195852B (zh) * 2018-11-19 2021-11-23 江苏鲁汶仪器有限公司 平行于器件侧壁方向抛光密集器件侧壁的装置及方法
CN110010458B (zh) * 2019-04-01 2021-08-27 徐州鑫晶半导体科技有限公司 控制半导体晶圆片表面形貌的方法和半导体晶片
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
JP7451043B2 (ja) * 2020-06-05 2024-03-18 株式会社ディスコ 被加工物の研削方法及び研削装置
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法
US11837632B2 (en) 2021-03-24 2023-12-05 Globalwafers Co., Ltd. Wafer
TWI818416B (zh) * 2021-03-24 2023-10-11 環球晶圓股份有限公司 晶圓

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090186563A1 (en) * 2008-01-23 2009-07-23 Disco Corporation Wafer processing method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
SG126885A1 (en) 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP4791774B2 (ja) 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
TW200848214A (en) * 2007-06-05 2008-12-16 Asahi Diamond Ind Cup-like grinding stone for grinding rear surface of semiconductor wafer and grinding method thereof
US8292690B2 (en) * 2008-09-08 2012-10-23 Semiconductor Components Industries, Llc Thinned semiconductor wafer and method of thinning a semiconductor wafer
JP5338490B2 (ja) 2009-06-05 2013-11-13 三菱電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090186563A1 (en) * 2008-01-23 2009-07-23 Disco Corporation Wafer processing method

Also Published As

Publication number Publication date
US8790995B2 (en) 2014-07-29
TW201301376A (zh) 2013-01-01
CN102848303A (zh) 2013-01-02
CN102848303B (zh) 2015-07-15
US20130001766A1 (en) 2013-01-03
JP2013012690A (ja) 2013-01-17

Similar Documents

Publication Publication Date Title
TWI498959B (zh) A semiconductor wafer processing method and a processing device, and a semiconductor wafer
JP5982971B2 (ja) 炭化珪素単結晶基板
CN105390383B (zh) 晶片的加工方法
JP4780142B2 (ja) ウェーハの製造方法
WO2007069629A1 (ja) 半導体ウエーハの面取り部の加工方法及び砥石の溝形状の修正方法
JP6198618B2 (ja) ウェーハの加工方法
TWI727490B (zh) 晶圓製造方法以及晶圓
JP2021503170A5 (zh)
JP2009253143A (ja) 半導体ウェハ研削用砥石、半導体ウェハ研削装置および半導体装置の製造方法
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
TWI684494B (zh) 研磨用磨石
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP5623249B2 (ja) ウェーハの面取り方法
JP6194210B2 (ja) 研削ホイール及びウエーハの加工方法
JP6016473B2 (ja) ウエーハの加工方法
JP5869280B2 (ja) 半導体装置の製造方法
JP6149988B2 (ja) 炭化珪素単結晶基板
JP2010036303A (ja) 半導体ウェーハ裏面研削用砥石及び半導体ウェーハ裏面研削方法
JP6072166B1 (ja) 表面変質層深さ測定方法、半導体ウエハ研削方法、及び、半導体ウエハ製造方法
KR20230115895A (ko) 연삭 방법
JP5944581B2 (ja) 半導体ウエハ研削装置、半導体ウエハの製造方法、及び半導体ウエハの研削方法
KR20230174167A (ko) 피가공물의 연삭 방법
CN114986382A (zh) 被加工物的磨削方法
JP2015009293A (ja) ドレス処理方法
JP2009279679A (ja) 面取り加工部材、面取り加工装置、面取り加工方法、ガラスディスク材、磁気記録媒体用ガラス基板並びに磁気記録媒体