JP2007306000A - 異形成形されたエッジを備えた半導体ウェーハを製作するための方法 - Google Patents

異形成形されたエッジを備えた半導体ウェーハを製作するための方法 Download PDF

Info

Publication number
JP2007306000A
JP2007306000A JP2007124734A JP2007124734A JP2007306000A JP 2007306000 A JP2007306000 A JP 2007306000A JP 2007124734 A JP2007124734 A JP 2007124734A JP 2007124734 A JP2007124734 A JP 2007124734A JP 2007306000 A JP2007306000 A JP 2007306000A
Authority
JP
Japan
Prior art keywords
edge
semiconductor wafer
profile
steps
processing step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007124734A
Other languages
English (en)
Inventor
Joachim Mattes
マッテス ヨアヒム
Anton Huber
フーバー アントン
Joerg Moser
モーザー イェルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2007306000A publication Critical patent/JP2007306000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

【課題】結晶から分断された半導体ウェーハの形状付与加工が、大きな精度でかつ高い歩留りで達成されるようにする。
【解決手段】当該方法が、以下のステップ:すなわち、
結晶からの半導体ウェーハの分断;
エッジを機械的に加工しかつエッジが、目標プロファイル3に対して縮尺通りであるプロファイル2を獲得するエッジプロファイル形成ステップ;
半導体ウェーハの厚さを減少させる機械的な加工ステップ;
エッジを機械的に加工しかつエッジが目標プロファイル3を獲得するエッジプロファイル加工ステップ:
を有しているようにした。
【選択図】図3

Description

本発明は、半導体ウェーハを結晶から分断しかつ後続の加工ステップに提供して、異形成形されたエッジ、つまり、プロファイル付与されたエッジを備えた半導体ウェーハを製作するための方法に関する。
本発明の対象は、特に半導体ウェーハを製作するための方法である。この半導体ウェーハは、電子的な回路のための基板ウェーハ、たとえばシリコンまたは化合物半導体から成る半導体ウェーハまたは半導体材料から成る少なくとも1つの層を有する層状に形成された半導体ウェーハとして働く。このような半導体ウェーハの製作は特別な挑戦を成している。なぜならば、この半導体ウェーハが、使用される材料の純度に関してだけでなく、形状およびフラットネス(平坦度)に関しても最も高い要求を満たしていなければならないからである。
結晶から分断した後の半導体ウェーハの形状付与に専念されている慣用の加工ステップは、特に異形成形されたエッジと、面平行に反対の側に位置する面とによって特徴付けられた形状を半導体ウェーハに付与することを目標としている。エッジプロファイルを形成する加工ステップが必要となる。なぜならば、エッジが、加工されていない状態では、特に破損しやすく、半導体ウェーハがすでに僅かな圧力負荷および/または温度負荷によってエッジ領域で損傷され得るからである。形状付与する加工ステップには、エッジプロファイル形成ステップのほかに、特に面のラッピングおよび研削が属している。後者の機械的な両加工ステップは、一緒に使用されてもよいし、ラッピングに続いて研削されてもよいし、両加工ステップの一方しか実施されなくてもよい。面の研削は、使用される研削砥粒の粒度に関連して粗研ステップと精研ステップとに分割することができる。さらに、研削は半導体ウェーハの片面に制限されていてもよいし、半導体ウェーハの両面を包括していてもよい。両面を研削しなければならない場合には、このことが、連続的にまたは1回のステップで実施され得る。ドイツ連邦共和国特許出願公開第102004005702号明細書には、ダブルスピンドルを備えた両面研削機と、この機械によって実施される方法とが記載されている。この方法では、1つの半導体ウェーハの両面が同時に研削される。半導体ウェーハは、互いに反対の側に位置する2つの研削砥石の間に自由に浮動しかつ回転して案内され、半導体ウェーハを取り囲むガイドリング(ロータリング)によって位置保持される。半導体ウェーハの回転運動は、たとえば、半導体ウェーハの周面に設けられた位置決め切欠き(ノッチ)に係合する連行体(ノッチフィンガ)によって生ぜしめられるかまたは半導体ウェーハを周面で部分的に取り囲む摩擦ベルトによって生ぜしめられる。妨害されない回転運動に対する前提は、半導体ウェーハが丸形である、すなわち、円形の外周を有していることである。
結晶格子の方位が、分断された結晶の方位と僅かに異なる半導体ウェーハは、有利な特性を有している。この特性は、特に熱処理時にかつ層を半導体ウェーハに析出する方法時に認められる。ドイツ連邦共和国特許出願公開第19954349号明細書によれば、半導体ウェーハが、結晶軸に対して垂直ではなく、ここから逸脱した、意図的な欠陥方位に相当する角度で分断される場合に、欠陥方位を備えた半導体ウェーハが得られる。一貫した直径を備えた丸く研削された結晶から、楕円形に成形された半導体ウェーハが得られる。この形状のため、このような半導体ウェーハは、まず、面の、同時に行われる研削による面の機械的な加工に提供することができない。この問題を回避するための比較的手間のかかる可能性は、たとえば欠陥方位を備えた半導体ウェーハが、楕円形の横断面を備えた結晶から分断されることにある。この結晶は、分断時に丸い半導体ウェーハが形成されるように寸法設定されている。
エッジプロファイルを形成する加工ステップは、半導体ウェーハの面の機械的な加工前にまたは加工後に行われ得る。半導体ウェーハの面が機械的に加工された後に初めてエッジプロファイルを形成する加工ステップでは、半導体ウェーハが損傷なしに面の機械的な加工にしばしば耐えられないほど、エッジが、加工されていない状態では敏感であることが不利である。しかし、異形成形されたエッジを備えた半導体ウェーハは、重大な損傷、たとえばエッジ折損および亀裂が稀である場合でも敏感なままである。したがって、機械的な加工が行われる前に、エッジプロファイルが形成されても同じく不利である。なぜならば、エッジの後続の損傷をもはや完全に修復することができないからである。
米国特許第6066565号明細書には、エッジプロファイルを別個の2回の機械的な加工ステップで形成する方法が記載されている。両加工ステップの間では、半導体ウェーハの面の機械的な加工が行われている。第1のステップでは、エッジが面でベベリングされる。この場合、エッジの一部は加工されないままである。この方法の目的は、エッジを最初の粗い加工によって安定化させ、これによって、後続の面研削ステップにおける重大な損傷が回避されることである。この面研削ステップは、水平な鏡面に対する半導体ウェーハの対称性を得ることを目標としている。この方法では、仮にエッジ加工が主として行われなかったとしても、半導体ウェーハのエッジが、面の機械的な加工の間、まだ加工されていない特に敏感な領域を有していて、その結果、著しく良好に防護されていないことが不利である。
ドイツ連邦共和国特許出願公開第102004005702号明細書 ドイツ連邦共和国特許出願公開第19954349号明細書 米国特許第6066565号明細書
したがって、本発明の課題は、冒頭で述べた、異形成形されたエッジを備えた半導体ウェーハを製作するための方法を改良して、結晶から分断された半導体ウェーハの形状付与加工が、大きな精度でかつ高い歩留りで達成されるようにすることである。なぜならば、このことに、前述した欠点が結び付けられていないからである。
この課題を解決するための本発明の方法では、当該方法が、以下のステップ:すなわち、
結晶からの半導体ウェーハの分断;
エッジを機械的に加工しかつエッジが、目標プロファイルに対して縮尺通りであるプロファイルを獲得するエッジプロファイル形成ステップ;
半導体ウェーハの厚さを減少させる機械的な加工ステップ;
エッジを機械的に加工しかつエッジが目標プロファイルを獲得するエッジプロファイル加工ステップ:
を有しているようにした。
エッジプロファイル形成ステップでは、エッジが、目標プロファイルに対して縮尺通りであるプロファイル、すなわち、目標プロファイルに対して幾何学的に類似しているプロファイルを獲得する。目標プロファイルとは、エッジがエッジプロファイル加工ステップ後に有するべきプロファイルである。エッジプロファイル形成ステップで形成されたプロファイルによって、エッジは、目標プロファイルをすでに有するエッジと同じ程度に損傷に対して防護されている。しかし、この防護は単に制限されたものでしかなく、損傷は半導体ウェーハの面の後続の機械的な加工の間に引き続き生ぜしめられるので、半導体ウェーハの面の機械的な加工後、このような損傷を除去するために、エッジの後続の加工ステップが提案されている。この後続の加工ステップでは、材料がエッジから均一に機械的に除去加工される。これによって、すでに形成されたプロファイルがその形状においてもはや変化させられず、もはや目標プロファイルにしか減少させられない。ただし、均一な材料除去加工によって、半導体ウェーハの面の先行した機械的な加工によって生ぜしめられたエッジの損傷は完全に除去される。
当該方法は、エッジの機械的な加工を、面の機械的な加工によって中断される2つのステップに分割している。しかし、米国特許第6066565号明細書に記載された手段と異なり、当該方法は一連の利点を有している。したがって、エッジは面の機械的な加工前に部分的に加工されないままであり、ベベリングされたに過ぎないエッジほど敏感でない。それ故、半導体ウェーハが面の機械的な加工の間、たとえば折損、亀裂、スクラッチおよびこれに類するものによって損傷されることがより稀になるだけでなく、このような損傷に基づき、加工機の部材、特に両面研削機自体のガイドリングおよび連行体が損傷されるかまたは一層迅速に摩耗することもより稀になる。さらに、エッジの機械的な加工の第1のステップでベベリングされたに過ぎないエッジを有する楕円形状を備えた半導体ウェーハはその楕円形状を維持していて、両面研削機によって研削することができなかった。本発明による方法では、楕円形状を有する半導体ウェーハが、エッジプロファイルを形成する第1の加工ステップの途中に同時に丸く研削される。
本発明の有利な実施態様では、エッジプロファイル形成ステップ時に、半導体ウェーハの楕円形状を円形状に移行する。
本発明の有利な実施態様では、半導体ウェーハの厚さを減少させる機械的な加工ステップと、エッジプロファイル加工ステップとを同時に実施する。
本発明の有利な実施態様では、エッジをエッジプロファイル形成ステップの間、粗い粒度を有する研削工具によって粗く加工する。
本発明の有利な実施態様では、エッジをエッジプロファイル加工ステップの間、微細な粒度を有する研削工具によって加工する。
本発明の有利な実施態様では、研削工具の粒度が、15μm〜0.5μmの平均的な粒度に相当している。
本発明の有利な実施態様では、エッジプロファイル形成ステップが、2回またはそれ以上の回数の部分ステップを有している。
本発明の有利な実施態様では、エッジプロファイル加工ステップが、2回またはそれ以上の回数の部分ステップを有している。
本発明の有利な実施態様では、エッジの化学機械的なポリッシングを行わない。
以下に、本発明を実施するための最良の形態を図面につき詳しく説明する。
当該方法の初期には、結晶から分断された1つの半導体ウェーハ、たとえばシリコンから成る1つのウェーハが提供される。この半導体ウェーハは、多数の同様のウェーハと一緒にワイヤソーによる結晶の分断によって得られた。このような半導体ウェーハの横断面はほぼ長方形である。図1および図2には、半導体ウェーハの分断後の面のラフネス(粗さ)を示すために、面1の輪郭が線列として示してある。後続のエッジプロファイル形成ステップでは、エッジが機械的に加工され、これによって、目標プロファイル3に対して縮尺通りであるプロファイル2を獲得する。エッジプロファイル形成ステップは、有利には粗い粒度を有する結合された研削砥粒を備えた研削工具、たとえば研削砥石によって実施される。目標プロファイルの形状は半導体ウェーハの顧客によって設定される。たとえば図1および図3に示したRプロファイル(曲率プロファイル)または図2および図4に示したTプロファイル(台形プロファイル)であってよい。エッジプロファイル形成ステップは、2回またはそれ以上の回数の部分ステップに分割することができる。この場合、有利には、1回の部分ステップにおいて、先行した部分ステップよりも一層微細な粒度を有する研削砥粒が使用される。
材料が半導体ウェーハの面からラッピングおよび/または研削によって除去される後続の機械的な加工ステップは、半導体ウェーハを肉薄化しかつ可能な限り平坦なかつ平行な面を得るために使用される。この加工ステップの結果は、プロファイルの形状に応じて、図3または図4に示した半導体ウェーハである。後続のエッジプロファイル加工ステップでは、エッジが2回機械的に加工される。この場合に行われる材料除去加工によって、目標プロファイル3が形成される。プロファイル2と目標プロファイル3とは幾何学的に類似しているかまたは、言い換えるならば、プロファイル2が目標プロファイル3に対して縮尺通りである。エッジプロファイル加工ステップは、有利には微細な粒度を有する結合された研削砥粒を備えた研削工具、たとえば研削砥石、研削パッドまたは研削ベルトによって実施される。15μm〜0.5μm、特に有利には5μm〜0.5μmの研削砥粒の平均的なサイズが有利である。エッジプロファイル加工ステップは、2回またはそれ以上の回数の部分ステップに分割することができる。この場合、有利には、1回の部分ステップにおいて、先行した部分ステップよりも一層微細な粒度を有する研削砥粒が使用される。
エッジプロファイル加工ステップでの特に微粒の研削砥粒の使用時には、エッジの後続の化学機械的なポリッシングを省略することができるように、エッジが平滑化され得る。したがって、本発明による方法は、化学機械的なエッジポリッシング、すなわち、エッチングする作用物質と、研磨作用する固形物質とを含有した懸濁液の存在下でのポリッシングパッドによるポリッシングを有していない。
こうして得られた半導体ウェーハは、その後、有利にはエッチングされるかまたは両面で精研され、ポリッシングされるかまたはエッチングされ、両面で精研され、ポリッシングされる。これによって、結晶格子の表面付近の損傷が排除され、側面の局所的なフラットネス(平坦度)が向上する。
例1:
比較試験では、300mmの直径を備えた、シリコンから成る600個の半導体ウェーハが、本発明による形式(粗い粒度を有する研削砥石によるエッジプロファイル形成ステップ、同時の両面の研削および微細な粒度を有する研削砥石によるエッジプロファイル加工ステップ)で機械的に加工された。この場合、エッジプロファイル加工ステップ後、エッジの損傷による故障ウェーハは生産されなかった。これに対して、面の両面の研削前のエッジ加工が省略され、その後初めて、エッジが目標プロファイルを備えた場合には、このように処理された半導体ウェーハの一部がエッジの損傷のため故障した。
例2:
欠陥方位を備えた結晶格子と0.3〜0.7の楕円値とを備えたシリコンから成る2000個の半導体ウェーハが、本発明による形式(粗い粒度を有する研削砥石によるエッジプロファイル形成ステップ、同時の両面の研削および微細な粒度を有する研削砥石によるエッジプロファイル加工ステップ)で機械的に加工された。この場合、エッジプロファイル加工ステップ後、エッジの損傷による故障ウェーハは生産されなかった。
結晶から分断した後の半導体ウェーハを示す図である。 結晶から分断した後の半導体ウェーハを示す図である。 1つの目標プロファイルを示す図である。 別の目標プロファイルを示す図である。
符号の説明
1 面、 2 プロファイル、 3 目標プロファイル

Claims (9)

  1. 異形成形されたエッジを備えた半導体ウェーハを製作するための方法において、当該方法が、以下のステップ:すなわち、
    結晶からの半導体ウェーハの分断;
    エッジを機械的に加工しかつエッジが、目標プロファイルに対して縮尺通りであるプロファイルを獲得するエッジプロファイル形成ステップ;
    半導体ウェーハの厚さを減少させる機械的な加工ステップ;
    エッジを機械的に加工しかつエッジが目標プロファイルを獲得するエッジプロファイル加工ステップ:
    を有していることを特徴とする、異形成形されたエッジを備えた半導体ウェーハを製作するための方法。
  2. エッジプロファイル形成ステップ時に、半導体ウェーハの楕円形状を円形状に移行する、請求項1記載の方法。
  3. 半導体ウェーハの厚さを減少させる機械的な加工ステップと、エッジプロファイル加工ステップとを同時に実施する、請求項1または2記載の方法。
  4. エッジをエッジプロファイル形成ステップの間、粗い粒度を有する研削工具によって粗く加工する、請求項1から3までのいずれか1項記載の方法。
  5. エッジをエッジプロファイル加工ステップの間、微細な粒度を有する研削工具によって加工する、請求項1から4までのいずれか1項記載の方法。
  6. 研削工具の粒度が、15μm〜0.5μmの平均的な粒度に相当している、請求項5記載の方法。
  7. エッジプロファイル形成ステップが、2回またはそれ以上の回数の部分ステップを有している、請求項1から6までのいずれか1項記載の方法。
  8. エッジプロファイル加工ステップが、2回またはそれ以上の回数の部分ステップを有している、請求項1から7までのいずれか1項記載の方法。
  9. エッジの化学機械的なポリッシングを行わない、請求項1から8までのいずれか1項記載の方法。
JP2007124734A 2006-05-11 2007-05-09 異形成形されたエッジを備えた半導体ウェーハを製作するための方法 Pending JP2007306000A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006022089A DE102006022089A1 (de) 2006-05-11 2006-05-11 Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante

Publications (1)

Publication Number Publication Date
JP2007306000A true JP2007306000A (ja) 2007-11-22

Family

ID=38579991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007124734A Pending JP2007306000A (ja) 2006-05-11 2007-05-09 異形成形されたエッジを備えた半導体ウェーハを製作するための方法

Country Status (7)

Country Link
US (1) US7704126B2 (ja)
JP (1) JP2007306000A (ja)
KR (1) KR100869523B1 (ja)
CN (1) CN100511597C (ja)
DE (1) DE102006022089A1 (ja)
SG (1) SG137765A1 (ja)
TW (1) TWI327100B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009735A (ja) * 2009-06-24 2011-01-13 Siltronic Ag 半導体ウェハの両面研磨方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007021729B3 (de) * 2007-05-09 2008-10-09 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Kantengeometrie
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP5352331B2 (ja) * 2009-04-15 2013-11-27 ダイトエレクトロン株式会社 ウェーハの面取り加工方法
DE102009037281B4 (de) 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009051008B4 (de) * 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8310031B2 (en) 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
JP5982971B2 (ja) * 2012-04-10 2016-08-31 住友電気工業株式会社 炭化珪素単結晶基板
DE102012220952A1 (de) * 2012-11-16 2014-06-05 Siltronic Ag Verfahren zur mechanischen Bearbeitung der Kante einer Halbleiterscheibe
CN104526493A (zh) * 2014-11-18 2015-04-22 天津中环领先材料技术有限公司 一种单晶硅晶圆片边缘抛光工艺
TW202134490A (zh) * 2020-03-13 2021-09-16 鴻創應用科技有限公司 氮化鋁晶圓片之製造方法及其氮化鋁晶圓片

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420958A (en) * 1987-07-15 1989-01-24 Toshiba Ceramics Co Chamfering device
JPH081493A (ja) * 1994-06-17 1996-01-09 Shin Etsu Handotai Co Ltd ウェーハ面取部の鏡面研磨方法および鏡面研磨装置
JPH0945643A (ja) * 1995-07-31 1997-02-14 Komatsu Electron Metals Co Ltd 半導体ウェハ及びその製造方法
JPH0957584A (ja) * 1995-08-24 1997-03-04 Shin Etsu Handotai Co Ltd ウェーハの加工方法
JPH09312274A (ja) * 1996-05-22 1997-12-02 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP2000216118A (ja) * 1999-01-25 2000-08-04 Dowa Mining Co Ltd 位置決め装置および位置決め方法
JP2001093865A (ja) * 1999-09-20 2001-04-06 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2001156030A (ja) * 1999-11-30 2001-06-08 Mitsubishi Materials Silicon Corp 半導体ウェーハ用研磨ローラおよびこれを用いた半導体ウェーハの研磨方法
JP2002283201A (ja) * 2001-03-28 2002-10-03 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2004319910A (ja) * 2003-04-18 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2005305591A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3769909D1 (de) * 1986-10-22 1991-06-13 Bbc Brown Boveri & Cie Verfahren zum anbringen einer umlaufenden hohlkehle am rand einer halbleiterscheibe eines leistungshalbleiter-bauelements.
JPH06232428A (ja) * 1992-06-30 1994-08-19 Siemens Solar Ind Internatl Inc 均一な寸法の光起電ウェーハの製造方法および光起電ウェーハ
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
TW308561B (ja) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
WO1999009588A1 (en) * 1997-08-21 1999-02-25 Memc Electronic Materials, Inc. Method of processing semiconductor wafers
JPH11154655A (ja) 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US6595028B1 (en) 1999-09-30 2003-07-22 Hoya Corporation Chemical reinforced glass substrate having desirable edge profile and method of manufacturing the same
US6159075A (en) * 1999-10-13 2000-12-12 Vlsi Technology, Inc. Method and system for in-situ optimization for semiconductor wafers in a chemical mechanical polishing process
DE19954349A1 (de) 1999-11-11 2001-06-07 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
JP3612317B2 (ja) 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
US7258931B2 (en) * 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
US20040157461A1 (en) * 2003-02-10 2004-08-12 Seh America, Inc. Method for fabricating a wafer including dry etching the edge of the wafer
JP3534115B1 (ja) 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したGaN自立基板及び窒化物半導体基板のエッジ加工方法
DE102004005702A1 (de) 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
US7264535B2 (en) 2004-04-23 2007-09-04 Hitachi Global Storage Technologies Netherlands, B.V. Run-to-run control of backside pressure for CMP radial uniformity optimization based on center-to-edge model

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420958A (en) * 1987-07-15 1989-01-24 Toshiba Ceramics Co Chamfering device
JPH081493A (ja) * 1994-06-17 1996-01-09 Shin Etsu Handotai Co Ltd ウェーハ面取部の鏡面研磨方法および鏡面研磨装置
JPH0945643A (ja) * 1995-07-31 1997-02-14 Komatsu Electron Metals Co Ltd 半導体ウェハ及びその製造方法
JPH0957584A (ja) * 1995-08-24 1997-03-04 Shin Etsu Handotai Co Ltd ウェーハの加工方法
JPH09312274A (ja) * 1996-05-22 1997-12-02 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP2000216118A (ja) * 1999-01-25 2000-08-04 Dowa Mining Co Ltd 位置決め装置および位置決め方法
JP2001093865A (ja) * 1999-09-20 2001-04-06 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2001156030A (ja) * 1999-11-30 2001-06-08 Mitsubishi Materials Silicon Corp 半導体ウェーハ用研磨ローラおよびこれを用いた半導体ウェーハの研磨方法
JP2002283201A (ja) * 2001-03-28 2002-10-03 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2004319910A (ja) * 2003-04-18 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2005305591A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009735A (ja) * 2009-06-24 2011-01-13 Siltronic Ag 半導体ウェハの両面研磨方法

Also Published As

Publication number Publication date
KR100869523B1 (ko) 2008-11-19
US20070264911A1 (en) 2007-11-15
DE102006022089A1 (de) 2007-11-15
KR20070109839A (ko) 2007-11-15
US7704126B2 (en) 2010-04-27
CN100511597C (zh) 2009-07-08
TW200742657A (en) 2007-11-16
SG137765A1 (en) 2007-12-28
CN101071770A (zh) 2007-11-14
TWI327100B (en) 2010-07-11

Similar Documents

Publication Publication Date Title
JP2007306000A (ja) 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
US6884154B2 (en) Method for apparatus for polishing outer peripheral chamfered part of wafer
JP5358531B2 (ja) 半導体ウェーハの製造方法
EP1755156B1 (en) Process for producing silicon wafers
KR20010033902A (ko) 반도체 웨이퍼 및 그 제조방법
KR101605384B1 (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
JP3328193B2 (ja) 半導体ウエーハの製造方法
KR20010092732A (ko) 배면 손상을 형성하는 반도체 웨이퍼 처리방법
SG174718A1 (en) Method for the double side polishing of a semiconductor wafer
JP7047924B2 (ja) ウェーハの鏡面面取り方法、ウェーハの製造方法、及びウェーハ
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
WO2005070619A1 (ja) ウエーハの研削方法及びウエーハ
JP2003273053A (ja) 平面研削方法
US11361959B2 (en) Method for manufacturing wafer
KR20150073214A (ko) 연마물의 제조 방법
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2001071244A (ja) 半導体ウェーハの精密面取り法
JPS6381934A (ja) ウエハおよびその製造方法
JP2001198808A (ja) 両面鏡面サファイヤ基板及びその製造方法
JPH1131670A (ja) 半導体基板の製造方法
KR100933850B1 (ko) 태양전지용 잉곳의 코너부 가공방법 및 장치와 그에 따라제조된 태양전지용 잉곳 및 웨이퍼
JP2024000234A (ja) 被加工物の研削方法
RU2337429C2 (ru) Способ изготовления пластин полупроводниковых и оптических материалов
JP2006147625A (ja) 薄板の薄化方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110624