JP2007266043A - 化合物半導体ウェハ - Google Patents

化合物半導体ウェハ Download PDF

Info

Publication number
JP2007266043A
JP2007266043A JP2006085116A JP2006085116A JP2007266043A JP 2007266043 A JP2007266043 A JP 2007266043A JP 2006085116 A JP2006085116 A JP 2006085116A JP 2006085116 A JP2006085116 A JP 2006085116A JP 2007266043 A JP2007266043 A JP 2007266043A
Authority
JP
Japan
Prior art keywords
wafer
compound semiconductor
semiconductor wafer
face
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006085116A
Other languages
English (en)
Inventor
Takahiro Minagawa
貴裕 皆川
Masaya Itani
賢哉 井谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006085116A priority Critical patent/JP2007266043A/ja
Publication of JP2007266043A publication Critical patent/JP2007266043A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】ウェハを最終的にデバイスサイズまでバックラップする際に発生するウェハ外周の欠けを低減する化合物半導体ウェハを提供する。
【解決手段】化合物半導体結晶を切断して得られる半導体ウェハの角部を曲面状に面取りした端面1sを有する化合物半導体ウェハ1において、エピタキシャル成長層が形成されるウェハ1の表面1uとは反対側の裏面1gに研削が施されており、裏面1gと端面1sとの交線上にある端面1sの接線t1と、裏面1gとのなす角が50°を超え90°以下であるものである。
【選択図】図1

Description

本発明は、化合物半導体結晶を切断して得られる化合物半導体ウェハに関する。
図7に示すような化合物半導体ウェハ71は、円筒状の単結晶インゴットを薄くスライスすることで得られる。その後、スライス時に発生したウェハ71の微細なうねり、凹凸、微小なキズ、歪みを除去するために、図8に示すように、研削機81によりウェハ71の表面(デバイス面)71uおよび裏面71dを研磨し、最終的には鏡面状態にして出荷する。
このスライス直後のウェハ71の端面はその角が直角になっており、その形状のまま後工程のウェハ71を研磨するプロセスに流した場合、角に無理な応力が加わることによるプロセス中の欠けや、ウェハ71を作業用のカセットボックス(作業キャリア)に納める際に生じる些細な衝撃で欠けてしまう等の不具合が発生する。
これらを防止するために、図7に示すように、半導体ウェハ71は、研磨プロセスの前にウェハ71の端面71sの角部を曲面状に丸く面取りし、角を無くすことで、欠け不良を低減している。
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
特開平11−207583号公報 特開2005−251961号公報 特開平10−321487号公報 特開平9−139365号公報
上述したように、半導体ウェハ71は、輸送中の衝撃や、加工時の扱いやすさを考慮して、ある程度の厚さを付加することで(例えば、4インチ:厚さ625μm、6インチ:厚さ675μm)ウェハ71の強度を持たせている。
しかし、最終的なウェハ71をデバイスサイズに加工する際には、デバイスの小型化や、熱容量の低減を目的として、図9に示すように、デバイス面71uの反対側である裏面からウェハ71の厚さが100μmになるまで研削する場合がある。この際、ウェハ端面71sが円弧である場合、厚さが薄くなるにつれて端面71sの形状が薄く、かつ鋭角になっていく。
標準的な従来の化合物半導体ウェハ71は、表面71uを、ウェハ裏面研削後の裏面71gと端面71sとの交線上で面取りの曲面に接する接線t7が、ウェハ裏面研削後の裏面71gと50°の角θ7をなす形状にしている。また、ウェハ表面71u側の端面71sの面取り幅w7が260μmであり、かつ端面71sの曲率半径R7が250μmである。
これにより、ウェハ端面71sの機械的強度が低下すること、鋭角になっている端面71sに無理な応力が加わりやすくなることから、バックラップ工程においてウェハ端面71sに欠けおよび基板そのものの割れが生じやすくなり、製造歩留まりを低下させる要因となる。
そこで、本発明の目的は、ウェハを最終的にデバイスサイズまでバックラップする際に発生するウェハ外周の欠けを低減する化合物半導体ウェハを提供することにある。
本発明は上記目的を達成するために創案されたものであり、請求項1の発明は、化合物半導体結晶を切断して得られる半導体ウェハの角部を曲面状に面取りした端面を有する化合物半導体ウェハにおいて、エピタキシャル成長層が形成される上記ウェハの表面とは反対側の裏面に研削が施されており、該裏面と上記端面との交線上にある上記端面の接線と、上記裏面とのなす角が50°を超え90°以下であることを特徴とする化合物半導体ウェハである。
請求項2の発明は、ウェハ表面の面取り幅を100μm以上250μm未満にし、かつ上記ウェハ表面側の面取り曲面の曲率半径を100μm以上250μm未満にした請求項1記載の化合物半導体ウェハである。
請求項3の発明は、上記半導体ウェハの外径が200μm以上である請求項1または2記載の化合物半導体ウェハである。
請求項4の発明は、上記半導体ウェハの材料がGaAs、InP、InSb、InAs、GaPのいずれかである請求項1〜3いずれかに記載の化合物半導体ウェハである。
本発明によれば、バックラップ時のウェハ端部の欠けおよびウェハの割れを低減することができる。
以下、本発明の好適な実施形態を添付図面にしたがって説明する。
図1は、本発明の好適な第1の実施形態を示す化合物半導体ウェハを示す断面図である。
図1に示すように、第1の実施形態に係る化合物半導体ウェハ1は、まず、円筒状の単結晶インゴットを薄くスライスすることで、角部のある円板状の化合物半導体ウェハを得て、そのウェハの端面1sの角部を曲面状に面取り加工して得られる。その後、面取りされた化合物半導体ウェハ1は、スライス時に発生したウェハ1の微細なうねり、凹凸、微小なキズ、歪みを除去するために、研削機でその表面1uおよび裏面を研磨し、最終的には鏡面状態にされて出荷される。
ウェハ1の表面1uは、エピタキシャル成長層が形成される面であり、その反対側がウェハ1の裏面1d(後述する図2参照)である。
さて、第1の実施形態に係る化合物半導体ウェハ1は、表面1u側の端面1sにおいて、ウェハ裏面研削(バックラップ)後の裏面1gと端面1sとの交線上にある端面1sに接する接線t1と、ウェハ裏面研削後の裏面1gとのなす角θ1が65°であるものである。
ウェハ裏面研削後の裏面1gは、上述したように、デバイスの小型化や熱容量の低減を目的として、ウェハ裏面研削前のウェハ1の裏面1dからウェハ1の厚さが100μmになるまで研削を施して薄くしたときの面である。
この化合物半導体ウェハ1は、ウェハ表面1uの面取り幅w1が100μmであり、かつウェハ1表面1u側の面取り曲面の曲率半径R1が250μmである。
ウェハ表面1u側の端面1sは、ウェハ裏面研削後の裏面1gと端面1sとの交線上にある端面1sに接する接線tと、ウェハ裏面研削後の裏面1gとのなす角θが50°を超え90°以下であればよい。
これは、角θが50°以下であると、後工程の研削時に、ウェハ1が欠け、破損しやすくなるからである。また、ウェハ1は円筒状のインゴットをスライスして得られるため、角θが90°のとき実質上最大になるからである。
また、ウェハ表面1uの面取り幅wは100μm以上250μm未満にし、かつウェハ表面1u側の面取り曲面の曲率半径Rは100μm以上250μm未満にすればよい。
これは、面取り幅wを100μm未満にすると、面取り加工の際にウェハ1の端面1sに欠けが生じやすくなり、小さすぎるとわずかな加工公差で面取り形状が極端に変化し、端面形状の制御が難しいからである。また、面取り幅wは250μmが標準的な面取り幅であり、250μm未満にすることで、加工部分が従来よりも少なくなり、面取り加工の作業性が向上する。
曲率半径Rを100μm未満にすると、上述と同じ理由により、端面形状の制御が難しいからである。また、曲率半径Rは250μmが標準的な曲率半径であり、250μm未満にすることで、後工程における研削時に、ウェハ1の欠け、破損を従来よりも低減できる。
図2に示すように、化合物半導体ウェハ1の裏面1dは、図9の従来例と同様であり、標準的な面取り形状である。
以上、面取り幅w、曲率半径Rを上記のように限定した理由をまとめる。まず、1)バックラップ時に端面形状が極力鋭角にならないこと。そして、2)ウェハ1の表裏の面積が大幅に変わると、エピタキシャル成長やイオンインプラント(イオン注入)プロセスにおいて、ウェハ1を加熱および冷却した際に表面面内の温度差が大きくなるので、結晶欠陥の増殖や薄膜の成長異常などで均一にならなくなる可能性がある。そのため、ウェハ1の表裏の面積を極力一致させること。ウェハ1の表面側の面取り形状は、これら1)、2)の点を考慮して決定する。
ウェハ1は、外径が200μm以上のものを用いる。これは、面取り幅wを100μm以上にしたため、外径が200μm以下のウェハではウェハ外周の面取り加工ができないからである。
ウェハ1の材料としては、化合物半導体材料として使用されている材料、例えば、GaAs、InP、InSb、InAs、GaPのいずれかを用いるとよい。
また、ウェハ1は、厚さが600〜750μm、好ましくは625〜675μmのものを用いる。本実施の形態では、厚さ725μmのウェハを用いた。
図3(a)に示すように、単結晶インゴットから角部を有する円板状の化合物半導体ウェハを得て、そのウェハの端面1sの角部を面取り加工するには、ボビン型砥石31にウェハ1の端面1sを当接し、ボビン型砥石31でウェハ1の外周を削ることにより行う。これにより、第1の実施形態に係る化合物半導体ウェハ1が得られる。
このとき、バックラップ時のウェハ1の厚さを考慮して、面取り形状を変更する。当接する状態(当接圧、ウェハ1の向きなど)を適宜変えることで、端面形状を所望の形状にする。この面取り方法は、図3(b)に示す従来のウェハ71に対して行う面取り方法と同じである。
第1の実施形態の作用を説明する。
化合物半導体ウェハ1は、表面1u側の端面1sにおいて、ウェハ裏面研削(バックラップ)後の裏面1gと端面1sとの交線上にある端面1sに接する接線t1と、ウェハ裏面研削後の裏面1gとのなす角θ1が65°である。
図4(a)に示すように、面取り加工の後工程でウェハ1の裏面1dを、ウェハ1の厚さが100μmになるまで研削(バックラップ)していくと、ウェハ裏面研削後の裏面1gと研削機81の研削面のなす角(接触角)が角θ1(=65°)となり、従来よりも鈍角になる。これにより、ウェハ1の端面1sと研削機81が引っかかりにくくなり、ウェハ1の破損が起こりにくくなる。
したがって、化合物半導体ウェハ1は、ウェハ表面1uの端面1sを従来よりも鋭角になりにくい面取り形状にすることで、ウェハ1を最終的にデバイスサイズまでバックラップする際に発生するウェハ端部(ウェハ外周部)の欠けや、ウェハ1の割れを低減することができる。
これに対し、図4(b)に示すように、従来の化合物半導体ウェハ71は、ウェハ裏面研削後の裏面71gと研削機81の研削面のなす角が角θ7(=50°)となり、第1の実施形態のθ1よりも鋭角になる。このため、ウェハ71の端面71sと研削機81が引っかかりやすくなり、ウェハ端部の欠け、割れ、破損が起こりやすい。
さらに、化合物半導体ウェハ1は、ウェハ1を厚さがかなり薄くなるまで研削しても、従来の化合物半導体ウェハ71に比べ、研削後のウェハ1の裏面と研削機81の研削面とのなす角が鋭角になりにくいため(詳細は後述する図6参照)、ウェハ1のさらなる薄型化が可能となり、デバイスの高性能、小型化が図れる。
また、化合物半導体ウェハ1は、ウェハ表面1uの面取り幅w1が100μmであり、かつウェハ表面1u側の面取り曲面の曲率半径R1が250μmである。このため、面取り加工時におけるウェハ1の加工部分が従来よりも少なくなるため、面取り加工の作業性が向上する。
次に、第2の実施形態を説明する。
図5に示すように、化合物半導体ウェハ51は、表面1u側の端面1sにおいて、ウェハ裏面研削後の裏面1gと端面1sとの交線上にある端面51sに接する接線t5と、ウェハ裏面研削後の裏面1gとのなす角θ5が80°であるものである。
さらに、化合物半導体ウェハ51では、ウェハ表面1uの面取り幅w5を100μmにし、かつウェハ表面1u側の面取り曲面の曲率半径R5を125μmにした。
この化合物半導体ウェハ51は、図1の化合物半導体ウェハ1において、曲率半径R1を半分の曲率半径R5にしたものである。これにより、角θ5が80°にまで大きくなるので、図4(a)で説明したように、ウェハ端部(ウェハ外周部)の欠けや、ウェハ1の割れをさらに低減することができる。
以上説明した本実施形態に係る図1の化合物半導体ウェハ1、および図5の化合物半導体ウェハ51と、図9で説明した従来の化合物半導体ウェハ71とを、実際の寸法において比較した拡大断面図を図6に示す。
図6に示すように、本実施形態に係る化合物半導体ウェハ1,51は、従来の化合物半導体ウェハ71に比べ、ウェハ裏面研削後の裏面1gと図4の研削機81の研削面とのなす角が、従来よりも鋭角でなく、ウェハ裏面をウェハの厚さが100μmより薄くなるように研削しても、鋭角になりにくいことがよくわかる。また、面取り加工時におけるウェハの加工部分も従来よりも少ないことがよくわかる。
本発明の好適な第1の実施形態を示す化合物半導体ウェハの断面図である。 図1に示した化合物半導体ウェハの全体構成を示す断面図である。 図3(a)は図1に示した化合物半導体ウェハの面取り方法を説明する概略図、図3(b)は従来の半導体ウェハの面取り方法を説明する概略図である。 図4(a)は図1に示した化合物半導体ウェハと研削機がなす角を説明する概略図、図4(b)は従来の化合物半導体ウェハと研削機がなす角を説明する概略図である。 第2の実施形態を示す化合物半導体ウェハの断面図である。 図1および図5に示した化合物半導体ウェハと、従来の化合物半導体ウェハとを比較した断面図である。 従来の化合物半導体ウェハの研削プロセス終了後を示す断面図である。 従来の化合物半導体ウェハの研削プロセス時を示す概略図である。 従来の化合物半導体ウェハの断面図である。
符号の説明
1 化合物半導体ウェハ
1u 表面
1s 端面
1g 研削後の裏面
t1 研削後の裏面と端面との交線上にある接線
θ1 研削後の裏面と接線とのなす角

Claims (4)

  1. 化合物半導体結晶を切断して得られる半導体ウェハの角部を曲面状に面取りした端面を有する化合物半導体ウェハにおいて、エピタキシャル成長層が形成される上記ウェハの表面とは反対側の裏面に研削が施されており、該裏面と上記端面との交線上にある上記端面の接線と、上記裏面とのなす角が50°を超え90°以下であることを特徴とする化合物半導体ウェハ。
  2. ウェハ表面の面取り幅を100μm以上250μm未満にし、かつ上記ウェハ表面側の面取り曲面の曲率半径を100μm以上250μm未満にした請求項1記載の化合物半導体ウェハ。
  3. 上記半導体ウェハの外径が200μm以上である請求項1または2記載の化合物半導体ウェハ。
  4. 上記半導体ウェハの材料がGaAs、InP、InSb、InAs、GaPのいずれかである請求項1〜3いずれかに記載の化合物半導体ウェハ。
JP2006085116A 2006-03-27 2006-03-27 化合物半導体ウェハ Pending JP2007266043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085116A JP2007266043A (ja) 2006-03-27 2006-03-27 化合物半導体ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085116A JP2007266043A (ja) 2006-03-27 2006-03-27 化合物半導体ウェハ

Publications (1)

Publication Number Publication Date
JP2007266043A true JP2007266043A (ja) 2007-10-11

Family

ID=38638792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085116A Pending JP2007266043A (ja) 2006-03-27 2006-03-27 化合物半導体ウェハ

Country Status (1)

Country Link
JP (1) JP2007266043A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129416A (ja) * 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2017117915A (ja) * 2015-12-24 2017-06-29 株式会社Sumco シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
CN109360852A (zh) * 2018-08-14 2019-02-19 上海芯石微电子有限公司 一种降低芯片减薄碎片率的硅片倒角结构及方法
US10553677B2 (en) 2017-12-27 2020-02-04 Samsung Electronics Co., Ltd. Semiconductor wafer having bevel portion
JPWO2021153120A1 (ja) * 2020-01-29 2021-08-05

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129416A (ja) * 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2017117915A (ja) * 2015-12-24 2017-06-29 株式会社Sumco シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
US10553677B2 (en) 2017-12-27 2020-02-04 Samsung Electronics Co., Ltd. Semiconductor wafer having bevel portion
CN109360852A (zh) * 2018-08-14 2019-02-19 上海芯石微电子有限公司 一种降低芯片减薄碎片率的硅片倒角结构及方法
JPWO2021153120A1 (ja) * 2020-01-29 2021-08-05
WO2021153120A1 (ja) * 2020-01-29 2021-08-05 Jx金属株式会社 リン化インジウム基板
KR20210132186A (ko) * 2020-01-29 2021-11-03 제이엑스금속주식회사 인화 인듐 기판
CN113646896A (zh) * 2020-01-29 2021-11-12 Jx金属株式会社 磷化铟基板
JP7158594B2 (ja) 2020-01-29 2022-10-21 Jx金属株式会社 リン化インジウム基板
EP3933077A4 (en) * 2020-01-29 2022-11-30 JX Nippon Mining & Metals Corporation INDIUM PHOSPHIDE SUBSTRATE
KR102576528B1 (ko) 2020-01-29 2023-09-11 제이엑스금속주식회사 인화 인듐 기판

Similar Documents

Publication Publication Date Title
US6699774B2 (en) Wafer splitting method using cleavage
US8603897B2 (en) Method for manufacturing bonded wafer
KR101605384B1 (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP2007306000A (ja) 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
JP2007266043A (ja) 化合物半導体ウェハ
JP2012156246A (ja) 半導体ウェハ及び半導体デバイスウェハ
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
US11361959B2 (en) Method for manufacturing wafer
JP4492293B2 (ja) 半導体基板の製造方法
JP2008108837A (ja) 半導体ウエハの研削装置および半導体装置の製造方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP2010017779A (ja) ウェーハ加工方法
JP4370824B2 (ja) 化合物半導体ウェハの加工方法
JP2015153999A (ja) 半導体ウェーハの製造方法
JP2006040994A (ja) 半導体ウェハ
JP2002052448A (ja) 半導体ウェハおよびその加工方法
JPH1131670A (ja) 半導体基板の製造方法
JP2005101120A (ja) 化合物半導体ウェハ及びその劈開方法
US20090289378A1 (en) Semiconductor wafer
JP2001093865A (ja) 半導体ウェーハの製造方法
JP2021187689A (ja) 圧電性単結晶基板の製造方法
JP2001230166A (ja) 半導体基板およびその製造方法
JP2006253595A (ja) 貼り合わせウエーハの製造方法
JP2009289877A (ja) 半導体ウェーハ