JP2006040994A - 半導体ウェハ - Google Patents

半導体ウェハ Download PDF

Info

Publication number
JP2006040994A
JP2006040994A JP2004215277A JP2004215277A JP2006040994A JP 2006040994 A JP2006040994 A JP 2006040994A JP 2004215277 A JP2004215277 A JP 2004215277A JP 2004215277 A JP2004215277 A JP 2004215277A JP 2006040994 A JP2006040994 A JP 2006040994A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
face
shape
corner
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004215277A
Other languages
English (en)
Inventor
Takahiro Minagawa
貴裕 皆川
Takeshi Ikeda
健 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004215277A priority Critical patent/JP2006040994A/ja
Publication of JP2006040994A publication Critical patent/JP2006040994A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】半導体ウェハを最終的にデバイスサイズにまでバックラップする際に発生する、半導体ウェハの外周の欠けを低減すること。
【解決手段】半導体結晶を切断して得られる半導体ウェハ1の端面8に、該端面が半導体ウェハの表面2と鋭角をなし、且つ半導体ウェハの裏面3と鈍角をなすように傾斜付けをし、その端面8の、半導体ウェハの表面2側の角部6と、半導体ウェハの裏面3側の角部7に、面取りを施す。端面8の半導体ウェハの表面2側の角部6は円弧に面取りする。
【選択図】 図1

Description

本発明は、半導体ウェハ、特にその端面の面取り形状に関するものである。
図3に、面取り加工された従来の半導体ウェハ1の端部の形状を示す。
この半導体ウェハ1は円筒状の単結晶インゴットを薄くスライスすることで得られる。
その後、スライス時に発生した半導体ウェハの微細なうねり、凹凸、ミクロなキズ、歪みを除去するために、半導体ウェハ1の両面(表面2、裏面3)を研磨し、最終的には鏡面状態にして出荷する。
この半導体ウェハの端面4は、スライス直後には、その角部が直角になっており、その形状のまま半導体ウェハを研磨するプロセスに流した場合、角部に無理な応力が加わることにより、プロセス中に欠けが生じたり、半導体ウェハを作業用のカセットボックス(作業キャリア)に納める際に、些細な衝撃で欠けてしまう等の不具合が発生する。
これらを防止するために、半導体ウェハは研磨プロセスの前に半導体ウェハの端面4を丸く面取りし、角を無くす事で、欠け不良を低減している。図3の例では、この面取り加工により、端面4が、平坦面4a、円弧面4b、平坦面4cの連続したものとして形成されている。
この図3の例に示すように、従来の面取り加工は、端面の表面側の面取り部(平坦面4a)と裏面側の面取り部(平坦面4c)の形状が同じになっている(例えば、特許文献1、2参照)。
特開2002−167298号公報(図2) 特開2002−356398号公報(図1、図2)
しかしながら、端面の表面側と裏面側の面取り部の形状を同一にした場合、次のような問題がある。
半導体ウェハは輸送中の衝撃や、加工時の扱いやすさを考慮して、ある程度の厚さを付加することで(例えば、4インチ:625μm、6インチ:675μm)半導体ウェハに強度を持たせている(図3)。
しかし、最終的なデバイスサイズに加工する際には、デバイスを小型化する目的で、特性への影響のない半導体ウェハの裏面からその厚さを100μm前後にまで研削(以下、バックラップという)する場合がある(図4)。
この際、従来技術で記したように半導体ウェハの端面が円形である場合、厚さが薄くなるにつれて端面の形状が薄く、且つ鋭角になっていく。図4に、この残った鋭角部5を示す。これにより、半導体ウェハの端面の機械的強度が低下すること、鋭角になっている端面に無理な応力が加わり易くなることから、バックラップ工程において半導体ウェハの外周に欠けが生じ易くなり、製造歩留りを低下させる要因となる。
本発明は、半導体ウェハを最終的にデバイスサイズにまでバックラップする際に発生する、半導体ウェハの外周の欠けを低減することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明に係る半導体ウェハは、半導体ウェハの端面に、該端面が半導体ウェハの表面と鋭角をなし、且つ半導体ウェハの裏面と鈍角をなすように傾斜付けをし、その端面の、半導体ウェハの表面側の角部と、半導体ウェハの裏面側の角部に、面取りを施したことを特徴とする。
上記半導体ウェハの端面の形状としておくことにより、半導体ウェハの厚さをデバイスサイズにまで薄くバックラップする際における、半導体ウェハの外周の欠けの発生を低減することができる。本発明は好ましくは化合物半導体結晶に適用される。
請求項2の発明は、請求項1記載の半導体ウェハにおいて、上記半導体ウェハの端面の、半導体ウェハの表面側の角部の面取り形状を円弧にしたことを特徴とする。
この円弧は、バックラップ後の薄さの半導体ウェハの端面において、端面が円弧となるようにするため、予め、そのバックラップ前の厚さの段階において面取りする円弧の半径を極力小さくすることが好ましい。
請求項3の発明は、請求項1又は2記載の半導体ウェハにおいて、上記半導体ウェハの端面と、半導体ウェハの表面と裏面とがなす断面の形状が、半導体ウェハの表面側を長辺とする逆台形となるようにしたことを特徴とする。かかる逆台形は比較的容易に加工することができる。
請求項4の発明は、請求項1〜3のいずれかに記載の半導体ウェハにおいて、上記半導体ウェハがGaAs、InP、InSb、InAs、GaPのいずれかからなることを特徴とする。
本発明によれば、次のような優れた効果が得られる。
本発明では、半導体結晶を切断して得られる半導体ウェハの端面に、該端面が半導体ウェハの表面と鋭角をなし、且つ半導体ウェハの裏面と鈍角をなすように傾斜付けをし、その端面の、半導体ウェハの表面側の角部と、半導体ウェハの裏面側の角部に、面取りを施している。従って、この半導体ウェハを薄くバックラップした場合、半導体ウェハの端面が半導体ウェハの表面と鋭角をなし、且つこれに面取りを施して成る半導体ウェハの表面側の角部が、バックラップ後の薄肉ウェハの端面として残る。この薄肉ウェハの端面の部分は、全体として円弧に近い断面形状になる。よって、この円弧に近い端面を持つバックラップ後の薄肉ウェハは、その端面の断面形状が円弧であることに起因して、欠けの発生し難いものとなる。
このように、本発明によれば、従来に較べ、端面が鋭角になり難く、従って欠け難い形状の半導体ウェハが得られることから、欠けの低減が可能となる。つまり、本発明によりバックラップ時の半導体ウェハの外周の欠けを低減することができる。
また、本発明の半導体ウェハは、結果として端面の表面側と裏面側の面取り形状を異ならせているため、半導体ウェハの表裏の識別が容易になり、表裏の取り違えを防止することができる。
以下、本発明を図示の実施の形態に基づいて説明する。
図1に、本実施の形態における4インチウェハにおける研磨プロセス終了後の端面形状を示す。これは、化合物半導体結晶を切断して得られる半導体ウェハ1の端面8に、該端面8が表面2と鋭角をなし、且つ裏面3と鈍角をなすように傾斜付けをし、その端面8の、半導体ウェハの表面2側の角部6と、半導体ウェハの裏面3側の角部7に面取りを施したものである。この実施形態の場合、半導体ウェハ1の端面8と、半導体ウェハの表面2と裏面3とがなす断面形状が、半導体ウェハの表面2側を長辺、半導体ウェハの裏面3側を短辺とする逆台形となるように面取り加工されている。
上記半導体ウェハ1の端面8の、半導体ウェハの表面2側の角部6は、円弧状に面取り加工されている。この円弧は、その半径を極力小さくすること、例えば半径がバックラップ後の半導体ウェハの厚さと同じかそれより小さくすることが好ましい。その理由は、バックラップ後の薄肉ウェハの端面が、できるだけ円弧に近くなるようにするためである。
また、図2に、上記した図1の実施の形態における4インチウェハを、厚さ100μmにまでバックラップした場合の端面形状を示す。このように、半導体ウェハ1を薄くバックラップした場合、半導体ウェハの端面8が半導体ウェハの表面2と鋭角をなし、且つこれに面取りを施して成る半導体ウェハの表面側の角部6が、バックラップ後の薄肉ウェハ1aの端面として残る。この薄肉ウェハ1aの端面9は、図2に示すように、全体として円弧に近い断面形状になる。よって、この円弧に近い端面9を持つバックラップ後の薄肉ウェハ1aは、その端面の断面形状が円弧であることに起因して、欠けの発生し難いものとなる。
実施例として、厚さ725μmでスライスしたGaAsからなる半導体ウェハ1(図1)の外周を研削機で削ることにより面取りを行った。
このとき、半導体ウェハの端面8の表面2側の角部6での面取り形状は、その後の研磨プロセスで欠けが生じないようにすべきこと、及び極端に面取りの曲率を小さくすると、面取り時にも欠けが生じてしまうことを考慮して、半径50〜100μmの円弧形状とする。
他方、半導体ウェハの端面8の裏面側の角部7での面取り形状は、バックラップ時に端面形状が鋭角にならないようにすべきこと、及び半導体ウェハの表と裏の面積が大幅に変わると、エピタキシャル成長やイオンインプラントプロセスにおいて、半導体ウェハを加熱及び冷却した際に表面面内の温度差が大きくなることから、薄膜の成長異常や、電気特性が均一にならなくなる可能性があることを考慮して、鉛直方向に対して端面8の方向に30°以下の傾き(傾き角θ)をもち、且つ表面側の角部6の円弧に対して接線になる形状とした(端面8の傾斜付け)。
上記形状の半導体ウェハで、最終厚さが100μmになるまでバックラップした(図2)。この場合、バックラップ途中の端面形状は、ラップ面に対して120°以上の鈍角であり、最終厚さにおいて、半導体ウェハの端部9は円弧に近い形状となる。このことから、従来と比較して、本実施例の半導体ウェハは、端面の機械的強度が向上すること、端面に無理な応力が加わり難くなることから、欠けの低減に対して有効に機能する。
本発明における4インチウェハにおける研磨プロセス終了後の端面形状を示す図である。 本発明における4インチウェハで厚さ100μmにまでバックラップした場合の端面形状を示す図である。 従来の4インチウェハにおける研磨プロセス終了後の端面形状を示す図である。 従来の4インチウェハにおいて厚さ100μmにまでバックラップした場合の端面形状を示す図である。
符号の説明
1 半導体ウェハ(加工完了状態)
1a 薄肉ウェハ
2 表面
3 裏面
4 端面
5 鋭角部(バックラップ後)
6 角部(表面側)
7 角部(裏面側)
8 端面(裏面面取り形状)(本発明)
θ 傾き角(鉛直に対し30°以下)

Claims (4)

  1. 半導体ウェハの端面に、該端面が半導体ウェハの表面と鋭角をなし、且つ半導体ウェハの裏面と鈍角をなすように傾斜付けをし、その端面の、半導体ウェハの表面側の角部と、半導体ウェハの裏面側の角部に、面取りを施したことを特徴とする半導体ウェハ。
  2. 請求項1記載の半導体ウェハにおいて、
    上記半導体ウェハの端面の、半導体ウェハの表面側の角部の面取り形状を円弧にしたことを特徴とする半導体ウェハ。
  3. 請求項1又は2記載の半導体ウェハにおいて、
    上記半導体ウェハの端面と、半導体ウェハの表面と裏面とがなす断面の形状が、半導体ウェハの表面側を長辺とする逆台形となるようにしたことを特徴とする半導体ウェハ。
  4. 請求項1〜3のいずれかに記載の半導体ウェハにおいて、
    上記半導体ウェハがGaAs、InP、InSb、InAs、GaPのいずれかからなることを特徴とする半導体ウェハ。
JP2004215277A 2004-07-23 2004-07-23 半導体ウェハ Pending JP2006040994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004215277A JP2006040994A (ja) 2004-07-23 2004-07-23 半導体ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004215277A JP2006040994A (ja) 2004-07-23 2004-07-23 半導体ウェハ

Publications (1)

Publication Number Publication Date
JP2006040994A true JP2006040994A (ja) 2006-02-09

Family

ID=35905703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004215277A Pending JP2006040994A (ja) 2004-07-23 2004-07-23 半導体ウェハ

Country Status (1)

Country Link
JP (1) JP2006040994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796820B2 (en) 2011-01-25 2014-08-05 Hitachi Metals, Ltd. Semiconductor wafer and semiconductor device wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796820B2 (en) 2011-01-25 2014-08-05 Hitachi Metals, Ltd. Semiconductor wafer and semiconductor device wafer

Similar Documents

Publication Publication Date Title
TW406326B (en) Method for manufacturing semiconductor wafers
US5021862A (en) Beveled semiconductor silicon wafer and manufacturing method thereof
TW200300977A (en) Dicing method using cleaved wafer
WO2004107424A1 (ja) シリコンウェーハの加工方法
US8796820B2 (en) Semiconductor wafer and semiconductor device wafer
JP3328193B2 (ja) 半導体ウエーハの製造方法
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP2007266043A (ja) 化合物半導体ウェハ
CN110383427B (zh) 晶圆的制造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP3339545B2 (ja) 半導体ウエーハの製造方法
JP2006040994A (ja) 半導体ウェハ
JP4224871B2 (ja) 半導体基板の製造方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP2015153999A (ja) 半導体ウェーハの製造方法
JP2010017779A (ja) ウェーハ加工方法
JP2001044084A (ja) 半導体ウエハ
JP5343400B2 (ja) 半導体ウェーハの製造方法
JP2002052448A (ja) 半導体ウェハおよびその加工方法
JP7055233B1 (ja) リン化インジウム基板
JPH11260771A (ja) 半導体ウエーハの製造方法およびこの方法で製造される半導体ウエーハ
JP4539053B2 (ja) 単結晶基板及びその製造方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
JPH1131670A (ja) 半導体基板の製造方法