KR102576528B1 - 인화 인듐 기판 - Google Patents

인화 인듐 기판 Download PDF

Info

Publication number
KR102576528B1
KR102576528B1 KR1020217031722A KR20217031722A KR102576528B1 KR 102576528 B1 KR102576528 B1 KR 102576528B1 KR 1020217031722 A KR1020217031722 A KR 1020217031722A KR 20217031722 A KR20217031722 A KR 20217031722A KR 102576528 B1 KR102576528 B1 KR 102576528B1
Authority
KR
South Korea
Prior art keywords
wafer
main surface
plane
edge
indium phosphide
Prior art date
Application number
KR1020217031722A
Other languages
English (en)
Other versions
KR20210132186A (ko
Inventor
슌스케 오카
šœ스케 오카
겐지 스즈키
히데아키 하야시
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20210132186A publication Critical patent/KR20210132186A/ko
Application granted granted Critical
Publication of KR102576528B1 publication Critical patent/KR102576528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

백 랩 등의 방법에 의해 웨이퍼 이면으로부터 연마를 행했을 때, 웨이퍼 에지의 뾰족함이 억제되는 인화 인듐 기판을 제공한다. 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 0°＜θ≤110°이고, 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 주면측에 에지 라운드를 갖고, 주면측의 에지 라운드의 곡률 반경 Rf가, 200 내지 350㎛인 것을 특징으로 하는 인화 인듐 기판.

Description

인화 인듐 기판
본 발명은 인화 인듐 기판에 관한 것이다.
인듐 인(InP)은, III족의 인듐(In)과 V족의 인(P)으로 이루어지는 III-V족 화합물 반도체 재료이다. 반도체 재료로서의 특성은, 밴드 갭 1.35eV, 전자 이동도 내지 5400㎠/V·s이며, 고전계 하에서의 전자 이동도는 실리콘이나 갈륨 비소와 같은 것 외의 일반적인 반도체 재료보다 높은 값이 된다고 하는 특성을 갖고 있다. 또한, 상온 상압 하에서의 안정된 결정 구조는 입방정의 섬아연광형 구조이며, 그 격자 상수는, 비소화갈륨(GaAs)이나 인화 갈륨(GaP) 등의 화합물 반도체와 비교해서 큰 격자 상수를 갖는다고 하는 특징을 갖고 있다.
인화 인듐 기판의 원료가 되는 인화 인듐의 잉곳은, 통상 소정의 두께로 슬라이싱되어, 원하는 형상으로 연삭되어, 적절히 기계 연마된 후, 연마 부스러기나 연마에 의해 발생한 대미지를 제거하기 위해서, 에칭이나 정밀 연마(폴리싱) 등에 제공된다.
인화 인듐 기판의 주면에는, 에피택셜 성장에 의해 에피택셜 결정층을 마련하는 경우가 있다(특허문헌 1).
일본특허공개 제2003-218033호 공보
이 에피택셜 성장을 실시한 후, 추가로 그 앞의 공정을 행하는 경우에는, 기판의 두께는 불필요해지기 때문에, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 연마를 행하고, 기판을, 예를 들어 100㎛ 이상 200㎛ 이하까지 얇게 한다. 여기서, 일반적으로, 웨이퍼의 에지부가 뾰족해진 형상이기 때문에, 이면 연마(백 랩이라고도 칭한다) 등의 방법에 의해 웨이퍼 이면으로부터 연마했을 때, 에지부가 더욱 뾰족해져버리기 때문에, 웨이퍼가 갈라지기 쉬워져버린다라고 하는 문제점이 있다.
본 발명은, 상기와 같은 과제를 해결하기 위해서 이루어진 것으로, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 연마를 행했을 때, 웨이퍼 에지의 뾰족함이 억제되는 인화 인듐 기판을 제공하는 것을 목적으로 한다.
본 발명의 실시 형태는 이하의 (1) 내지 (11)에 의해 규정된다.
(1) 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 0°＜θ≤110°이고,
상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 200 내지 350㎛인 것을 특징으로 하는 인화 인듐 기판.
(2) 상기 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 60°≤θ≤100°인, (1)에 기재된 인화 인듐 기판.
(3) 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 0°＜θ≤100°이고,
상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 200 내지 350㎛인 것을 특징으로 하는 인화 인듐 기판.
(4) 상기 이루는 각 θ가 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 60°≤θ≤95°인, (3)에 기재된 인화 인듐 기판.
(5) 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 60°≤θ≤90°이고,
상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 200 내지 350㎛이고,
기판의 직경이 50.8㎜ 이하인 것을 특징으로 하는 인화 인듐 기판.
(6) 상기 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 60°≤θ≤90°인, (5)에 기재된 인화 인듐 기판.
(7) 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 80°≤θ≤110°이고,
상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 200 내지 350㎛이고,
기판의 직경이 76.2㎜ 이하인 것을 특징으로 하는 인화 인듐 기판.
(8) 상기 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 80°≤θ≤100°인, (7)에 기재된 인화 인듐 기판.
(9) 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 80°≤θ≤100°이고,
상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 200 내지 350㎛이고,
기판의 직경이 100㎜ 이하인 것을 특징으로 하는 인화 인듐 기판.
(10) 상기 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 80°≤θ≤95°인, (9)에 기재된 인화 인듐 기판.
(11) 상기 주면측의 에지 라운드의 곡률 반경 Rf가 223 내지 338㎛인, (1) 내지 (10)의 어느 것에 기재된 인화 인듐 기판.
본 발명의 실시 형태에 따르면, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 연마를 행했을 때, 웨이퍼 에지의 뾰족함이 억제되는 인화 인듐 기판을 제공할 수 있다.
도 1은 인화 인듐 기판의 웨이퍼 에지 부근의 단면 모식도이다.
도 2는 인화 인듐 기판의 웨이퍼 에지 부근의 단면 모식도이다.
도 3은 인화 인듐 기판의 웨이퍼 에지 부근의 단면 모식도이다.
도 4는 실시예의 인화 인듐 기판의 웨이퍼 에지 부근의 단면 모식도이다.
도 5는 인화 인듐 기판의 에지 라운드의 곡률 반경 Rf를 설명하기 위한 단면 모식도이다.
도 6은 인화 인듐 기판의 테이퍼부 및 직선부를 갖는 웨이퍼 에지 부근의 단면 모식도이다.
〔인화 인듐 기판〕
이하, 본 실시 형태의 인화 인듐 기판의 구성에 대해서 설명한다.
본 실시 형태의 인화 인듐(InP)기판은, 에피택셜 결정층을 형성하기 위한 주면과, 주면의 반대측 이면을 갖는다.
에피택셜 결정층을 형성하기 위한 주면은, 본 실시 형태의 인화 인듐 기판을, 반도체 소자 구조의 형성을 위해서 에피택셜 성장용 기판으로서 사용할 때에 실제로 에피택셜 성장을 실시하는 면이다.
인화 인듐 기판의 주면의 최대 직경은 특별히 한정되지 않지만, 49 내지 151㎜여도 되고, 49 내지 101㎜여도 된다. 인화 인듐 기판의 평면 형상은, 원형이어도 되고, 사각형 등의 직사각형이어도 된다.
인화 인듐 기판의 두께는 특별히 한정되지 않지만, 예를 들어 300 내지 900㎛인 것이 바람직하고, 300 내지 700㎛인 것이 보다 바람직하다. 특히 구경이 큰 경우, 인화 인듐 기판의 두께가 300㎛ 미만이면 갈라질 우려가 있고, 900㎛를 초과하면 모재 결정이 소용없게 된다고 하는 문제가 발생하는 경우가 있다.
본 실시 형태의 인화 인듐 기판은, 도펀트(불순물)로서, Zn을 캐리어 농도가 1×1016㎝-3 이상 1×1019㎝-3 이하가 되도록 포함해도 되고, S를 캐리어 농도가 1×1016㎝-3 이상 1×1019㎝-3 이하가 되도록 포함해도 되고, Sn을 캐리어 농도가 1×1016㎝-3 이상 1×1019㎝-3 이하가 되도록 포함해도 되고, Fe를 캐리어 농도가 1×106㎝-3 이상 1×109㎝-3 이하가 되도록 포함해도 된다.
본 실시 형태의 인화 인듐 기판은, 일 측면에 있어서, 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 0°＜θ≤110°이다.
상술한 평면 A, 평면 B 및 각 θ 등을 이해하기 위해서, 도 1 내지 3에, 각각 인화 인듐 기판의 웨이퍼 에지 부근의 단면 모식도를 나타낸다. 인화 인듐 기판의 웨이퍼 에지의 단면은, 도 1 내지 3에 나타내는 바와 같이 직사각형의 각이 깎여져(모따기가 이루어져), 곡선 형상으로 되어 있다. 그 때문에, 평면 A를 웨이퍼의 어느 부분에 취하는지에 따라, 상술한 각 θ의 크기가 변화한다. 또한, 당해 각 θ가 180°에 근접할수록, 웨이퍼 에지가 뾰족해지게 된다. 또한, 도 1 내지 3은, 각각 본 발명에 관한 인화 인듐 기판에 있어서의 평면 A, 평면 B, 교선 및 각 θ를 이해하기 위한 도면이고, 이들이 그대로 본 발명에 관한 인화 인듐 기판을 나타내는 것은 아니다. 또한, 본 발명에 있어서, 「웨이퍼 에지」란, 인화 인듐 기판의 측면, 즉 주면과 이면을 제외한 외표면을 나타낸다.
도 1에 나타내는 예에서는, 평면 A를 웨이퍼의 두께 방향의 중심에 취하고 있다. 이 때문에, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의 이루는 각 θ가, 90°가 된다.
도 2에 나타내는 예에서는, 평면 A를 웨이퍼의 두께 방향에 있어서의 상부에 취하고 있다. 이와 같이, 평면 A를 웨이퍼의 두께 방향에 있어서의 상부에 취한 경우에는, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의 이루는 각 θ가, 둔각 (90°＜θ＜180°)으로 되어 있다.
도 3에 나타내는 예에서는, 평면 A를 웨이퍼의 두께 방향에 있어서의 하부에 취하고 있다. 이와 같이, 평면 A를 웨이퍼의 두께 방향에 있어서의 하부에 취한 경우에는, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의 이루는 각 θ가, 예각 (0°＜θ＜90°)으로 되어 있다.
그리고, 본 실시 형태의 인화 인듐 기판은, 당해 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 0°＜θ≤110°가 되도록 제어되고 있다. 이와 같은 구성에 따르면, 인화 인듐 기판에 대하여, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 평면 A까지 연마를 행했을 때, 웨이퍼 에지의 뾰족함이 억제되게 된다. 이 때문에, 예를 들어 프로세스 중 등에서, 웨이퍼 에지에 갈라짐 등의 손상이 발생하는 것을 양호하게 억제할 수 있다. 당해 각 θ는, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 60°≤θ≤100°가 되도록 제어되고 있는 것이 바람직하다.
평면 B는, 상술한 바와 같이, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면이지만, 웨이퍼 에지와 평면 A의 교선을 정했다 하더라도, 웨이퍼 에지의 표면의 거칠기의 정도에 따라, 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ의 값이 어느 정도 변화한다. 당해 웨이퍼 에지의 표면 조도에 기인하는 각 θ의 변화에 관한 것으로, 특히 본 발명의 효과인, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 연마를 행했을 때에 발생하는 웨이퍼 에지의 뾰족함의 억제에 끼치는 영향은 매우 작다고 생각된다. 또한, 본 발명의 실시 형태에서 규정하는 각각 θ는, 후술하는 바와 같이 웨이퍼 에지의 형상을 Wafer Edge Profile Checker(유히 덴시사제 EPRO-212EO)로 관찰함으로써 측정한 것이며, 평면 B는 웨이퍼 에지의 표면 조도가 어느 정도이든, 당해 Wafer Edge Profile Checker를 사용하여 측정할 수 있을 정도의 정밀도로 측정된 것이면 된다.
본 실시 형태에서는, 평면 A를, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A로 하고 있는데, 이것은, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 두께까지, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 연마한 인화 인듐 기판에 대해서, 상술한 효과가 얻어지기 때문이다.
본 실시 형태의 인화 인듐 기판은, 도 5에 도시한 바와 같이, 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 주면측에 곡률 반경 Rf를 갖는 에지 라운드를 갖고 있다. 인화 인듐 기판은, 이면측에도 소정의 곡률 반경 Rb를 갖는 에지 라운드를 갖고 있어도 된다. 또한, 웨이퍼 에지는, 도 6에 나타내는 바와 같이, 주면측 및 이면측으로부터 각각 웨이퍼 두께를 감소시키도록 형성된 테이퍼부와, 테이퍼부에 매끄럽게 연접하는 에지 라운드와, 그 에지 라운드에 매끄럽게 연접하고 또한 두께 방향을 따른 직선부 L을 포함하도록 구성되어 있어도 된다.
본 실시 형태의 인화 인듐 기판은, 다른 일 측면에 있어서, 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 0°＜θ≤100°이다. 당해 실시 형태에서는, 당해 각 θ가, 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 0°＜θ≤100°가 되도록 제어되고 있다. 이와 같은 구성에 따르면, 인화 인듐 기판에 대하여, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 평면 A까지 연마를 행했을 때, 웨이퍼 에지의 뾰족함이 억제되게 된다. 이 때문에, 예를 들어 프로세스 중 등에서, 웨이퍼 에지에 갈라짐 등의 손상이 발생하는 것을 양호하게 억제할 수 있다. 당해 각 θ는, 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 60°≤θ≤95°가 되도록 제어되고 있는 것이 바람직하다.
본 실시 형태에서는, 평면 A를, 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 평면 A로 하고 있는데, 이것은 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 두께까지, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 연마한 인화 인듐 기판에 대해서, 상술한 효과가 얻어지기 때문이다.
본 실시 형태의 인화 인듐 기판은, 다른 일 측면에 있어서, 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 60°≤θ≤90°이고, 기판의 직경이 50.8㎜ 이하이다. 당해 실시 형태에서는, 당해 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 60°≤θ≤90°가 되도록 제어되고 있다. 이와 같은 구성에 따르면, 기판의 직경이 50.8㎜ 이하인 인화 인듐 기판에 대하여, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 평면 A까지 연마를 행했을 때, 웨이퍼 에지의 뾰족함이 억제되게 된다. 이 때문에, 예를 들어 프로세스 중 등에서, 웨이퍼 에지에 갈라짐 등의 손상이 발생하는 것을 양호하게 억제할 수 있다. 당해 각 θ는, 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 60°≤θ≤90°가 되도록 제어되고 있는 것이 바람직하다.
본 실시 형태의 인화 인듐 기판은, 또 다른 일 측면에 있어서, 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 80°≤θ≤110°이고, 기판의 직경이 76.2㎜ 이하이다. 당해 실시 형태에서는, 당해 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 80°≤θ≤110°가 되도록 제어되고 있다. 이와 같은 구성에 따르면, 기판의 직경이 76.2㎜ 이하인 인화 인듐 기판에 대하여, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 평면 A까지 연마를 행했을 때, 웨이퍼 에지의 뾰족함이 억제되게 된다. 이 때문에, 예를 들어 프로세스 중 등에서, 웨이퍼 에지에 갈라짐 등의 손상이 발생하는 것을 양호하게 억제할 수 있다. 당해 각 θ는, 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 80°≤θ≤100°가 되도록 제어되고 있는 것이 바람직하다.
본 실시 형태의 인화 인듐 기판은, 또 다른 일 측면에 있어서, 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 80°≤θ≤100°이고, 기판의 직경이 100㎜ 이하이다. 당해 실시 형태에서는, 당해 각 θ가, 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 80°≤θ≤100°가 되도록 제어되고 있다. 이와 같은 구성에 따르면, 기판의 직경이 100㎜ 이하인 인화 인듐 기판에 대하여, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 평면 A까지 연마를 행했을 때, 웨이퍼 에지의 뾰족함이 억제되게 된다. 이 때문에, 예를 들어 프로세스 중 등에서, 웨이퍼 에지에 갈라짐 등의 손상이 발생하는 것을 양호하게 억제할 수 있다. 당해 각 θ는, 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 평면 A에 대해서, 모두 80°≤θ≤95°가 되도록 제어되고 있는 것이 바람직하다.
본 실시 형태에서는, 평면 A를, 주면으로부터의 거리가 100㎛ 이상 200㎛ 또는, 150㎛ 이상 200㎛ 이하가 되는 모든 평면 A로 하고 있는데, 이것은, 주면으로부터의 거리가 100㎛ 이상 200㎛ 또는, 150㎛ 이상 200㎛ 이하가 되는 두께까지, 백 랩 등의 방법에 의해 웨이퍼 이면으로부터 연마한 인화 인듐 기판에 대해서, 상술한 효과가 얻어지기 때문이다.
또한, 상술한 모든 실시 형태에 있어서, 인화 인듐 기판은, 주면측의 에지 라운드의 곡률 반경 Rf가, 200 내지 350㎛이다. 주면측의 에지 라운드의 곡률 반경 Rf가, 200㎛ 미만이면, 도 6에 나타내는 바와 같은 테이퍼부를 갖는 웨이퍼 에지를 형성할 때, 테이퍼부가 길어져, 얇게 백 랩했을 때에 테이퍼부가 남는 것으로, 웨이퍼 에지의 뾰족을 억제할 수 없게 되어버린다. 또한, 주면측의 에지 라운드의 곡률 반경 Rf가, 350㎛ 초과이면, 도 6에 나타내는 바와 같은 테이퍼부를 갖는 웨이퍼 에지를 형성할 때, 기판 두께가 커져버린다. 주면측의 에지 라운드의 곡률 반경 Rf는, 223 내지 338㎛인 것이 보다 바람직하다.
〔인화 인듐 기판의 제조 방법〕
이어서, 본 발명의 실시 형태에 따른 인화 인듐 기판의 제조 방법에 대해서 설명한다.
인화 인듐 기판의 제조 방법으로서는, 먼저, 공지된 방법에서 인화 인듐의 잉곳을 제작한다.
이어서, 인화 인듐의 잉곳을 연삭해서 원통으로 한다.
이어서, 연마한 인화 인듐의 잉곳으로부터 주면 및 이면을 갖는 웨이퍼를 잘라낸다. 이때, 인화 인듐의 잉곳의 결정 양단을 소정의 결정면을 따라, 와이어 쏘를 사용해서 절단하고, 복수의 웨이퍼를 소정의 두께로 잘라낸다.
이어서, 와이어 쏘에 의한 절단 공정에 있어서 발생한 가공 변질층을 제거하기 위해서, 절단 후의 웨이퍼에 대하여, 소정의 에칭액에 의해, 양면 에칭한다(1차 에칭). 웨이퍼는 에칭액 중에 웨이퍼 전체를 침지함으로써, 에칭할 수 있다.
이어서, 웨이퍼의 외주 부분의 모따기를 행하고, 모따기 후의 웨이퍼의 적어도 한쪽 표면, 바람직하게는 양면을 연마한다. 당해 연마 공정은 랩핑 공정이라고도 하며, 소정의 연마제로 연마함으로써, 웨이퍼의 평탄성을 유지한 채 웨이퍼 표면의 요철을 제거한다.
이어서, 연마 후의 웨이퍼에 대하여, 소정의 에칭액에 의해, 양면 에칭한다(2차 에칭). 웨이퍼는 상기 에칭액 중에 웨이퍼 전체를 침지함으로써, 에칭할 수 있다.
이어서, 웨이퍼의 주면을 경면 연마용 연마재로 연마해서 경면에 마무리한다.
이어서, 세정을 행함으로써, 본 발명의 실시 형태에 따른 인화 인듐 웨이퍼가 제조된다.
본 실시 형태에 따른 인화 인듐 기판에 있어서, 주면으로부터의 거리가 소정 범위가 되는 모든 평면 A에 있어서, 상술한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ를 제어하기 위해서는, 상술한 랩핑, 에칭 및 폴리싱 시에, 웨이퍼가 깎이는 양을 근거로 하여, 적절히, 모따기량을 조절함으로써, 웨이퍼 에지의 형상을 제어하면 된다. 보다 구체적으로는, 웨이퍼 주면측 및 이면측의 모따기량(웨이퍼 에지로부터의 모따기 폭)을 각각 50 내지 150㎛의 범위로 하고, 모따기 후의 주면측 및 이면측의 제거량을, 웨이퍼 두께 방향으로 각각 150㎛ 이하의 범위로 제거하는(폴리싱하는) 것으로, 적절히, 주면으로부터의 거리가 소정 범위가 되는 모든 평면 A에 있어서, 상술한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ를 제어할 수 있다.
〔반도체 에피택셜 웨이퍼〕
본 발명의 실시 형태에 따른 인화 인듐 기판의 주면에 대하여, 공지된 방법으로 반도체 박막을 에피택셜 성장시킴으로써, 에피택셜 결정층을 형성하고, 반도체 에피택셜 웨이퍼를 제작할 수 있다. 당해 에피택셜 성장의 예로서는, 인화 인듐 기판의 주면에, InAlAs 버퍼층, InGaAs 채널층, InAlAs 스페이서층, InP 전자 공급층을 에피택셜 성장시킨 HEMT 구조를 형성해도 된다. 이러한 HEMT 구조를 갖는 반도체 에피택셜 웨이퍼를 제작하는 경우, 일반적으로는, 경면 마무리한 인화 인듐 기판에, 황산/과산화수소수 등의 에칭 용액에 의한 에칭 처리를 실시하여, 기판 표면에 부착된 규소(Si) 등의 불순물을 제거한다. 이 에칭 처리 후의 인화 인듐 기판의 이면을 서셉터에 접촉시켜서 지지한 상태에서, 인화 인듐 기판의 주면에, 분자선 에피택셜 성장법(MBE: Molecular Beam Epitaxy) 또는 유기 금속 기상 성장(MOCVD: Metal Organic Chemical Vapor Deposition)에 의해 에피택셜막을 형성한다.
실시예
이하, 본 발명 및 그 이점을 보다 잘 이해하기 위한 실시예를 제공하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
실시예 1 내지 4 및 비교예 1 내지 2를 이하와 같이 제작했다.
먼저, 소정의 직경으로 육성한 인화 인듐의 단결정 잉곳을 준비했다.
이어서, 인화 인듐의 단결정의 잉곳의 외주를 연삭하고, 원통으로 했다.
이어서, 연마한 인화 인듐의 잉곳으로부터 주면 및 이면을 갖는 웨이퍼를 잘라냈다. 이때, 인화 인듐의 잉곳의 결정 양단을 소정의 결정면을 따라, 와이어 쏘를 사용해서 절단하고, 복수의 웨이퍼를 소정의 두께로 잘라냈다. 웨이퍼를 잘라내는 공정에서는, 와이어를 왕복시키면서 항상 신선을 계속 보냄과 함께, 인화 인듐을 와이어 쏘로 이동시켰다. 여기서 제작한 웨이퍼의 사이즈(웨이퍼 직경 및 웨이퍼 두께)를 표 1에 나타낸다.
이어서, 와이어 쏘에 의한 절단 공정에 있어서 발생한 가공 변질층을 제거하기 위해서, 절단 후의 웨이퍼를 85질량%의 인산 수용액 및 30질량%의 과산화수소수 혼합 용액에 의해, 양면으로부터 에칭했다(1차 에칭). 웨이퍼는 에칭액 중에 웨이퍼 전체를 침지함으로써, 에칭했다.
이어서, 웨이퍼의 외주 부분의 모따기를 행하고, 모따기 후의 웨이퍼의 양면을 연마했다(랩핑). 이때, 연마제로 연마함으로써, 웨이퍼의 평탄성을 유지한 채 웨이퍼 표면의 요철을 제거했다.
이어서, 연마 후의 웨이퍼를 85질량%의 인산 수용액 및 30질량%의 과산화수소수 및 초순수의 혼합 용액에 의해, 양면으로부터 합계로 표 1에 기재된 에칭양(표면으로부터 에칭한 두께)으로 에칭했다(2차 에칭). 웨이퍼는 상기 에칭액 중에 웨이퍼 전체를 침지함으로써, 에칭했다.
이어서, 웨이퍼의 주면을 경면 연마용 연마재로 연마(폴리싱)해서 경면에 마무리한 후, 세정함으로써 인화 인듐 기판을 제작했다.
상술한 웨이퍼 제조 공정에 있어서의 각 조건을, 표 1에 나타낸다. 표 1의 각 조건에 대해서는, 도 4에 나타낸 인화 인듐 기판의 웨이퍼 에지 부근의 단면 모식도를 참조할 수 있다.
표 1에 있어서, 「모따기 후공정, 주면측 제거량: 웨이퍼 두께 방향(㎛)」, 「모따기 후공정, 이면측 제거량: 웨이퍼 두께 방향(㎛)」은, 각각 웨이퍼의 주면측 및 이면측에 있어서, 상술한 랩핑, 2차 에칭 및 폴리싱에 의해 제거한 양의 합계를 나타낸다.
실시예 1 내지 4에 있어서는, 각각 웨이퍼의 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 평면 A의 교선을 포함하고, 또한 웨이퍼 에지에 접하는 평면 B와, 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의 이루는 각 θ가, 주면으로부터 소정의 거리에 있는 평면 A에 대해서, 소정의 범위가 되도록, 각 웨이퍼 제조를 조정하고 있다. 또한, 주면측 에지 라운드의 곡률 반경 Rf에 대해서, 소정의 범위가 되도록, 각 웨이퍼 제조를 조정하고 있다.
(평가)
실시예 1 내지 4 및 비교예 1 내지 2의 웨이퍼 에지 형상을, Wafer Edge Profile Checker(유히 덴시사제 EPRO-212EO)를 사용하여 측정했다. 각도(θ1, θ2, θ3)의 산출은, 백 랩 후의 두께에 대응한, 주면에 평행한 직선 A를 그리고(평면 A에 대응), 직선 A와 웨이퍼 에지와의 교점을 접점으로 한 접선 B를 그리고(평면 B에 대응), 직선 A와 접선 B의 이루는 각을 구하는 방법으로 실시했다.
제작한 웨이퍼 형상, 웨이퍼 제조 조건, 및 웨이퍼의 상기 평가 결과를 표 1에 나타낸다.
표 1의 실시예 1에 있어서, 주면측의 에지 라운드의 곡률 반경 Rf는, 모따기 후의 웨이퍼의 수치를 나타내고 있다. 한편, 표 1의 실시예 2 내지 4 및 비교예 1 내지 2에 대해서는, 주면을 경면 연마용 연마재로 연마(폴리싱)해서 경면에 마무리한 후의, 웨이퍼의 수치를 나타내고 있다. 웨이퍼의 주면측의 에지 라운드의 곡률 반경 Rf는 연마(폴리싱) 후의 것과, 모따기 후의 것에서, 마찬가지가 되는 것이라고 상정된다.
Figure 112021113126034-pct00001
실시예 1 내지 4에 관한 기판은, 모두 이면 제거 후의 웨이퍼 에지의 뾰족함이 양호하게 억제되고 있었다. 이에 반해, 비교예 1 및 2에 관한 기판은, 모두 이면 제거 후의 웨이퍼 에지의 뾰족함이 컸다.

Claims (11)

  1. 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 0°<θ≤110°이고,
    상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 223 내지 350㎛이고, 주면측의 웨이퍼 에지로부터의 모따기 폭이 50 내지 95㎛인 것을 특징으로 하는 인화 인듐 기판.
  2. 제1항에 있어서,
    상기 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 60°≤θ≤100°인, 인화 인듐 기판.
  3. 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 0°<θ≤100°이고,
    상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 223 내지 350㎛이고, 주면측의 웨이퍼 에지로부터의 모따기 폭이 50 내지 95㎛인 것을 특징으로 하는 인화 인듐 기판.
  4. 제3항에 있어서,
    상기 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 60°≤θ≤95°인, 인화 인듐 기판.
  5. 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 60°≤θ≤90°이고,
    상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 223 내지 350㎛이고,
    기판의 직경이 50.8㎜ 이하이고, 주면측의 웨이퍼 에지로부터의 모따기 폭이 50 내지 95㎛인 것을 특징으로 하는 인화 인듐 기판.
  6. 제5항에 있어서,
    상기 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 60°≤θ≤90°인, 인화 인듐 기판.
  7. 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 80°≤θ≤110°이고,
    상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 223 내지 350㎛이고,
    기판의 직경이 76.2㎜ 이하이고, 주면측의 웨이퍼 에지로부터의 모따기 폭이 50 내지 95㎛인 것을 특징으로 하는 인화 인듐 기판.
  8. 제7항에 있어서,
    상기 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 80°≤θ≤100°인, 인화 인듐 기판.
  9. 주면에 평행한 평면 A를 웨이퍼 중에 취했을 때, 웨이퍼 에지와 상기 평면 A의 교선을 포함하고, 또한 상기 웨이퍼 에지에 접하는 평면 B와, 상기 평면 A의 웨이퍼 외측 방향으로 연장하는 면과의, 주면측에 있어서의, 이루는 각 θ가, 상기 주면으로부터의 거리가 100㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 80°≤θ≤100°이고,
    상기 웨이퍼 에지에 직교하는 단면에 있어서, 적어도 상기 주면측에 에지 라운드를 갖고, 상기 주면측의 에지 라운드의 곡률 반경 Rf가 223 내지 350㎛이고,
    기판의 직경이 100㎜ 이하이고, 주면측의 웨이퍼 에지로부터의 모따기 폭이 50 내지 95㎛인 것을 특징으로 하는 인화 인듐 기판.
  10. 제9항에 있어서,
    상기 이루는 각 θ가, 상기 주면으로부터의 거리가 150㎛ 이상 200㎛ 이하가 되는 모든 상기 평면 A에 대해서, 모두 80°≤θ≤95°인, 인화 인듐 기판.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 주면측의 에지 라운드의 곡률 반경 Rf가 303 내지 338㎛인, 인화 인듐 기판.
KR1020217031722A 2020-01-29 2020-12-23 인화 인듐 기판 KR102576528B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2020-013045 2020-01-29
JP2020013045 2020-01-29
JP2020082768 2020-05-08
JPJP-P-2020-082768 2020-05-08
PCT/JP2020/048288 WO2021153120A1 (ja) 2020-01-29 2020-12-23 リン化インジウム基板

Publications (2)

Publication Number Publication Date
KR20210132186A KR20210132186A (ko) 2021-11-03
KR102576528B1 true KR102576528B1 (ko) 2023-09-11

Family

ID=77078750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217031722A KR102576528B1 (ko) 2020-01-29 2020-12-23 인화 인듐 기판

Country Status (7)

Country Link
US (1) US20220208549A1 (ko)
EP (1) EP3933077A4 (ko)
JP (1) JP7158594B2 (ko)
KR (1) KR102576528B1 (ko)
CN (1) CN113646896B (ko)
TW (1) TWI747695B (ko)
WO (1) WO2021153120A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116097404A (zh) 2021-09-07 2023-05-09 Ｊｘ金属株式会社 磷化铟基板
JP7055233B1 (ja) * 2021-09-07 2022-04-15 Ｊｘ金属株式会社 リン化インジウム基板
CN114734333A (zh) * 2022-05-05 2022-07-12 北京天科合达半导体股份有限公司 一种倒角方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266043A (ja) 2006-03-27 2007-10-11 Hitachi Cable Ltd 化合物半導体ウェハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745568A (ja) * 1993-07-30 1995-02-14 Hitachi Ltd 半導体ウエハの研削方法
JP3550942B2 (ja) * 1997-05-08 2004-08-04 トヨタ自動車株式会社 プレス曲げ方法及び装置
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
DE19919415A1 (de) * 1998-05-07 1999-11-18 Trw Inc Linsen-Faser-Kopplereinheit und Verfahren zum Herstellen der Einheit
JP2001291229A (ja) * 2000-04-05 2001-10-19 Asahi Glass Co Ltd 磁気ディスク用ガラス基板
JP2003218033A (ja) 2002-01-21 2003-07-31 Nikko Materials Co Ltd エピタキシャル成長方法
US7258931B2 (en) * 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
JP2006203071A (ja) * 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体単結晶基板
CA2641016A1 (en) * 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
CN102437043B (zh) * 2011-12-15 2013-09-25 天津中环领先材料技术有限公司 采用划磨方式去除igbt用抛光片晶圆边缘氧化膜的方法
US10229353B2 (en) * 2014-07-31 2019-03-12 3M Innovative Properties Company RFID tag on stretchable substrate
JP6471686B2 (ja) * 2015-12-24 2019-02-20 株式会社Sumco シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP6610587B2 (ja) * 2017-03-13 2019-11-27 信越半導体株式会社 ウェーハの製造方法
KR102086281B1 (ko) * 2017-04-28 2020-03-06 제이엑스금속주식회사 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
KR102483923B1 (ko) * 2017-12-27 2023-01-02 삼성전자 주식회사 베벨부를 갖는 반도체 웨이퍼
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266043A (ja) 2006-03-27 2007-10-11 Hitachi Cable Ltd 化合物半導体ウェハ

Also Published As

Publication number Publication date
JPWO2021153120A1 (ko) 2021-08-05
US20220208549A1 (en) 2022-06-30
WO2021153120A1 (ja) 2021-08-05
EP3933077A1 (en) 2022-01-05
TWI747695B (zh) 2021-11-21
JP7158594B2 (ja) 2022-10-21
CN113646896A (zh) 2021-11-12
CN113646896B (zh) 2024-06-14
EP3933077A4 (en) 2022-11-30
TW202144632A (zh) 2021-12-01
KR20210132186A (ko) 2021-11-03

Similar Documents

Publication Publication Date Title
KR102576528B1 (ko) 인화 인듐 기판
US20220199770A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
KR102537796B1 (ko) 인화인듐 기판 및 인화인듐 기판의 제조 방법
CN113207310A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN113207309A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN113207308A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
JP7166323B2 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
US20230392289A1 (en) Indium phosphide substrate, method for manufacturing indium phosphide substrate, and semiconductor epitaxial wafer
US12065759B2 (en) Indium phosphide substrate
JP7055233B1 (ja) リン化インジウム基板
JP6906080B2 (ja) リン化インジウム基板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant