KR102086281B1 - 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법 - Google Patents

반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법 Download PDF

Info

Publication number
KR102086281B1
KR102086281B1 KR1020187032169A KR20187032169A KR102086281B1 KR 102086281 B1 KR102086281 B1 KR 102086281B1 KR 1020187032169 A KR1020187032169 A KR 1020187032169A KR 20187032169 A KR20187032169 A KR 20187032169A KR 102086281 B1 KR102086281 B1 KR 102086281B1
Authority
KR
South Korea
Prior art keywords
wafer
polishing
inp
roa
value
Prior art date
Application number
KR1020187032169A
Other languages
English (en)
Other versions
KR20180133462A (ko
Inventor
타쿠 요시다
히데키 쿠리타
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20180133462A publication Critical patent/KR20180133462A/ko
Application granted granted Critical
Publication of KR102086281B1 publication Critical patent/KR102086281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

에지 롤 오프(ERO)가 작고, 웨이퍼 단부의 근방에서도 충분히 평탄성이 높다는 관점에서 최적화된 InP 웨이퍼와, 그러한 InP 웨이퍼의 제조에 효과적인 방법을 제공한다.
InP 단결정 기판의 적어도 한 면에 대해서, 브롬을 포함하는 연마액을 공급하면서, 가공 압력 10∼200g/cm2, 가공 시간 0.1∼5분간 1단계 연마를 실시하고, 가공 압력 200∼500g/cm2, 또한 상기 1단계 연마보다 50g/cm2 이상 높은 가공 압력, 가공 시간 0.5∼10분간 2단계 연마를 실시하는 2단계 연마 공정을 포함하는 방법을 이용해서 웨이퍼의 롤 오프치(ROA)가 -1.0㎛∼1.0㎛인 InP 웨이퍼로 한다.

Description

반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
본 발명은 웨이퍼 외연부의 평탄성을 향상시킨 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법에 관한 것으로, 특히, 웨이퍼 외연 단부 근방 영역의 평탄성을 향상시킨 대구경의 인화 인듐(InP) 단결정 웨이퍼와 그 제조 방법에 관한 것이다.
인화 인듐(InP)은, 인듐인으로도 불리는, III족(13족)의 인듐(In)과 V족(15족)의 인(P)으로 이루어지는 III-V족 화합물 반도체 재료이다. 반도체 재료로서의 특성은, 밴드 갭 1.35 eV, 전자 이동도∼5400cm2/V·s이고, 전자 이동도는 실리콘이나 갈륨 비소와 같은 다른 일반적인 반도체 재료보다 비싼 특성을 가지고 있다. 또, 상온 상압하에서의 안정된 결정 구조는 등축정의 섬아연광형 구조이고, 그 격자 상수는, 갈륨 비소(GaAs)나 인화 갈륨(GaP) 등의 화합물 반도체에 비해서 큰 수치가 된다는 특징이 있다.
단결정화한 InP는, 실리콘(Si) 등과 비교해서 큰 전자 이동도를 가지기 때문에, 이를 이용한 고속 전자 디바이스용 재료로 이용된다. 또, 갈륨 비소(GaAs)나 인화 갈륨(GaP) 등보다 큰 격자 상수를 가지고, InGaAs 등의 3원계 혼정이나 InGaAsP 등의 4원계 혼정을 헤테로 에피택시얼 성장을 시킬 때의 기판으로 이용하면 격자의 부정합률을 작게 할 수 있기 때문에, 이들 혼정 화합물을 적층 구조로서 형성하는 반도체 레이저, 광변조기, 광증폭기, 광도파로, 발광 다이오드, 수광 소자 등의 각종 광통신용 디바이스나, 이들을 복합화한 광집적 회로용 기판으로 이용되고 있다.
상술한 각종 디바이스를 형성하기 위한 기판은, 예를 들면, 다음의 공정을 거쳐서 제작된다. 우선 InP을 단결정화한 잉곳을 소정의 결정 방위로 박판(웨이퍼) 모양으로 자른다(슬라이싱 공정). 그 다음, 웨이퍼의 양면을 연삭, 조연마 하여(랩핑 공정), 웨이퍼 두께의 편차를 작게 한 후, 추가로 웨이퍼 표면을 경면(鏡面) 연마하여(폴리싱 공정), 평탄성 높은 웨이퍼를 얻는다. 그 후, 세정(린스 공정)을 거쳐서, 웨이퍼에 결함이나 쓰레기 등의 유무 검사(인스펙션 공정)를 한다. 평탄성이 높은 웨이퍼를 얻기 위해서는, 경면 연마(폴리싱) 공정이 특히 중요하다.
웨이퍼의 평탄성에 관해서는, 종래부터 일반적으로 이용되고 있는 Ra(산술 평균 거칠기), Rz(최대 높이 거칠기), Rq(제곱 평균 제곱근 거칠기) 등의 각종 표면 거칠기나, 전체 또는 국소적인 웨이퍼의 두께 편차(TTV; Total Thickness Variation, LTV; Local Thickness Variation)와 같은 평가 지표에 더해서, 웨이퍼 표면의 단부 근방에서의 이른바 「면 드루프」를 나타내는 에지 롤 오프(ERO；Edge-Roll-off)의 평가치가 최근 주목되고 있다. 반도체 웨이퍼 등의 표면을 경면 연마한 웨이퍼의 표면 형상은, 연마 프로세스의 특성상, 웨이퍼 단부의 근방에서 평탄성이 열화되어 「면 드루프」가 발생한 형상인 것이 일반적이다.
반도체 디바이스의 미세화에 수반하여, 디바이스 형성에 이용하는 노광 장치의 분해능에 대한 요구도 엄격해지고 있다. 보다 높은 분해능을 달성하기 위해서는 노광 광원의 파장을 단파장화 할 필요가 있지만, 그에 따라서 노광 장치의 광학계의 초점 심도가 얕아진다. 따라서, 미세화가 진행된 근년의 디바이스 가공 기술에서는, 노광 장치의 광학계의 초점 심도가 얕아지는 만큼, 디바이스를 형성하는 웨이퍼의 표면도 충분히 평탄할 것이 요구되지만, 상술한 것과 같은 ERO가 큰 웨이퍼를 이용하면, 웨이퍼 단부의 근방에서 제작된 디바이스의 성능이 불량하게 되어, 최종 제조 수율의 악화와, 제품 비용의 상승으로 이어져 버린다.
여기서, 유효한 디바이스 형성 영역을 웨이퍼 상에서 최대한으로 확보하고, 형성되는 디바이스간 성능의 편차도 억제하기 위해서는, ERO를 저감한 웨이퍼를 얻는 것이 중요하다. ERO의 발생은, 웨이퍼의 경면 가공시에, 웨이퍼 중심부 부근과 웨이퍼 단부 부근에서 연마 패드에 대한 웨이퍼의 상대적 이동 속도가 다른 등, 연마와 관련된 프로세스 파라미터가 웨이퍼 중심부와 단부에서 상이한 점에 기인한다고 생각된다. 따라서, ERO의 저감에는 그와 밀접하게 관련된 연마방법에 대해서 검토할 필요가 있다.
웨이퍼의 연마 방법에 관해서는, 이하와 같은 선행 기술이 알려져 있다. 특허문헌 1에는, 질화 갈륨(GaN) 웨이퍼의 연마 방법에 관해서, 50≤Hv≤2800 범위의 비커스 경도(Hv)를 가지는 연질 재료와 함께 연마하는 것이 기재되어 있다. 특허문헌 2에는, 연마 프로세스를 2단계로 분할하여, 각각의 단계에서 다른 연마 조건을 설정해서 연마하는 것이 기재되어 있다. 특허문헌 3, 비특허문헌 1에는, 연마 방법에 관한 사항은 아니지만, 웨이퍼의 단부 근방의 평탄성을 나타내는 파라미터로서, ERO 정도를 수치화한 롤 오프치(ROA；Roll-off amount)라고 하는 평가치로 웨이퍼를 평가하는 것이 기재되어 있고, 특허문헌 3에는 실리콘 웨이퍼에서 10nm 정도의 ROA치가 달성되는 예도 기재되어 있다.
그러나 특허문헌 1은 GaN 웨이퍼에 관한 기술이고, 특허문헌 2 및 3은 모두 Si 웨이퍼에 관한 것으로서, 본 발명이 대상으로 하고 있는 InP 웨이퍼에 관련된 것은 아니다. GaN나 Si의 단결정은 양자 모두 신장 탄성률이 180∼200GPa 정도의 경질 재료인데 반해서, InP는 신장 탄성률이 60GPa 정도로 반도체 재료로서는 연질인 동시에 무른 재료이고, 화학적 특성도 물질마다 완전히 다르다. 따라서, 물리적인 힘의 작용이나 화학적인 반응의 종류, 과정이 결과를 크게 좌우하는 연마라는 프로세스에 대해서, GaN나 Si와 같은 다른 재료에 대한 기술적 지견이 그대로 InP에 적합하다고 생각할 수는 없다.
InP 웨이퍼의 연마는, 연마 패드를 표면에 마련한 회전 정반상에 웨이퍼를 재치하고, 소정의 조성물로 이루어지는 연마액을 공급하면서 정반과 웨이퍼를 회전시키면서, 기계적 혹은 화학적 작용에 의해 웨이퍼 표면의 구성물을 서서히 제거해가는 방법에 따라 실시하는 것이 일반적이다. 연마액의 조성물로서는, 특허문헌 4나 특허문헌 5에 기재되어 있듯이, 기계적으로 웨이퍼 표면을 연삭하는 작용을 가지는 콜로이드 규산 등 연마입자 미립자에 화학적인 에칭 작용을 가지는 염소 화합물을 맞춘 것과, 특허문헌 6 등에 기재되어 있듯이, 화학적인 에칭 작용으로 InP 웨이퍼 표면을 평탄화하는 방법이 종래부터 알려져 있다.
이것들 InP 웨이퍼의 연마에 관한 선행 기술에서는, 웨이퍼의 TTV나 기복, 잔류 불순물이나 상처, 연마 속도나 연마 효율 등의 관점에서 연마 수단, 조건이 최적화되어 있다. 그러나 이들 선행 기술에는, 근년의 디바이스 미세화에 따라서 중시되고 있는 ERO에 관한 인식은 없고, ERO를 저감하기 위해서 유효한 구체적 수단도, 어떠한 기술적인 교사도 전무하다.
비특허문헌 2에는, InP의 단결정 웨이퍼에 대해서 「롤 오프」(ERO와 동의)에 관한 언급이 있고, InP에 대해서는 최적의 연마 조성물이 잘 알려지지 않은 점이나, 연질의 연마포로 장시간 연마를 실시하면 롤 오프가 커지는 경향이 있다는 기재를 볼 수 있다. 그러나 이 선행 기술에 있어서도, 상술한 막연히 몇 되지 않는 교사가 있는데 지나지 않고, ERO 저감에 유효한 구체적 연마 조성물이나 연마의 조건까지는 분명하지 않으며, 롤 오프치로서 구체적으로 어느 정도의 수치가 달성되었는지에 대한 개시도 없다.
특허문헌 1：일본 공개특허공보 2014-068044호 특허문헌 2：일본 공개특허공보 2014-103398호 특허문헌 3：일본 공개특허공보 2012-129416호 특허문헌 4：일본 공개특허공보 평11-207607호 특허문헌 5：일본 공개특허공보 2004-207417호 특허문헌 6：일본 공개특허공보 평07-235519호
비특허문헌 1：M. Kimura et al., Jpn. J. Appl. Phys., Vol.38 (1999), pp.38-39 비특허문헌 2：K. Iwasaki et al., IEEE Trans. Semicond. Manuf., Vol.16(2003), pp.360-364
이와 같이, InP 웨이퍼의 ERO 저감에 대한 요청이 최근 높아지고 있지만, 현상은 ERO 저감이라는 관점에서 충분한 검토를 하고 있다고는 할 수 없고, 그러한 관점에서 ERO에 관한 특성이 최적화된 InP 웨이퍼를 얻을 수 있다고도 말할 수 없는 상황이다. 여기서, 본 발명은, ERO가 작고 웨이퍼 단부의 근방에서도 충분히 평탄성이 높다는 관점에서 최적화된 InP 웨이퍼를 제공하는 것을 과제로 한다. 또, 그러한 InP 웨이퍼의 제조에 효과적인 방법을 제공하는 것을 함께 과제로 한다. 본 발명에서는, 「면 드루프」라는 현상을 의미하는 에지 롤 오프(ERO)의 정도를 수치화한 지표로서 롤 오프치(ROA치)라고 하는 평가치를 이용함으로써 ERO의 정도를 표현한다.
InP 웨이퍼에 대해서 ROA치를 저감한다는 관점에서 본 발명의 발명자들이 열심히 검토한 결과, 경면 연마시의 프로세스에서 종래 실시되고 있던 내용에 기술적인 개량을 더해서 특정 조건의 2단계 연마를 적용하는 것이 효과적이라는 것을 발견하여, 추가로 그 기술적 지견에 관한 검토를 거듭한 결과, 종래 달성된 수준보다 충분히 ROA치가 저감된 InP 기판을 얻을 수 있어서 본 발명을 완성시켰다.
이러한 지견을 바탕으로, 본 발명에서는 이하의 내용의 발명을 제공한다.
1) 인화 인듐(InP) 단결정으로 이루어지는 웨이퍼로서, 웨이퍼의 롤 오프치(ROA)가 -1.0㎛∼1.0㎛인 것을 특징으로 하는 InP 웨이퍼.
2) 웨이퍼 중심부에서의 산술 평균 거칠기(Ra)가 0.5nm 이하인 것을 특징으로 하는 상기 1)에 기재한 InP 웨이퍼.
3) 전면 두께 편차(TTV)가 10㎛ 이하인 것을 특징으로 하는 상기 1) 또는 2)에 기재한 InP 웨이퍼.
4) 웨이퍼의 두께가 300㎛ 이상 1000㎛ 이하인 것을 특징으로 하는 상기 1)∼3) 중 어느 하나에 기재한 InP 웨이퍼.
5) 웨이퍼 표면의 최대 길이가 45mm 이상인 것을 특징으로 하는 상기 1)∼4) 중 어느 하나에 기재한 InP 웨이퍼.
6) 웨이퍼 표면의 최대 길이가 50mm 이상인 것을 특징으로 하는 상기 1)∼5) 중 어느 하나에 기재한 InP 웨이퍼.
7) 웨이퍼 표면의 최대 길이가 75mm 이상인 것을 특징으로 하는 상기 1)∼6) 중 어느 하나에 기재한 InP 웨이퍼.
8) 웨이퍼 표면의 최대 길이가 100mm 이상인 것을 특징으로 하는 1)∼7) 중 어느 하나에 기재한 InP 웨이퍼.
9) 인화 인듐(InP) 단결정으로 이루어지는 웨이퍼의 제조 방법으로써, InP 웨이퍼가 되는 InP 단결정 기판의 적어도 한쪽 면에 대해서, 브롬을 포함하는 연마액을 공급하면서, 가공 압력 10∼200g/cm2, 가공 시간 0.1∼5분간 1단계 연마를 실시하고, 가공 압력 200∼500g/cm2, 또한 상기 1단계 연마보다 50g/cm2 이상 높은 가공 압력, 가공 시간 0.5∼10분간 2단계 연마를 실시하는 것을 포함하는 것을 특징으로 하는, InP 웨이퍼의 제조 방법.
10) 연질 발포 폴리우레탄으로 이루어지는 연마 패드를 표면에 붙인 회전 정반을 이용해서 연마를 실시하는 것을 특징으로 하는 상기 9)에 기재한 InP 웨이퍼의 제조 방법.
11) 연마액의 공급 유량을 10∼500ml/분, 정반의 회전수를 10∼100rpm로 하여 연마하는 것을 특징으로 하는 상기 9) 또는 10)에 기재한 InP 웨이퍼의 제조 방법.
본 발명의 InP 웨이퍼에 의하면, 종래보다 ROA치가 저감되고, 웨이퍼 단부의 근방에서도 충분한 평탄성을 가지기 때문에, 웨이퍼의 단부 근방에까지 디바이스의 형성 영역을 최대한으로 확보할 수 있으며, 웨이퍼 내에서 형성되는 디바이스 간의 노광 프로세스 오차를 낮게 억제할 수 있기 때문에, 동일 웨이퍼상에서 형성되는 디바이스간 성능의 균일성을 향상할 수도 있다. 또, 본 발명의 InP 웨이퍼의 제조 방법에 의하면, 상술한 ROA치가 저감된 InP 웨이퍼를 효과적이고 효율적으로 제조할 수 있게 된다.
도 1은 ROA치의 산출 방법이다.
본 발명의 InP 웨이퍼는 박판 모양의 InP 단결정이고, 형상적으로는 판상체 표면 또는 이면에서의 최대 길이(L)에 대해서, 표면과 이면 사이의 최대 거리인 두께(t)가 충분히 작고, L/t≥10인 것을 가리키는 것이다. 웨이퍼 표면 또는 이면의 형상은, 특히 제한되는 것은 아니지만, 웨이퍼로서 범용되고 있는 원형 모양으로 할 수 있고, 사용 형태에 따라서는 타원 형상이나, 사각형 모양 등 다각형 모양으로 할 수도 있다.
본 발명의 InP 웨이퍼는 웨이퍼의 ROA치가 -1.0㎛∼1.0㎛인 것을 본질적인 특징으로 하는 것이다. 웨이퍼의 ROA치란, 웨이퍼 표면(또는 이면)의 어느 한 단부의 근방에서, 웨이퍼 중심부에 가까운 쪽으로부터 단부측을 향함에 따라, 표면의 프로파일이 변화하여 평탄성이 악화되는 정도를 정량화한 평가치(혹은 지표치)이다. 이 ROA치가 작을수록, 웨이퍼 표면 프로파일이 거의 변화하지 않는 웨이퍼 중심부에 가까운 쪽과 동등한 평탄성이 단부에서도 유지되고, 웨이퍼의 이용 효율 향상이나, 동일 웨이퍼 내에서 제조되는 디바이스간 성능의 편차를 억제하는 것으로 연결된다.
본 발명에서의 InP 웨이퍼의 ROA치는, 예를 들면 비특허문헌 1에 기재되어 있듯이, 이하와 같은 해석 순서로 수치화할 수 있다. 우선, 웨이퍼의 적어도 일방의 경면 연마된 표면에서, 그 표면에서의 단부 근방의 표면 변위 프로파일을 측정한다. 표면 변위 프로파일 측정은, ROA의 산출에 필요한 단부로부터 적어도 1mm∼6mm 사이의 거리에서, 그 사이의 롤 오프량에 대응하는 변위에, 충분한 분해능(본 발명에 사용한 측정기의 경우, 10nm이다)으로 추종 할 수 있는 측정 수단이면 임의의 측정 수단에 의해 측정할 수 있고, 레이저식이나 촉침식 표면 형상 측정 장치 등을 이용할 수 있다.
도 1은 InP 웨이퍼(110) 표면의 단부 근방에서의 프로파일 변위 곡선(100)의 측정예의 개략도를 나타낸 것이다. 웨이퍼의 ROA치(101) 산출에는, 웨이퍼의 단부에서 중심부 쪽에 걸쳐 1mm∼6mm 거리 사이에서 측정한 표면 변위 프로파일이 필요하다. InP 등의 반도체 웨이퍼에서는, 랩핑이나 연마 공정에서 웨이퍼 단부에 균열이나 누락이 발생하는 것을 방지하기 위하여, 잘라낸 후에 단부에서 1mm까지의 거리 사이에 모따기부(111)를 마련하는 가공(베벨링)을 실시하는 것이 관용적으로 행해지기 때문에, 그 영향을 고려해서 단부로부터 1mm까지 사이의 프로파일은 ROA 평가에는 이용되지 않는다.
표면 변위 프로파일에서, 웨이퍼 단부로부터 중심 쪽으로 3∼6mm의 거리에서는 웨이퍼의 중심부 부근과 비교해서 프로파일의 변위에 큰 변화는 없기 때문에, 이 사이의 영역을 참조 영역(102)로 하여, 이 영역의 표면 프로파일을 참조용 기준 평면(기준 프로파일)에 이용한다. 구체적으로는, 웨이퍼 단부로부터 중심 쪽으로 3mm의 위치 및 6mm의 위치 각각의 측정점을 연결하는 직선으로부터 프로파일 함수(103)를 구하여 이를 참조용 기준 프로파일로 한다.
웨이퍼의 ROA치는, 상기 참조 영역(102)의 표면 프로파일로부터 구한 기준 프로파일 함수에서 웨이퍼 단부로부터 1mm의 거리에서 외부 삽입되는 수치와, 표면 프로파일 실측치의 차이로 정의되는 값이다. 도 1의 예에서는, 프로파일 함수의 외부 삽입치에 대해서 실측치가 낮아지는, 이른바 「면 드루프」가 단부에서 생기는 웨이퍼를 나타낸 것이고, 그 경우, ROA치는 양의 값을 나타낸다. 그러나 연마 조건 등에 따라서는, 참조 영역보다 단부 근방에서 높아진 표면 프로파일을 나타내는 웨이퍼도 볼 수 있고, 그 경우에는 ROA치는 음의 값을 나타내게 된다.
본 발명의 InP 웨이퍼는 상술한 ROA치가 -1.0㎛∼1.0㎛의 범위인 것이다. 이 ROA치는 형태에 따라서 -0.8㎛ 이상으로 할 수 있고, -0.6㎛ 이상, 혹은 -0.4㎛ 이상으로 할 수 있다. 마찬가지로, ROA치는 형태에 따라서 0.8㎛ 이하로 할 수 있고, 0.6㎛ 이하 혹은 0.4㎛ 이하로 할 수 있다.
일 형태에 있어서, 본 발명의 InP 웨이퍼는 상술한 것처럼 ROA치가 -1.0㎛∼1.0㎛라는 범위에 있으면서, 웨이퍼 중심부에서 0.5nm 이하의 산술 평균 거칠기(Ra)를 가지고 있다. 일반적인 반도체 웨이퍼에서, 소자 형성면은 연마 가공에 의해서 최종적으로 경면 마무리로 된다. 그러나 통상의 연마 가공 프로세스에서는, 이를 실시함에 따라서 웨이퍼의 중심부에서는 표면 거칠기가 작은 경면이 달성되는 반면, 웨이퍼의 단부 근방에서는 면 드루프 등이 생겨 표면 프로파일의 평탄성이 악화된다. 종래의 기술에서는, 웨이퍼의 표면 거칠기를 작게 하기 위해서 장시간 연마를 실시하는 만큼, 그에 따라서 웨이퍼 단부 근방의 표면 프로파일의 평탄성은 악화되고, ROA치가 커지는 경향이 있다.
즉, 종래 기술에서는, 표면의 거칠기가 작은 경면 마무리 웨이퍼를 얻는 것과, ROA가 작게 단부까지 기준 프로파일의 평탄성이 유지된 웨이퍼를 얻는 것 사이에는 이율배반성이 있어서 그것들의 양립이 어려웠다. 본 발명의 InP 웨이퍼는, 종래 곤란했던 이들 양자의 특성을 양립시킨 것이다. 본 발명에서의 산술 평균 거칠기(Ra)는 원자간력 현미경(AFM)에 의해 2㎛×2㎛ 범위를 측정하고, 이 측정 데이터를 JIS B 0633：2001의 규정에 따라 처리하여 얻어지는 것이다. 웨이퍼 중심부에서의 Ra치는 0.5nm 이하이고, 일 형태로서 0.4nm 이하, 또한 0.2nm 이하로 할 수도 있다.
또, 일 형태에 있어서, 본 발명의 InP 웨이퍼의 전면 두께 편차(TTV)는 10㎛ 이하로 할 수 있다. 웨이퍼의 TTV는 웨이퍼 전체 두께의 균일성의 지표가 되는 값이고, 이것이 낮을수록 웨이퍼 두께가 균일한 것을 의미한다. 웨이퍼의 TTV는 레이저를 웨이퍼 전면에 조사해서 측정되는 표면 변위의 최대치와 최소치로부터 구할 수 있다. 웨이퍼의 TTV는 일 형태로서 8㎛ 이하, 또한 6㎛ 이하로 할 수도 있다.
본 발명의 InP 웨이퍼의 두께는, 특히 제한되는 것은 아니지만, 일 형태로서 300㎛ 이상, 1000㎛ 이하로 할 수 있다. 웨이퍼 두께가 300㎛ 미만이 되면, 웨이퍼의 기계적 강도를 확보하지 못할 우려가 있고, 핸들링 등에 과도한 주의가 필요하다. 웨이퍼 두께는, 다시 400㎛ 이상으로 할 수 있고, 500㎛ 이상으로 할 수도 있다. 한편, 웨이퍼의 두께가 1000㎛를 넘으면, 디바이스의 형성에 필요한 두께에 대해서 불필요한 부분이 많아져서 재료의 이용 효율이 저하되는 외에, 디바이스 절단 가공의 용이성이나, 중량 면에서도 불리하게 된다. 웨이퍼 두께는, 다시 800㎛ 이하로 할 수 있고, 700㎛ 이하로 할 수도 있다.
본 발명의 InP 웨이퍼 표면의 최대 길이도 특히 제한되는 것은 아니지만, 일 형태로서 45mm 이상, 또 50mm 이상, 75mm 이상, 또 100mm 이상으로 할 수 있다. 웨이퍼 표면의 최대 길이는, 원판 모양 웨이퍼의 경우, 직경에 상당하는 길이이다. 본 발명은, 큰 면적의 InP 웨이퍼에 대해서 유효한 기술로써, 최대 길이(직경) 약 100mm(4인치)의 웨이퍼에 대해서도, 특히 유효하게 적용할 수 있는 기술이다.
상술한 본 발명의 InP 웨이퍼는, 특별한 제조 방법이 한정되는 것이 아니고, ROA를 비롯한 각 특성을 만족하는 것이면, 어떤 방법으로 제조된 것이어도 좋다. 그러나 상술한 ROA치 등의 각종 특성을 효과적으로 달성한다는 관점에서는, 본 발명에서의 다른 측면의 발명인, 이하에 설명하는 연마 수단을 포함하는 제조 방법을 바람직하게 적용할 수 있다.
우선, InP 웨이퍼의 기본인 InP 단결정으로 이루어지는 기판을 준비한다. 이 InP 단결정 기판은 InP 단결정으로 이루어지는 잉곳을 제조해서 소정의 두께의 기판 모양으로 자른 후, 연삭 또는 랩핑을 실시해서 준비해도 좋고, 시판되는 기판 모양의 InP 단결정을 구입하는 등으로 준비해도 좋다. 단결정 잉곳으로 제조하는 경우, 제조 방법은 특히 한정되지 않고, 수직 온도 경사(VGF)법, 수직 브리지맨(VB)법, 수평 브리지맨(HB)법, LEC법 등 각종 융액 성장법 등, 공지의 방법으로 제조할 수 있다.
잉곳 모양의 InP 단결정으로 본 발명의 InP 웨이퍼를 제조하는 경우, 단결정 잉곳을 기판 모양으로 자르는 조작을 실시한다. 소정의 두께로 InP 단결정을 자르는 조작은, 와이어 소 등의 공지의 수단을 이용해서 실시할 수 있다. 이때 잘라내는 두께는, 후속 랩핑이나 연마로 감소하는 두께분을 고려해서, 원하는 InP 웨이퍼를 얻을 수 있도록 설정한다. 잘려진 InP 단결정은, 단부로부터 1mm 이내의 영역에서 모따기 가공(베벨링)이 실시되고, 추가로 웨이퍼 두께의 대략적인 조정과 표면이 있는 정도의 평탄화를 위해서, 베벨링 후의 기판 표리면에 대해서 랩핑을 한다. 랩핑 후의 InP 단결정 기판의 표면 거칠기는, Ra=10㎛ 이하로 할 수 있다.
또한, 랩핑 처리 후, 웨이퍼 표면의 가공 변질층 제거나 거칠기가 좋아지도록 할 목적으로 한 에칭 처리나 경질 패드에서의 폴리싱을 적당히 추가해도 좋다. 그 때의 수단이나 조건은 특별히 한정되는 것이 아니고, 일반적으로 적용되는 수단이나 조건을 적당히 조정해서 적용할 수 있다. 그리고 본 발명의 연마 공정을 적용하기 전에, InP 기판은 ROA가 -0.5∼0.5㎛, Ra가 1.0nm 이하의 것으로 하면 좋다. 이것은 본 발명의 연마 공정 전의 InP 기판의 ROA가 -0.5∼0.5㎛의 범위를 넘어서 큰 경우, 본 발명의 연마를 적용해도 ROA가 적은 InP 웨이퍼를 얻기 어렵고, 또 InP 기판의 Ra가 1.0nm를 넘으면, 최종적으로 경면 연마면을 얻기 위해서는 과대한 연마 부하가 필요하고, 본 발명의 연마를 적용해도 충분한 경면의 평탄성을 확보할 수 없게 될 우려가 있기 때문이다.
InP 웨이퍼의 최종적인 ROA치에 크게 영향을 미치는 것은, InP 단결정 기판을 경면 연마해서 InP 웨이퍼로 하는 공정이다. 본 발명의 InP 웨이퍼의 제조 방법은, 이 연마 공정이 InP 단결정 기판의 적어도 한 면에 대해서, 브롬계 연마액을 공급하면서 가공 압력 10∼200g/cm2, 가공 시간 0.1∼5분간 1단계 연마를 실시하고, 가공 압력 200∼500g/cm2, 또한 상기 1단계 연마보다 50g/cm2 이상 높은 가공 압력, 가공 시간 0.5∼10분간 실시하는 2단계 연마 조합에 의해서 구성되는 것을 본질적인 특징으로 포함하는 것이다.
본 발명의 InP 웨이퍼 제조 방법에서는, 브롬계 연마액을 연속적으로 연마면에 공급하면서 연마한다. 연마액 성분인 브롬은 InP의 표면을 화학적 에칭으로 원자 수준으로 제거하는 작용을 하고, 브롬 농도는 0.1∼5wt%로 할 수 있다.
본 발명의 InP 웨이퍼의 제조 방법에서는, 조건이 다른 2단계 연마 공정을 단계적으로 적용한다. 1단계 연마는 가공 압력 10∼200g/cm2, 가공 시간 0.1∼5분간의 조건에서 실시한다. 가공 압력이 10g/cm2 미만에서는, 경면 연마 InP 웨이퍼의 표면에 필요한 평탄성을 얻을 수 없게 될 우려가 있고, 이 단계에서의 가공 압력이 200g/cm2를 넘으면, InP 웨이퍼의 최종 ROA치가 악화될 우려가 있다. InP 웨이퍼의 평탄성을 확보하기 위해서, 1단계 가공 시간은 적어도 0.1분 이상으로 할 필요가 있지만, 5분을 넘으면 InP 웨이퍼의 ROA치에 악영향을 미치기 때문에 바람직하지 않다. 1단계 연마에서의 가공 압력은, 70g/cm2 이상으로 할 수도 있고, 다시 120g/cm2 이하로 할 수도 있다. 가공 시간에 대해서는, 0.3분 이상으로 할 수도 있고, 게다가 2분 이하로 할 수도 있다.
다음으로, 2단계 연마를, 가공 압력 200∼500g/cm2, 가공 시간 0.5∼10분간 조건에서 실시한다. 가공 압력이 200g/cm2 미만에서는, 역시 경면 연마 InP 웨이퍼의 표면에 필요한 평탄성을 얻을 수 없게 될 우려, 표면 거칠기가 악화될 우려가 있다. 가공 압력이 500g/cm2를 넘으면, InP 웨이퍼의 ROA치가 악화되는 외에, 조건에 따라서는 오히려 평탄성이 악화되거나 웨이퍼를 파손할 우려가 생긴다. 2단계 가공 시간은 적어도 0.5분 이상으로 할 필요가 있지만, 10분을 넘으면 InP 웨이퍼의 ROA치에 악영향을 미치기 때문에 바람직하지 않다. 2단계 연마에서의 가공 압력은, 250g/cm2 이상으로 할 수도 있고, 추가로 350g/cm2 이하로 할 수도 있다. 가공 시간에 대해서는, 1분 이상으로 할 수도 있고, 다시 5분 이하로 할 수도 있다.
상술한 연마 공정 중에, 1단계 연마에서의 가공 압력은 종래 기술에서도 일반적으로 적용되는 범위의 것이다. 종래는 그 가공 압력으로 장시간 연속 연마를 실시함으로써, 경면 연마면에 필요한 평탄성을 확보하도록 하고 있었다. 그러나 그러한 종래의 연마 가공에서는, 연마면의 충분한 평탄성(경면)을 달성할 수 있는 반면, ROA치라는 관점에서 보면, 반드시 최근 요구되는 특성을 달성할 수 있는 것이 아니었다. 여기서, 본 발명에서는 종래의 가공 압력에 의한 1단계 연마를 단시간에 한 후에, 종래보다 큰 폭으로 가공 압력을 높게 한 2단계 연마를 단시간에 실시하는 것을 조합해서, 총 연마부하량(가공 압력×연마 시간)은 같아도, 종래보다 ROA치를 향상시킨 InP 웨이퍼를 효과적으로 얻을 수 있도록 했다.
상기 2단계 연마를 실시할 때는, 2단계 연마와 1단계 연마 사이에 가공 압력차이가 50g/cm2 이상이 되도록, 2단계 연마의 가공 압력을 높게 설정해서 연마를 실시하는 것이 필요하다. 2단계 연마와 1단계 연마 사이의 가공 압력차이가 50g/cm2 미만이 되면, 1단계 연마시 가공 압력이 2단계 연마시 가공 압력과 너무 가까워지기 때문에, InP 웨이퍼의 ROA치의 악화를 충분히 억제할 수 없게 될 우려가 있다. 이 가공 압력차이는 연마의 실시 형태에 따라서, 80g/cm2 이상, 또는 100g/cm2 이상으로 설정할 수도 있다.
본 발명의 연마는, 상기 가공 조건을 안정적으로 유지해서 연마할 수 있는 것이면, 임의의 수단, 장치를 적용해서 실시할 수 있지만, InP 단결정 기판의 연마면에 접촉하는 표면에 연마용 패드를 붙인 회전 정반 장치를 이용하면, 효율적으로 연마할 수 있다. 여기서 이용하는 연마 패드의 재질로서는, 연질 발포 폴리우레탄으로 이루어지는 것을 이용하면, 본 발명의 InP 웨이퍼의 ROA치 특성을 달성하는데 효과적이다.
또, 본 발명의 InP 웨이퍼의 제조 방법에서는, 연마면에 연속적으로 공급하는 연마액의 공급 유량, 이용하는 회전 정반의 회전수를 원하는 연마면 특성, 특히 ROA치 특성을 얻을 수 있도록 조정해서 연마할 수 있지만, 그러한 기준으로 연마액의 공급 유량을 10∼500ml/분, 정반의 회전수를 10∼100rpm로 할 수 있다. 원하는 연마면 특성을 얻기 위해서, 연마액의 공급 유량은 50ml/분 이상, 또는 80ml/분 이상으로 해도 좋고, 300ml/분 이하, 또는 200ml/분으로 해도 좋다. 정반의 회전수는 30rpm 이상, 또는 50rpm 이상으로 해도 좋고, 90rpm 이하, 또는 80rpm 이하로 해도 좋다.
상기 연마 공정이 종료된 InP 웨이퍼에는 세정되고, ROA치 평가, 표면 결함, 그 외의 평탄도 등의 특성을 평가하는 검사공정이 실시되어 제품이 된다. 또, 필요에 따라서, 형상의 미조정이나, 마킹 등, ROA 등의 표면 특성에 영향이 생기지 않는 정도의 부가적인 공정을 추가로 포함해도 좋은 점은 말할 필요도 없다.
[실시예]
이하, 본 발명을 실시예, 비교예에 기초해서 구체적으로 설명한다. 이하의 실시예, 비교예의 기재는, 어디까지나 본 발명의 기술적 내용의 이해를 용이하게 하기 위한 구체적인 예이고, 본 발명의 기술적 범위는 이들 구체적인 예에 의해 제한되는 것이 아니다.
(실시예 1)
직경 4인치(101.6mm), 두께 650㎛, ROA가 0.29㎛, Ra가 0.55nm의 InP 웨이퍼의 최종 한 면 연마를, 이하에 나타내는 2단계 연마 공정에 의해 실시했다. 연마에는 직경 813mmø의 회전 정반을 이용해서 정반 회전수 60rpm, 연마 패드에는 연질 발포 폴리우레탄(닛타하스사제 Politex)을 이용하고, 나아가서 연마액에는 브롬계 연마액(브롬 2.5wt%)을 이용해서 이것을 100ml/min의 유량으로 연마면에 연속적으로 공급하면서 연마를 실시했다. 이 연마 공정에서의 첫 번째 단과 두 번째 단을 조합한 총 연마부하량은 650g/cm2·min이다.
·1단계 연마：가공 압력 100g/cm2, 연마 시간 30초(0.5분 )
·2단계 연마：가공 압력 300g/cm2, 연마 시간 2.0분
상기 연마의 종료 후, 세정, 건조를 실시하고, 웨이퍼 중앙부의 두께를 측정했는데, 두께는 648㎛였다. 그 후, 표면 형상 측정 장치(Tropel사제 FM200)에서 웨이퍼를 측정하여, 웨이퍼 단부 부근의 측정 결과로부터 상술한 정의에 따라서 웨이퍼의 ROA치를 산출했다. 그 결과, 실시예 1의 ROA치는 0.38㎛이고, 웨이퍼의 단부 근방의 표면에서도 높은 평탄성을 가지고 있는 점이 확인되었다. 또, 이 때의 웨이퍼 중심부의 표면 거칠기를 AFM 측정기(SII사 SPI4000 측정 범위 2㎛×2㎛)로 측정하고, 측정 결과를 표면 해석 소프트(ProAna3D)로 해석한 결과, Ra는 0.14nm이며, 표면 거칠기도 양호했다. 또, 이 웨이퍼의 TTV치는 5.4㎛였다.
(실시예 2)
직경 4인치(101.6mm), 두께 650㎛, ROA가 0.33㎛, Ra가 0.61nm의 InP 웨이퍼의 최종 한 면 연마를, 이하에 나타내는 2단계 연마 공정에 의해 실시했다. 연마에 사용한 회전 정반, 그 회전수, 연마 패드 재질, 연마액 조성, 연마액 공급 유량과 같은 각 연마 조건은 실시예 1과 동일하다. 이 연마 공정에서의 총 연마부하량도 실시예 1과 같이 650g/cm2·min이다.
·1단계 연마：가공 압력 200g/cm2, 연마 시간 1분
·2단계 연마：가공 압력 300g/cm2, 연마 시간 1분 30초(1.5분)
상기 연마의 종료 후, 세정, 건조를 실시하고, 웨이퍼 중앙부의 두께를 측정했는데, 두께는 649㎛였다. 그 후, 실시예 1과 마찬가지로 ROA치, 웨이퍼 중심부의 표면 거칠기 Ra, 및 TTV치를 평가했는데, ROA치는 0.45㎛이고, Ra는 0.16m, TTV치는 5.1㎛였다.
실시예 1과 마찬가지로, ROA, Ra 모두 양호한 InP 웨이퍼를 얻고 있는 것이 확인되었다.
(비교예 1)
직경 4인치(101.6mm), 두께 650㎛, ROA가 0.30㎛, Ra가 0.60nm인 InP 웨이퍼의 최종 한 면 연마를 종래 대로 이하의 1단계 연마 공정으로 실시했다. 연마에 사용한 회전 정반, 그 회전수, 연마 패드 재질, 연마액 조성, 연마액 공급 유량과 같은 각 연마 조건은, 실시예 1과 동일하다. 이 연마 공정에서의 총 연마부하량도 실시예 1과 마찬가지로 650g/cm2·min이다.
·1단계 연마：가공 압력 200g/cm2, 연마 시간 3분 15초(3.25분)
상기 연마의 종료 후, 세정, 건조를 실시하고, 웨이퍼 중앙부의 두께를 측정했는데, 두께는 648㎛였다. 그 후, 실시예 1과 마찬가지로 ROA치, 웨이퍼 중심부의 표면 거칠기 Ra, 및 TTV치를 평가했는데, 이 비교예 1의 ROA치는 1.10㎛, Ra는 0.18nm, TTV치는 6.4㎛였다. 종래 기술에 준한 비교예 1은, 실시예 1과 총 연마부하량이 동일함에도 불구하고, ROA치는 실시예 1에 비교해 크게 악화되어, 웨이퍼의 단부 근방에서 표면의 「면 드루프」가 생겨 평탄성이 뒤떨어진다는 것이 확인되었다.
(비교예 2)
직경 4인치(101.6mm), 두께 650㎛, ROA가 0.28㎛, Ra가 0.56nm인 InP 웨이퍼의 최종 한 면 연마를, 이하에 나타내는 조건의 2단계 연마 공정으로 실시했다. 연마에 사용한 회전 정반, 그 회전수, 연마 패드 재질, 연마액 조성, 연마액 공급 유량과 같은 각 연마 조건은 실시예 1과 동일하다. 이 연마 공정에서의 총 연마부하량도 실시예 1과 마찬가지로 650g/cm2·min이다.
·1단계 연마：가공 압력 200g/cm2, 연마 시간 1분
·2단계 연마：가공 압력 600g/cm2, 연마 시간 45초(0.75분)
상기 연마의 종료 후, 세정, 건조를 실시하고, 웨이퍼 중앙부의 두께를 측정했는데, 두께는 650㎛였다. 그 후, 실시예 1과 마찬가지로 ROA치, 웨이퍼 중심부의 표면 거칠기 Ra, 및 TTV치를 평가했는데, ROA치는 1.20㎛, Ra는 0.13㎛, TTV치는 6.0㎛였다. 동일 연마 부하량으로 2단계 연마를 실시해도, 본 발명의 방법으로 특정되는 연마 조건을 충족하지 않으면, ROA가 개선되지 않는 것이 확인되었다.
(실시예 3)
직경 2인치(50.8mm), 두께 350㎛, ROA가 0.25㎛, Ra가 0.63nm인 InP 웨이퍼의 최종 한 면 연마를, 이하에 나타내는 2단계 연마 공정으로 실시했다. 연마에 사용한 회전 정반, 그 회전수, 연마 패드 재질, 연마액 조성, 연마액 공급 유량이라고 하는 각 연마 조건은, 실시예 1과 동일하다. 이 연마 공정에서의 총 연마부하량도 실시예 1과 마찬가지로 650g/cm2·min이다.
·1단계 연마：가공 압력 200g/cm2, 연마 시간 1분
·2단계 연마：가공 압력 300g/cm2, 연마 시간 1분 30초(1.5분)
상기 연마의 종료 후, 세정, 건조를 실시하고, 웨이퍼 중앙부의 두께를 측정했는데, 두께는 349㎛였다. 그 후, 실시예 1과 마찬가지로 ROA치, 웨이퍼 중심부의 표면 거칠기 Ra, 및 TTV치를 평가했는데, ROA치는 0.35㎛이고, Ra는 0.15m, TTV치는 3.1㎛였다.
실시예 1과 마찬가지로, ROA, Ra 모두 양호한 InP 웨이퍼를 얻을 수 있는 점이 확인되었다.
(실시예 4)
직경 3인치(76.2mm), 두께 650㎛, ROA가 0.27㎛, Ra가 0.58nm의 InP 웨이퍼의 최종 한 면 연마를, 이하에 나타내는 2단계 연마 공정에 의해 실시했다. 연마에 사용한 회전 정반, 그 회전수, 연마 패드 재질, 연마액 조성, 연마액 공급 유량과 같은 각 연마 조건은, 실시예 1과 동일하다. 이 연마 공정에서의 총 연마부하량도 실시예 1과 마찬가지로 650g/cm2·min이다.
·1단계 연마：가공 압력 200g/cm2, 연마 시간 1분
·2단계 연마：가공 압력 300g/cm2, 연마 시간 1분 30초(1.5분)
상기 연마의 종료 후, 세정, 건조를 실시하고, 웨이퍼 중앙부의 두께를 측정했는데, 두께는 649㎛였다. 그 후, 실시예 1과 마찬가지로 ROA치, 웨이퍼 중심부의 표면 거칠기 Ra, 및 TTV치를 평가했는데, ROA치는 0.36㎛이고, Ra는 0.16m, TTV치는 4.9㎛였다. 실시예 1과 마찬가지로, ROA, Ra 모두 양호한 InP 웨이퍼를 얻을 수 있는 점이 확인되었다.
[표 1]
Figure 112018109813296-pct00001
본 발명은, 각종 반도체 디바이스의 제조용 기판으로 이용되는 InP 단결정 웨이퍼에 대해서, 표면의 단부 근방까지 높은 평탄성을 유지한 InP 웨이퍼와, 그러한 InP 웨이퍼를 효과적으로 제조할 수 있는 방법의 발명이고, 이들에 따라서, 웨이퍼의 단부 근방에까지 디바이스 형성 영역을 최대한으로 확보할 수가 있어서, 웨이퍼 내에서 형성되는 디바이스 성능의 균일성을 향상할 수도 있게 된다. 그 때문에, 디바이스의 제조 수율 향상, 제조 비용 저감으로 이어지고, 반도체 디바이스 제조의 기술 분야 등에서 유용한 기술이다.

Claims (11)

  1. 인화 인듐(InP) 단결정으로 이루어지는 웨이퍼로서, 웨이퍼의 롤 오프치(ROA)가 -1.0㎛∼1.0㎛이고,
    웨이퍼 중심부에서의 산술 평균 거칠기(Ra)가 0.5nm 이하인 것을 특징으로 하는 InP 웨이퍼.
  2. 제1항에 있어서,
    전면 두께 편차(TTV)가 10㎛ 이하인 것을 특징으로 하는 InP 웨이퍼.
  3. 제1항 또는 제2항에 있어서,
    웨이퍼의 두께가 300㎛ 이상 1000㎛ 이하인 것을 특징으로 하는 InP 웨이퍼.
  4. 제1항 또는 제2항에 있어서,
    웨이퍼 표면의 최대 길이가 45mm 이상인 것을 특징으로 하는 InP 웨이퍼.
  5. 제1항 또는 제2항에 있어서,
    웨이퍼 표면의 최대 길이가 50mm 이상인 것을 특징으로 하는 InP 웨이퍼.
  6. 제1항 또는 제2항에 있어서,
    웨이퍼 표면의 최대 길이가 75mm 이상인 것을 특징으로 하는 InP 웨이퍼.
  7. 제1항 또는 제2항에 있어서,
    웨이퍼 표면의 최대 길이가 100mm 이상인 것을 특징으로 하는 InP 웨이퍼.
  8. 인화 인듐(InP) 단결정으로 이루어지는 웨이퍼의 제조 방법으로써, InP 웨이퍼가 되는 InP 단결정 기판의 적어도 한 면에 대해서, 브롬을 포함하는 연마액을 공급하면서,
    가공 압력 10∼200g/cm2, 가공 시간 0.1∼5분간 1단계 연마를 실시하고,
    가공 압력 200∼500g/cm2, 또 상기 1단계 연마보다 50g/cm2 이상 높은 가공 압력, 가공 시간 0.5∼10분간 2단계 연마를 실시하는 것을 포함하는 것을 특징으로 하는 InP 웨이퍼의 제조 방법.
  9. 제8항에 있어서,
    연질 발포 폴리우레탄으로 이루어지는 연마 패드를 표면에 붙인 회전 정반을 이용해서 연마를 실시하는 것을 특징으로 하는 InP 웨이퍼의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    연마액의 공급 유량을 10∼500ml/분, 정반의 회전수를 10∼100rpm로 하여 연마를 실시하는 것을 특징으로 하는 InP 웨이퍼의 제조 방법.
  11. 삭제
KR1020187032169A 2017-04-28 2018-04-06 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법 KR102086281B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-089581 2017-04-28
JP2017089581 2017-04-28
PCT/JP2018/014679 WO2018198718A1 (ja) 2017-04-28 2018-04-06 半導体ウエハ及び半導体ウエハの研磨方法

Publications (2)

Publication Number Publication Date
KR20180133462A KR20180133462A (ko) 2018-12-14
KR102086281B1 true KR102086281B1 (ko) 2020-03-06

Family

ID=63918335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187032169A KR102086281B1 (ko) 2017-04-28 2018-04-06 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법

Country Status (7)

Country Link
US (1) US10679842B2 (ko)
EP (1) EP3476983A4 (ko)
JP (1) JP6626583B2 (ko)
KR (1) KR102086281B1 (ko)
CN (1) CN109689946B (ko)
TW (1) TWI683360B (ko)
WO (1) WO2018198718A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103305B2 (ja) * 2019-05-29 2022-07-20 信越半導体株式会社 インゴットの切断方法
JP6701418B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP7409820B2 (ja) 2019-10-05 2024-01-09 株式会社ノリタケカンパニーリミテド ＩｎＰ半導体材料の研磨加工方法および研磨液
JP6761916B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761917B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761915B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
CN113646896A (zh) * 2020-01-29 2021-11-12 Ｊｘ金属株式会社 磷化铟基板
JP7166324B2 (ja) * 2020-12-21 2022-11-07 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
CN113001392A (zh) * 2021-01-08 2021-06-22 天津中环领先材料技术有限公司 一种大尺寸硅片研磨工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338899A (ja) * 2000-05-26 2001-12-07 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JP2003100575A (ja) 2001-09-26 2003-04-04 Nikko Materials Co Ltd 半導体ウェハの劈開方法および半導体ウェハ
JP7027881B2 (ja) 2017-12-28 2022-03-02 京セラドキュメントソリューションズ株式会社 ヒンジ機構、及び画像形成装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727881B2 (ja) * 1986-06-10 1995-03-29 株式会社ジャパンエナジー ＩｎＰウェーハの鏡面研磨液ならびに鏡面研磨方法
JPH07235519A (ja) 1994-02-24 1995-09-05 Furukawa Electric Co Ltd:The 化合物半導体ウエハの製造方法
JPH11207607A (ja) 1998-01-22 1999-08-03 Japan Energy Corp 研磨方法及びＩｎＰ基板
JP2004207417A (ja) 2002-12-25 2004-07-22 Sumitomo Electric Ind Ltd ＩｎＰウエハの研磨液とＩｎＰウエハの研磨方法
JP2006216788A (ja) 2005-02-03 2006-08-17 Hitachi Cable Ltd 半導体レーザー用単結晶ウェハ
JP4919606B2 (ja) * 2005-02-23 2012-04-18 ニッタ・ハース株式会社 研磨布および該研磨布の製造方法
TWI402335B (zh) * 2006-09-08 2013-07-21 Kao Corp 研磨液組合物
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
WO2010025218A2 (en) * 2008-08-28 2010-03-04 The Regents Of The University Of California Composite semiconductor substrates for thin-film device layer transfer
JP5472073B2 (ja) 2010-12-16 2014-04-16 信越半導体株式会社 半導体ウェーハ及びその製造方法
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法
KR101227604B1 (ko) 2011-05-20 2013-01-29 박동현 사다리용 안전장치
KR20140034235A (ko) 2011-06-08 2014-03-19 가부시키가이샤 후지미인코퍼레이티드 연마재 및 연마용 조성물
JP2013064993A (ja) 2011-08-31 2013-04-11 Fujifilm Corp カラーフィルタの製造方法、カラーフィルタ、及び固体撮像素子
CN102380817B (zh) * 2011-10-25 2015-09-09 上海华虹宏力半导体制造有限公司 防止晶圆边缘器件良率低的方法
DE102013218880A1 (de) 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
KR101501340B1 (ko) 2013-02-15 2015-03-19 (주)써스텍 분진 및 유해가스를 제거할 수 있는 마스크
JP5846223B2 (ja) 2014-01-21 2016-01-20 住友電気工業株式会社 基板および発光素子
JP6063436B2 (ja) * 2014-12-18 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 ウェハ群、ウェハの製造装置、およびウェハの製造方法
CN107112201B (zh) 2015-02-09 2020-07-28 住友电气工业株式会社 磷化铟衬底、检查磷化铟衬底的方法和制造磷化铟衬底的方法
US9916985B2 (en) * 2015-10-14 2018-03-13 International Business Machines Corporation Indium phosphide smoothing and chemical mechanical planarization processes
CN110892093B (zh) * 2017-05-25 2021-12-28 圣戈本陶瓷及塑料股份有限公司 用于陶瓷材料的化学机械抛光的氧化流体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338899A (ja) * 2000-05-26 2001-12-07 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JP2003100575A (ja) 2001-09-26 2003-04-04 Nikko Materials Co Ltd 半導体ウェハの劈開方法および半導体ウェハ
JP7027881B2 (ja) 2017-12-28 2022-03-02 京セラドキュメントソリューションズ株式会社 ヒンジ機構、及び画像形成装置

Also Published As

Publication number Publication date
CN109689946B (zh) 2021-03-12
TW201843727A (zh) 2018-12-16
WO2018198718A1 (ja) 2018-11-01
JPWO2018198718A1 (ja) 2019-11-07
CN109689946A (zh) 2019-04-26
EP3476983A4 (en) 2020-04-01
TWI683360B (zh) 2020-01-21
US20190189421A1 (en) 2019-06-20
US10679842B2 (en) 2020-06-09
EP3476983A1 (en) 2019-05-01
KR20180133462A (ko) 2018-12-14
JP6626583B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
KR102086281B1 (ko) 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
Aida et al. Evaluation of subsurface damage in GaN substrate induced by mechanical polishing with diamond abrasives
JPWO2005099057A1 (ja) 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子
US20130224954A1 (en) Silicon carbide single crystal substrate
TWI747695B (zh) 磷化銦基板
CN109290874B (zh) 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液
JP5929599B2 (ja) 第１３族窒化物基板及びその製造方法
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
JP2006203071A (ja) Ｉｉｉ−ｖ族化合物半導体単結晶基板
TWI771208B (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
WO2022137727A1 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP5846223B2 (ja) 基板および発光素子
JP2007103427A (ja) 酸化亜鉛単結晶基板の製造方法
KR102198949B1 (ko) 질화갈륨 기판의 가공 장치 및 가공 방법
JP7055233B1 (ja) リン化インジウム基板
JP5589339B2 (ja) 基板の研磨方法
KR101767128B1 (ko) 질화물 기판 제조 방법
KR100920885B1 (ko) 에픽텍셜 웨이퍼의 제작 방법
Nojonen Thinning of gallium arsenide wafers using advanced abrasives and etchants for laser applications
JP2009182243A (ja) 半導体結晶ウェハの面取部の鏡面加工方法およびその方法で得られるウェハ
KR20080063641A (ko) 에피텍셜 웨이퍼의 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant