KR100920885B1 - 에픽텍셜 웨이퍼의 제작 방법 - Google Patents
에픽텍셜 웨이퍼의 제작 방법 Download PDFInfo
- Publication number
- KR100920885B1 KR100920885B1 KR1020070098331A KR20070098331A KR100920885B1 KR 100920885 B1 KR100920885 B1 KR 100920885B1 KR 1020070098331 A KR1020070098331 A KR 1020070098331A KR 20070098331 A KR20070098331 A KR 20070098331A KR 100920885 B1 KR100920885 B1 KR 100920885B1
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- wafer
- epitaxial
- growth
- flatness
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
Claims (13)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 에픽텍셜 웨이퍼(epitaxial wafer)를 제작하는 방법에 있어서,잉곳(ingot)을 소정 두께로 슬라이싱(slicing)하여 웨이퍼 형태로 형성하고, 평탄도를 형성하는 세이핑 단계;상기 웨이퍼의 양면을 폴리싱 공정을 수행하여 웨이퍼의 평탄도 및 모양을 결정하는 양면 폴리싱 단계;상기 웨이퍼의 표면을 폴리싱하는 1차 폴리싱 단계;상기 웨이퍼의 표면에 에픽텍셜 성장(epitaxial growing)을 수행하는 단계;상기 웨이퍼의 표면을 폴리싱하는 2차 폴리싱 단계; 및상기 웨이퍼의 표면을 SC1와 SC2 중 적어도 어느 하나로 세정하는 단계;를 포함하며,상기 2차 폴리싱 단계는 상기 1차 폴리싱 단계시의 폴리싱시의 제거량보다 적게 제거하는 것을 특징으로 하는 에픽텍셜 웨이퍼의 제작 방법.
- 제6항에 있어서,상기 2차 폴리싱 단계는 0.1 내지 0.4㎛를 제거하는 것을 특징으로 하는 에픽텍셜 웨이퍼의 제작 방법.
- 삭제
- 제6항에 있어서,상기 2차 폴리싱 단계는 상기 1차 폴리싱 단계시의 폴리싱시의 웨이퍼와 폴리싱수단간의 압력보다 작게하여, 폴리싱 제거량을 줄이는 것을 특징으로 하는 에픽텍셜 웨이퍼의 제작 방법.
- 제9항에 있어서,상기 웨이퍼의 표면을 폴리싱하는 상기 2차 폴리싱 단계는 상기 제1차 폴리싱 단계시의 폴리싱시의 웨이퍼와 폴리싱수단간의 압력보다 0.2 ~ 0.4배 감소시켜 사용하는 것을 특징으로 하는 에픽텍셜 웨이퍼의 제작 방법.
- 제 6항에 있어서,상기 2차 폴리싱 단계는 에픽텍셜 성장시의 두께 편차를 고려하여 웨이퍼의 표면 프로파일에 따라 제거량을 다르게 하는 것을 특징으로 하는 에픽텍셜 웨이퍼의 제작 방법.
- 제6항에 있어서,상기 에픽텍셜 성장(epitaxial growing)을 수행하는 단계는 상기 2차 폴리싱 단계시의 제거량을 고려하여 제조하고자 하는 웨이퍼의 두께보다 두껍게 성장시키는 것을 특징으로 하는 에픽텍셜 웨이퍼의 제작 방법.
- 제6항에 있어서,상기 1차 폴리싱 단계는 표면처리만 실시하는 것을 특징으로 하는 에픽텍셜 웨이퍼의 제작 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060136731 | 2006-12-28 | ||
KR20060136731 | 2006-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080063045A KR20080063045A (ko) | 2008-07-03 |
KR100920885B1 true KR100920885B1 (ko) | 2009-10-09 |
Family
ID=39815077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070098331A KR100920885B1 (ko) | 2006-12-28 | 2007-09-28 | 에픽텍셜 웨이퍼의 제작 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100920885B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010021223A (ko) * | 1999-08-13 | 2001-03-15 | 게르트 켈러 | 에피택셜코팅을 한 반도체웨이퍼 및 그 제조방법 |
JP2006120939A (ja) * | 2004-10-22 | 2006-05-11 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
-
2007
- 2007-09-28 KR KR1020070098331A patent/KR100920885B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010021223A (ko) * | 1999-08-13 | 2001-03-15 | 게르트 켈러 | 에피택셜코팅을 한 반도체웨이퍼 및 그 제조방법 |
JP2006120939A (ja) * | 2004-10-22 | 2006-05-11 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20080063045A (ko) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6626583B2 (ja) | 半導体ウエハ及び半導体ウエハの研磨方法 | |
TWI567811B (zh) | 拋光半導體晶圓兩面的方法 | |
JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
JP2003249466A (ja) | シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用 | |
JP2007204286A (ja) | エピタキシャルウェーハの製造方法 | |
WO2015037188A1 (ja) | 鏡面研磨ウェーハの製造方法 | |
JP2009302408A (ja) | 半導体ウェーハの製造方法 | |
TWI400743B (zh) | Silicon wafer and its manufacturing method | |
JP2010034128A (ja) | ウェーハの製造方法及び該方法により得られたウェーハ | |
JP5472073B2 (ja) | 半導体ウェーハ及びその製造方法 | |
US10395933B2 (en) | Method for manufacturing semiconductor wafer | |
JP4606231B2 (ja) | 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法 | |
JP3943869B2 (ja) | 半導体ウエーハの加工方法および半導体ウエーハ | |
US20200388492A1 (en) | METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER | |
JP6879272B2 (ja) | シリコンウェーハの製造方法 | |
JP3503444B2 (ja) | 半導体ウエーハのエッチング工程を有する半導体ウエーハの製造方法 | |
KR100920885B1 (ko) | 에픽텍셜 웨이퍼의 제작 방법 | |
JP6471686B2 (ja) | シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ | |
JP2004022677A (ja) | 半導体ウエーハ | |
JP5505334B2 (ja) | 半導体ウェーハ及びその製造方法 | |
JP2010171330A (ja) | エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ | |
WO2022219955A1 (ja) | 半導体ウェーハの製造方法 | |
JP7131724B1 (ja) | 半導体ウェーハの製造方法 | |
KR100839657B1 (ko) | 에피텍셜 웨이퍼의 제작 방법 | |
CN113302718B (zh) | 硅外延晶片的制造方法和硅外延晶片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 11 |