KR100839657B1 - 에피텍셜 웨이퍼의 제작 방법 - Google Patents

에피텍셜 웨이퍼의 제작 방법 Download PDF

Info

Publication number
KR100839657B1
KR100839657B1 KR1020060136730A KR20060136730A KR100839657B1 KR 100839657 B1 KR100839657 B1 KR 100839657B1 KR 1020060136730 A KR1020060136730 A KR 1020060136730A KR 20060136730 A KR20060136730 A KR 20060136730A KR 100839657 B1 KR100839657 B1 KR 100839657B1
Authority
KR
South Korea
Prior art keywords
wafer
manufacturing
epitaxial wafer
epitaxial
grinding
Prior art date
Application number
KR1020060136730A
Other languages
English (en)
Inventor
김재선
지은상
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060136730A priority Critical patent/KR100839657B1/ko
Application granted granted Critical
Publication of KR100839657B1 publication Critical patent/KR100839657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

에픽텍셜 웨이퍼의 제작 방법이 개시된다. 기존의 기계적 가공 공정을 개선하여 화학적 식각 공정을 추가하여 화학적 식각을 하게 된다. 부가적으로, 화학적 식각 후속공정인 양면연마공정 진행시 보다 미세한 메쉬의 휠을 사용하여 웨이퍼 표면의 기계적 연마가공에 의해 발생하는 잔존 데미지를 최소화 한다. 이에 따라, 에피텍셜 웨이퍼의 기계적 연마에 따른 손상을 감소 또는 제거할 수 있을 뿐만 아니라, 파티클을 효과적으로 관리할 수 있어서, 제품의 불량에 따른 폐기를 감소시켜 생산 단가를 낮출 수 있으며, 잔존된 데미지 층이 적거나 없기 때문에, 후속 폴리싱 작업에서의 작업 부담이 적다.
에피텍셜 웨이퍼, 손상, 화학적 식각, 휠(Wheel)

Description

에피텍셜 웨이퍼의 제작 방법{MANUFACTURING METHOD FOR EPITAXIAL WAFER}
도 1은 종래 기술에 따른 웨이퍼의 세이핑(shaping) 공정을 도시한 흐름도이다.
도 2는 본 발명에 따른 에피텍셜 웨이퍼의 세이핑 공정을 도시한 흐름도이다.
도 3은 종래의 공정과 본 공정에 따라 각각 형성된 웨이퍼의 표면을 촬영한 사진이다.
도 4는 종래 공정과 본 공정에 따라 각각 형성된 파티클(particle)을 측정한 자료이다.
<도면의 주요부분에 대한 부호의 설명>
S11: Slicing S12: Lapping
S13: Caustic Etching S14: DSG
S15: Slight Etching
본 발명은 에피텍셜 웨이퍼의 제작 방법에 관한 것으로서, 보다 자세하게는 에피텍셜 웨이퍼의 기계적 연마에 따른 손상을 감소 또는 제거할 수 있을 뿐만 아니라, 파티클을 효과적으로 관리할 수 있어서, 제품의 불량에 따른 폐기를 감소시켜 생산 단가를 낮출 수 있으며, 잔존된 데미지 층이 적거나 없기 때문에, 후속 폴리싱 작업에서의 작업 부담이 적은 에피텍셜 웨이퍼의 제작 방법에 관한 것이다.
최근 CMOS 이미지 센서나 플래시 메모리 등 신규 반도체 디바이스에서는 보다 고품질의 웨이퍼가 요구되고 있는 실정이다. 고품질 웨이퍼로서는 에피텍셜 웨이퍼(Epitaxial wafer)를 예로 들 수 있다.
에피텍셜 웨이퍼는 실리콘 웨이퍼의 표면에 에피텍셜 성장에 의하여 에피텍셜 막이 성막된 것이다. 즉, 잉곳(ingot)을 웨이퍼 형태로 만들기 위하여 슬라이싱(slicing)한 후에, 웨이퍼 표면의 데미지(damage)를 제거 및 평탄도 등을 개선 하기 위하여 래핑(lapping), 폴리싱(polishing) 등의 연마 공정을 거치게 된다.
이렇게 생산된 웨이퍼를 폴리쉬 웨이퍼(polished wafer)라고 하는데, 에피텍셜 웨이퍼는 폴리쉬 웨이퍼 표면에 단결정 실리콘을 성장시켜 웨이퍼 표면의 결함을 최대한 줄인 것이다. 여기서, 실리콘을 성장시킬 때는 초크랄스키 공정을 사용하지 않고 에피텍셜 성장(epitaxial growing)을 하는 것이 일반적이다. 에피텍셜 웨이퍼는 디바이스의 종류에 따라 다양한 구조로 제작 가능한 장점뿐만 아니라 폴리쉬 웨이퍼 표면 또는 표면 근처에 존재하는 COP 등의 미소 결함을 제어함으로써Device 제조 후 GOI(Gate Oxide Integrity) 특성을 개선시킬 수 있는 장점 또한 포함하고 있다.
이러한 에피텍셜 웨이퍼는 실제 에피텍셜 성장 전에 폴리쉬 웨이퍼의 품질이 매우 중요하게 되며, 특히 파티클(particle)의 관리가 중요하다. 그러나, 에피텍셜 웨이퍼의 경우에는 일반적인 폴리쉬 웨이퍼와 비교하여 붕소(boron)이 최대 수천 내지 수만배까지 도핑되어 기계적인 데미지에 약한 문제점이 있다.
보다 자세한 설명을 위하여 도 1을 제시한다. 도 1은 종래 기술에 따른 웨이퍼의 세이핑(shaping) 공정을 도시한 흐름도이다.
웨이퍼의 세이핑을 위해서는 먼저 성장된 잉곳(ingot)을 웨이퍼 형태로 자르는 슬라이싱(slicing) 공정을 거친다(S1). 다음, 웨이퍼의 두께를 균일화하고, 웨이퍼 앞뒤면의 톱니 자국(saw mark) 등을 제거하기 위하여 양면 표면 연삭(DDSG, Double Disk Surface Grinding) 작업을 수행한다(S2). 다음, 슬라이싱시 발생한 데미지를 제거하고 평탄도를 향상시키기 위하여 래핑(lapping) 공정을 수행한다(S3). 다음, 기계적인 연마에 의하여 발생한 데미지를 제거 또는 완화하기 위해 양면 연삭(DSG, Double Side Grinding)을 수행한다(S4). 다음, 습식 식각을 통해 웨이퍼를 최종 처리하게 된다.
여기서, 슬라이싱 공정 후에 양면 표면 연삭 과정(S2), 래핑 과정(S3) 및 양면연삭 과정(S4)은 모두 물리적인 기계적 연마 과정의 일종이라고 할 수 있어서, 기계적인 데미지가 완전히 제거되지 못하고, 오히려 생성된다는 문제점이 있다. 이러한 기계적인 손상은 웨이퍼 표면에 바람개비 패턴과 같은 문양을 형성하게 된다.
보다 자세히 설명하면, 양면 연삭 과정(S4)에는 기계적인 연마에 사용되는 휠은 그 메쉬 넘버 2000을 통상적으로 사용하기 때문에, 그 자체로 가공 데미지를 웨이퍼에 생성시킬 수 있다. 특히, 에피텍셜 웨이퍼의 경우에는 일반 P- 웨이퍼와 달리 강도가 커서 가공에 의한 데미지의 잔존이 심하다. 이에 따라, 데미지가 후속 연마 공정에서 완전히 제거되지 못하여 휠 마크(wheel mark) 형태의 파티클(particle) 불량이 발생할 가능성이 매우 높다. 또한, 후속 폴리싱 공정에서 연마량을 증가하여 잔존 데미지층을 제거하는 것이 가능하기는 하나, 폴리싱 장치의 가공시간 증가 문제와 연마량 증가에 기인하는 평탄도 가공으로 인한 열화 문제가 초래될 수 있다.
또한, 기계적인 연마 과정에서 발생한 데미지는 헤이즈 등의 다른 문제를 일으키기도 한다. 헤이즈(Haze)란 일반적으로 표면의 미세한 굴곡들로 인한 빛의 산란 현상을 일컫는 것으로서, 기본적으로 표면의 미세 거칠기(roughness)에 의해 발생하는 산란에 의한 노이즈(noise)라고 표현된다. 이러한 헤이즈 현상은 기계적 데미지와 연관되어 있다고 알려져 있으며, 특히 고품질의 에피텍셜 웨이퍼를 얻기 위해서는, 과도핑된 웨이퍼(Heavily Doped Wafer)에서 이러한 헤이즈 현상의 해결하는 것이 중요한 과제가 된다.
상술한 문제점을 해결하기 위한 본 발명의 일 목적에 따르면, 에피텍셜 웨이퍼의 기계적 연마에 따른 손상을 감소 또는 제거할 수 있는 에피텍셜 웨이퍼의 제작 방법을 제공함에 있다.
본 발명의 다른 목적은 에피텍셜 웨이퍼의 파티클을 효과적으로 관리할 수 있어서, 제품의 불량에 따른 폐기를 감소시켜 생산 단가를 낮출 수 있는 에피텍셜 웨이퍼의 제작 방법을 제공함에 있다.
본 발명의 다른 목적은 웨이퍼의 평탄도 등을 개선하여 헤이즈 현상의 해결에 기여할 수 있는 에피텍셜 웨이퍼의 제작 방법을 제공함에 있다.
본 발명의 다른 목적은 잔존된 데미지 층이 적거나 없기 때문에, 후속 폴리싱 작업에서의 작업 부담이 적으며, 후속적인 평탄도 작업에서 과도한 부하로 인한 열화를 방지할 수 있는 에피텍셜 웨이퍼의 제작 방법을 제공함에 있다.
상술한 본 발명의 목적들을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 본 발명의 에피텍셜 웨이퍼의 제작 방법은 잉곳(ingot)을 소정 두께로 슬라이싱(slicing)하여 웨이퍼를 제공하는 단계와, 상기 웨이퍼의 표면을 래핑(lapping)하는 단계와, 상기 래핑된 표면의 기계적인 손상을 제거하기 위해 화학적 식각 과정을 수행하는 단계, 및 상기 웨이퍼의 양면을 연삭하는 단계를 포함한다. 여기서, 상기 웨이퍼의 양면을 연삭하는 단계는 그 후에 습식 식각을 수행하는 단계를 더 포함하는 것이 좋다.
상기 화학적 식각 과정을 수행하는 단계는 수산화칼륨(KOH) 또는 수산화나트륨(NaOH)을 이용하여 수행한다.
상기 화학적 식각 과정을 수행하는 단계는 수산화칼륨(KOH) 또는 수산화나트륨(NaOH)을 이용하여 수행하는 것이 바람직하며, 상기 웨이퍼의 표면을 래핑하는 단계는 그 연마량이 80 내지 100 ㎛ 정도, 상기 화학적 식각 과정을 수행하는 단계는 그 식각량이 10 내지 30 ㎛ 정도인 것이 좋다.
상기 웨이퍼의 양면을 연삭하는 단계는 휠을 이용하여 연삭하되, 상기 휠은 메쉬 넘버 8000 이상인 것이 좋으며, 특히 10000 인 것이 바람직하다. 달리 표현하면, 상기 웨이퍼의 양면을 연삭하는 단계는 휠을 이용하여 연삭하되, 상기 휠은 메쉬의 입자가 300㎛ 이하인 것이 좋으며, 특히 250㎛인 것이 바람직하다.
이러한 구성에 의하여, 에피텍셜 웨이퍼의 기계적 연마에 따른 손상을 감소 또는 제거할 수 있을 뿐만 아니라, 파티클을 효과적으로 관리할 수 있어서, 제품의 불량에 따른 폐기를 감소시켜 생산 단가를 낮출 수 있으며, 잔존된 데미지 층이 적거나 없기 때문에, 후속 폴리싱 작업에서의 작업 부담이 적은 효과를 누릴 수 있다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 2는 본 발명에 따른 에피텍셜 웨이퍼의 세이핑 공정을 도시한 흐름도이다.
이에 도시된 바와 같이, 에피텍셜 웨이퍼의 형상을 형성하기 위한 세이핑 공정은 종래에서 양면표면 연삭 과정을 생략할 수 있으며, 추가로 화학적 식각 과정(S13)을 수행한다. 또한, 양면 연삭 과정에서 메쉬의 종류가 달라지게 된다.
자세히 설명하면, 규소(Si)를 추출 정제하여 실리콘 원재료를 생성한 후, 원 하는 불순물을 주입하여 N 또는 P 타입의 실리콘 덩어리를 만든다. 슬라이싱 공정(S11)은 잉곳 성장 공정에서 생성된 실리콘 덩어리를 원하는 두께로 잘라 실리콘 웨이퍼를 생성하는 것이다.
다음, 규격에 따라 소정의 두께로 절단된 실리콘 웨이퍼의 프론트 사이드 및 백 사이드의 표면에 발생된 표면 손상을 제거하고, 평탄도를 향상시키기 위하여 표면을 연마하는 래핑(lapping) 공정을 수행한다(S2). 상기 래핑 공정에서의 연마량은 80 내지 100 ㎛ 정도인 것이 바람직하다.
다음, 기계적 연마 과정에서 발생된 기계적인 데미지를 효율적으로 제거할 수 있는 화학적 식각 과정(caustic etching)을 수행한다(S13). 식각은 수산화칼륨(KOH) 용액이나 수산화나트륨(NaOH)을 이용하여 진행하는 것이 바람직하며, 화학적 식각량은 10 내지 30 ㎛ 정도인 것이 좋다. 즉, 본 공정의 추가로 얻을 수 있는 이점은 기계적 연마에 의하여 발생하는 데미지 층을 화학적인 공정을 추가하여 이전 래핑 공정에서 발생한 기계적 데미지를 제거할 수 있는 것이다.
다음, 휠(wheel)을 이용하여 연마를 수행하는 양면 연삭 과정을 수행한다(S14). 이때, 본 공정에서 사용되는 휠은 기존보다 메시가 미세한 메쉬 넘버 8000 이상, 바람직하게는10000 정도를 사용하여 본 공정에서 유발될 수 있는 기계적 연마 데미지를 최소화한다. 여기서 메쉬 넘버는 입자 크기를 나타내는 단위로서, 1인치당 체가 들어 있는 개수로 정의되며, 메쉬 넘버 10000은 종래에 사용되던 메쉬 넘버 2000에 비하여 미세한 체 입자를 갖는 것이다. 메쉬 넘버 10000 정도이면, 대략 채 입자의 크기가 250 ㎛ 정도 된다. 메쉬 크기는 300㎛ 이하인 것이 바람직하다. 이때의 연마량은 대략 15 내지 30 ㎛ 정도인 것이 바람직하다.
이러한 공정들을 표 1에 정리하였다.
[표 1] 각 공정별 연마량 및 특징의 비교
Figure 112006097799405-pat00001
다음, 종래와 같이 습식 식각을 통해 웨이퍼를 최종 처리하게 된다(S15).
위에서 설명한 바와 같이, 종래에는 기계적 또는 물리적인 가공 공정의 연속으로 웨이퍼의 표면에 가공 손상이 발생하고 또한 누적되어 웨이퍼의 형성에 불량이 발생할 가능성이 높았으나, 본 발명에서는 기계적 연마 과정 중간에 화학적인 식각 과정을 부가하여 기계적인 데미지를 치유할 수 있는 효과를 얻을 수 있고 양면연마 공정시 미세한 메쉬의 휠을 사용하여 웨이퍼 표면의 기계적 데미지를 줄일 수 있다.
이하, 본 발명의 효과를 설명하면 다음과 같다.
도 3은 종래의 공정과 본 공정에 따라 각각 형성된 웨이퍼의 표면을 촬영한 사진이다. 이에 제시된 바와 같이, 웨이퍼의 표면 가공 상태가 본 발명에 따른 공정에 의하여 휠씬 양호해졌다는 사실을 알 수 있다. 즉, 여러가지 패턴 문양이 없어져서 매끄러운 웨이퍼의 표면이 형성된다는 사실을 알 수 있다.
도 4는 종래 공정과 본 공정에 따라 각각 형성된 파티클(particle)을 측정한 자료이다. 이에 제시된 바와 같이, 본 발명에 따른 공정에 의하여 파티클이 대부분 제거된 깨끗하고 오염없는 웨이퍼 표면을 형성한다는 것을 알 수 있다. 또한, 잔존된 데미지 층이 적거나 없기 때문에, 후속 폴리싱 작업에서의 작업 부담이 적으며, 후속적인 평탄도 작업에서 과도한 부하로 인한 열화를 방지할 수 있게 된다.
즉, 본 발명에 따른 공정에 의하면, 파티클 등에 있어서 현저한 품질의 향상을 이룩할 수 있다. 화학적 식각 공정이 추가되어 공정이 번가롭게 된다는 우려도 있을 수 있으나, 기존 공정에 비하여 DDSG 공정이 생략되었을 뿐만 아니라, 제품의 손상에 따른 폐기 수량이 줄어든다는 점에서 본 발명에 따른 공정이 생산 단가를 오히려 줄일 수 있다.
이뿐 아니라, 개선된 평탄도로 인하여 전술한 헤이즈 현상의 해결에도 일정 부분 기여하는 장점이 있다.
이상에서 본 바와 같이, 본 발명에 따르면 에피텍셜 웨이퍼의 기계적 연마에 따른 손상을 감소 또는 제거할 수 있는 효과가 있다.
또한, 에피텍셜 웨이퍼의 파티클을 효과적으로 관리할 수 있어서, 제품의 불량에 따른 폐기를 감소시켜 생산 단가를 낮출 수 있는 효과가 있다.
웨이퍼의 평탄도 등을 개선하여 헤이즈 현상의 해결에 기여할 수 있는 효과가 있다.
잔존된 데미지 층이 적거나 없기 때문에, 후속 폴리싱 작업에서의 작업 부담이 적으며, 후속적인 평탄도 작업에서 과도한 부하로 인한 열화를 방지할 수 있는 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 에피텍셜 웨이퍼(epitaxial wafer)를 제작하는 방법에 있어서,
    잉곳(ingot)을 소정 두께로 슬라이싱(slicing)하여 웨이퍼를 제공하는 단계;
    상기 웨이퍼의 표면을 래핑(lapping)하는 단계;
    상기 래핑된 표면의 기계적인 손상을 제거하기 위해 화학적 식각 과정을 수행하는 단계; 및
    메쉬 넘버 8000 이상인 휠을 이용하여 상기 웨이퍼의 양면을 연삭하는 단계;
    를 포함하는 에피텍셜 웨이퍼의 제작 방법.
  2. 제1항에 있어서,
    상기 화학적 식각 과정을 수행하는 단계는 수산화칼륨(KOH) 또는 수산화나트륨(NaOH)을 이용하여 수행하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제작 방법.
  3. 제1항에 있어서,
    상기 웨이퍼의 표면을 래핑하는 단계는 그 연마량이 80 내지 100 ㎛ 정도인 것을 특징으로 하는 에피텍셜 웨이퍼의 제작 방법.
  4. 제1항에 있어서,
    상기 화학적 식각 과정을 수행하는 단계는 그 식각량이 10 내지 30 ㎛ 정도인 것을 특징으로 하는 에피텍셜 웨이퍼의 제작 방법.
  5. 제1항에 있어서,
    상기 웨이퍼의 양면을 연삭하는 단계는 그 연삭량이 15 내지 30 ㎛ 정도인 것을 특징으로 하는 에피텍셜 웨이퍼의 제작 방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 웨이퍼의 양면을 연삭하는 단계는 휠을 이용하여 연삭하되, 상기 휠은 메쉬의 입자가 300㎛ 이하인 것을 특징으로 하는 에피텍셜 웨이퍼의 제작 방법.
  8. 제1항에 있어서,
    상기 웨이퍼의 양면을 연삭하는 단계는 그 후에 습식 식각을 수행하는 단계를 더 포함하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제작 방법.
KR1020060136730A 2006-12-28 2006-12-28 에피텍셜 웨이퍼의 제작 방법 KR100839657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136730A KR100839657B1 (ko) 2006-12-28 2006-12-28 에피텍셜 웨이퍼의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136730A KR100839657B1 (ko) 2006-12-28 2006-12-28 에피텍셜 웨이퍼의 제작 방법

Publications (1)

Publication Number Publication Date
KR100839657B1 true KR100839657B1 (ko) 2008-06-19

Family

ID=39771879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136730A KR100839657B1 (ko) 2006-12-28 2006-12-28 에피텍셜 웨이퍼의 제작 방법

Country Status (1)

Country Link
KR (1) KR100839657B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140011430A1 (en) * 2012-07-03 2014-01-09 Shanghi Huali Microelectronics Corporation Method For Wafer Thinning Process to Decrease the Failure Rate on Split Gate NOR Flash Product

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000211997A (ja) * 1999-01-26 2000-08-02 Mitsubishi Materials Silicon Corp エピタキシャルウェ―ハの製造方法
KR20040027957A (ko) * 2001-08-23 2004-04-01 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼 및 그 제조방법
JP2006120939A (ja) * 2004-10-22 2006-05-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
KR20060078806A (ko) * 2004-12-31 2006-07-05 주식회사 실트론 에피택셜 웨이퍼 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000211997A (ja) * 1999-01-26 2000-08-02 Mitsubishi Materials Silicon Corp エピタキシャルウェ―ハの製造方法
KR20040027957A (ko) * 2001-08-23 2004-04-01 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼 및 그 제조방법
JP2006120939A (ja) * 2004-10-22 2006-05-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
KR20060078806A (ko) * 2004-12-31 2006-07-05 주식회사 실트론 에피택셜 웨이퍼 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140011430A1 (en) * 2012-07-03 2014-01-09 Shanghi Huali Microelectronics Corporation Method For Wafer Thinning Process to Decrease the Failure Rate on Split Gate NOR Flash Product

Similar Documents

Publication Publication Date Title
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP6626583B2 (ja) 半導体ウエハ及び半導体ウエハの研磨方法
JP4696086B2 (ja) シリコン単結晶ウエーハの仕上げ研磨方法及びシリコン単結晶ウエーハ
KR100869523B1 (ko) 프로파일을 지닌 에지를 구비한 반도체 웨이퍼 제조 방법
US9748089B2 (en) Method for producing mirror-polished wafer
TW200921773A (en) Method for producing a semiconductor wafer with a polished edge
JPH08316180A (ja) 半導体ウェーハの製造方法
TWI400743B (zh) Silicon wafer and its manufacturing method
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP2002231665A (ja) エピタキシャル膜付き半導体ウエーハの製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR100839657B1 (ko) 에피텍셜 웨이퍼의 제작 방법
JP4492293B2 (ja) 半導体基板の製造方法
JP4066202B2 (ja) 半導体ウェハの製造方法
JP6879272B2 (ja) シリコンウェーハの製造方法
JP3503444B2 (ja) 半導体ウエーハのエッチング工程を有する半導体ウエーハの製造方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP3551300B2 (ja) 高平坦度ウェーハの製造方法
JP2009302478A (ja) 半導体ウェーハの製造方法
JP2001007063A (ja) シリコンウェーハの研磨方法及びこの方法により研磨されたシリコンウェーハ
KR20100063409A (ko) 나노토포그래피가 개선된 웨이퍼의 제조 방법
JP2009051678A (ja) サファイア基板の製造方法
JP3932756B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR100920885B1 (ko) 에픽텍셜 웨이퍼의 제작 방법
JP2020123610A (ja) シリコンウェーハの製造方法およびシリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee