KR20040027957A - 에피텍셜 웨이퍼 및 그 제조방법 - Google Patents
에피텍셜 웨이퍼 및 그 제조방법 Download PDFInfo
- Publication number
- KR20040027957A KR20040027957A KR10-2004-7002529A KR20047002529A KR20040027957A KR 20040027957 A KR20040027957 A KR 20040027957A KR 20047002529 A KR20047002529 A KR 20047002529A KR 20040027957 A KR20040027957 A KR 20040027957A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- single crystal
- silicon single
- epitaxial
- heat treatment
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 62
- 239000010703 silicon Substances 0.000 claims abstract description 62
- 239000013078 crystal Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 59
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000001301 oxygen Substances 0.000 claims abstract description 41
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 41
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 38
- 239000002244 precipitate Substances 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims description 66
- 235000012431 wafers Nutrition 0.000 description 104
- 239000010410 layer Substances 0.000 description 12
- 238000001556 precipitation Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 3
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 에피텍셜 웨이퍼에 있어서, 질소가 도프된 실리콘 단결정 웨이퍼의 표면에 실리콘 에피텍셜 층이 형성된 것이고, 벌크중의 게더링 능력을 갖는 사이즈의 산소 석출물 밀도가 108개/cm3이상인 것을 특징으로 하는 에피텍셜 웨이퍼이다.
또한, 본 발명은 쵸크랄스키법에 의해 질소를 첨가한 실리콘 단결정을 인상하고, 이 실리콘 단결정을 웨이퍼로 가공하여 실리콘 단결정 웨이퍼를 제조하고, 이 실리콘 단결정 웨이퍼에 열처리를 행하여 웨이퍼의 벌크중에 게더링 능력을 갖는 사이즈의 산소 석출물 밀도를 108개/cm3이상으로 하고, 그 후, 상기 실리콘 단결정 웨이퍼에 에피텍셜 성장을 행하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법이다.
이것에 의하여, 디바이스 공정에 의존하지 않고, 확실히 높은 게더링 능력을 갖는 실리콘 단결정 웨이퍼를 얻을 수 있다.
Description
반도체집적회로등의 디바이스를 제작하기 위한 웨이퍼로서는 주로 CZ법에 의하여 육성된 실리콘 단결정 웨이퍼가 사용되고 있다.
이 실리콘 단결정 웨이퍼의 표면근방을 극력 무결함화하면, 디바이스의 품질이 향상되는데, 이와 관련된 가장 효과적인 방법의 하나가 에피텍셜 웨이퍼이고, 그 우위성은 대부분 증명되어 있다.
한편, 웨이퍼의 벌크중에는 고밀도의 결함(BMD)을 형성하는 편이 디바이스 제작에는 유리하다. 라고 하는 이유는 디바이스 형성 열처리중에는 중금속 불순물의 오염에 노출될 기회가 매우 많고, 그 중금속이 디바이스 동작에 악영향을 미치기 때문에, 이것들을 디바이스 형성영역인 표면근방에서 제거할 필요가 자주 오기 때문이다.
그 요구에 부합되는 방법이 게더링 기술이고, 이 게더링 기술에서는 웨이퍼의 벌크부에 게더링 사이트로서 BMD을 형성하는 것이 있다.
쵸크랄스키(CZ)법에 의하여 제조된 실리콘 단결정은 제조단계에서 불가피하게 산소를 함유하는데, 그 산소농도의 제어는 가능하고, 여러가지 산소 농도를 갖는 CZ 실리콘 웨이퍼가 목적에 따라서 제조되고 있다.
이것들의 산소원자는 열처리를 받으면 웨이퍼 내부에 산소 석출물이 형성된다. 이것이 BMD의 주요한 성분이다. 이것들의 BMD의 주위에는 결정격자의 변형을 적지 않게 포함하고 있고, 이 변형에 중금속 불순물이 포획된다.
이것은 여러 기술중, IG(Internal Gettering)라고 하는 방법이다.
일반적으로 이 IG법을 적용하는데는 몇몇 방법이 고려되고 있다.
가장 간단한 것은 디바이스 형성열처리중에 동시에 BMD을 형성하는 방법이다.
이것은 디바이스 형성 열처리가 고온의 경우에 유효하지만, 1000℃이하와 같은 저온에서는 효과를 발휘할 수 없다.
특히, 근년 디바이스 프로세스는 저온화하고 있어, BMD의 형성을 기대할 수 없게 하고 있다.
이와 같은 저온 프로세스의 경우에서도 강한 게더링 능력을 원할 때는 디바이스 프로세스 투입전에 BMD을 형성하는 방법도 있다.
이것은 DZ(Denuded Zone)-IG라고 하고, 고온열처리에 의해 표면부근의 산소원자를 외방확산하여 웨이퍼 밖으로 방출시킨 후, 산소 석출핵 형성과 성장의 2단계열처리를 실시하여, 목적에 따른 BMD 밀도를 얻는 방법이다.
그러나, 열처리가 복잡하고 장시간을 요구하는 것이고, 비용이 현저히 높다.
그래서 게더링에 필요한 BMD를 웨이퍼의 벌크중에 간편하게 형성하기 위한 수단으로서, CZ법에서 인상된 실리콘 단결정중에 질소를 첨가하는 방법이 최근 사용되고 있다.
실리콘중에 질소와 산소가 공존하면, 산소의 석출핵 형성속도가 높아지기 때문에, 용이하게 BMD가 형성될 수 있다는 것이 알려져 있다.
이 방법에 의하여 제조된 실리콘 웨이퍼는 높은 BMD밀도를 갖기 때문에, 게더링에는 최적인 웨이퍼로 되어 있다.
이 질소첨가 웨이퍼의 게더링 능력과 우수한 표면품질의 양자를 동시에 실현할 수 있는 웨이퍼가 질소첨가 웨이퍼를 기판으로 한 에피텍셜 웨이퍼이다.
이것은 종래의 에피텍셜 웨이퍼에 비하여, BMD을 최초부터 함유하고 있기 때문에, 높은 게더링 능력을 갖는 것으로 되어 있다.
실제로, 디바이스 형성 열처리를 받은 후의 웨이퍼는 BMD가 더욱 성장하기 때문에 충분한 게더링 능력을 갖는다고 하는 특징을 가지고 있다
그런데, 최근, 디바이스 형성 열처리가 저온화 뿐만 아니라, RTA(Rapid Thermal Annealing)화하는 경향이 나타나고 있다.
결국, 지금까지 수시간 걸리던 디바이스 형성 열처리가 수초에서 수분이라고 하는 단위로 실시되는 것으로 되었다.
이와 같은 단시간의 열처리에서는 그 과정중에 BMD의 형성 또는 성장을 기대하는 것은 거의 불가능하다.
그리고, 이와 같은 디바이스 형성 열처리를 실시한 후의 웨이퍼는 그 웨이퍼 벌크중에 검출된 BMD 밀도가 충분한 BMD 밀도로 되어 있는 108개/cm3정도이더라도 게더링 능력 부족에 빠지는 일이 있었다.
본 발명은 어떠한 디바이스 형성 열처리(특히, 저온, 단시간의 열처리)가 웨에퍼에 실시된 경우라 하더라도, 웨이퍼에 충분한 게더링(gettering)능력을 갖게 하고, 게더사이트로서 충분한 BMD(Bulk Micro Defect; 내부미소결함)를 웨이퍼 내부에 형성한 에피텍셜 웨이퍼 및 그 제조방법에 관한 것이다.
본 발명은 이와 같은 문제점을 감안하여 이루어진 것으로서, 후에 웨이퍼에 실시되는 디바이스 공정에 의존하지 않고, 확실하게 높은 게더링 능력을 갖는 에피텍셜 웨이퍼를 얻는 것을 목적으로 한다.
상기한 문제점을 해결하기 위하여 본 발명은 에피텍셜 웨이퍼에 있어서, 질소가 도프된 실리콘 단결정 웨이퍼의 표면에 실리콘 에피텍셜 층이 형성된 것이고, 벌크중의 게더링 능력을 갖는 사이즈의 산소 석출물 밀도가 108개/cm3이상인 것을 특징으로 하는 에피텍셜 웨이퍼이다.
이와 같이, 에피텍셜층을 형성한 기판의 벌크중의 게더링능력을 갖는 사이즈의 산소 석출물 밀도가 108개/cm3이상인 에피텍셜 웨이퍼는 그 후의 웨이퍼가 투입되는 디바이스 프로세스가 RTA 화 또는 저온화되는 것과 같은 경우에도 게더링 능력을 갖는 사이즈의 BMD가 충분한 밀도로 존재하기 때문에, 충분한 게더링 능력을 발휘할 수 있다.
더욱이, 웨이퍼 표면에는 에피텍셜 층이 형성되어 있기 때문에, 웨이퍼의 표면 품질도 양호하게 된다.
또한, 산소 석출물의 사이즈가 현상(現狀)의 광학적 측정장치에 의해 검출가능한 사이즈인 반경 30∼40nm(형상을 구형으로 가정한 경우)이면 확실하게 게더링 능력을 갖지만, 그것 이하의 사이즈이더라도 반경 10nm이상이면, 게더링 능력을 갖는 것으로 투과전자현미경(TEM)에 의한 관찰결과, 확인되고 있다.
또한, 본 발명은 쵸크랄스키법에 의해 질소를 첨가한 실리콘 단결정을 인상하고, 이 실리콘 단결정을 웨이퍼로 가공하여 실리콘 단결정 웨이퍼를 제조하고, 이 실리콘 단결정 웨이퍼에 열처리를 행하여 웨이퍼의 벌크중에 게더링 능력을 갖는 사이즈의 산소 석출물 밀도를 108개/cm3이상으로 하고, 그 후, 상기 실리콘 단결정 웨이퍼에 에피텍셜 성장을 행하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법이다.
이와 같이, 실리콘 단결정 웨이퍼에 열처리를 행하여 웨이퍼의 벌크중에 게더링 능력을 갖는 사이즈의 산소석출물 밀도를 108개/cm3이상으로 하고, 그 후, 에피텍셜 성장을 행하는 것에 의해, 웨이퍼 벌크중에 충분한 게더링 능력을 갖는 사이즈의 BMD가 충분한 밀도로 존재하는 것으로 할 수 있다.
따라서, 그 후의 디바이스 프로세스가 RTA화 또는 저온화등이 되어 있다하더라도 요구를 만족시키는 게더링 능력을 갖는 웨이퍼를 제조할 수 있다.
또한, 이 경우의 열처리는 실리콘 단결정에 질소가 첨가되어 있기 때문에, 질소가 첨가되어 있지 않은 웨이퍼와 같이 복잡하고 장기간의 열처리는 필요없고, 비교적 단순하고 단시간의 열처리로 족하다.
그리고, 웨이퍼 표면에는 에피텍셜 성장에 의해 에피텍셜 층을 형성하기 때문에, 웨이퍼의 표층 품질도 양호한 것을 얻을 수 있다.
또한, 이 실리콘 단결정 웨이퍼에 실시하는 열처리는 그 후에 행해지는 고온하의 에피텍셜 성장에 의해 산소 석출물의 사이즈가 축소하는 일이 있기 때문에, 바람직하게는 이 열처리공정에서, 산소 석출물의 사이즈를 반경 30∼40nm 이상으로, 밀도를 109개/cm3이상으로 해두는 것이 바람직하다.
즉, 결과로서 에피텍셜 성장후에 있어서 에피텍셜 웨이퍼의 게더링 능력을 갖는 사이즈의 산소 석출물이 108개/cm3이상이 되도록 하면 좋다.
이 경우, 상기 실리콘 단결정 웨이퍼에 행하는 열처리로서, 600∼1000℃에서 0.5∼8시간의 제1열처리와 800∼1150℃에서 0∼10시간의 제2열처리로 이루어진 열처리를 행하는 것이 바람직하다.
이것은 질소첨가에 의해 산소석출핵형성이 촉진된다하더라도, 산소석출과정은 석출핵형성과 성장의 2단계로 나누어져 있기 때문이다.
그리고, 그 각 단계에 있어서, 최적인 온도 및 시간은 초기산소농도 및 첨가질소농도등에 따라 차이가 있고, 열처리 조건을 결정하는데는 최적화의 필요가 있다.
따라서, 본 발명에 의한 효과를 갖게 하기 위해서는 열처리조건은 600∼1000℃에서 0.5∼8시간의 범위에서 행하는 제1열처리와 800∼1150℃에서 0∼10시간의 범위에서 행하는 제2열처리로 이루어진 열처리를 행하는 것에 의하여, 웨이퍼 벌크내에 확실하게 게더링 능력을 발휘하는 10nm이상의 필요한 사이즈의 BMD을 필요한 밀도로 형성할 수가 있다.
이 경우, 상기 질소를 첨가한 실리콘 단결정을 인상할 때에, 이 단결정에 첨가하는 질소농도를 1013∼1014개/cm3으로 하는 것이 바람직하다.
전술한 바와 같이 실리콘 결정중으로의 질소첨가에 의해, 산소석출핵형성이 촉진되는 것이 알려져 있다.
그 때, 질소첨가가 확실하게 효과를 갖는 농도가 1×1013개/cm3이기 때문에, 이 농도 이상으로 하는 것이 바람직하다.
한편, 질소농도가 1014개/cm3이하이면, 실리콘 웨이퍼 표면의 결함에 기인하여 형성되는 에피텍셜층의 적층결함(SF)등의 에피결함은 현저히 억제되기 때문에, 이 농도 이하로 하는 것이 바람직하다.
이상과 같이, 본 발명에 의해 간단한 방법으로 후에 행하는 디바이스공정에 의존시키지 않고, 높은 게더링 능력을 갖는 에피텍셜 웨이퍼를 얻을 수 있다.
이하, 본 발명을 보다 상세히 설명한다.
본 발명자는 디바이스 공정에 의존하지 않고, 게더링 능력을 갖는 에피텍셜 웨이퍼를 얻기 위하여 예의 연구를 행하였다.
종래의 질소를 도프한 실리콘 단결정 웨이퍼에 에피텍셜 성장을 행한 웨이퍼는 벌크중의 산소 석출물을 검출가능한 사이즈까지 성장시킨 열처리(예를 들면, 800℃/4h + 1000℃/16h)를 가한 후에 BMD 밀도를 측정하면, 디바이스 프로세스 투입전부터 BMD를 108개/cm3정도는 가지고 있고, 높은 게더링 능력을 갖는 것으로 되어 있었다.
그러나, 그 후에 투입된 디바이스 프로세스에 의해서는 요구되는 게더링 능력을 얻을 수 없는 것이었다.
그래서 본발명자는 질소를 첨가한 실리콘 단결정 그 자체를 웨이퍼로 가공한 as-grown의 질소 도프 실리콘 단결정 웨이퍼 및 그것에 단지 에피텍셜층을 성장시킨 에피텍셜 웨이퍼에 있어서, 투과형 전자현미경을 이용하여 벌크중의 BMD를 상세히 조사하였다.
그 결과, 확실하게 검출된 BMD의 밀도는 108개/cm3정도이지만, 그 BMD의 사이즈는 대부분이 반경 10nm를 하회하는 것이라는 것이 판명되었다.
한편, DZ-IG와 같이 고온, 장시간의 열처리를 실시하고, 필요하게 되는 게더링 능력을 갖는 웨이퍼에 대해서도 동일하게 조사를 행하였는 바, 동일한 BMD밀도이더라도 그 BMD의 사이즈는 반경 10nm를 상회하고, 대부분이 광학적 측정장치에 의해 검출가능한 반경 30∼40nm를 상회하는 것이 판명되었다.
이것으로부터, BMD가 실질적으로 게더링 능력을 발휘하기 위해서는 그 사이즈가 적어도 반경 10nm 이상, 바람직하게는 반경 30nm이상인 것이 필요하고, 이 BMD의 사이즈를 적어도 반경 10nm 이상으로 하는 것에 의하여, 후의 디바이스 공정에 의존하지 않고 게더링 능력을 발휘하는 웨이퍼를 제공할 수 있는 것이 예상된다.
그래서, 본 발명자는 질소를 첨가한 실리콘 단결정 웨이퍼에 대하여, 에피텍셜 성장을 행하기 전에 열처리를 실시하고, BMD의 사이즈를 성장시켜, 실제로 게더링 능력을 갖는 사이즈의 BMD밀도를 증가시키는 것을 생각하기에 이르렀다.
이 경우의 열처리는 전술한 DZ-IG에서 행하는 열처리와는 달리, 웨이퍼에 질소를 첨가하고 있기 때문에 비교적 간단한 단시간의 열처리로 필요한 BMD를 형성할 수가 있다.
본 발명은 이와 같은 기본사상에 기초하여 여러 조건을 검토한 결과, 완성된 것이다.
이하, 본 발명에 대하여 보다 상세히 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
본 발명에 있어서, CZ법에 의하여 질소를 도프한 실리콘 단결정봉을 육성하는데는 예를 들면 특개소 60-251190호에 기재되어 있는 바와 같은 공지의 방법이면 좋다.
즉, CZ법은 석영 도가니중에 수용된 다결정 실리콘 원료의 융액에 종결정을 접촉시키고, 이것을 회전시키면서 서서히 인상시켜 소망 직경의 실리콘 단결정봉을 육성하는 방법인데, 미리 석영도가니내에 질화물을 넣어두던가, 실리콘 융액중에 질화물을 투입하던가, 분위기 가스를 질소를 함유하는 분위기등으로 하는 것에 의하여, 인상결정중에 질소를 도프할 수 있다.
이 때, 질화물의 양 또는 질소가스의 농도 또는 도입시간등을 조정하는 것에 의하여 결정중의 도프량을 제어할 수 있다.
이와 같이, CZ법에 의하여 단결정봉을 육성할 때에, 질소를 도프한 것에 의하여, 실리콘 중의 산소원자의 응축을 조장하고, 산소석출물밀도를 높게 할 수가 있다.
이 경우, 질소농도는 1×1013∼1×1014개/cm3으로 하는 것이 바람직하다.
이것은 질소농도가 1×1013개/cm3이상이면, 산소석출핵이 as-grown 상태에서 확실하게 형성되기 때문에, 열처리후에 게더링 능력을 갖는 사이즈의 산소석출물 밀도가 1×108개/cm3이상이 되는 에피텍셜 웨이퍼를 보다 확실하게 제작할 수 있고, 또한 질소농도가 1×1014개/cm3이하이면, 기판인 실리콘 웨이퍼에 기인한 에피텍셜 층에 형성되는 적층결함(SF)등의 에피 결정결함이 현저히 억제되기 때문이다.
이와 같이, CZ법에 있어서 소망농도의 질소가 도프된 실리콘 단결정 봉을 얻을 수 있다.
이것을 통상의 방법에 따라, 내주칼 슬라이서 또는 와이어 소우등의 절단장치로 슬라이스한 후, 면취, 래핑, 에칭, 연마등의 공정을 통하여 실리콘 단결정 웨이퍼로 가공한다.
물론, 이것들의 공정은 예시열거하는데 지나지 않고 , 이 이외에도 연삭, 세정등 여러 공정이 있을 수 있고, 공정순서의 변경, 일부 생략등 목적에 따라 적절한 공정은 변경사용되고 있다.
다음에, 이 웨이퍼에 열처리를 행하여 에피텍셜 성장후의 에피텍셜 웨이퍼벌크중에 게더링 능력을 갖는 사이즈, 예를 들면 반경 10nm 이상의 산소석출물 밀도를 108개/cm3이상으로 하는 열처리를 행한다.
또한, 이 열처리는 그 후에 행해지는 에피텍셜 성장에 의해 산소석출물의 사이즈가 축소하는 일이 있기 때문에, 바람직하게는 이 열처리 공정에서, 반경 30∼40nm이상의 산소석출물의 밀도가 109개/cm3이상이 되도록 하여 두는 것이 바람직하다.
그리고, 결과로서 에피텍셜 성장후에 있어서 에피텍셜 웨이퍼의 반경 10nm이상의 산소석출물 밀도가 108개/cm3이상이 되도록 한다.
이 열처리는 벌크중의 산소 석출물의 사이즈를 성장시켜 상기 사이즈의 산소석출물의 밀도를 108개/cm3이상으로 할 수 있는 것이라면, 어떠한 방법이라도 좋다.
특히, 본 발명에서는 실리콘 단결정 웨이퍼에 질소가 첨가되어 있기 때문에, 비교적 단시간의 열처리로 소망의 BMD를 형성할 수가 있다.
그러나, 질소첨가에 의하여 산소석출핵형성이 촉진된다하더라도, 산소석출과정은 석출핵형성과 성장의 2단계로 나누어진다.
그 각 단계에 있어서, 최적인 온도 및 시간은 초기 산소농도 및 첨가질소농도등에 따라 다르고, 열처리조건을 결정하는데는 이것들을 최적화할 필요가 있다.
따라서, 본 발명에 의한 효과를 확실히 갖게 하기 위해서는 실리콘 단결정중의 질소농도가 특히 1013∼1014개/cm3의 경우, 열처리 조건은 600∼1000℃에서 0.5시간∼8시간의 범위에서 행하는 제1 열처리와, 800∼1150℃에서 0 시간∼10시간의 범위에서 행하는 제2 열처리로 이루어진 열처리를 행하는 것이 바람직하다.
제1 열처리가 600℃ 미만이면 새로운 석출핵형성을 기대할 수 없고, 역으로 1000℃를 초과하면 미리 존재하는 석출핵을 소멸시킬 우려가 있다.
또한, 제2열처리가 800℃미만이면 석출물 성장에 장시간을 요하여 효과적이지 못하고, 1150℃를 초과하면 슬립 전위 및 금속오염등이 우려된다.
제2열처리시간이 0시간인 경우는 제1열처리만이 되지만, 질소가 첨가되어 있기 때문에, 제1열처리 조건의 범위내에 있어서 비교적 고온장시간의 열처리를 행하면, 목적으로 하는 산소 석출물을 얻을 수 있다.
이 열처리를 할 때의 분위기로서는 특히 한정되는 것은 아니고, 수소, 질소 또는 아르곤등의 불활성 가스, 또는 이것들의 혼합가스, 경우에 따라서는 산소등이라도 좋다.
또한, 열처리에 사용하는 장치로서는 에피텍셜 성장장치를 사용하여, 열처리와 에피텍셜 퇴적을 연속적으로 행하도록 하면, 높은 생산성으로 처리할 수 있다.
또한, 열처리를 비교적 장시간 행하는 경우에는 동시에 수십 매이상의 웨이퍼의 열처리가 가능한 히터 가열방식의 열처리로를 사용하여 배치처리하면 효율적이다.
이 실리콘 단결정 웨이퍼의 벌크중에 게더링 능력을 갖는 사이즈의 BMD를 형성하는 열처리를 행한 후, 웨이퍼 표면에 실리콘 에피텍셜층을 형성한다.
이 에피텍셜 성장은 일반적인 CVD법에 의해 행할 수 있다.
이 CVD 법에서는 예를 들면 실린더 타입의 벨쟈내에 실리콘 기판을 재치할 서샙터를 배치한 복사가열방식의 에피텍셜성장로내에 트리크로로실란을 도입하는 것에 의해, 실리콘 단결정 웨이퍼상에 실리콘을 에피텍셜성장시킨다.
이와 같이, 본 발명에서는 디바이스 공정 투입전의 에피텍셜 웨이퍼중에, 반경 10nm 이상의 산소석출물(BMD)이 108개/cm3이상 존재한다.
따라서, 디바이스 공정이 RTA화하고 단시간화 또는 저온화한다하더라도 충분한 게더링 능력을 발휘할 수 있다.
종래의 질소 도프 에피텍셜 웨이퍼는 BMD의 밀도는 108개/cm3이었다하더라도 그 후의 디바이스 프로세스가 RTA화, 저온화한 경우는 사이즈가 10nm이상까지 성장할 수 없고, 게더링 능력을 충분히는 발휘할 수 없는 경우가 있었다.
이하, 본 발명의 실시예 및 비교예를 들어 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예 1)
CZ법에 의해, 직경 8인치, 초기산소농도 14ppma(JEIDA: 일본전자공업진흥협회규격), 방위<100>의 결정봉을 인상하였다.
그 때, 원료중에 미리 질화규소막을 갖는 실리콘 웨이퍼를 투입하고, 질소농도가 3×1013개/cm3이 되도록 제어하여 첨가하였다.
이 결정봉을 가공하여 기판 웨이퍼로 하였다.
이 기판 웨이퍼에 [800℃, 2시간(hr)]+[1000℃,8시간(hr)]의 산소석출열처리를 질소분위기에서 실시한 후, 에피텍셜층을 3㎛퇴적시켰다.
에피텍셜성장은 실린더 타입의 벨쟈내에 실리콘 기판을 재치한 서셉터가 배치된 복사가열방식의 에피텍셜 성장로를 이용하여, 1125℃의 온도에서 트리크로로실란을 도입하는 것에 의하여 행하였다.
이 에피텍셜 웨이퍼를 LST(광산란 토모그라프 법)에 의하여 웨이퍼 벌크중의 BMD를 측정하였다.
이 LST는 반도체에 레이저 광을 조사하고, 반도체 내부 결함으로 산란된 산란광을 모니터하여 반도체내부의 결함분포를 단층상으로 하여 관측하는 수법이고, 실리콘 웨이퍼의 BMD 측정에 적용한 경우, BMD의 밀도, 사이즈, 분포등을 측정할 수가 있다.
이와 같이 하여 BMD 밀도를 측정한 결과, BMD 밀도는 109개/cm3이었다.
그 때 구상으로 가정한 BMD 반경은 평균 약 40nm이었다.
이 웨이퍼에 Ni을 고의로 오염시키고, 표면에 발생하는 샤로우 피트를 광학현미경으로 관찰하였는바 샤로우 피트는 관찰되지 않고, 이 실시예 1의 에피텍셜 웨이퍼가 높은 게더링 능력을 갖고 있다는 것을 알 수 있었다.
이 결과로부터 본 발명에 의한 에피텍셜 웨이퍼는 충분한 사이즈를 갖는 BMD의 밀도가 높기 때문에, 게더링 능력이 우수한 에피텍셜 웨이퍼를 제작할 수 있다는 것을 알 수 있다.
특히, 그 후의 열처리에 의해 BMD를 발생시킬 필요가 없기 때문에, 디바이스 공정에 의존하지 않고, 또한 디바이스 공정의 초기로부터 게더링 능력을 갖는 웨이퍼를 제작할 수 있었다.
(실시예 2)
실시예 1과 동일하게 CZ법에 의해, 질소를 첨가하여 실리콘 단결정봉을 인상하고, 이 결정봉을 가공하여 기판 웨이퍼로 하였다.
이 기판 웨이퍼에 [850℃, 1시간(hr)] + [1100℃, 2시간(hr)]인 실시예 1에 비하여 단시간의 열처리를 실시한 후, 실시예 1과 동일하게 에피텍셜층을 3㎛퇴적시켰다.
이 에피텍셜 웨이퍼를 실시예 1과 동일하게 LST에 의하여 웨이퍼 벌크중의 BMD를 측정하였다.
BMD 밀도를 측정한 결과, BMD 밀도는 4×109개/cm3이었다.
그 때 구상으로 가정한 BMD 반경은 평균 약 35nm이었다.
이 웨이퍼에 실시예 1과 동일하게 Ni을 고의로 오염시키고, 표면에 발생하는 샤로우 피트를 광학현미경으로 관찰하였는바 샤로우 피트는 관찰되지 않고, 이 실시예 2의 에피텍셜 웨이퍼가 높은 게더링 능력을 갖고 있다는 것을 알 수 있었다.
이 결과로부터 짧은 열처리시간에서도 본 발명의 효과가 얻어질 수 있다는 것을 알 수 있다.
(비교예 1)
실시예 1과 동일하게 질소를 첨가하여 실리콘 단결정 봉을 인상시키고, 이 단결정봉을 가공하여 기판 웨이퍼로 하였다.
이 기판 웨이퍼에 실시예 1 및 2와 같은 에피텍셜 성장전의 열처리를 실시하지 않고 직접 에피텍셜 층을 3㎛퇴적시켰다.
이 에피텍셜 웨이퍼를 실시예 1과 동일하게 LIST에 의하여 웨이퍼 벌크중의 BMD를 측정하였다.
BMD밀도를 측정한 결과, 검출된 BMD 밀도는 107개/cm3이었다.
이 웨이퍼에 실시예 1과 동이하게 Ni을 고의로 오염시키고, 표면에 발생하는 샤로우 피트를 광학현미경으로 관찰하였는바 대량의 샤로우 피트가 관찰되고, 이 비교예 1의 에피텍셜 웨이퍼의 게더링 능력이 부족하다는 것을 알 수 있었다.
(비교예 2)
질소를 첨가하지 않은 것 이외는 실시예 1과 동일하게 실리콘 단결정 봉을 인상하고, 이 결정봉을 가공하여 기판 웨이퍼로 하였다.
이 기판 웨이퍼에 실시예 1과 동일하게(800℃, 2시간) + (1000℃,8시간)의 산소석출열처리를 질소분위기에서 실시한 후, 에피텍셜층을 3㎛퇴적시켰다.
이 에피텍셜 웨이퍼를 LST에 의하여 웨이퍼 벌크중의 BMD를 측정하였다.
BMD 밀도를 측정한 결과, 검출된 BMD 밀도는 107개/cm3이었다.
이 웨이퍼에 실시예 1과 동일하게 Ni을 고의 오염시키고, 표면에 발생하는 샤로우 피트를 광학현미경으로 관찰하였는바 대량의 샤로우 피트가 관찰되고, 이 비교예 2의 에피텍셜 웨이퍼의 게더링 능력이 부족하다는 것을 알 수 있었다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 형태는 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 또한 동일한 작용효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들면 본 발명에 있어서, 에피전열처리의 조건은 엄밀하게는 문제가 되지 않는 것이고, 다른 온도에 의한 열처리, 시간을 사용하든가, 또는 수단(數段)의 열처리 프로세스를 조합시켜 동일한 효과를 가지게 한 에피텍셜 실리콘 웨이퍼를 제작하더라도 본 발명의 범위에 포함된다.
Claims (4)
- 에피텍셜 웨이퍼에 있어서, 질소가 도프된 실리콘 단결정 웨이퍼의 표면에 실리콘 에피텍셜 층이 형성되어 있고, 벌크중의 게더링 능력을 갖는 사이즈의 산소 석출물 밀도가 108개/cm3이상인 것을 특징으로 하는 에피텍셜 웨이퍼
- 쵸크랄스키법에 의해 질소를 첨가한 실리콘 단결정을 인상하고, 이 실리콘 단결정을 웨이퍼로 가공하여 실리콘 단결정 웨이퍼를 제조하고, 이 실리콘 단결정 웨이퍼에 열처리를 행하여 웨이퍼의 벌크중에 게더링 능력을 갖는 사이즈의 산소 석출물 밀도를 108개/cm3이상으로 하고, 그 후, 상기 실리콘 단결정 웨이퍼에 에피텍셜 성장을 행하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법
- 제2항에 있어서, 상기 실리콘 단결정 웨이퍼에 행하는 열처리로서, 600∼1000℃에서 0.5시간∼8시간의 제1 열처리와, 800∼1150℃에서 0 시간∼10시간의 제2 열처리로 이루어진 열처리를 행하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법
- 제2항 또는 제3항에 있어서, 상기 질소를 첨가한 실리콘 단결정을 인상할 때에, 이 단결정에 첨가되는 질소농도를 1013∼1014개/cm3로 하는 것을 특징으로 하는에피텍셜 웨이퍼의 제조방법
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001253510A JP4615161B2 (ja) | 2001-08-23 | 2001-08-23 | エピタキシャルウエーハの製造方法 |
| JPJP-P-2001-00253510 | 2001-08-23 | ||
| PCT/JP2002/008437 WO2003019647A1 (fr) | 2001-08-23 | 2002-08-21 | Tranche épitaxiale et son procédé de production |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040027957A true KR20040027957A (ko) | 2004-04-01 |
| KR100885762B1 KR100885762B1 (ko) | 2009-02-26 |
Family
ID=19081823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020047002529A KR100885762B1 (ko) | 2001-08-23 | 2002-08-21 | 에피텍셜 웨이퍼 및 그 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7071079B2 (ko) |
| EP (1) | EP1420440B1 (ko) |
| JP (1) | JP4615161B2 (ko) |
| KR (1) | KR100885762B1 (ko) |
| CN (1) | CN1280879C (ko) |
| TW (1) | TW557496B (ko) |
| WO (1) | WO2003019647A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839657B1 (ko) * | 2006-12-28 | 2008-06-19 | 주식회사 실트론 | 에피텍셜 웨이퍼의 제작 방법 |
| KR20200016359A (ko) * | 2017-06-26 | 2020-02-14 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5072460B2 (ja) * | 2006-09-20 | 2012-11-14 | ジルトロニック アクチエンゲゼルシャフト | 半導体用シリコンウエハ、およびその製造方法 |
| DE602007004173D1 (de) * | 2006-12-01 | 2010-02-25 | Siltronic Ag | Silicium-Wafer und dessen Herstellungsmethode |
| JP5846025B2 (ja) * | 2012-04-12 | 2016-01-20 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| US9945048B2 (en) | 2012-06-15 | 2018-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method |
| US20150187597A1 (en) * | 2013-12-31 | 2015-07-02 | Texas Instruments Incorporated | Method to improve slip resistance of silicon wafers |
| CN105280491A (zh) * | 2015-06-17 | 2016-01-27 | 上海超硅半导体有限公司 | 硅片及制造方法 |
| DE102015226399A1 (de) * | 2015-12-22 | 2017-06-22 | Siltronic Ag | Siliciumscheibe mit homogener radialer Sauerstoffvariation |
| CN107151817A (zh) | 2016-03-03 | 2017-09-12 | 上海新昇半导体科技有限公司 | 单晶硅的生长方法及其制备的单晶硅锭 |
| CN108511317B (zh) * | 2017-02-28 | 2021-10-22 | 胜高股份有限公司 | 外延晶圆的制造方法及外延晶圆 |
| EP3428325B1 (en) * | 2017-07-10 | 2019-09-11 | Siltronic AG | Semiconductor wafer made of single-crystal silicon and process for the production thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818929A (ja) * | 1981-07-24 | 1983-02-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60251190A (ja) | 1984-05-25 | 1985-12-11 | Shin Etsu Handotai Co Ltd | シリコン単結晶の製造方法 |
| TW331017B (en) * | 1996-02-15 | 1998-05-01 | Toshiba Co Ltd | Manufacturing and checking method of semiconductor substrate |
| JP3771737B2 (ja) * | 1998-03-09 | 2006-04-26 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法 |
| TW589415B (en) | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| JP3989122B2 (ja) * | 1998-08-07 | 2007-10-10 | シルトロニック・ジャパン株式会社 | シリコン半導体基板の製造方法 |
| DE19983188T1 (de) * | 1998-05-01 | 2001-05-10 | Nippon Steel Corp | Siliziumhalbleitersubstrat und Verfahren zu dessen Herstellung |
| JP3433678B2 (ja) * | 1998-08-31 | 2003-08-04 | 信越半導体株式会社 | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 |
| EP1035236A4 (en) * | 1998-08-31 | 2007-01-10 | Shinetsu Handotai Kk | MONOCRYSTALLINE SILICON PLATE, EPITAXIC SILICON PLATE, AND PROCESS FOR PRODUCING SAME |
| JP3975605B2 (ja) * | 1998-11-17 | 2007-09-12 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
| WO2001027362A1 (fr) * | 1999-10-15 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation |
| JP4122696B2 (ja) * | 2000-08-31 | 2008-07-23 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハを製造する方法 |
| JP4566478B2 (ja) * | 2001-08-09 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
-
2001
- 2001-08-23 JP JP2001253510A patent/JP4615161B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-21 KR KR1020047002529A patent/KR100885762B1/ko active IP Right Grant
- 2002-08-21 WO PCT/JP2002/008437 patent/WO2003019647A1/ja active Application Filing
- 2002-08-21 US US10/487,043 patent/US7071079B2/en not_active Expired - Lifetime
- 2002-08-21 EP EP02762823A patent/EP1420440B1/en not_active Expired - Lifetime
- 2002-08-21 CN CNB028162978A patent/CN1280879C/zh not_active Expired - Lifetime
- 2002-08-22 TW TW091119017A patent/TW557496B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839657B1 (ko) * | 2006-12-28 | 2008-06-19 | 주식회사 실트론 | 에피텍셜 웨이퍼의 제작 방법 |
| KR20200016359A (ko) * | 2017-06-26 | 2020-02-14 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003068743A (ja) | 2003-03-07 |
| JP4615161B2 (ja) | 2011-01-19 |
| EP1420440A1 (en) | 2004-05-19 |
| TW557496B (en) | 2003-10-11 |
| CN1545725A (zh) | 2004-11-10 |
| KR100885762B1 (ko) | 2009-02-26 |
| EP1420440A4 (en) | 2007-11-07 |
| US7071079B2 (en) | 2006-07-04 |
| CN1280879C (zh) | 2006-10-18 |
| US20040180505A1 (en) | 2004-09-16 |
| EP1420440B1 (en) | 2012-11-07 |
| WO2003019647A1 (fr) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581047B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| JP2874834B2 (ja) | シリコンウェーハのイントリンシックゲッタリング処理法 | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| JP2002100632A (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
| KR100581046B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| JP2004006615A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| KR20100014191A (ko) | 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법 | |
| KR20010090002A (ko) | 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법 | |
| KR100885762B1 (ko) | 에피텍셜 웨이퍼 및 그 제조방법 | |
| JP5160023B2 (ja) | シリコンウェーハ及びシリコンウェーハの製造方法 | |
| JP6448805B2 (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
| JP5207706B2 (ja) | シリコンウエハ及びその製造方法 | |
| KR100566824B1 (ko) | 실리콘 반도체기판 및 그의 제조방법 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JP3614019B2 (ja) | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ | |
| KR100526427B1 (ko) | 실리콘 반도체기판 및 그 제조방법 | |
| US6238478B1 (en) | Silicon single crystal and process for producing single-crystal silicon thin film | |
| US10020203B1 (en) | Epitaxial silicon wafer | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP4978396B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP4126879B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JP6493105B2 (ja) | エピタキシャルシリコンウェーハ | |
| JP2001284362A (ja) | シリコンウェーハの製造方法 | |
| JP3452042B2 (ja) | シリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140204 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180202 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190130 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20200205 Year of fee payment: 12 |