JP4122696B2 - エピタキシャルウェーハを製造する方法 - Google Patents
エピタキシャルウェーハを製造する方法 Download PDFInfo
- Publication number
- JP4122696B2 JP4122696B2 JP2000262142A JP2000262142A JP4122696B2 JP 4122696 B2 JP4122696 B2 JP 4122696B2 JP 2000262142 A JP2000262142 A JP 2000262142A JP 2000262142 A JP2000262142 A JP 2000262142A JP 4122696 B2 JP4122696 B2 JP 4122696B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- wafer
- silicon
- crystal rod
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チョクラルスキー法（以下、ＣＺ法という。）にて引上げられたシリコン単結晶棒を用いてエピタキシャルウェーハを製造する方法に関するものである。
【０００２】
【従来の技術】
通常、ボロン濃度が低い、いわゆるｐ／ｐ-の構造を有するエピタキシャルウェーハは、比較的高い温度のエピタキシャルプロセスを経ることにより、バルク内の酸素析出核が消失するため、半導体デバイスメーカーのデバイス作製工程で殆ど酸素析出物を生成しない。
一方、デバイス作製工程において、一般的には微量の金属汚染が発生するため、ウェーハが上記汚染金属のゲッタリング能力を有することが望ましい。
従って、ウェーハにゲッタリング能力を付与するために、ウェーハ裏面に金属のゲッタリング能力を有するポリシリコンを成膜したり、サンドブラストによりウェーハの裏面にダメージを付与する処理などが行われている。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来のウェーハ裏面へのポリシリコンの成膜やサンドブラストによるダメージの付与などの処理は、ウェーハの製造コストを押上げるとともに、ウェーハからの発塵量が増大したり、ウェーハが変形するおそれがあった。
これらの点を解消するために、従来、エピタキシャルプロセスを経る前に熱処理を長時間施すことにより、十分な酸素析出核を生成しておき、エピタキシャルプロセスという高温プロセスでも酸素析出核が消失しない方法が行われている。しかし、この方法でも製造コストが増大し、熱処理時にウェーハが金属により汚染されるおそれがあった。
【０００４】
本発明の目的は、シリコンウェーハ裏面へのポリシリコンの成膜やサンドブラスト処理を施さなくても、エピタキシャル層形成前のシリコンウェーハ内の酸素析出核の熱的安定性を向上でき、またこの酸素析出核の生成に寄与する格子欠陥である原子空孔を増やすことができる、エピタキシャルウェーハを製造する方法を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に係る発明は、図１及び図２に示すように、窒素をドープしたシリコン単結晶棒１４をチョクラルスキー法により引上げる工程と、シリコン単結晶棒１４をスライスしてシリコンウェーハを作製する工程と、シリコンウェーハを６００〜８５０℃の範囲の所定温度で５〜１８０分間保持する工程と、シリコンウェーハを１１００〜１１５０℃の範囲の所定温度まで５〜２０℃／秒の速度で昇温した後にその所定温度で水素前処理を行う工程と、シリコンウェーハを１０５０〜１１５０℃の範囲の所定温度で保持した状態でシリコンウェーハの表面にエピタキシャル層を形成する工程と、シリコンウェーハを６００〜８５０℃の範囲の所定温度まで５〜２０℃／秒の速度で降温してその所定温度で５〜１２０分間保持する工程とを含むエピタキシャルウェーハを製造する方法である。
【０００６】
この請求項１に記載されたエピタキシャルウェーハを製造する方法では、エピタキシャル層を形成する前後に、シリコンウェーハに上記熱処理を施すことにより、エピタキシャル層形成前のシリコンウェーハ内の酸素析出核の熱的安定性を向上でき、またこの酸素析出核の生成に寄与する格子欠陥である原子空孔を増やすことができる。
上記シリコン単結晶棒１４にドープされた窒素濃度は５×１０12〜５×１０14ｃｍ-3であることが好ましい。
【０００７】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図２に示すように、本発明のエピタキシャル層を形成するためのシリコンウェーハは、ＣＺ法により引上げ機１１の石英るつぼ１２内のシリコン融液１３からシリコン単結晶棒１４を後述する第１〜第３の引上げ条件で引上げた後、このシリコン単結晶棒１４をスライスして作製される。上記シリコン単結晶棒１４には窒素がドープされる。このシリコン単結晶棒１４にドープされた窒素濃度は５×１０12〜５×１０14ｃｍ-3、好ましくは３×１０13〜３×１０14ｃｍ-3である。窒素濃度を５×１０12〜５×１０14ｃｍ-3の範囲に限定したのは、５×１０12ｃｍ-3未満では原子空孔のシリコン単結晶棒１４内における固溶度が上昇せず、シリコン単結晶棒１４のその後の熱履歴により原子空孔が消失し易くなるからであり、５×１０14ｃｍ-3を越えると窒素に関係するドナーの発生量が増え単結晶の抵抗率を大きく変化させるからである。なお、シリコン単結晶棒１４に窒素をドープする方法としては、窒化物が混合された多結晶シリコン又は窒化膜が形成された多結晶シリコンを石英るつぼ１２に投入して窒素を含むシリコン融液１３からシリコン単結晶棒１４を引上げるか、或いはシリコン単結晶棒１４を窒素ガスを含む不活性ガス雰囲気中で引上げることにより行われる。また上記シリコン単結晶棒１４には５×１０14〜５×１０15ａｔｏｍｓ／ｃｍ3と濃度は低いけれども、ｐ／ｐ-の構造を有するエピタキシャルウェーハを得るためにボロンもドープされる。
【０００８】
上記引上げ機１１のチャンバ２４上端には円筒状のケーシング２５が接続され、このケーシング２５には引上げ手段２６が設けられる。図２の符号２６ａは石英るつぼ１２の回転中心に向って垂下されたワイヤケーブルであり、このワイヤケーブル２６ａの下端にはシリコン融液１３に浸してシリコン単結晶棒１４を引上げるための種結晶２６ｂが取付けられる。また石英るつぼ１２の外面は黒鉛サセプタ２７により被覆され、黒鉛サセプタ２７の下面は支軸２８の上端に固定され、この支軸２８の下部はるつぼ駆動手段２９に接続される。
【０００９】
更にチャンバ２４にはこのチャンバ２４のシリコン単結晶棒側に不活性ガスを供給しかつ上記不活性ガスをチャンバ２４のるつぼ内周面側から排出するガス給排手段３３が接続される。このガス給排手段３３は一端がケーシング２５の周壁に接続され他端が上記不活性ガスを貯留するタンク（図示せず）に接続された供給パイプ３４と、一端がチャンバ２４の下壁に接続され他端が真空ポンプ（図示せず）に接続された排出パイプ３５とを有する。供給パイプ３４及び排出パイプ３５にはこれらのパイプを流れる不活性ガスの流量を調整する第１及び第２流量調整弁３１，３２がそれぞれ設けられる。
【００１０】
一方、上記第１の引上げ条件は、シリコン単結晶棒１４の引上げ速度をＶ（ｍｍ／分）、シリコン単結晶棒１４及びシリコン融液１３の固液界面からこの界面の上方１０ｍｍまでにおけるシリコン単結晶棒１４の引上げ方向の温度勾配の平均値をＧ（℃／ｍｍ）とするときに、Ｖ／Ｇが０．２９０〜０．３４０ｍｍ2／分・℃、好ましくは０．３００〜０．３３０ｍｍ2／分・℃となるように引上げ速度Ｖ（ｍｍ／分）を設定することである。Ｖ／Ｇを０．２９０〜０．３４０ｍｍ2／分・℃の範囲に限定したのは、シリコン単結晶棒１４中に原子空孔の優勢な領域を作るためである。
【００１１】
上記第２の引上げ条件は、シリコン単結晶棒１４の引上げ時であって１１３０℃から１０５０℃までの温度範囲を１０〜３０分間、好ましくは１５〜２５分間で冷却することであり、第３の引上げ条件はシリコン単結晶棒１４の引上げ時であって８５０℃から６５０℃までの温度範囲を１２０〜２００分間、好ましくは１３０〜１８０分間で冷却することである。１１３０℃から１０５０℃までの温度範囲を１０〜３０分間に限定したのは、シリコン単結晶棒１４内の格子欠陥である原子空孔の消失を抑制するためである。また８５０℃から６５０℃までの温度範囲を１２０〜２００分間に限定したのは、上記原子空孔を利用してシリコン単結晶棒１４内に酸素析出核を生成するためである。
【００１２】
上記第１〜第３の引上げ条件を満たすためには、円筒部１７及び円錐部１８の壁内に円筒用断熱材１７ｃ及び円錐用断熱材１８ｃがそれぞれ充填された熱遮蔽部材１６を用いることが好ましい。この熱遮蔽部材１６はシリコン単結晶棒１４の外周面と石英るつぼ１２の内周面との間に設けられ、ヒータ２１からの輻射熱を遮る円筒状の円筒部１７と、この円筒部１７の下端に連設され下方に向うに従って直径が次第に小さくなる円錐部１８と、上記円筒部１７をその上縁で支持するフランジ部１９とを備える。円筒部１７は外管１７ａと、この外管１７ａから所定の間隔をあけて内側にかつ外管１７ａ同心上に設けられた内管１７ｂと、外管１７ａと内管１７ｂとの間に充填された円筒用断熱材１７ｃとを有する。また円錐部１８は外側コーン１８ａと、この外側コーン１８ａよりテーパ角が小さく形成されかつ外側コーン１８ａより内側にかつ外側コーン１８ａと同心上に設けられた内側コーン１８ｂと、外側コーン１８ａと内側コーン１８ｂとの間に充填された円錐用断熱材１８ｃとを有する。上記熱遮蔽部材１６はフランジ部１９を保温筒２２上にリング板２３を介して載置することにより、円錐部１８の下縁がシリコン融液１３表面から所定の距離だけ上方に位置するようにチャンバ２４内に固定される。
【００１３】
上述のように引上げられたシリコン単結晶棒１４をスライスしてシリコンウェーハを作製した後に、このシリコンウェーハの表面にエピタキシャル層を形成することにより、エピタキシャルウェーハが得られる。上記エピタキシャル層はその結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの観点から、ＣＶＤ法により形成されることが好ましい。ＣＶＤ法によるシリコンのエピタキシャル成長は、例えばＳｉＣｌ4、ＳｉＨＣｌ3、ＳｉＨ2Ｃｌ2、ＳｉＨ4などのシリコンを含む原料ガスをＨ2ガスとともに反応炉内に導入して、上記シリコンウェーハの表面に、原料ガスの熱分解又は還元により生成されたシリコンを析出させることで行われる。
【００１４】
具体的には、図１に示すように、先ず研磨したシリコンウェーハを６００〜８５０℃、好ましくは７５０〜８００℃の範囲の所定温度で５〜１８０分間、好ましくは１０〜６０分間保持し、このシリコンウェーハを１１００〜１１５０℃、好ましくは１１３０〜１１５０℃の範囲の所定温度まで５〜２０℃／秒、好ましくは８〜１８℃／秒の速度で昇温した後にその所定温度で水素前処理を行う。シリコンウェーハを６００〜８５０℃の範囲の所定温度で５〜１８０分間保持したのは、シリコン単結晶棒１４をスライスしてシリコンウェーハを作製した当初の状態で存在する酸素析出核を成長させ、高温のエピタキシャル層形成時に消失する酸素析出核を極力低減するとともに、エピタキシャル層形成後に酸素析出核のサイズが大きくなることにより、熱的に安定な酸素析出核を生成するためである。またシリコンウェーハを１１００〜１１５０℃の範囲の所定温度まで５〜２０℃／秒の速度で昇温したのは、少しでもスループット（単位時間当りに処理できる数量）を稼ぐためである。
【００１５】
次にこのシリコンウェーハを１０５０〜１１５０℃、好ましくは１１００〜１１４０℃の範囲の所定温度で保持した状態でシリコンウェーハの表面にエピタキシャル層を形成し、このエピタキシャルウェーハを６００〜８５０℃、好ましくは７５０〜８００℃の範囲の所定温度まで５〜２０℃／秒、好ましくは８〜１８℃／秒の速度で降温してその所定温度で５〜１２０分間、好ましくは１０〜６０分間保持する。更に上記エピタキシャルウェーハを熱処理炉から取出して常温まで自然冷却する。エピタキシャル層を形成するときにシリコンウェーハを１０５０〜１１５０℃の範囲の所定温度で保持したのは、欠陥の少ないエピタキシャル層を形成するためである。またエピタキシャル層形成後にウェーハを６００〜８５０℃の範囲の所定温度まで５〜２０℃／秒の速度で降温したのは少しでもスループットを稼ぐためである。更にウェーハを６００〜８５０℃の範囲の所定温度で５〜１２０分間保持したのは、エピタキシャル層形成時に消失しなかった酸素析出核を更に大きくして、熱的に安定な酸素析出核を生成するためである。
【００１６】
このように製造されたエピタキシャルウェーハでは、シリコン単結晶棒１４を比較的高い引上げ速度で引上げることにより、原子空孔の濃度を高めるとともに、シリコン単結晶棒１４の引上げ時間を短縮することができる。またこのシリコン単結晶棒１４に窒素をドープすることにより、シリコン単結晶棒１４内に発生した原子空孔の固溶度を高めて原子空孔の消失を抑制するとともに、この原子空孔を利用してシリコン単結晶棒１４内に多くの酸素析出核を生成することができる。
また上記シリコン単結晶棒１４をスライスして作製されたシリコンウェーハの表面にエピタキシャル層を形成する前後に、上記熱処理を施すことにより、シリコンウェーハ内の酸素析出核の熱的安定性を向上できるとともに、この酸素析出核の生成に寄与する格子欠陥である原子空孔を増やすことができる。この結果、上記エピタキシャルウェーハは従来のようにシリコンウェーハ裏面へのポリシリコンの成膜やサンドブラスト処理を施さなくても、デバイス作製工程において汚染金属のＩＧ能力を有する。
【００１７】
【発明の効果】
以上述べたように、本発明によれば、窒素をドープしたシリコン単結晶棒をチョクラルスキー法にて引上げ、このシリコン単結晶棒をスライスしてシリコンウェーハを作製し、更にこのシリコンウェーハの表面にエピタキシャル層を形成する前後に所定の熱処理を施したので、シリコンウェーハ裏面へのポリシリコンの成膜やサンドブラスト処理を施さなくても、エピタキシャル層形成前のシリコンウェーハ内の酸素析出核の熱的安定性を向上でき、またこの酸素析出核の生成に寄与する格子欠陥である原子空孔を増やすことができる。この結果、上記方法により製造されたエピタキシャルウェーハはデバイス作製工程において汚染金属のＩＧ能力を有する。
【図面の簡単な説明】
【図１】本発明実施形態のエピタキシャルウェーハにエピタキシャル層を形成する前後の熱処理温度の時間に対する変化を示す図。
【図２】そのエピタキシャルウェーハ作製用のシリコン単結晶棒を製造する引上げ機の縦断面図。
【符号の説明】
１３ シリコン融液
１４ シリコン単結晶棒
【発明の属する技術分野】
本発明は、チョクラルスキー法（以下、ＣＺ法という。）にて引上げられたシリコン単結晶棒を用いてエピタキシャルウェーハを製造する方法に関するものである。
【０００２】
【従来の技術】
通常、ボロン濃度が低い、いわゆるｐ／ｐ-の構造を有するエピタキシャルウェーハは、比較的高い温度のエピタキシャルプロセスを経ることにより、バルク内の酸素析出核が消失するため、半導体デバイスメーカーのデバイス作製工程で殆ど酸素析出物を生成しない。
一方、デバイス作製工程において、一般的には微量の金属汚染が発生するため、ウェーハが上記汚染金属のゲッタリング能力を有することが望ましい。
従って、ウェーハにゲッタリング能力を付与するために、ウェーハ裏面に金属のゲッタリング能力を有するポリシリコンを成膜したり、サンドブラストによりウェーハの裏面にダメージを付与する処理などが行われている。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来のウェーハ裏面へのポリシリコンの成膜やサンドブラストによるダメージの付与などの処理は、ウェーハの製造コストを押上げるとともに、ウェーハからの発塵量が増大したり、ウェーハが変形するおそれがあった。
これらの点を解消するために、従来、エピタキシャルプロセスを経る前に熱処理を長時間施すことにより、十分な酸素析出核を生成しておき、エピタキシャルプロセスという高温プロセスでも酸素析出核が消失しない方法が行われている。しかし、この方法でも製造コストが増大し、熱処理時にウェーハが金属により汚染されるおそれがあった。
【０００４】
本発明の目的は、シリコンウェーハ裏面へのポリシリコンの成膜やサンドブラスト処理を施さなくても、エピタキシャル層形成前のシリコンウェーハ内の酸素析出核の熱的安定性を向上でき、またこの酸素析出核の生成に寄与する格子欠陥である原子空孔を増やすことができる、エピタキシャルウェーハを製造する方法を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に係る発明は、図１及び図２に示すように、窒素をドープしたシリコン単結晶棒１４をチョクラルスキー法により引上げる工程と、シリコン単結晶棒１４をスライスしてシリコンウェーハを作製する工程と、シリコンウェーハを６００〜８５０℃の範囲の所定温度で５〜１８０分間保持する工程と、シリコンウェーハを１１００〜１１５０℃の範囲の所定温度まで５〜２０℃／秒の速度で昇温した後にその所定温度で水素前処理を行う工程と、シリコンウェーハを１０５０〜１１５０℃の範囲の所定温度で保持した状態でシリコンウェーハの表面にエピタキシャル層を形成する工程と、シリコンウェーハを６００〜８５０℃の範囲の所定温度まで５〜２０℃／秒の速度で降温してその所定温度で５〜１２０分間保持する工程とを含むエピタキシャルウェーハを製造する方法である。
【０００６】
この請求項１に記載されたエピタキシャルウェーハを製造する方法では、エピタキシャル層を形成する前後に、シリコンウェーハに上記熱処理を施すことにより、エピタキシャル層形成前のシリコンウェーハ内の酸素析出核の熱的安定性を向上でき、またこの酸素析出核の生成に寄与する格子欠陥である原子空孔を増やすことができる。
上記シリコン単結晶棒１４にドープされた窒素濃度は５×１０12〜５×１０14ｃｍ-3であることが好ましい。
【０００７】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図２に示すように、本発明のエピタキシャル層を形成するためのシリコンウェーハは、ＣＺ法により引上げ機１１の石英るつぼ１２内のシリコン融液１３からシリコン単結晶棒１４を後述する第１〜第３の引上げ条件で引上げた後、このシリコン単結晶棒１４をスライスして作製される。上記シリコン単結晶棒１４には窒素がドープされる。このシリコン単結晶棒１４にドープされた窒素濃度は５×１０12〜５×１０14ｃｍ-3、好ましくは３×１０13〜３×１０14ｃｍ-3である。窒素濃度を５×１０12〜５×１０14ｃｍ-3の範囲に限定したのは、５×１０12ｃｍ-3未満では原子空孔のシリコン単結晶棒１４内における固溶度が上昇せず、シリコン単結晶棒１４のその後の熱履歴により原子空孔が消失し易くなるからであり、５×１０14ｃｍ-3を越えると窒素に関係するドナーの発生量が増え単結晶の抵抗率を大きく変化させるからである。なお、シリコン単結晶棒１４に窒素をドープする方法としては、窒化物が混合された多結晶シリコン又は窒化膜が形成された多結晶シリコンを石英るつぼ１２に投入して窒素を含むシリコン融液１３からシリコン単結晶棒１４を引上げるか、或いはシリコン単結晶棒１４を窒素ガスを含む不活性ガス雰囲気中で引上げることにより行われる。また上記シリコン単結晶棒１４には５×１０14〜５×１０15ａｔｏｍｓ／ｃｍ3と濃度は低いけれども、ｐ／ｐ-の構造を有するエピタキシャルウェーハを得るためにボロンもドープされる。
【０００８】
上記引上げ機１１のチャンバ２４上端には円筒状のケーシング２５が接続され、このケーシング２５には引上げ手段２６が設けられる。図２の符号２６ａは石英るつぼ１２の回転中心に向って垂下されたワイヤケーブルであり、このワイヤケーブル２６ａの下端にはシリコン融液１３に浸してシリコン単結晶棒１４を引上げるための種結晶２６ｂが取付けられる。また石英るつぼ１２の外面は黒鉛サセプタ２７により被覆され、黒鉛サセプタ２７の下面は支軸２８の上端に固定され、この支軸２８の下部はるつぼ駆動手段２９に接続される。
【０００９】
更にチャンバ２４にはこのチャンバ２４のシリコン単結晶棒側に不活性ガスを供給しかつ上記不活性ガスをチャンバ２４のるつぼ内周面側から排出するガス給排手段３３が接続される。このガス給排手段３３は一端がケーシング２５の周壁に接続され他端が上記不活性ガスを貯留するタンク（図示せず）に接続された供給パイプ３４と、一端がチャンバ２４の下壁に接続され他端が真空ポンプ（図示せず）に接続された排出パイプ３５とを有する。供給パイプ３４及び排出パイプ３５にはこれらのパイプを流れる不活性ガスの流量を調整する第１及び第２流量調整弁３１，３２がそれぞれ設けられる。
【００１０】
一方、上記第１の引上げ条件は、シリコン単結晶棒１４の引上げ速度をＶ（ｍｍ／分）、シリコン単結晶棒１４及びシリコン融液１３の固液界面からこの界面の上方１０ｍｍまでにおけるシリコン単結晶棒１４の引上げ方向の温度勾配の平均値をＧ（℃／ｍｍ）とするときに、Ｖ／Ｇが０．２９０〜０．３４０ｍｍ2／分・℃、好ましくは０．３００〜０．３３０ｍｍ2／分・℃となるように引上げ速度Ｖ（ｍｍ／分）を設定することである。Ｖ／Ｇを０．２９０〜０．３４０ｍｍ2／分・℃の範囲に限定したのは、シリコン単結晶棒１４中に原子空孔の優勢な領域を作るためである。
【００１１】
上記第２の引上げ条件は、シリコン単結晶棒１４の引上げ時であって１１３０℃から１０５０℃までの温度範囲を１０〜３０分間、好ましくは１５〜２５分間で冷却することであり、第３の引上げ条件はシリコン単結晶棒１４の引上げ時であって８５０℃から６５０℃までの温度範囲を１２０〜２００分間、好ましくは１３０〜１８０分間で冷却することである。１１３０℃から１０５０℃までの温度範囲を１０〜３０分間に限定したのは、シリコン単結晶棒１４内の格子欠陥である原子空孔の消失を抑制するためである。また８５０℃から６５０℃までの温度範囲を１２０〜２００分間に限定したのは、上記原子空孔を利用してシリコン単結晶棒１４内に酸素析出核を生成するためである。
【００１２】
上記第１〜第３の引上げ条件を満たすためには、円筒部１７及び円錐部１８の壁内に円筒用断熱材１７ｃ及び円錐用断熱材１８ｃがそれぞれ充填された熱遮蔽部材１６を用いることが好ましい。この熱遮蔽部材１６はシリコン単結晶棒１４の外周面と石英るつぼ１２の内周面との間に設けられ、ヒータ２１からの輻射熱を遮る円筒状の円筒部１７と、この円筒部１７の下端に連設され下方に向うに従って直径が次第に小さくなる円錐部１８と、上記円筒部１７をその上縁で支持するフランジ部１９とを備える。円筒部１７は外管１７ａと、この外管１７ａから所定の間隔をあけて内側にかつ外管１７ａ同心上に設けられた内管１７ｂと、外管１７ａと内管１７ｂとの間に充填された円筒用断熱材１７ｃとを有する。また円錐部１８は外側コーン１８ａと、この外側コーン１８ａよりテーパ角が小さく形成されかつ外側コーン１８ａより内側にかつ外側コーン１８ａと同心上に設けられた内側コーン１８ｂと、外側コーン１８ａと内側コーン１８ｂとの間に充填された円錐用断熱材１８ｃとを有する。上記熱遮蔽部材１６はフランジ部１９を保温筒２２上にリング板２３を介して載置することにより、円錐部１８の下縁がシリコン融液１３表面から所定の距離だけ上方に位置するようにチャンバ２４内に固定される。
【００１３】
上述のように引上げられたシリコン単結晶棒１４をスライスしてシリコンウェーハを作製した後に、このシリコンウェーハの表面にエピタキシャル層を形成することにより、エピタキシャルウェーハが得られる。上記エピタキシャル層はその結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの観点から、ＣＶＤ法により形成されることが好ましい。ＣＶＤ法によるシリコンのエピタキシャル成長は、例えばＳｉＣｌ4、ＳｉＨＣｌ3、ＳｉＨ2Ｃｌ2、ＳｉＨ4などのシリコンを含む原料ガスをＨ2ガスとともに反応炉内に導入して、上記シリコンウェーハの表面に、原料ガスの熱分解又は還元により生成されたシリコンを析出させることで行われる。
【００１４】
具体的には、図１に示すように、先ず研磨したシリコンウェーハを６００〜８５０℃、好ましくは７５０〜８００℃の範囲の所定温度で５〜１８０分間、好ましくは１０〜６０分間保持し、このシリコンウェーハを１１００〜１１５０℃、好ましくは１１３０〜１１５０℃の範囲の所定温度まで５〜２０℃／秒、好ましくは８〜１８℃／秒の速度で昇温した後にその所定温度で水素前処理を行う。シリコンウェーハを６００〜８５０℃の範囲の所定温度で５〜１８０分間保持したのは、シリコン単結晶棒１４をスライスしてシリコンウェーハを作製した当初の状態で存在する酸素析出核を成長させ、高温のエピタキシャル層形成時に消失する酸素析出核を極力低減するとともに、エピタキシャル層形成後に酸素析出核のサイズが大きくなることにより、熱的に安定な酸素析出核を生成するためである。またシリコンウェーハを１１００〜１１５０℃の範囲の所定温度まで５〜２０℃／秒の速度で昇温したのは、少しでもスループット（単位時間当りに処理できる数量）を稼ぐためである。
【００１５】
次にこのシリコンウェーハを１０５０〜１１５０℃、好ましくは１１００〜１１４０℃の範囲の所定温度で保持した状態でシリコンウェーハの表面にエピタキシャル層を形成し、このエピタキシャルウェーハを６００〜８５０℃、好ましくは７５０〜８００℃の範囲の所定温度まで５〜２０℃／秒、好ましくは８〜１８℃／秒の速度で降温してその所定温度で５〜１２０分間、好ましくは１０〜６０分間保持する。更に上記エピタキシャルウェーハを熱処理炉から取出して常温まで自然冷却する。エピタキシャル層を形成するときにシリコンウェーハを１０５０〜１１５０℃の範囲の所定温度で保持したのは、欠陥の少ないエピタキシャル層を形成するためである。またエピタキシャル層形成後にウェーハを６００〜８５０℃の範囲の所定温度まで５〜２０℃／秒の速度で降温したのは少しでもスループットを稼ぐためである。更にウェーハを６００〜８５０℃の範囲の所定温度で５〜１２０分間保持したのは、エピタキシャル層形成時に消失しなかった酸素析出核を更に大きくして、熱的に安定な酸素析出核を生成するためである。
【００１６】
このように製造されたエピタキシャルウェーハでは、シリコン単結晶棒１４を比較的高い引上げ速度で引上げることにより、原子空孔の濃度を高めるとともに、シリコン単結晶棒１４の引上げ時間を短縮することができる。またこのシリコン単結晶棒１４に窒素をドープすることにより、シリコン単結晶棒１４内に発生した原子空孔の固溶度を高めて原子空孔の消失を抑制するとともに、この原子空孔を利用してシリコン単結晶棒１４内に多くの酸素析出核を生成することができる。
また上記シリコン単結晶棒１４をスライスして作製されたシリコンウェーハの表面にエピタキシャル層を形成する前後に、上記熱処理を施すことにより、シリコンウェーハ内の酸素析出核の熱的安定性を向上できるとともに、この酸素析出核の生成に寄与する格子欠陥である原子空孔を増やすことができる。この結果、上記エピタキシャルウェーハは従来のようにシリコンウェーハ裏面へのポリシリコンの成膜やサンドブラスト処理を施さなくても、デバイス作製工程において汚染金属のＩＧ能力を有する。
【００１７】
【発明の効果】
以上述べたように、本発明によれば、窒素をドープしたシリコン単結晶棒をチョクラルスキー法にて引上げ、このシリコン単結晶棒をスライスしてシリコンウェーハを作製し、更にこのシリコンウェーハの表面にエピタキシャル層を形成する前後に所定の熱処理を施したので、シリコンウェーハ裏面へのポリシリコンの成膜やサンドブラスト処理を施さなくても、エピタキシャル層形成前のシリコンウェーハ内の酸素析出核の熱的安定性を向上でき、またこの酸素析出核の生成に寄与する格子欠陥である原子空孔を増やすことができる。この結果、上記方法により製造されたエピタキシャルウェーハはデバイス作製工程において汚染金属のＩＧ能力を有する。
【図面の簡単な説明】
【図１】本発明実施形態のエピタキシャルウェーハにエピタキシャル層を形成する前後の熱処理温度の時間に対する変化を示す図。
【図２】そのエピタキシャルウェーハ作製用のシリコン単結晶棒を製造する引上げ機の縦断面図。
【符号の説明】
１３ シリコン融液
１４ シリコン単結晶棒
Claims (2)
- 窒素をドープしたシリコン単結晶棒(14)をチョクラルスキー法により引上げる工程と、
前記シリコン単結晶棒(14)をスライスしてシリコンウェーハを作製する工程と、
前記シリコンウェーハを６００〜８５０℃の範囲の所定温度で５〜１８０分間保持する工程と、
前記シリコンウェーハを１１００〜１１５０℃の範囲の所定温度まで５〜２０℃／秒の速度で昇温した後にその所定温度で水素前処理を行う工程と、
前記シリコンウェーハを１０５０〜１１５０℃の範囲の所定温度で保持した状態で前記シリコンウェーハの表面にエピタキシャル層を形成する工程と、
前記シリコンウェーハを６００〜８５０℃の範囲の所定温度まで５〜２０℃／秒の速度で降温してその所定温度で５〜１２０分間保持する工程と
を含むエピタキシャルウェーハを製造する方法。 - シリコン単結晶棒にドープされた窒素濃度が５×１０12〜５×１０14ｃｍ-3である請求項１記載のエピタキシャルウェーハを製造する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262142A JP4122696B2 (ja) | 2000-08-31 | 2000-08-31 | エピタキシャルウェーハを製造する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262142A JP4122696B2 (ja) | 2000-08-31 | 2000-08-31 | エピタキシャルウェーハを製造する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076006A JP2002076006A (ja) | 2002-03-15 |
| JP4122696B2 true JP4122696B2 (ja) | 2008-07-23 |
Family
ID=18749864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000262142A Expired - Fee Related JP4122696B2 (ja) | 2000-08-31 | 2000-08-31 | エピタキシャルウェーハを製造する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4122696B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4615161B2 (ja) * | 2001-08-23 | 2011-01-19 | 信越半導体株式会社 | エピタキシャルウエーハの製造方法 |
| JP2004063685A (ja) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198334A (ja) * | 1987-02-13 | 1988-08-17 | Komatsu Denshi Kinzoku Kk | 半導体シリコンウエ−ハの製造方法 |
| JPH01298726A (ja) * | 1988-05-27 | 1989-12-01 | Hitachi Ltd | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 |
| JPH0350186A (ja) * | 1989-07-17 | 1991-03-04 | Kawasaki Steel Corp | イントリンジック・ゲッタリング方法 |
| JP2725460B2 (ja) * | 1991-01-22 | 1998-03-11 | 日本電気株式会社 | エピタキシャルウェハーの製造方法 |
| JPH10223641A (ja) * | 1996-12-03 | 1998-08-21 | Sumitomo Sitix Corp | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 |
| JP3516200B2 (ja) * | 1997-12-25 | 2004-04-05 | 三菱住友シリコン株式会社 | シリコン単結晶およびエピタキシャルウェーハ |
| JPH11243093A (ja) * | 1998-02-25 | 1999-09-07 | Sumitomo Metal Ind Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP3989122B2 (ja) * | 1998-08-07 | 2007-10-10 | シルトロニック・ジャパン株式会社 | シリコン半導体基板の製造方法 |
| JP3626364B2 (ja) * | 1998-05-22 | 2005-03-09 | 信越半導体株式会社 | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ |
| JPH11354525A (ja) * | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| EP1229155A4 (en) * | 2000-04-14 | 2009-04-29 | Shinetsu Handotai Kk | SILICON WAFER, EPITAXIAL SILICON WAFER, ANNEALING WAFER, AND METHOD OF PRODUCING SAME |
-
2000
- 2000-08-31 JP JP2000262142A patent/JP4122696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076006A (ja) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7972703B2 (en) | Baffle wafers and randomly oriented polycrystalline silicon used therefor | |
| US7320731B2 (en) | Process for growing silicon single crystal and process for producing silicon wafer | |
| US20070095274A1 (en) | Silicon wafer and method for producing same | |
| JP5246163B2 (ja) | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 | |
| TWI241364B (en) | Method for producing low defect silicon single crystal doped with nitrogen | |
| JP2686223B2 (ja) | 単結晶製造装置 | |
| JP5399212B2 (ja) | シリコン単結晶の製造方法 | |
| KR100758162B1 (ko) | 질소 도핑된 실리콘 단결정의 제조 방법 | |
| JP2017222551A (ja) | シリコン単結晶の製造方法 | |
| EP1614774A1 (en) | Process for producing single crystal | |
| JP2007070131A (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
| JP4122696B2 (ja) | エピタキシャルウェーハを製造する方法 | |
| JP4055340B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2007022865A (ja) | シリコン単結晶の製造方法 | |
| JP3900816B2 (ja) | シリコンウェーハの製造方法 | |
| JP4080657B2 (ja) | シリコン単結晶インゴットの製造方法 | |
| JP2006169016A (ja) | シリコン単結晶の製造方法 | |
| US11987900B2 (en) | Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer | |
| JP2004269335A (ja) | 単結晶の製造方法 | |
| TW202309359A (zh) | 形成磊晶晶圓之方法 | |
| JP2002134519A (ja) | シリコンウェーハを製造する方法及びその方法により製造されたシリコンウェーハ | |
| JP2004186376A (ja) | シリコンウェーハの製造装置及び製造方法 | |
| JPH10330191A (ja) | シリコン単結晶の育成方法 | |
| WO2008079221A1 (en) | Polysilicon dummy wafers and process used therewith | |
| JPS61154027A (ja) | 半導体単結晶の気相成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4122696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |